JP2002258809A - 半導体集積回路及び画像表示装置 - Google Patents

半導体集積回路及び画像表示装置

Info

Publication number
JP2002258809A
JP2002258809A JP2001059045A JP2001059045A JP2002258809A JP 2002258809 A JP2002258809 A JP 2002258809A JP 2001059045 A JP2001059045 A JP 2001059045A JP 2001059045 A JP2001059045 A JP 2001059045A JP 2002258809 A JP2002258809 A JP 2002258809A
Authority
JP
Japan
Prior art keywords
signal
scanning
scan
supplied
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001059045A
Other languages
English (en)
Other versions
JP3750731B2 (ja
Inventor
Kazuo Kobayashi
和男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001059045A priority Critical patent/JP3750731B2/ja
Priority to US10/090,483 priority patent/US20020122349A1/en
Publication of JP2002258809A publication Critical patent/JP2002258809A/ja
Application granted granted Critical
Publication of JP3750731B2 publication Critical patent/JP3750731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

(57)【要約】 【課題】 単位面積当りの画素数を増やすために走査電
極を左右に振り分けたレイアウトにしても、画像データ
の変換が不要で順次ライン走査を行うことができる半導
体集積回路等を提供する。 【解決手段】 画像データを入力して記憶する記憶手段
４と、複数の表示信号を生成する表示信号生成手段９
と、クロック信号に基づいて第１群の走査電極に供給す
べき走査信号を順次生成する第１の走査信号生成手段１
と、クロック信号に基づいて第２群の走査電極に供給す
べき走査信号を順次生成する第２の走査信号生成手段２
と、クロック信号を発生すると共に、第１の走査信号生
成手段と第２の走査信号生成手段とが所定の順序で走査
信号を生成するように第１及び第２の制御信号を生成す
るタイミング制御手段１９とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶パネル等の表
示装置を駆動するための半導体集積回路（ドライバＩ
Ｃ）に関し、特に、ＭＰＵ（マイクロプロセッサユニッ
ト）から入力される画像データを記憶するためのＲＡＭ
（ランダムアクセスメモリ）を内蔵した半導体集積回路
に関する。さらに、本発明は、そのような半導体集積回
路を用いた画像表示装置に関する。
【０００２】
【従来の技術】時計や携帯電話等の小型機器の表示部に
おいて、液晶パネルが広く利用されている。さらに、近
年においては、表示すべき情報量が増加する一方、画面
の小型化や、画面の見やすさ・美しさの向上が求められ
ている。液晶パネル等の表示装置において、解像度の高
い画像を表示するためには、１つ１つの画素（ドット）
のサイズを小さくして、単位面積当りの画素数を増やせ
ば良い。そのためには、液晶パネルの信号電極の間隔や
走査電極の間隔を狭くする必要がある。
【０００３】図８に、従来の液晶表示装置のレイアウト
の一例を示す。図８において、ドライバＩＣ（Ｘドライ
バ）１０３から表示信号Ｓ０〜Ｓ１５を出力するための
複数の出力端子が、基板１１０に形成された配線パター
ンを介して、液晶パネル１０５のセグメント方向に並べ
られた複数の信号電極に接続されている。また、ドライ
バＩＣ（Ｙドライバ）１０１から走査信号Ｃ０〜Ｃ７を
出力するための複数の出力端子が、基板１１０に形成さ
れた配線パターンを介して、液晶パネル１０５のコモン
方向に並べられた複数の走査電極に接続されている。同
様に、ドライバＩＣ（Ｙドライバ）１０２から走査信号
Ｃ８〜Ｃ１５を出力するための複数の出力端子が、液晶
パネル１０５のコモン方向に並べられた複数の走査電極
に接続されている。
【０００４】Ｘドライバ１０３には、ＭＰＵ１０６が接
続されており、Ｘドライバ１０３に内蔵されたＲＡＭ１
０４が、ＭＰＵ１０６から供給される画像データを記憶
する。Ｘドライバ１０３は、ＲＡＭ１０４に記憶された
画像データに基づいて、表示信号Ｓ０〜Ｓ１５を生成し
て出力する。また、Ｘドライバ１０３は、走査信号を発
生するタイミングを規定するクロック信号をＹドライバ
１０１及び１０２に供給する。これに基づいて、Ｙドラ
イバ１０１及び１０２は、液晶パネル１０５の走査電極
に走査信号Ｃ０〜Ｃ７、Ｃ８〜Ｃ１５を順次供給し、液
晶パネル１０５を走査する。
【０００５】このような液晶パネルにおいて、単位面積
当りの画素数を増やすと、電極のピッチを狭くしなけれ
ばならない。しかしながら、電極のピッチを狭くしよう
とすると、電極に接続される配線パターンの配線ピッチ
が限界に達してしまい、それ以上の高密度化は困難であ
った。
【０００６】これを解決するために、図９に示すような
レイアウトが提案されている。図９に示す液晶パネル１
１５は、単位面積当りの画素数を増やすために、走査電
極を図中左右に振り分けることにより走査電極の間隔を
小さくしている。そのため、基板１２０において、走査
信号Ｃ０〜Ｃ７を供給するＹドライバ１１１と、走査信
号Ｃ８〜Ｃ１５を供給するＹドライバ１１２とを、液晶
パネル１１５の左右に配置している。このようなレイア
ウトにすれば、液晶パネル１１５に千鳥配線で配線パタ
ーンを接続することができるので、配線ピッチもあまり
狭くならない。
【０００７】ここで、千鳥配線とは、液晶パネル１１５
の端子に配線パターンを接続する際に、例えば奇数番目
の走査電極は左側から、偶数番目の走査電極は右側から
というように、左右又は上下から交互に行う配線をい
う。この千鳥配線によれば、液晶パネル１１５の走査電
極の間隔を半分にしても、プリント基板上の配線ピッチ
を従来のままにすることができる。
【０００８】しかしながら、図８に示すようなレイアウ
トを図９に示すようなレイアウトに変更することに伴っ
て、走査電極に走査信号が供給される順番も異なってし
まう。即ち、Ｙドライバからは走査信号Ｃ０〜Ｃ７が出
力された後に走査信号Ｃ８〜Ｃ１５が出力されるので、
図８においては液晶パネルの上側のラインから下側のラ
インへと順に走査されるが、図９においては奇数番目の
ラインが走査された後で偶数番目のラインが走査される
ことになる。表示信号をこれに合わせるためには、Ｘド
ライバ１０３におけるＲＡＭ１０４のデータを変更しな
くてはならない。従来は、このようなデータ変換を、Ｍ
ＰＵ１０６において行っていた。しかしながら、このよ
うなデータ変換をＭＰＵで行うと、ＭＰＵに対する負荷
が大きくなり、また、時間もかかってしまう。さらに、
このような順序で走査信号が供給されると、画面の書き
換えが行われる際に不自然に見えてしまう。
【０００９】ところで、日本国特許出願公開（特開）平
２−１８１３号公報には、信号電極と走査電極とのマト
リックスによって表示セルが構成され、この表示セルが
走査電極方向にＲＧＢの３原色単位で区分されて表示ド
ットが構成され、さらに、各ドットのＲＧＢの配置が表
示ライン単位でずらされて千鳥格子状に構成されるカラ
ー液晶パネルと、供給されるＲＧＢ各色の階調制御信号
と信号電極との位置関係をライン毎にずらして回転させ
る位置回転手段とを具備するカラー液晶表示装置が開示
されている。しかしながら、このカラー液晶表示装置に
おいては、ＲＧＢの配置が千鳥格子状になっているもの
の、走査電極の配線を千鳥配線としたものではない。
【００１０】また、特開平８−３２０６６４号公報に
は、Ｘドライブ回路及びＹドライブ回路を一つの基板上
に形成されたＴＦＴからなる回路によって構成すること
により、従来のようなＩＣチップ間のバラツキに起因し
た出力レベルのバラツキによってＦＰＮ（フィックスパ
ターンノイズ）が生じるという問題がなく、シェーディ
ングも生じない表示装置が開示されている。しかしなが
ら、この表示装置は、画像データの変換における負担や
画面の書き換え時における不自然さを解消するものでは
ない。
【００１１】
【発明が解決しようとする課題】そこで、上記の点に鑑
み、本発明は、単位面積当りの画素数を増やすために走
査電極を左右に振り分けたレイアウトにしても、画像デ
ータの変換が不要で順次ライン走査を行うことができる
半導体集積回路及び画像表示装置を提供することを目的
とする。
【００１２】
【課題を解決するための手段】以上の課題を解決するた
め、本発明の第1の観点に係る半導体集積回路は、２次
元画像を表示する画像表示装置の複数の信号電極に複数
の表示信号をそれぞれ供給し、該画像表示装置の第１群
の走査電極及び第２群の走査電極に走査信号を順次供給
するための半導体集積回路であって、画像データを入力
して記憶する記憶手段と、記憶手段に記憶されているデ
ータに基づいて、複数の信号電極に供給すべき複数の表
示信号を生成する表示信号生成手段と、画像表示装置の
走査タイミングを規定するクロック信号に基づいて、第
１群の走査電極に供給すべき走査信号を順次生成する第
１の走査信号生成手段と、クロック信号に基づいて、第
２群の走査電極に供給すべき走査信号を順次生成する第
２の走査信号生成手段と、クロック信号を発生すると共
に、第１の走査信号生成手段と第２の走査信号生成手段
とが所定の順序で走査信号を生成するように、第１の走
査信号生成手段を制御するための第１の制御信号と第２
の走査信号生成手段を制御するための第２の制御信号と
を生成するタイミング制御手段とを具備する。
【００１３】ここで、上記第１の走査信号生成手段が、
クロック信号と第１の制御信号との論理積に基づいて、
第１群の走査電極に供給すべき走査信号を生成し、上記
第２の走査信号生成手段が、クロック信号と第２の制御
信号との論理積に基づいて、第２群の走査電極に供給す
べき走査信号を生成するようにしても良い。
【００１４】また、本発明の第２の観点に係る半導体集
積回路は、２次元画像を表示する画像表示装置の複数の
信号電極に複数の表示信号をそれぞれ供給し、該画像表
示装置の第１群の走査電極及び第２群の走査電極に走査
信号を順次供給するための半導体集積回路であって、画
像データを入力して記憶する記憶手段と、記憶手段に記
憶されているデータに基づいて、複数の信号電極に供給
すべき複数の表示信号を生成する表示信号生成手段と、
画像表示装置の走査タイミングを規定するクロック信号
を発生するタイミング制御手段と、クロック信号と第１
の設定電位とに基づいて、第１群の走査電極に供給すべ
き走査信号を順次生成する第１の走査信号生成手段と、
クロック信号と第２の設定電位とに基づいて、第２群の
走査電極に供給すべき走査信号を順次生成する第２の走
査信号生成手段とを具備する。
【００１５】例えば、第１と第２の設定電位の内の一方
を電源電位とし、他方を接地電位とすることができる。
【００１６】さらに、本発明の第３の観点に係る半導体
集積回路は、２次元画像を表示する画像表示装置の複数
の信号電極に複数の表示信号をそれぞれ供給し、該画像
表示装置の第１群の走査電極及び第２群の走査電極に走
査信号を順次供給するための半導体集積回路であって、
画像データを入力して記憶する記憶手段と、記憶手段に
記憶されているデータに基づいて、複数の信号電極に供
給すべき複数の表示信号を生成する表示信号生成手段
と、第１のタイミング制御信号に基づいて、第１群の走
査電極に供給すべき走査信号を順次生成する第１の走査
信号生成手段と、第２のタイミング制御信号に基づい
て、第２群の走査電極に供給すべき走査信号を順次生成
する第２の走査信号生成手段と、第１の走査信号生成手
段と第２の走査信号生成手段とが所定の順序で走査信号
を生成するように、第１及び第２のタイミング制御信号
を生成するタイミング制御手段とを具備する。
【００１７】以上において、上記第１の走査信号生成手
段と上記第２の走査信号生成手段とが、交互に走査信号
を生成することができる。
【００１８】また、本発明に係る画像表示装置は、２次
元画像を表示する画像表示装置であって、このような半
導体集積回路と、第１群の走査電極に供給される走査信
号が第１群の走査電極の一方向から入力され、第２群の
走査電極に供給される走査信号が第２群の走査電極の他
の方向から入力されるように第１群及び第２群の走査電
極が配置されているパネルと、該パネルと半導体集積回
路とを実装するための基板とを具備する。
【００１９】上記構成によれば、半導体集積回路にタイ
ミング制御手段を付加することにより、出力される走査
信号の順序を切り替えることができる。従って、液晶パ
ネルの走査電極を千鳥配線にした場合でも、ＲＡＭのデ
ータを変更せずに、液晶パネルのラインを上側から順に
走査することができる。従って、ＭＰＵに負荷をかける
ことがない。また、画面を書き換える際に、１つの画面
を上から順に書き換えられるため、自然な表示となる。
このような半導体集積回路を用いることにより、基板の
配線ピッチを狭くすることなく、高密度化された液晶パ
ネルを実装した画像表示装置を作成することが可能とな
る。
【００２０】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。図１に、本
発明の一実施形態に係る画像表示装置のレイアウトの一
例を示す。本実施形態においては、液晶表示装置を例に
とって説明する。なお、本願において基板とは、透明絶
縁基板、プリント基板、フレキシブル基板等、液晶表示
パネル及びドライバＩＣを実装して電気的に配線を行う
ことが可能なものをいうが、本実施形態においてはガラ
ス基板を用いるものとする。
【００２１】図１に示すように、本実施形態に係る画像
表示装置は、基板１００と、基板１００上に実装された
ドライバＩＣ１〜３と、液晶パネル５とを含んでいる。
ドライバＩＣ（Ｙドライバ）１及び２は、液晶パネル５
を駆動するための走査信号を出力し、ドライバＩＣ（Ｘ
ドライバ）３は、液晶パネル５を駆動するための表示信
号を出力する。また、Ｘドライバ３には、ＭＰＵ（マイ
クロプロセッサユニット）６が接続されており、ＭＰＵ
６から出力された画像情報を表す画像データや、データ
の記憶領域を制御するアドレスや、書込み制御信号や読
出し制御信号を含む各種の制御信号が、Ｘドライバ３に
入力される。
【００２２】液晶パネル５は、セグメント方向において
複数の領域を有し、コモン方向においても複数の領域を
有している。ここで、セグメント方向の１つの領域とコ
モン方向の１つの領域を特定することにより、１つの画
素（ドット）が特定される。一例としては、液晶パネル
５が、セグメント方向において１６０個の領域を有し、
コモン方向において１２０個の領域を有する。この場合
には、液晶パネル５は、１６０×１２０の画素を有する
ことになる。
【００２３】これらの領域に電圧を印加するため、液晶
パネル５には、セグメント方向に複数の信号電極が並べ
られ、コモン方向に複数の走査電極が並べられている。
これらの信号電極はＸドライバ３に設けられた複数の出
力端子に接続され、これらの走査電極はＹドライバ１及
び２に設けられた複数の出力端子に接続されている。
【００２４】図１に示すように、Ｘドライバ３は、ＭＰ
Ｕ６から供給される画像データを記憶するＲＡＭ（ラン
ダムアクセスメモリ）４を有している。Ｘドライバは、
ＲＡＭ４に記憶されている画像データに基づいて、液晶
パネル５のセグメント方向に並べられた複数の信号電極
に供給するための表示信号Ｓ０〜Ｓ１５を生成する。ま
た、Ｙドライバ１及び２は、Ｘドライバ３から供給され
るラインパルスに従って、液晶パネル５を走査するため
の走査信号Ｃ０、Ｃ２、・・・Ｃ１４、及び、Ｃ１、Ｃ
３、・・・、Ｃ１５を生成し、液晶パネル５のコモン方
向に並べられた複数の走査電極にそれぞれ供給する。こ
こで、図１に示すように、走査信号Ｃ０、Ｃ２、・・
・、Ｃ１４は図中の左側から液晶パネル５に入力され、
走査信号Ｃ１、Ｃ３、・・・、Ｃ１５は図中の右側から
液晶パネル５に入力されるように配線されている。ま
た、表示信号Ｓ０、Ｓ１、・・・、Ｓ１５は、図中の下
側から液晶パネル５に入力されるように配線されてい
る。なお、これらの配線には、透明な材料が用いられ
る。
【００２５】図２に、本発明の第１の実施形態に係る半
導体集積回路の構成を示す。図２に示すように、Ｘドラ
イバ３は、ＭＰＵ６との接続を行うためのＭＰＵインタ
フェース７と、ＲＡＭ４と、ＲＡＭ４における画像デー
タの記憶領域を制御するアドレス制御回路８と、液晶パ
ネルに表示信号を供給するための信号側駆動回路９とを
含んでいる。さらに、Ｘドライバ３は、表示信号及び走
査信号の出力タイミングを制御するタイミング制御回路
１９を含んでいる。
【００２６】ＲＡＭ４は、ＭＰＵ６から入力された画像
データを記憶する。ＲＡＭ４における画像データの記憶
領域は、ＭＰＵ６から入力されたアドレスに従って、ア
ドレス制御回路８によって指定される。また、信号側駆
動回路９は、ＲＡＭ４から入力された画像データに基づ
いて、表示信号Ｓ０、Ｓ１、・・・、Ｓ１５を生成す
る。
【００２７】タイミング制御回路１９は、信号側駆動回
路９における表示信号の出力タイミングを制御する。ま
た、タイミング制御回路１９は、Ｙドライバ１及び２に
おける走査信号の出力タイミングを制御する。このた
め、タイミング制御回路１９は、ライン走査のタイミン
グを規定するクロック信号であるラインパルスＬＰをＹ
ドライバ１及び２に供給し、通常配線であるか千鳥配線
であるかに応じて走査信号Ｃ０〜Ｃ１５の出力順序を制
御するために、制御信号ＥＮＢ１をＹドライバ１に供給
し、制御信号ＥＮＢ２をＹドライバ２に供給する。
【００２８】Ｙドライバ１は、シフトレジスタ１３と走
査側駆動回路１５とを含み、Ｙドライバ２は、シフトレ
ジスタ１４と走査側駆動回路１６とを含んでいる。千鳥
配線の場合には、シフトレジスタ１３が、制御信号ＥＮ
Ｂ１に従って、ラインパルスＬＰの奇数番目のパルスに
同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、
シフトレジスタ１４が、制御信号ＥＮＢ２に従って、ラ
インパルスＬＰの偶数番目のパルスに同期して出力端子
ＳＨ１〜ＳＨ８に信号を順次出力する。なお、通常配線
の場合には、シフトレジスタ１３が、ラインパルスＬＰ
の各パルスに同期して出力端子ＳＨ１〜ＳＨ８に信号を
順次出力し、その後、シフトレジスタ１４が、ラインパ
ルスＬＰの各パルスに同期して出力端子ＳＨ８〜ＳＨ１
に信号を順次出力する。
【００２９】以下、千鳥配線の場合について説明する。
走査側駆動回路１５は、シフトレジスタ１３の出力端子
ＳＨ１〜ＳＨ８から出力される信号に基づいて、奇数番
目の走査電極に供給するための走査信号Ｃ０、Ｃ２、・
・・、Ｃ１４を順次出力する。一方、走査側駆動回路１
６は、シフトレジスタ１４の出力端子ＳＨ１〜ＳＨ８か
ら出力される信号に基づいて、偶数番目の走査電極に供
給するための走査信号Ｃ１、Ｃ３、・・・、Ｃ１５を順
次出力する。
【００３０】次に、本実施形態に係るドライバＩＣの動
作について、図２及び図３を参照しながら説明する。図
３は、図２に示す半導体集積回路における各種信号のタ
イミングチャートである。
【００３１】図３においては、タイミング制御回路１９
から出力されるラインパルスＬＰと、タイミング制御回
路１９からＹドライバ１及び２にそれぞれ出力される制
御信号ＥＮＢ１及びＥＮＢ２と、Ｙドライバ１及び２か
らそれぞれ出力される走査信号のタイミング関係が示さ
れている。
【００３２】図３に示すように、１画面の走査が開始さ
れると、タイミング制御回路１９は、ラインパルスに同
期して、制御信号ＥＮＢ１とＥＮＢ２を交互にハイレベ
ルにする。Ｙドライバ１において、シフトレジスタ１３
は、制御信号ＥＮＢ１がハイレベルである間にクロック
信号が入力されると、これに同期して出力端子ＳＨ１〜
ＳＨ８に信号を順次出力する。これに基づいて、走査側
駆動回路１５は、奇数番目の走査電極に供給するための
走査信号Ｃ０、Ｃ２、・・・、Ｃ１４を順次出力する。
また、シフトレジスタ１４は、制御信号ＥＮＢ２がハイ
レベルである間にクロック信号が入力されると、これに
同期して出力端子ＳＨ１〜ＳＨ８に信号を順次出力す
る。これに基づいて、走査側駆動回路１６は、偶数番目
の走査電極に供給するための走査信号Ｃ１、Ｃ３、・・
・、Ｃ１５を順次出力する。このような動作は、制御信
号とクロック信号との論理積をとることによって行うこ
とができる。
【００３３】その結果、走査信号は走査側駆動回路１
５、１６から交互に、Ｃ０、Ｃ１、Ｃ２、Ｃ３、・・・
Ｃ１４、Ｃ１５の順に出力され、液晶パネル５（図１参
照）は、図の上側から下側へ順に走査される。
【００３４】次に、本発明の第２の実施形態に係る半導
体集積回路について説明する。本実施形態においては、
Ｙドライバを液晶パネルの左側に配置するか右側に配置
するかに応じた設定電位をＹドライバに印加するように
予め配線しておくことにより、走査信号Ｃ０〜Ｃ１５の
出力順序を制御するようにしたものである。さらに、通
常配線であるか千鳥配線であるかに応じた設定電位をド
ライバＩＣに印加するようにしても良い。
【００３５】図４に、本実施形態に係る半導体集積回路
の構成を示す。図４に示すように、Ｘドライバ２３は、
ＭＰＵインタフェース７と、ＲＡＭ４と、信号側駆動回
路９とを含んでいる。さらに、Ｘドライバ３は、表示信
号及び走査信号の出力タイミングを制御するタイミング
制御回路２９を含んでいる。
【００３６】Ｙドライバ２１は、シフトレジスタ１３
と、シフトレジスタの動作を制御するシフトレジスタ制
御回路２７と、シフトレジスタ１３の出力信号に基づい
て液晶パネルの走査電極に走査信号を出力する走査側駆
動回路１５とを含んでいる。また、Ｙドライバ２２は、
シフトレジスタ１４と、シフトレジスタの動作を制御す
るシフトレジスタ制御回路２８と、シフトレジスタ１４
の出力信号に基づいて液晶パネルの走査電極に走査信号
を出力する走査側駆動回路１６とを含んでいる。
【００３７】液晶パネルの左側に配置するか右側に配置
するかに応じた設定電位ＰＯＳ１として、シフトレジス
タ制御回路２７には「左側」を示す電源電位ＶＤＤが接
続され、シフトレジスタ制御回路２８には「右側」を示
す接地電位ＧＮＤが接続されている。また、通常配線で
あるか千鳥配線であるかに応じた設定電位ＰＯＳ２とし
て、シフトレジスタ制御回路２７及び２８には、「千鳥
配線」を示す接地電位ＧＮＤが接続されている。シフト
レジスタ制御回路２７及び２８は、これらの設定電位及
びラインパルスＬＰに基づいて、制御信号ＥＮＢ１及び
ＥＮＢ２をそれぞれ発生する。なお、１画面の走査開始
タイミングを与えるためには、例えば、ラインパルスＬ
Ｐとして特殊なパルスをシフトレジスタ制御回路２７及
び２８に供給すれば良い。
【００３８】次に、本実施形態に係るドライバＩＣの動
作について、図４及び図５を参照しながら説明する。図
５は、図４に示す半導体集積回路における各種信号のタ
イミングチャートである。
【００３９】Ｘドライバ３に含まれているタイミング制
御回路２９は、図５に示すように、１画面の走査の開始
を示す特殊なパルス（図５においては期間の長いパル
ス）を１回出力した後、走査タイミングを示す通常のパ
ルスを繰り返し出力する。シフトレジスタ制御回路２７
及び２８は、期間の長いパルスが印加されると、ＰＯＳ
１の電位を出力としてセットする。これによって、シフ
トレジスタ制御回路２７の出力はハイレベルとなり、シ
フトレジスタ制御回路２８の出力はローレベルとなる。
その後、シフトレジスタ制御回路２７及び２８は、通常
のパルスの立下りエッジにおいて出力を反転する。この
ようにして、制御信号ＥＮＢ１及びＥＮＢ２が生成され
る。シフトレジスタ１３及び１４と、走査側駆動回路１
５及び１６の動作については、第1の実施形態と同様で
ある。なお、設定電位ＰＯＳ２として、「通常配線」を
示す電源電位ＶＤＤが接続されている場合には、例え
ば、必要な走査期間においてハイレベルとなる信号を制
御信号ＥＮＢ１及びＥＮＢ２として出力する。
【００４０】次に、本発明の第３の実施形態に係る半導
体集積回路について説明する。図６に示すように、Ｘド
ライバ３３は、ＭＰＵインタフェース７と、ＲＡＭ４
と、アドレス制御回路８と、信号側駆動回路９とを含ん
でいる。さらに、Ｘドライバ３３は、タイミング制御回
路３９を含んでいる。
【００４１】タイミング制御回路３９は、信号側駆動回
路９における表示信号の出力タイミングを制御する。ま
た、タイミング制御回路３９は、Ｙドライバ３１及び３
２における走査信号の出力タイミングを制御する。この
ため、タイミング制御回路３９は、Ｙドライバ３１にお
けるライン走査のタイミングを規定するクロック信号で
あるラインパルスＬＰ１をＹドライバ１に出力し、Ｙド
ライバ３２におけるライン走査のタイミングを規定する
クロック信号であるラインパルスＬＰ２をＹドライバ３
２に出力する。
【００４２】Ｙドライバ３１は、シフトレジスタ３５と
走査側駆動回路１５とを含み、Ｙドライバ３２は、シフ
トレジスタ３６と走査側駆動回路１６とを含んでいる。
シフトレジスタ３５は、ラインパルスＬＰ１に同期して
出力端子ＳＨ１〜ＳＨ８に信号を順次出力し、シフトレ
ジスタ３６は、ラインパルスＬＰ２に同期して出力端子
ＳＨ１〜ＳＨ８に信号を順次出力する。
【００４３】走査側駆動回路１５は、シフトレジスタ３
５の出力端子ＳＨ１〜ＳＨ８から出力される信号に基づ
いて、奇数番目の走査電極に供給するための走査信号Ｃ
０、Ｃ２、・・・、Ｃ１４を順次出力する。一方、走査
側駆動回路１６は、シフトレジスタ３６の出力端子ＳＨ
１〜ＳＨ８から出力される信号に基づいて、偶数番目の
走査電極に供給するための走査信号Ｃ１、Ｃ３、・・
・、Ｃ１５を順次出力する。
【００４４】次に、本実施形態に係るドライバＩＣの動
作について、図６及び図７を参照しながら説明する。図
７は、図６に示す半導体集積回路における各種信号のタ
イミングチャートである。
【００４５】図７においては、ライン走査のタイミング
を規定するクロック信号であるラインパルスＬＰと、タ
イミング制御回路３９がＹドライバ３１及び３２に供給
するタイミング制御信号ＬＰ１及びＬＰ２と、Ｙドライ
バ３１及び３２から出力される走査信号とのタイミング
関係が示されている。
【００４６】タイミング制御回路３９は、１画面の走査
が開始されると、ラインパルスＬＰに同期して、タイミ
ング制御信号ＬＰ１及びＬＰ２を交互に出力する。シフ
トレジスタ３５は、入力されたタイミング制御信号ＬＰ
１に同期して、出力端子ＳＨ１〜ＳＨ８から信号を順次
出力する。これに基づいて、走査側駆動回路１５は、奇
数番目の走査電極に供給するための走査信号Ｃ０、Ｃ
２、・・・を順次出力する。また、シフトレジスタ３６
は、入力されたタイミング制御信号ＬＰ２に同期して、
出力端子ＳＨ１〜ＳＨ８から信号を順次出力する。これ
に基づいて、走査側駆動回路１６は、偶数番目の走査電
極に供給するための走査信号Ｃ１、Ｃ３、・・・を順次
出力する。図７に示すように、タイミング制御信号ＬＰ
１及びＬＰ２は交互に出力されるので、結局、走査信号
はＣ０、Ｃ１、Ｃ２、Ｃ３、・・・・の順に出力され、
液晶パネル５（図１参照）は上側から下側へ順に走査さ
れる。
【００４７】
【発明の効果】以上述べたように、本発明によれば、半
導体集積回路にタイミング制御回路を付加することによ
り、出力される走査信号の順序を切り替えることができ
る。従って、液晶パネルの走査電極を千鳥配線にした場
合でも、ＲＡＭのデータを変更せずに、液晶パネルのラ
インを上側から順に走査することができる。従って、Ｍ
ＰＵに負荷をかけることがない。また、画面を書き換え
る際に、１つの画面を上から順に書き換えられるため、
自然な表示となる。このような半導体集積回路を用いる
ことにより、基板の配線ピッチを狭くすることなく、高
密度化された液晶パネルを実装した画像表示装置を作成
することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像表示装置のレイ
アウトの一例を示す図である。
【図２】本発明の第１の実施形態に係る半導体集積回路
の構成を示すブロック図である。
【図３】図２に示す半導体集積回路における各種信号の
タイミングチャートである。
【図４】本発明の第２の実施形態に係る半導体集積回路
の構成を示すブロック図である。
【図５】図４に示す半導体集積回路における各種信号の
タイミングチャートである。
【図６】本発明の第３の実施形態に係る半導体集積回路
の構成を示すブロック図である。
【図７】図６に示す半導体集積回路における各種信号の
タイミングチャートである。
【図８】液晶パネルとドライバＩＣとを通常配線により
配線した従来の液晶表示装置のレイアウト図である。
【図９】液晶パネルとドライバＩＣとを千鳥配線により
配線した従来の液晶表示装置のレイアウト図である。
【符号の説明】
１、２、２１、２２、３１、３２ Ｙドライバ ３、２３、３３ Ｘドライバ ４ ＲＡＭ（ランダムアクセスメモリ） ５ 液晶パネル ６ ＭＰＵ（マイクロプロセッサユニット） ７ ＭＰＵインタフェース ８ アドレス制御回路 ９ 信号側駆動回路 １３、１４、３５、３６ シフトレジスタ ＳＨ１〜ＳＨ８ シフトレジスタの出力端子 １５、１６ 走査側駆動回路 １９、２９、３９ タイミング制御回路 ２７、２８ シフトレジスタ制御回路 １００ 基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA06 NA44 NC09 NC16 ND43 ND49 NE03 5C006 AA02 AA11 AC21 AC22 AF01 AF11 AF72 BB11 BC11 BC16 BF02 BF03 FA41 5C080 AA10 BB05 DD07 FF09 JJ02 JJ04 KK07 KK49

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ２次元画像を表示する画像表示装置の複
    数の信号電極に複数の表示信号をそれぞれ供給し、前記
    画像表示装置の第１群の走査電極及び第２群の走査電極
    に走査信号を順次供給するための半導体集積回路であっ
    て、 画像データを入力して記憶する記憶手段と、 前記記憶手段に記憶されているデータに基づいて、前記
    複数の信号電極に供給すべき複数の表示信号を生成する
    表示信号生成手段と、 前記画像表示装置の走査タイミングを規定するクロック
    信号に基づいて、前記第１群の走査電極に供給すべき走
    査信号を順次生成する第１の走査信号生成手段と、 前記クロック信号に基づいて、前記第２群の走査電極に
    供給すべき走査信号を順次生成する第２の走査信号生成
    手段と、 前記クロック信号を発生すると共に、前記第１の走査信
    号生成手段と前記第２の走査信号生成手段とが所定の順
    序で走査信号を生成するように、前記第１の走査信号生
    成手段を制御するための第１の制御信号と前記第２の走
    査信号生成手段を制御するための第２の制御信号とを生
    成するタイミング制御手段と、を具備する半導体集積回
    路。
  2. 【請求項２】 前記第１の走査信号生成手段が、前記ク
    ロック信号と前記第１の制御信号との論理積に基づい
    て、前記第１群の走査電極に供給すべき走査信号を生成
    し、 前記第２の走査信号生成手段が、前記クロック信号と前
    記第２の制御信号との論理積に基づいて、前記第２群の
    走査電極に供給すべき走査信号を生成することを特徴と
    する請求項１記載の半導体集積回路。
  3. 【請求項３】 ２次元画像を表示する画像表示装置の複
    数の信号電極に複数の表示信号をそれぞれ供給し、前記
    画像表示装置の第１群の走査電極及び第２群の走査電極
    に走査信号を順次供給するための半導体集積回路であっ
    て、 画像データを入力して記憶する記憶手段と、 前記記憶手段に記憶されているデータに基づいて、前記
    複数の信号電極に供給すべき複数の表示信号を生成する
    表示信号生成手段と、 前記画像表示装置の走査タイミングを規定するクロック
    信号を発生するタイミング制御手段と、 前記クロック信号と第１の設定電位とに基づいて、前記
    第１群の走査電極に供給すべき走査信号を順次生成する
    第１の走査信号生成手段と、 前記クロック信号と第２の設定電位とに基づいて、前記
    第２群の走査電極に供給すべき走査信号を順次生成する
    第２の走査信号生成手段と、を具備する半導体集積回
    路。
  4. 【請求項４】 前記第１と第２の設定電位の内の一方が
    電源電位であり、他方が接地電位であることを特徴とす
    る請求項３記載の半導体集積回路。
  5. 【請求項５】 ２次元画像を表示する画像表示装置の複
    数の信号電極に複数の表示信号をそれぞれ供給し、前記
    画像表示装置の第１群の走査電極及び第２群の走査電極
    に走査信号を順次供給するための半導体集積回路であっ
    て、 画像データを入力して記憶する記憶手段と、 前記記憶手段に記憶されているデータに基づいて、前記
    複数の信号電極に供給すべき複数の表示信号を生成する
    表示信号生成手段と、 第１のタイミング制御信号に基づいて、前記第１群の走
    査電極に供給すべき走査信号を順次生成する第１の走査
    信号生成手段と、 第２のタイミング制御信号に基づいて、前記第２群の走
    査電極に供給すべき走査信号を順次生成する第２の走査
    信号生成手段と、 前記第１の走査信号生成手段と前記第２の走査信号生成
    手段とが所定の順序で走査信号を生成するように、前記
    第１及び第２のタイミング制御信号を生成するタイミン
    グ制御手段と、を具備する半導体集積回路。
  6. 【請求項６】 前記第１の走査信号生成手段と前記第２
    の走査信号生成手段とが、交互に走査信号を生成するこ
    とを特徴とする請求項１〜５のいずれか１項記載の半導
    体集積回路。
  7. 【請求項７】 ２次元画像を表示する画像表示装置であ
    って、 請求項１〜６のいずれか１項記載の半導体集積回路と、 前記第１群の走査電極に供給される走査信号が、前記第
    １群の走査電極の一方向から入力され、前記第２群の走
    査電極に供給される走査信号が、前記第２群の走査電極
    の他の方向から入力されるように前記第１群及び第２群
    の走査電極が配置されているパネルと、 前記パネルと半導体集積回路とを実装するための基板
    と、を具備する画像表示装置。
JP2001059045A 2001-03-02 2001-03-02 表示パネル駆動回路及び画像表示装置 Expired - Fee Related JP3750731B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001059045A JP3750731B2 (ja) 2001-03-02 2001-03-02 表示パネル駆動回路及び画像表示装置
US10/090,483 US20020122349A1 (en) 2001-03-02 2002-03-01 Semiconductor integrated circuit for successively scanning lines of electrodes of an image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001059045A JP3750731B2 (ja) 2001-03-02 2001-03-02 表示パネル駆動回路及び画像表示装置

Publications (2)

Publication Number Publication Date
JP2002258809A true JP2002258809A (ja) 2002-09-11
JP3750731B2 JP3750731B2 (ja) 2006-03-01

Family

ID=18918671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001059045A Expired - Fee Related JP3750731B2 (ja) 2001-03-02 2001-03-02 表示パネル駆動回路及び画像表示装置

Country Status (2)

Country Link
US (1) US20020122349A1 (ja)
JP (1) JP3750731B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953035B (zh) * 2005-10-18 2010-12-08 三星电子株式会社 栅极驱动电路和带有该电路的显示设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665247B2 (en) * 2003-05-30 2014-03-04 Global Oled Technology Llc Flexible display
KR102202128B1 (ko) 2014-01-08 2021-01-14 삼성디스플레이 주식회사 액정표시장치와 그 구동방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248385A (ja) * 1986-04-21 1987-10-29 Seiko Epson Corp 液晶表示装置
JPS63280581A (ja) * 1987-05-12 1988-11-17 Seiko Epson Corp 画像表示装置
JPH03132274A (ja) * 1989-10-18 1991-06-05 Sanyo Electric Co Ltd 液晶表示装置
JPH04116588A (ja) * 1990-09-06 1992-04-17 Sharp Corp 表示装置
JPH04245219A (ja) * 1991-01-31 1992-09-01 Seiko Instr Inc 電気光学的表示装置の駆動方法
JPH07199154A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
JPH0854601A (ja) * 1994-08-11 1996-02-27 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH09325738A (ja) * 1996-06-03 1997-12-16 Matsushita Electron Corp 液晶ディスプレイ装置とその駆動方法
JP2000347628A (ja) * 1999-06-02 2000-12-15 Casio Comput Co Ltd 表示装置及び撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
US5206634A (en) * 1990-10-01 1993-04-27 Sharp Kabushiki Kaisha Liquid crystal display apparatus
US5751261A (en) * 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
GB2323958A (en) * 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
KR100518923B1 (ko) * 1997-10-31 2005-10-06 세이코 엡슨 가부시키가이샤 전기 광학장치 및 전자 기기

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248385A (ja) * 1986-04-21 1987-10-29 Seiko Epson Corp 液晶表示装置
JPS63280581A (ja) * 1987-05-12 1988-11-17 Seiko Epson Corp 画像表示装置
JPH03132274A (ja) * 1989-10-18 1991-06-05 Sanyo Electric Co Ltd 液晶表示装置
JPH04116588A (ja) * 1990-09-06 1992-04-17 Sharp Corp 表示装置
JPH04245219A (ja) * 1991-01-31 1992-09-01 Seiko Instr Inc 電気光学的表示装置の駆動方法
JPH07199154A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
JPH0854601A (ja) * 1994-08-11 1996-02-27 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH09325738A (ja) * 1996-06-03 1997-12-16 Matsushita Electron Corp 液晶ディスプレイ装置とその駆動方法
JP2000347628A (ja) * 1999-06-02 2000-12-15 Casio Comput Co Ltd 表示装置及び撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953035B (zh) * 2005-10-18 2010-12-08 三星电子株式会社 栅极驱动电路和带有该电路的显示设备

Also Published As

Publication number Publication date
US20020122349A1 (en) 2002-09-05
JP3750731B2 (ja) 2006-03-01

Similar Documents

Publication Publication Date Title
US7724269B2 (en) Device for driving a display apparatus
US7369124B2 (en) Display device and method for driving the same
JP3572473B2 (ja) 液晶表示制御装置
US4985698A (en) Display panel driving apparatus
JP3750734B2 (ja) 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置
US9454793B2 (en) Display control device and mobile electronic apparatus
JP4668202B2 (ja) タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法
US20040041769A1 (en) Display apparatus
JP3836721B2 (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
US6972779B2 (en) Flat-panel display device
JPH10301545A (ja) 液晶パネルの駆動方法、セグメントドライバ、表示コントローラ及び液晶表示装置
JP3750731B2 (ja) 表示パネル駆動回路及び画像表示装置
US7466299B2 (en) Display device
JP2005309304A (ja) データ線駆動回路、電気光学装置および電子機器
JP3027371B1 (ja) 表示装置
EP1111576A2 (en) Liquid crystal display and driving method for liquid crystal display
JP3484855B2 (ja) 駆動装置
JP2002189452A (ja) 半導体集積回路
JP3409927B2 (ja) 液晶ドライバの階調制御方式
JP4158676B2 (ja) 液晶パネルの駆動方法、セグメントドライバ、表示コントローラ及び液晶表示装置
JP2005338482A (ja) 半導体集積回路
JP2000056735A (ja) 液晶表示制御装置
JP2004348013A (ja) 半導体集積回路
JPH01149687A (ja) マトリクス型表示装置
JP2004361601A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050725

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees