JP2003016441A

JP2003016441A - 画像処理装置

Info

Publication number: JP2003016441A
Application number: JP2001203336A
Authority: JP
Inventors: Hiroshi Tajima; 博田島; Tetsuya Hirano; 哲也平野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-07-04
Filing date: 2001-07-04
Publication date: 2003-01-17
Also published as: EP1298589A2; US20030031374A1; US20050225802A1; US6950564B2

Abstract

(57)【要約】【課題】エッジ強調やぼかしなどの画像効果処理を柔
軟に変更できる画像処理装置を提供する。【解決手段】ＣＰＵ２によるプログラムの実行に応じ
て、ＣＰＵ２が制御信号Ｓ２ａ〜Ｓ２ｇを生成し、画像
処理回路４を制御する。画像処理回路４では、読み出し
回路１０，１１がメモリ３からテクスチャ機能を用いて
画像データを読み出し、減算回路１５における差分算出
処理、乗算回路１６における係数αの乗算処理、並びに
加算回路１７による加算処理を経て生成した画像データ
を、書き込み回路１８介してメモリ３に書き込む。画像
処理回路４は、ＣＰＵ２からの制御信号に基づいて、α
ブレンディング処理、エッジ強調処理およびぼかし処理
などの画像効果に係わる処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、αブレンディング
処理、エッジ強調処理およびぼかし処理などの画像処理
を柔軟に変更して行うことができる画像処理装置に関す
る。

【０００２】

【従来の技術】ＣＡＤ(Computer Aided Design) システ
ムやアミューズメント装置などには、コンピュータグラ
フィック処理を行うレンダリング回路が内蔵されてい
る。このようなレンダリング回路では、専用のハードウ
ェアを用いて、表示画像のエッジ強調やぼかしなどの画
像処理を行っている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
たレンダリング回路では、専用のハードウェアを用いて
エッジ強調やぼかしなどの画像処理を行っているため、
エッジ強調やぼかしなどの効果を柔軟に変更することが
できないという問題がある。

【０００４】本発明は上述した従来技術の問題点に鑑み
てなされ、エッジ強調やぼかしなどの画像効果処理を柔
軟に変更できる画像処理装置を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
画像処理装置は、画像データを記憶する記憶回路と、前
記記憶回路から少なくとも第１の画像データ、第２の画
像データおよび第３の画像データを読み出す読み出し回
路と、前記読み出した第１の画像データと第２の画像デ
ータとの差分を示す第４の画像データを生成する第１の
演算回路と、前記第４の画像データに所定の係数を乗算
して第５の画像データを生成する第２の演算回路と、前
記第３の画像データと前記第５の画像データとを加算し
て第６の画像データを生成する第３の演算回路と、前記
第６の画像データを前記記憶回路に書き込む書き込み回
路と、所定のプログラムを実行し、当該プログラムの実
行に応じて、前記読み出し回路、前記第１の演算回路、
前記第２の演算回路、前記第３の演算回路および前記書
き込み回路を制御する制御回路とを有する。

【０００６】本発明の画像処理装置の作用は以下のよう
になる。制御回路が、プログラムを実行し、当該プログ
ラムの実行に応じて以下の処理が制御される。先ず、読
み出し回路が、第１の画像データおよび第２の画像デー
タを記憶回路から読み出す。そして、第１の演算回路に
おいて、前記読み出した第１の画像データと第２の画像
データとの差分を示す第４の画像データが生成される。
そして、第２の演算回路において、前記第４の画像デー
タに所定の係数を乗算して第５の画像データが生成され
る。また、当該第２の演算回路の処理と並行して、前記
読み出し回路が、第３の画像データを前記記憶回路か読
み出す。そして、第３の演算回路において、前記第５の
画像データと前記第５の画像データとを加算して第６の
画像データが生成される。そして、書き込み回路によっ
て、前記第５の画像データが前記記憶回路に書き込まれ
る。

【０００７】また、本発明の画像処理装置は、好ましく
は、前記第１の読み出し回路から読み出された前記第１
の画像データ、前記第２の画像データおよび前記第３の
画像データを、前記第１の演算回路および前記第３の演
算回路のうち前記制御回路によって指定された演算回路
に出力する選択回路を有する。

【０００８】また、本発明の画像処理装置は、好ましく
は、前記読み出し回路は、前記制御回路によって指定さ
れた所定の座標データに基づいて、前記第１の画像デー
タ、前記第２の画像データおよび前記第３の画像データ
を前記記憶回路から読み出す。

【０００９】また、本発明の画像処理装置は、好ましく
は、前記読み出し回路は、前記記憶回路に記憶されてい
る所定の画像データを、前記座標データを基に、予め決
められた読み出し位置から前記第１の画像データおよび
前記第３の画像データとして読み出し、前記第１の画像
データおよび前記第３の画像データに応じた画像を所定
の方向に１画素ずらした画像に対応する前記第２の画像
データとして読み出し、前記第１の演算回路は、前記読
み出した第１の画像データと前記第２の画像データとの
差分を算出し、前記第２の演算回路は、前記差分の結果
に、エッジ強調の度合いに応じた値を乗算し、前記第３
の演算回路は、前記乗算の結果と前記第３の画像データ
とを加算してエッジ強調された画像データを生成する。

【００１０】また、本発明の画像処理装置は、好ましく
は、前記読み出し回路は、前記記憶回路に記憶されてい
る画像データを、前記座標データを基に、読み出し位置
を画素単位でずらして、複数回読み出し、前記第１の演
算回路、前記第２の演算回路および前記第３の演算回路
による演算の演算を組み合わせて、前記複数回の読み出
しによって得られた複数の画像データを平均化して、前
記記憶回路に記憶されている画像データに対応する画像
をぼかした画像の画像データを生成する。

【００１１】また、本発明の画像処理装置は、好ましく
は、前記読み出し回路は、前記記憶回路に記憶されてい
る画像データを、所定の読み出し位置から読み出し、前
記所定の読み出し位置から１画素右にずらした読み出し
位置から読み出し、前記所定の読み出し位置から１画素
下にずらした読み出し位置から読み出し、前記所定の読
み出し位置からそれぞれ１画素右および下にずらした読
み出し位置から読み出し、前記第１の演算回路、前記第
２の演算回路および前記第３の演算回路による演算によ
って、４つの前記読み出し位置から読み出した４つの画
像データを平均化して、前記所定の読み出し位置から読
み出した画像データに対応する画像をぼかした画像の画
像データを生成する。

【００１２】また、本発明の画像処理装置は、好ましく
は、前記第１の演算回路、前記第２の演算回路および前
記第３の演算回路による演算を組み合わせて、前記複数
の画像データにそれぞれ所定の重み付けてを行って演算
を行い、前記記憶回路に記憶されている画像データに対
応する画像をぼかした画像の画像データを生成する。

【００１３】

【発明の実施の形態】以下、本発明の実施形態に係わる
画像処理装置について説明する。図１は、本実施形態の
画像処理装置１の構成図である。図１に示すように、画
像処理装置１は、ＣＰＵ２、メモリ３および画像処理回
路４を有する。画像処理装置１が本発明の画像処理装置
に対応し、ＣＰＵ２が本発明の制御回路に対応し、メモ
リ３が本発明の記憶回路に対応している。

【００１４】〔ＣＰＵ２〕ＣＰＵ２は、画像処理回路４
の読み出し回路１０、読み出し回路１１、書き込み回路
１８、セレクタ１２、セレクタ１３、セレクタ１４およ
び乗算回路１６に出力する後述する制御信号Ｓ２ａ，Ｓ
２ｂ，Ｓ２ｃ，Ｓ２ｄ，Ｓ２ｅ，Ｓ２ｆ，Ｓ２ｇを生成
する。ＣＰＵ２による、所定のプログラムを実行し、当
該プログラムの実行に応じて、上述した制御信号を生成
する。

【００１５】メモリ３は、画像処理回路４の処理に用い
られる種々の画像データ（例えばテクスチャデータ）
を、座標データ（ｕ，ｖ）を用いて、読み出し位置を画
素単位で特定して読み出せるように記憶している。

【００１６】〔画像処理回路４〕画像処理回路４は、図
１に示すように、例えば、読み出し回路１０，１１、セ
レクタ１２，１３，１４、減算回路１５、乗算回路１
６、加算回路１７および書き込み回路１８を有する。こ
こで、読み出し回路１０，１１が本発明の第１の演算回
路に対応し、セレクタ１２，１３，１４が本発明の選択
回路に対応し、減算回路１５が本発明の第１の演算回路
に対応し、乗算回路１６が本発明の第２の演算回路に対
応し、加算回路１７が本発明の第３の演算回路に対応し
ている。

【００１７】読み出し回路１０は、ＣＰＵ２からの制御
信号Ｓ２ａに基づいて、メモリ３から画像データを読み
出す場合には、当該制御信号Ｓ２ａによって指定された
画像の座標データ（ｕ，ｖ）を用いて画素データを単位
としてメモリ３から画像データＳ３ａ（本発明の第１の
画像データおよび第３の画像データ）を読み出す。ま
た、読み出し回路１０は、ＣＰＵ２からの制御信号Ｓ２
ａによって指定されたメモリ３内のアドレスから画像デ
ータＳ３ａを読み出す。読み出し回路１０は、メモリ３
から読み出した画像データＳ３ａをセレクタ１２，１
３，１４の第１の入力端子に出力する。

【００１８】読み出し回路１１は、ＣＰＵ２からの制御
信号Ｓ２ｂに基づいて、メモリ３から画像データを読み
出す場合には、当該制御信号Ｓ２ｂによって指定された
画像の座標データ（ｕ，ｖ）を用いて画素データを単位
としてメモリ３から画像データＳ３ｂ（本発明の第２の
画像データおよび第３の画像データ）を読み出す。ま
た、読み出し回路１１は、ＣＰＵ２からの制御信号Ｓ２
ｂによって指定されたメモリ３内のアドレスから画像デ
ータＳ３ｂを読み出す。読み出し回路１１は、メモリ３
から読み出した画像データＳ３ｂをセレクタ１２，１
３，１４の第２の入力端子に出力する。

【００１９】セレクタ１２は、ＣＰＵ２からの制御信号
Ｓ２ｄを基に、第１の入力端子から入力した画像データ
Ｓ３ａと、第２の入力端子から入力した画像データＳ３
ｂとのうち一方を選択して減算回路１５に出力する。

【００２０】セレクタ１３は、ＣＰＵ２からの制御信号
Ｓ２ｅを基に、第１の入力端子から入力した画像データ
Ｓ３ａと、第２の入力端子から入力した画像データＳ３
ｂとのうち一方を選択して減算回路１５に出力する。

【００２１】セレクタ１４は、ＣＰＵ２からの制御信号
Ｓ２ｆを基に、第１の入力端子から入力した画像データ
Ｓ３ａと、第２の入力端子から入力した画像データＳ３
ｂとのうち一方を選択して加算回路１７に出力する。

【００２２】減算回路１５は、セレクタ１２から入力し
た画像データから、セレクタ１３から入力した画像デー
タを減算して画像データＳ１５（本発明の第４の画像デ
ータ）を生成し、これを乗算回路１６に出力する。減算
回路１５による減算は、例えば、画像データを構成する
画素データのそれぞれについて、当該画素データが示す
Ｒ，Ｇ，Ｂの値（画素値）を用いて行われる。

【００２３】乗算回路１６は、減算回路１５から入力し
た画像データＳ１５に、ＣＰＵ２から入力した制御信号
Ｓ２ｇが示す係数を乗算して画像データＳ１６（本発明
の第５の画像データ）を生成し、これを加算回路１７に
出力する。乗算回路１６による乗算は、例えば、画像デ
ータＳ１５を構成する画素データのそれぞれについて、
制御信号Ｓ２ｇが示す係数を乗算して行われる。

【００２４】加算回路１７は、乗算回路１６からの画像
データＳ１６と、セレクタ１４から入力した画像データ
とを加算して画像データＳ１７（本発明の第６の画像デ
ータ）を生成し、これを書き込み回路１８に出力する。
加算回路１７による加算は、例えば、画像データを構成
する画素データのそれぞれについて、当該画素データが
示すＲ，Ｇ，Ｂの値を用いて行われる。

【００２５】書き込み回路１８は、ＣＰＵ２からの制御
信号Ｓ２ｃによって指定されたメモリ３内のアドレス
に、加算回路１７から入力した画像データＳ１７を書き
込む。

【００２６】以下、図１に示す画像処理装置１の動作例
を説明する。〔第１の動作例〕以下、画像処理装置１を用いてαブレ
ンディング処理を行う場合の動作例を説明する。ここで
は、画像ＩＭ＿１と画像ＩＭ＿２とを係数αでαブレン
ディング処理を行う場合を図２を参照して例示して説明
する。この場合には、図１に示す読み出し回路１０がメ
モリ３から図２に示す画像ＩＭ＿１の画像データＳ３ａ
を読み出し、セレクタ１２が画像データＳ３ａを選択し
て減算回路１５に出力する。それと並行して、図１に示
す読み出し回路１１がメモリ３から図２に示す画像ＩＭ
＿２の画像データＳ３ｂを読み出し、セレクタ１３が画
像データＳ３ｂを選択して減算回路１５に出力する。

【００２７】そして、減算回路１５において、画像デー
タＳ３ａからＳ３ｂが減算され、すなわち画像ＩＭ＿１
から画像ＩＭ＿２が差し引かれ、その結果である画像デ
ータＳ１５が乗算回路１６に出力される。そして、乗算
回路１６において、画像データＳ１５に、制御信号Ｓ２
ｇで指定された係数αが乗算され、その結果である画像
データＳ１６が加算回路１７に出力される。また、乗算
回路１６の処理と並行して、図１に示す読み出し回路１
１がメモリ３から図２に示す画像ＩＭ＿２の画像データ
Ｓ３ｂを読み出し、セレクタ１４が画像データＳ３ｂを
選択して加算回路１７に出力する。

【００２８】そして、加算回路１７において、乗算回路
１６からの画像データＳ１６と、セレクタ１４からの画
像データＳ３ｂとが加算され、画像ＩＭ＿１と画像ＩＭ
＿２とが混合された画像ＩＭ＿３の画像データＳ１７が
生成され、これが書き込み回路１８に出力される。そし
て、書き込み回路１８が、画像データＳ１７をメモリ３
に書き込む。

【００２９】上述した画像処理装置１のαブレンディン
グ処理は、下記式（１）で示され、下記式（１）を変形
すると下記式（２）のように一般的なαブレンディング
の式となる。

【００３０】

【数１】（画像ＩＭ＿１−画像ＩＭ＿２）×α＋画像ＩＭ＿２ …（１）

【００３１】

【数２】 α×ＩＭ＿１＋（１−α）×ＩＭ＿２ …（２）

【００３２】上述した図２は、ハートの画像ＩＭ＿１と
矢印の画像ＩＭ＿２とをαブレンド処理した場合を例示
したが、文字「Ｂ」の画像ＩＭ＿１と、文字「Ａ」の画
像ＩＭ＿２とを用いた場合には、図３に示すようなイメ
ージとなる。

【００３３】〔第２の動作例〕以下、画像処理装置１を
用いてエッジ強調処理を行う場合の動作例を説明する。
この場合には、図１に示す読み出し回路１０がメモリ３
から図４に示す文字「Ａ」の画像ＩＭ＿１２の画像デー
タＳ３ａを読み出し、セレクタ１２が画像データＳ３ａ
を選択して減算回路１５に出力する。それと並行して、
図１に示す読み出し回路１１がメモリ３から図４に示す
文字「Ａ」の画像ＩＭ＿１２を右方向に１画素ずらした
画像ＩＭ＿１２ａの画像データＳ３ｂを読み出し、セレ
クタ１３が画像データＳ３ｂを選択して減算回路１５に
出力する。このとき、読み出し回路１１による画像ＩＭ
＿１２ａの画像データＳ３ｂの読み出しは、ＣＰＵ２か
らの制御信号Ｓ２ｂを基に、メモリ３に記憶されている
文字「Ａ」のテクスチャ画像の座標データ（ｕ，ｖ）を
用いて行われる。すなわち、読み出し回路１１は、テク
スチャマッピング機能を利用して、画像ＩＭ＿１２を右
方向に１画素ずらした画像ＩＭ＿１２ａをメモリ３から
読み出す。

【００３４】そして、減算回路１５において、画像デー
タＳ３ａからＳ３ｂが減算され、すなわち画像ＩＭ＿１
２から画像ＩＭ＿１２ａが差し引かれ、その結果である
画像データＳ１５が乗算回路１６に出力される。そし
て、乗算回路１６において、画像データＳ１５に、制御
信号Ｓ２ｇで指定された係数α（＝１／２）が乗算さ
れ、その結果である画像データＳ１６が加算回路１７に
出力される。係数αは、エッジ強調の度合いに応じて決
定される。また、乗算回路１６の処理と並行して、図１
に示す読み出し回路１１がメモリ３から画像ＩＭ＿１２
の画像データＳ３ａを読み出し、セレクタ１４が画像デ
ータＳ３ｂを選択して加算回路１７に出力する。

【００３５】そして、加算回路１７において、乗算回路
１６からの画像データＳ１６と、セレクタ１４からの画
像データＳ３ａとが加算され、画像データＳ１７が生成
され、これが書き込み回路１８に出力される。そして、
書き込み回路１８が、画像データＳ１７をメモリ３に書
き込む。

【００３６】以下、図４を用いて説明した画像処理装置
１によれるエッジ強調の作用および効果を説明する。図
４に示す画像ＩＭ＿１２を、図５に示すように、ライン
５０上の画素データの画素値（Ｒ，Ｇ，Ｂの値）を見る
と、その画素値のレベルは、例えば、図６（Ａ）に示す
ようになる。また、画像ＩＭ＿１２を右方向に１画素ず
らした画像ＩＭ＿１２ａのライン５０上での画素データ
の画素値は、図６（Ｂ）に示すようになる。

【００３７】また、図６（Ａ）に示す画像ＩＭ＿１２の
画素値から、図６（Ｂ）に示す画像ＩＭ＿１２ａの画素
値を減算した画像データＳ１５のライン５０上の画素値
は、図６（Ｃ）のようになる。また、図６（Ｃ）の画素
値にαを乗算した結果である、画像データＳ１６のライ
ン５０上での画素値は、図６（Ｄ）のようになる。そし
て、図６（Ｄ）の画素値に、図６（Ａ）の画素値を加算
した結果である画像データＳ１７のライン５０上での画
素値は、図６（Ｅ）のようになる。図６（Ｅ）に示すよ
うに、図４に示す画像ＩＭ＿１３は、エッジ強調された
画像になることが分かる。

【００３８】〔第３の動作例〕以下、画像をぼかしたい
時や、画像縮小時の折り返し成分によるギラギラ感の軽
減、拡大時のモザイク感の軽減に用いられるフィルタ処
理を行う場合の画像処理装置１の動作例を説明する。

【００３９】例えば、図７に示すように、隣接する４つ
の画素（ピクセル）Ｐ，Ｐ＿ａ，Ｐ＿ｂ，Ｐ＿ｃの画素
値を平均化してぼかした画像を生成するフィルタ処理を
行う場合を例示する。この場合に、図４を用いて説明し
た文字「Ａ」の画像ＩＭ＿１２について上記フィルタ処
理を行う場合を考えると、画像ＩＭ＿１２を右方向に１
画素ずらした画像を画像ＩＭ＿１２ｂとし、画像ＩＭ＿
１２を右方向に１画素ずらしかつ下方向に１画素ずらし
た画像を画像ＩＭ＿１２ｂとし、画像ＩＭ＿１２を下方
向に１画素ずらした画像を画像ＩＭ＿１２ｃとすると、
画像処理装置１は、これらの画像を下記式（３）に基づ
いてフィルタ処理する。

【００４０】

【数３】画像ＩＭ＿１２×１／４＋画像ＩＭ＿１２ａ×１／４＋画像ＩＭ＿１２ｂ×１／４＋画像ＩＭ＿１２ｃ×１／４＝画像ＩＭ＿１２ｃ×１／４＋（１−１／４）×〔画像ＩＭ＿１２ｂ×１／３＋（１−１／３）×｛画像ＩＭ＿１２ａ×１／２＋（１−１／２）×画像ＩＭ＿１２｝〕 …（３）

【００４１】画像処理装置１は、上記式（３）に相当す
る演算を、図８〜図１０に示すように行う。図８は、画
像処理装置１が、上記式（３）内の「画像ＩＭ＿１２ａ
×１／２＋（１−１／２）×画像ＩＭ＿１２」に相当す
る演算を行う場合の動作例を説明するための図である。
図９は、画像処理装置１が、図８を用いて演算した「画
像ＩＭ＿１２ａ×１／２＋（１−１／２）×画像ＩＭ＿
１２」の演算結果を用いて、上記式（３）内の画像「Ｉ
Ｍ＿１２ｂ×１／３＋（１−１／３）×｛画像ＩＭ＿１
２ａ×１／２＋（１−１／２）×画像ＩＭ＿１２｝」に
相当する演算を行う場合の動作例を説明するための図で
ある。図１０は、画像処理装置１が、図９を用いて演算
した「ＩＭ＿１２ｂ×１／３＋（１−１／３）×｛画像
ＩＭ＿１２ａ×１／２＋（１−１／２）×画像ＩＭ＿１
２｝」の演算結果を用いて、上記式（３）に相当する演
算を行う場合の動作例を説明するための図である。

【００４２】以下、図８〜図９に示す演算を行う場合の
画像処理装置１の動作例を順に説明する。先ず、画像処
理装置１は、図８に示すように、図１に示す読み出し回
路１０が、メモリ３から文字「Ａ」の画像ＩＭ＿１２を
右方向に１画素ずらした画像ＩＭ＿１２ａの画像データ
Ｓ３ａを読み出し、セレクタ１２が画像データＳ３ａを
選択して減算回路１５に出力する。このとき、読み出し
回路１０による画像ＩＭ＿１２ａの画像データＳ３ａの
読み出しは、ＣＰＵ２からの制御信号Ｓ２ａを基に、メ
モリ３に記憶されている文字「Ａ」の画像（例えばテク
スチャ画像）の座標データ（ｕ，ｖ）を用いて行われ
る。すなわち、読み出し回路１１は、テクスチャマッピ
ング機能を利用して、画像ＩＭ＿１２を右方向に１画素
ずらした画像ＩＭ＿１２ａをメモリ３から読み出す。そ
れと並行して、図１に示す読み出し回路１１が、メモリ
３から文字「Ａ」の画像ＩＭ＿１２の画像データＳ３ｂ
を読み出し、セレクタ１３が画像データＳ３ｂを選択し
て減算回路１５に出力する。

【００４３】そして、減算回路１５において、画像デー
タＳ３ａからＳ３ｂが減算され、すなわち画像ＩＭ＿１
２ａから画像ＩＭ＿１２が差し引かれ、その結果である
画像データＳ１５が乗算回路１６に出力される。そし
て、乗算回路１６において、画像データＳ１５に、制御
信号Ｓ２ｇで指定された係数α（＝１／２）が乗算さ
れ、その結果である画像データＳ１６が加算回路１７に
出力される。また、乗算回路１６の処理と並行して、図
１に示す読み出し回路１１がメモリ３から図４に示す画
像ＩＭ＿１２の画像データＳ３ｂを読み出し、セレクタ
１４が画像データＳ３ｂを選択して加算回路１７に出力
する。

【００４４】そして、加算回路１７において、乗算回路
１６からの画像データＳ１６と、セレクタ１４からの画
像データＳ３ｂとが加算され、上記式（３）の「画像Ｉ
Ｍ＿１２ａ×１／２＋（１−１／２）×画像ＩＭ＿１
２」の演算結果に相当する画像ＩＭ＿３１の画像データ
Ｓ１７が生成され、これが書き込み回路１８に出力され
る。そして、書き込み回路１８が、制御信号Ｓ２ｇによ
って指定されたメモリ３内のアドレスに画像データＳ１
７を書き込む。

【００４５】次に、画像処理装置１は、図９に示すよう
に、図１に示す読み出し回路１０が、メモリ３から文字
「Ａ」の画像ＩＭ＿１２を右方向および下方向にそれぞ
れ１画素ずらした画像ＩＭ＿１２ｂの画像データＳ３ａ
を読み出し、セレクタ１２が画像データＳ３ａを選択し
て減算回路１５に出力する。このとき、読み出し回路１
０による画像ＩＭ＿１２ｂの画像データＳ３ａの読み出
しは、ＣＰＵ２からの制御信号Ｓ２ａを基に、メモリ３
に記憶されている文字「Ａ」の画像の座標データ（ｕ，
ｖ）を用いて行われる。すなわち、読み出し回路１１
は、テクスチャマッピング機能を利用して、画像ＩＭ＿
１２を右方向および下方向にそれぞれ１画素ずらした画
像ＩＭ＿１２ｂをメモリ３から読み出す。

【００４６】それと並行して、図１に示す読み出し回路
１１が、メモリ３から、図８を用いて説明した画像ＩＭ
＿３１の画像データＳ３ｂを読み出し、セレクタ１３が
画像データＳ３ｂを選択して減算回路１５に出力する。

【００４７】そして、減算回路１５において、画像デー
タＳ３ａからＳ３ｂが減算され、すなわち画像ＩＭ＿１
２ｂから画像ＩＭ＿３１が差し引かれ、その結果である
画像データＳ１５が乗算回路１６に出力される。そし
て、乗算回路１６において、画像データＳ１５に、制御
信号Ｓ２ｇで指定された係数α（＝１／３）が乗算さ
れ、その結果である画像データＳ１６が加算回路１７に
出力される。また、乗算回路１６の処理と並行して、図
１に示す読み出し回路１１が、前述した動作と同様に、
メモリ３から図８に示す画像ＩＭ＿３１の画像データＳ
３ｂを読み出し、セレクタ１４が画像データＳ３ｂを選
択して加算回路１７に出力する。

【００４８】そして、加算回路１７において、乗算回路
１６からの画像データＳ１６と、セレクタ１４からの画
像データＳ３ｂとが加算され、上記式（３）内の「ＩＭ
＿１２ｂ×１／３＋（１−１／３）×｛画像ＩＭ＿１２
ａ×１／２＋（１−１／２）×画像ＩＭ＿１２｝」の演
算結果に相当する画像ＩＭ＿３２の画像データＳ１７が
生成され、これが書き込み回路１８に出力される。そし
て、書き込み回路１８が、制御信号Ｓ２ｇによって指定
されたメモリ３内のアドレスに画像データＳ１７を書き
込む。

【００４９】次に、画像処理装置１は、図１０に示すよ
うに、図１に示す読み出し回路１０が、メモリ３から文
字「Ａ」の画像ＩＭ＿１２を下方向に１画素ずらした画
像ＩＭ＿１２ｃの画像データＳ３ａを読み出し、セレク
タ１２が画像データＳ３ａを選択して減算回路１５に出
力する。このとき、読み出し回路１０による画像ＩＭ＿
１２ｂの画像データＳ３ａの読み出しは、ＣＰＵ２から
の制御信号Ｓ２ａを基に、メモリ３に記憶されている文
字「Ａ」の画像の座標データ（ｕ，ｖ）を用いて行われ
る。すなわち、読み出し回路１１は、テクスチャマッピ
ング機能を利用して、画像ＩＭ＿１２を下方向に１画素
ずらした画像ＩＭ＿１２ｂをメモリ３から読み出す。

【００５０】それと並行して、図１に示す読み出し回路
１１が、メモリ３から、図９を用いて説明した画像ＩＭ
＿３２の画像データＳ３ｂを読み出し、セレクタ１３が
画像データＳ３ｂを選択して減算回路１５に出力する。

【００５１】そして、減算回路１５において、画像デー
タＳ３ａからＳ３ｂが減算され、すなわち画像ＩＭ＿１
２ｃから画像ＩＭ＿３２が差し引かれ、その結果である
画像データＳ１５が乗算回路１６に出力される。そし
て、乗算回路１６において、画像データＳ１５に、制御
信号Ｓ２ｇで指定された係数α（＝１／４）が乗算さ
れ、その結果である画像データＳ１６が加算回路１７に
出力される。また、乗算回路１６の処理と並行して、図
１に示す読み出し回路１１が、前述した動作と同様に、
メモリ３から図８に示す画像ＩＭ＿３２の画像データＳ
３ｂを読み出し、セレクタ１４が画像データＳ３ｂを選
択して加算回路１７に出力する。

【００５２】そして、加算回路１７において、乗算回路
１６からの画像データＳ１６と、セレクタ１４からの画
像データＳ３ｂとが加算され、上記式（３）の演算結果
に相当する画像ＩＭ＿３３の画像データＳ１７が生成さ
れ、これが書き込み回路１８に出力される。そして、書
き込み回路１８が、制御信号Ｓ２ｇによって指定された
メモリ３内のアドレスに画像データＳ１７を書き込む。

【００５３】以上説明したように、画像処理装置１によ
れば、ＣＰＵ２がプログラムの実行に応じて生成した制
御信号Ｓ２ａ〜Ｓ２ｇに基づいて、読み出し回路１０，
１１、書き込み回路１８、セレクタ１２〜１４および乗
算回路１６を制御することで、上述したような、αブレ
ンディング、画像のエッジ強調およびぼかしなどの多様
な処理を柔軟に行うことができる。すなわち、画像処理
装置１によれば、プログラムの設定を変更するだけで、
ハードウェア構成を変更することなく、ＣＰＵ２が生成
する制御信号Ｓ２ａ〜Ｓ２ｇを変更することができ、処
理内容を簡単に変更できる。

【００５４】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、図７に示すよう
に、隣接する４つの画素Ｐ，Ｐ＿ａ，Ｐ＿ｂ，Ｐ＿ｃの
画素値を平均化してぼかした画像を生成するフィルタ処
理を行う場合を例示したが、画像処理装置１は、図１１
に示すように、隣接または近接する９つの画素Ｐ＿Ａ，
Ｐ＿Ｂ，Ｐ＿Ｃ，Ｐ＿Ｄ，Ｐ＿Ｅ，Ｐ＿Ｆ，Ｐ＿Ｇ，Ｐ
＿Ｈ，Ｐ＿Ｉで重み付けを行う場合に、下記式（４）に
基づいて演算を行ってぼかし画像を生成してもよい。

【００５５】下記式（４）において、画像ＩＭ＿Ａは元
の画像、ＩＭ＿Ｂは画像ＩＭ＿Ａを１画素だけ右に移動
した画像、ＩＭ＿Ｃは画像ＩＭ＿Ａを２画素だけ右に移
動した画像、ＩＭ＿Ｄは画像ＩＭ＿Ａを１画素だけ下に
移動した画像、ＩＭ＿Ｅは画像ＩＭ＿Ａを１画素だけ右
および下にそれぞれ移動した画像、ＩＭ＿Ｆは画像ＩＭ
＿Ａを２画素だけ右に移動しかつ１画素だけ下に移動し
た画像、ＩＭ＿Ｇは画像ＩＭ＿Ａを２画素だけ下に移動
した画像、ＩＭ＿Ｈは画像ＩＭ＿Ａを１画素だけ右に移
動しかつ２画素だけ下にに移動した画像、ＩＭ＿Ｉは画
像ＩＭ＿Ａを２画素だけ右および下にそれぞれ移動した
画像の画像データである。

【００５６】

【数４】４／１６×ＩＭ＿Ａ＋（１−４／１６）×（２／１２×ＩＭ＿Ｂ＋（１−２／１２）×（２／１０×ＩＭ＿Ｃ＋（１−２／１０）×（２／８×ＩＭ＿Ｄ＋（１ −２／８）×（２／６×ＩＭ＿Ｅ＋（１−２／６）×（１／４×ＩＭ＿Ｆ＋（１ −１／４）×（１／３×ＩＭ＿Ｇ＋（１−１／３）×（１／２×ＩＭ＿Ｈ＋（１ −１／２）×ＩＭ＿Ｉ）））））））） …（４）

【００５７】また、上述した実施形態では、画像処理装
置１を用いて、αブレンディング処理、エッジ強調処理
およびぼかし処理を行う場合を例示したが、画像処理装
置１は、図１に示す構成を用いて、その他の画像処理を
行ってもよい。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
エッジ強調やぼかしなどの画像効果処理を柔軟に変更で
きる画像処理装置を提供することができる。

【図面の簡単な説明】

【図１】図１は、本発明の実施形態の画像処理装置の構
成図である。

【図２】図２は、図１に示す画像処理装置を用いてαブ
レンディング処理を行う場合を説明するための図であ
る。

【図３】図３は、図１に示す画像処理装置を用いてαブ
レンディング処理を行う場合を説明するための図であ
る。

【図４】図４は、図１に示す画像処理装置を用いて画像
のエッジ強調処理を行う場合を説明するための図であ
る。

【図５】図５は、図４に示すエッジ強調処理の効果を説
明するための図である。

【図６】図６は、図４に示すエッジ強調処理の効果を説
明するための図である。

【図７】図７は、図１に示す画像処理装置を用いて、４
画素の画素値の平均によるぼかし処理を行う場合を説明
するための図である。

【図８】図８は、図１に示す画像処理装置が、式（３）
内の「画像ＩＭ＿１２ａ×１／２＋（１−１／２）×画
像ＩＭ＿１２」に相当する演算を行う場合の動作例を説
明するための図である。

【図９】図９は、図１に示す画像処理装置が、図８を用
いて演算した「画像ＩＭ＿１２ａ×１／２＋（１−１／
２）×画像ＩＭ＿１２」の演算結果を用いて、式（３）
内の「ＩＭ＿１２ｂ×１／３＋（１−１／３）×｛画像
ＩＭ＿１２ａ×１／２＋（１−１／２）×画像ＩＭ＿１
２｝」に相当する演算を行う場合の動作例を説明するた
めの図である。

【図１０】図１０は、図１に示す画像処理装置が、図９
を用いて演算した「ＩＭ＿１２ｂ×１／３＋（１−１／
３）×｛画像ＩＭ＿１２ａ×１／２＋（１−１／２）×
画像ＩＭ＿１２｝」の演算結果を用いて、式（３）に相
当する演算を行う場合の動作例を説明するための図であ
る。

【図１１】図１１は、図１に示す画像処理装置を用い
て、９画素の画素値の平均によるぼかし処理を行う場合
を説明するための図である。

【符号の説明】

１…画像処理装置、２…ＣＰＵ、３…メモリ、１０…読
み出し回路、１１…読み出し回路、１２〜１４…セレク
タ、１５…減算回路、１６…乗算回路、１７…加算回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5B057 CA08 CA12 CB08 CB12 CB16 CE03 CE04 CE06 CE08 CH09 CH11 CH18 5C077 LL02 LL09 PP47 PP48 PP68 PQ08 PQ12 PQ18 PQ25

Claims

【特許請求の範囲】

【請求項１】画像データを記憶する記憶回路と、前記記憶回路から少なくとも第１の画像データ、第２の
画像データおよび第３の画像データを読み出す読み出し
回路と、前記読み出した第１の画像データと第２の画像データと
の差分を示す第４の画像データを生成する第１の演算回
路と、前記第４の画像データに所定の係数を乗算して第５の画
像データを生成する第２の演算回路と、前記第３の画像データと前記第５の画像データとを加算
して第６の画像データを生成する第３の演算回路と、前記第６の画像データを前記記憶回路に書き込む書き込
み回路と、所定のプログラムを実行し、当該プログラムの実行に応
じて、前記読み出し回路、前記第１の演算回路、前記第
２の演算回路、前記第３の演算回路および前記書き込み
回路を制御する制御回路とを有する画像処理装置。
【請求項２】前記第１の読み出し回路から読み出された
前記第１の画像データ、前記第２の画像データおよび前
記第３の画像データを、前記第１の演算回路および前記
第３の演算回路のうち前記制御回路によって指定された
演算回路に出力する選択回路を有する請求項１に記載の
画像処理装置。
【請求項３】前記読み出し回路は、前記制御回路によっ
て指定された所定の座標データに基づいて、前記第１の
画像データ、前記第２の画像データおよび前記第３の画
像データを前記記憶回路から読み出す請求項１に記載の
画像処理装置。
【請求項４】前記読み出し回路は、前記記憶回路に記憶
されている所定の画像データを、前記座標データを基
に、予め決められた読み出し位置から前記第１の画像デ
ータおよび前記第３の画像データとして読み出し、前記
第１の画像データおよび前記第３の画像データに応じた
画像を所定の方向に１画素ずらした画像に対応する前記
第２の画像データとして読み出し、前記第１の演算回路は、前記読み出した第１の画像デー
タと前記第２の画像データとの差分を算出し、前記第２の演算回路は、前記差分の結果に、エッジ強調
の度合いに応じた値を乗算し、前記第３の演算回路は、前記乗算の結果と前記第３の画
像データとを加算してエッジ強調された画像データを生
成する請求項３に記載の画像処理装置。
【請求項５】前記読み出し回路は、前記記憶回路に記憶
されている画像データを、前記座標データを基に、読み
出し位置を画素単位でずらして、複数回読み出し、前記第１の演算回路、前記第２の演算回路および前記第
３の演算回路による演算を組み合わせて、前記複数回の
読み出しによって得られた複数の画像データを平均化し
て、前記記憶回路に記憶されている画像データに対応す
る画像をぼかした画像の画像データを生成する請求項１
に記載の画像処理装置。
【請求項６】前記読み出し回路は、前記記憶回路に記憶
されている画像データを、所定の読み出し位置から読み
出し、前記所定の読み出し位置から１画素右にずらした
読み出し位置から読み出し、前記所定の読み出し位置か
ら１画素下にずらした読み出し位置から読み出し、前記
所定の読み出し位置からそれぞれ１画素右および下にず
らした読み出し位置から読み出し、前記第１の演算回路、前記第２の演算回路および前記第
３の演算回路による演算によって、４つの前記読み出し
位置から読み出した４つの画像データを平均化して、前
記所定の読み出し位置から読み出した画像データに対応
する画像をぼかした画像の画像データを生成する請求項
５に記載の画像処理装置。
【請求項７】前記第１の演算回路、前記第２の演算回路
および前記第３の演算回路による演算を組み合わせて、
前記複数の画像データにそれぞれ所定の重み付けを行っ
て演算を行い、前記記憶回路に記憶されている画像デー
タに対応する画像をぼかした画像の画像データを生成す
る請求項１に記載の画像処理装置。