JP2003017572A - ヒューズを備えた半導体装置及びヒューズ切断方法 - Google Patents
ヒューズを備えた半導体装置及びヒューズ切断方法Info
- Publication number
- JP2003017572A JP2003017572A JP2002044950A JP2002044950A JP2003017572A JP 2003017572 A JP2003017572 A JP 2003017572A JP 2002044950 A JP2002044950 A JP 2002044950A JP 2002044950 A JP2002044950 A JP 2002044950A JP 2003017572 A JP2003017572 A JP 2003017572A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- semiconductor device
- wiring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 レーザによりヒューズを切断するときに、ヒ
ューズ下方の絶縁膜へのダメージを軽減できる半導体装
置及びヒューズ切断方法を提供する。 【解決手段】 ヒューズ１５の切断個所の下方に、タン
グステンからなる高強度の保護部材１４ｃを配置する。
この保護部材１４ｃは、例えばヒューズ１５と配線１３
ａ，１３ｂとを接続するビアコンタクト部１４ａ，１４
ｂと同時に形成する。
ューズ下方の絶縁膜へのダメージを軽減できる半導体装
置及びヒューズ切断方法を提供する。 【解決手段】 ヒューズ１５の切断個所の下方に、タン
グステンからなる高強度の保護部材１４ｃを配置する。
この保護部材１４ｃは、例えばヒューズ１５と配線１３
ａ，１３ｂとを接続するビアコンタクト部１４ａ，１４
ｂと同時に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザにより切断
するヒューズを備えた半導体装置、及び半導体装置に設
けられたヒューズの切断方法に関する。
するヒューズを備えた半導体装置、及び半導体装置に設
けられたヒューズの切断方法に関する。
【０００２】
【従来の技術】近年、半導体装置のより一層の高性能化
が要求されており、素子の微細化及び高集積化が促進さ
れている。しかし、素子の微細化及び高集積化が進むと
欠陥が発生しやすくなり、製造歩留まりの低下を招く。
これを回避するために、半導体装置内に冗長回路を設け
ておくことがある。このような冗長回路を備えた半導体
装置では、一般的にヒューズを用いて、欠陥回路と冗長
回路との切換えを行うようになっている。
が要求されており、素子の微細化及び高集積化が促進さ
れている。しかし、素子の微細化及び高集積化が進むと
欠陥が発生しやすくなり、製造歩留まりの低下を招く。
これを回避するために、半導体装置内に冗長回路を設け
ておくことがある。このような冗長回路を備えた半導体
装置では、一般的にヒューズを用いて、欠陥回路と冗長
回路との切換えを行うようになっている。
【０００３】図１４はヒューズによる回路の切換え方法
の一例を示す図である。
の一例を示す図である。
【０００４】冗長回路５１は基本回路５２と同一の構成
を有している。この冗長回路５１はスイッチ回路５３の
接点ａに接続され、基本回路５２はスイッチ回路５３の
接点ｂに接続されている。スイッチ回路５３の中間接点
ｃはバッファ５４に接続されている。また、スイッチ回
路５３の制御端子ｓは抵抗ＲとヒューズＦとの接続点
（ノード）Ｎに接続されている。抵抗Ｒ及びヒューズＦ
は、電源ラインＶｈと接地ラインＶgnd との間に直列に
接続されている。
を有している。この冗長回路５１はスイッチ回路５３の
接点ａに接続され、基本回路５２はスイッチ回路５３の
接点ｂに接続されている。スイッチ回路５３の中間接点
ｃはバッファ５４に接続されている。また、スイッチ回
路５３の制御端子ｓは抵抗ＲとヒューズＦとの接続点
（ノード）Ｎに接続されている。抵抗Ｒ及びヒューズＦ
は、電源ラインＶｈと接地ラインＶgnd との間に直列に
接続されている。
【０００５】ヒューズＦが切断されていないときは、ス
イッチ回路５３の制御端子ｓの電位は接地ラインＶgnd
の電位と同じ（“Ｌ”レベル）であり、スイッチ回路５
３の中間接点ｃは接点ｂに接続されている。従って、バ
ッファ５４は基本回路５２と電気的に接続され、冗長回
路５１から電気的に分離されている。
イッチ回路５３の制御端子ｓの電位は接地ラインＶgnd
の電位と同じ（“Ｌ”レベル）であり、スイッチ回路５
３の中間接点ｃは接点ｂに接続されている。従って、バ
ッファ５４は基本回路５２と電気的に接続され、冗長回
路５１から電気的に分離されている。
【０００６】基本回路５２に欠陥がある場合は、ヒュー
ズＦをレーザで切断する。これにより、スイッチ回路５
３の制御端子ｓの電位が電源ラインＶｈと同じ電位
（“Ｈ”レベル）になり、中間端子ｃと接点ａとが接続
される。従って、バッファ回路５４は冗長回路５１と電
気的に接続され、基本回路５２から電気的に分離され
る。
ズＦをレーザで切断する。これにより、スイッチ回路５
３の制御端子ｓの電位が電源ラインＶｈと同じ電位
（“Ｈ”レベル）になり、中間端子ｃと接点ａとが接続
される。従って、バッファ回路５４は冗長回路５１と電
気的に接続され、基本回路５２から電気的に分離され
る。
【０００７】このようにして、ヒューズＦをレーザで切
断することによって、欠陥が発生した回路を冗長回路に
切換えることができる。
断することによって、欠陥が発生した回路を冗長回路に
切換えることができる。
【０００８】図１５は、ヒューズを備えた従来の半導体
装置を示す断面図である。半導体基板６１の上には絶縁
膜６２が形成されており、この絶縁膜６２の上には配線
６３ａ，６３ｂを含む下層配線が形成されている。絶縁
膜６２及び下層配線の上には絶縁膜６４が形成されてお
り、絶縁膜６４の上にはヒューズ６５が形成されてい
る。このヒューズ６５の両端部は、それぞれ絶縁膜６４
内に形成されたビアコンタクト部６４ａ，６４ｂを介し
て下層配線６３ａ，６３ｂに電気的に接続されている。
絶縁膜６４及びヒューズ６５の上には絶縁膜６６が形成
されている。
装置を示す断面図である。半導体基板６１の上には絶縁
膜６２が形成されており、この絶縁膜６２の上には配線
６３ａ，６３ｂを含む下層配線が形成されている。絶縁
膜６２及び下層配線の上には絶縁膜６４が形成されてお
り、絶縁膜６４の上にはヒューズ６５が形成されてい
る。このヒューズ６５の両端部は、それぞれ絶縁膜６４
内に形成されたビアコンタクト部６４ａ，６４ｂを介し
て下層配線６３ａ，６３ｂに電気的に接続されている。
絶縁膜６４及びヒューズ６５の上には絶縁膜６６が形成
されている。
【０００９】このように構成された半導体装置におい
て、ヒューズ６５を切断するときには絶縁膜６６を介し
てヒューズ６５の中央部にレーザを照射する。これによ
り、レーザ照射されたヒューズ６５の中央部が溶解温度
以上に達して固相から液相又は気相に相変化し、圧力が
急激に上昇していわゆる熱爆発が起こる。この熱爆発に
よりヒューズ６５が切断されるとともに、図１６に示す
ように、絶縁膜６６の一部（ヒューズの切断部の上方の
部分）が剥離する。
て、ヒューズ６５を切断するときには絶縁膜６６を介し
てヒューズ６５の中央部にレーザを照射する。これによ
り、レーザ照射されたヒューズ６５の中央部が溶解温度
以上に達して固相から液相又は気相に相変化し、圧力が
急激に上昇していわゆる熱爆発が起こる。この熱爆発に
よりヒューズ６５が切断されるとともに、図１６に示す
ように、絶縁膜６６の一部（ヒューズの切断部の上方の
部分）が剥離する。
【００１０】
【発明が解決しようとする課題】本願発明者らは、上述
した従来の半導体装置及びヒューズ切断方法には、以下
に示す問題点があると考える。
した従来の半導体装置及びヒューズ切断方法には、以下
に示す問題点があると考える。
【００１１】上述したように、ヒューズ６５をレーザで
切断するときには熱爆発が発生する。このとき、ヒュー
ズ６５の下方の絶縁膜６４にも大きな圧力がかかり、絶
縁膜６４，６２の一部が剥離したり、絶縁膜６４，６２
に亀裂が発生することもある。このように絶縁膜６４，
６２に剥離や亀裂等のダメージが発生すると、半導体基
板６１や配線層に水分が浸入しやすくなり、特性劣化の
原因となる。
切断するときには熱爆発が発生する。このとき、ヒュー
ズ６５の下方の絶縁膜６４にも大きな圧力がかかり、絶
縁膜６４，６２の一部が剥離したり、絶縁膜６４，６２
に亀裂が発生することもある。このように絶縁膜６４，
６２に剥離や亀裂等のダメージが発生すると、半導体基
板６１や配線層に水分が浸入しやすくなり、特性劣化の
原因となる。
【００１２】なお、特開平９−３６２３４号には、絶縁
膜を介して上下に配置された第１及び第２のヒューズ素
子と、これらの第１及び第２のヒューズ素子の先端部を
電気的に接続するコンタクト部とにより構成されるヒュ
ーズが提案されている。また、この特開平９−３６２３
４号には、第１及び第２のヒューズ素子を同一の層に形
成し、第１及び第２のヒューズ素子をコンタクト部で電
気的に接続して構成したヒューズも提案されている。こ
れらのヒューズは、いずれもコンタクト部にレーザを照
射することにより確実に切断できるとしている。
膜を介して上下に配置された第１及び第２のヒューズ素
子と、これらの第１及び第２のヒューズ素子の先端部を
電気的に接続するコンタクト部とにより構成されるヒュ
ーズが提案されている。また、この特開平９−３６２３
４号には、第１及び第２のヒューズ素子を同一の層に形
成し、第１及び第２のヒューズ素子をコンタクト部で電
気的に接続して構成したヒューズも提案されている。こ
れらのヒューズは、いずれもコンタクト部にレーザを照
射することにより確実に切断できるとしている。
【００１３】また、特開平４−１４２４５号には、アル
ミニウム配線の一部を細くしてヒューズとし、このヒュ
ーズの下方にポリシリコン膜のようにレーザで加熱しや
すい部材（加熱部材）を配置することが提案されてい
る。この公報では、レーザにより加熱部材を加熱して熱
爆発させることにより、アルミニウムからなるヒューズ
を確実に切断できるとしている。
ミニウム配線の一部を細くしてヒューズとし、このヒュ
ーズの下方にポリシリコン膜のようにレーザで加熱しや
すい部材（加熱部材）を配置することが提案されてい
る。この公報では、レーザにより加熱部材を加熱して熱
爆発させることにより、アルミニウムからなるヒューズ
を確実に切断できるとしている。
【００１４】しかし、これらの公報に記載されたヒュー
ズにおいても、切断時にヒューズの下方の絶縁膜にダメ
ージを与えることを避けることはできない。
ズにおいても、切断時にヒューズの下方の絶縁膜にダメ
ージを与えることを避けることはできない。
【００１５】以上から、本発明の目的は、レーザにより
ヒューズを切断するときに、ヒューズ下方の絶縁膜への
ダメージを軽減できる半導体装置及びヒューズ切断方法
を提供することである。
ヒューズを切断するときに、ヒューズ下方の絶縁膜への
ダメージを軽減できる半導体装置及びヒューズ切断方法
を提供することである。
【００１６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、前記半導体基板の上に形成された絶縁膜
と、前記絶縁膜の上に形成されたヒューズと、前記絶縁
膜よりも高強度に形成され前記ヒューズの切断個所の下
に配置された保護部材とを有することを特徴とする。
半導体基板と、前記半導体基板の上に形成された絶縁膜
と、前記絶縁膜の上に形成されたヒューズと、前記絶縁
膜よりも高強度に形成され前記ヒューズの切断個所の下
に配置された保護部材とを有することを特徴とする。
【００１７】本発明の半導体装置においては、ヒューズ
の切断個所の下に高強度の保護部材が配置されている。
ヒューズの切断個所にレーザを照射すると、切断個所の
温度が急激に上昇して熱爆発が起こる。このとき、保護
部材により下方の絶縁膜が保護され、剥離や亀裂等のダ
メージの発生が回避される。また、高強度の保護部材の
上で熱爆発が起きるので、破壊圧力は保護部材の上側に
集約される。これにより、ヒューズを効率よく切断する
ことができる。更に、ヒューズの破壊形状も安定化され
る。
の切断個所の下に高強度の保護部材が配置されている。
ヒューズの切断個所にレーザを照射すると、切断個所の
温度が急激に上昇して熱爆発が起こる。このとき、保護
部材により下方の絶縁膜が保護され、剥離や亀裂等のダ
メージの発生が回避される。また、高強度の保護部材の
上で熱爆発が起きるので、破壊圧力は保護部材の上側に
集約される。これにより、ヒューズを効率よく切断する
ことができる。更に、ヒューズの破壊形状も安定化され
る。
【００１８】１個のヒューズに対し保護部材の数は１個
だけでもよく、複数個配置してもよい。また、複数のヒ
ューズを有する半導体装置の場合は、ヒューズ切断時の
作業性を考慮して、これらのヒューズを所定の領域に並
べて配置しておくことが好ましい。
だけでもよく、複数個配置してもよい。また、複数のヒ
ューズを有する半導体装置の場合は、ヒューズ切断時の
作業性を考慮して、これらのヒューズを所定の領域に並
べて配置しておくことが好ましい。
【００１９】本発明のヒューズ切断方法は、半導体基板
と、前記半導体基板の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された配線と、前記第１の
絶縁膜及び前記配線の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成されたヒューズと、前記第
２の絶縁膜内に形成されて前記ヒューズと前記配線とを
電気的に接続するビアコンタクト部とを有する半導体装
置のヒューズ切断方法において、前記ヒューズの前記ビ
アコンタクト部との接続部にレーザを照射して前記ヒュ
ーズを切断することを特徴とする。
と、前記半導体基板の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された配線と、前記第１の
絶縁膜及び前記配線の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成されたヒューズと、前記第
２の絶縁膜内に形成されて前記ヒューズと前記配線とを
電気的に接続するビアコンタクト部とを有する半導体装
置のヒューズ切断方法において、前記ヒューズの前記ビ
アコンタクト部との接続部にレーザを照射して前記ヒュ
ーズを切断することを特徴とする。
【００２０】本発明においては、ビアコンタクト部を保
護部材として兼用し、ヒューズのビアコンタクト部との
接続部にレーザを照射してヒューズを切断する。これに
より、ビアコンタクト部によりヒューズ下方の絶縁膜が
保護され、剥離や亀裂等のダメージの発生が防止され
る。
護部材として兼用し、ヒューズのビアコンタクト部との
接続部にレーザを照射してヒューズを切断する。これに
より、ビアコンタクト部によりヒューズ下方の絶縁膜が
保護され、剥離や亀裂等のダメージの発生が防止され
る。
【００２１】また、本発明の他のヒューズ切断方法は、
半導体基板と、前記半導体基板の上に形成された第１の
絶縁膜と、前記第１の絶縁膜の上に形成された配線と、
前記第１の絶縁膜及び前記配線の上に形成された第２の
絶縁膜と、前記第２の絶縁膜の上に形成されたヒューズ
と、前記第２の絶縁膜内に形成されて前記ヒューズと前
記配線とを電気的に接続するビアコンタクト部と、前記
第２の絶縁膜よりも高強度に形成され前記ヒューズの下
に相互に離隔して配置された複数の保護部材とを有する
半導体装置のヒューズ切断方法において、前記複数の保
護部材のうちの１又は２以上の保護部材の直上部分にそ
れぞれレーザを照射して前記ヒューズを切断することを
特徴とする。
半導体基板と、前記半導体基板の上に形成された第１の
絶縁膜と、前記第１の絶縁膜の上に形成された配線と、
前記第１の絶縁膜及び前記配線の上に形成された第２の
絶縁膜と、前記第２の絶縁膜の上に形成されたヒューズ
と、前記第２の絶縁膜内に形成されて前記ヒューズと前
記配線とを電気的に接続するビアコンタクト部と、前記
第２の絶縁膜よりも高強度に形成され前記ヒューズの下
に相互に離隔して配置された複数の保護部材とを有する
半導体装置のヒューズ切断方法において、前記複数の保
護部材のうちの１又は２以上の保護部材の直上部分にそ
れぞれレーザを照射して前記ヒューズを切断することを
特徴とする。
【００２２】本発明においては、ヒューズの下に複数の
保護部材を設けておく。そして、ヒューズを切断すると
きには、これらの保護部材の上方の部分にレーザを照射
する。すなわち、ヒューズを複数の部分で切断する。こ
れにより、ヒューズを確実に切断することができる。ま
た、レーザ照射時には、各保護部材によりヒューズ下方
の絶縁膜が保護され、剥離や亀裂等のダメージの発生が
防止される。
保護部材を設けておく。そして、ヒューズを切断すると
きには、これらの保護部材の上方の部分にレーザを照射
する。すなわち、ヒューズを複数の部分で切断する。こ
れにより、ヒューズを確実に切断することができる。ま
た、レーザ照射時には、各保護部材によりヒューズ下方
の絶縁膜が保護され、剥離や亀裂等のダメージの発生が
防止される。
【００２３】保護部材の間の部分にレーザを照射してヒ
ューズを切断するようにしてもよい。この場合も、各保
護部材によりヒューズ下方の絶縁膜が保護され、剥離や
亀裂等のダメージの発生が防止される。
ューズを切断するようにしてもよい。この場合も、各保
護部材によりヒューズ下方の絶縁膜が保護され、剥離や
亀裂等のダメージの発生が防止される。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。
て、添付の図面を参照して説明する。
【００２５】（第１の実施の形態）図１は、本発明を半
導体メモリ装置に適用した第１の実施の形態を示すブロ
ック図である。
導体メモリ装置に適用した第１の実施の形態を示すブロ
ック図である。
【００２６】本実施の形態の半導体メモリ装置では、１
６個のメモリセルＡ0 〜Ａ15により１組のメモリセルユ
ニットが構成される。また、半導体メモリ装置には、１
つのメモリセルユニット毎に、１つの冗長メモリセルＡ
x と、１６個のスイッチ回路Ｓ0 〜Ｓ15と、１６個のバ
ッファＢ0 〜Ｂ15と、１個の抵抗Ｒと、１６個のヒュー
ズＦ0 〜Ｆ15とが設けられている。この１組のメモリセ
ルユニットには、１６ビットのデータが記憶される。
６個のメモリセルＡ0 〜Ａ15により１組のメモリセルユ
ニットが構成される。また、半導体メモリ装置には、１
つのメモリセルユニット毎に、１つの冗長メモリセルＡ
x と、１６個のスイッチ回路Ｓ0 〜Ｓ15と、１６個のバ
ッファＢ0 〜Ｂ15と、１個の抵抗Ｒと、１６個のヒュー
ズＦ0 〜Ｆ15とが設けられている。この１組のメモリセ
ルユニットには、１６ビットのデータが記憶される。
【００２７】冗長メモリセルＡx 及びメモリセルＡ0
は、スイッチ回路Ｓ0 によりいずれか一方がバッファＢ
0 に接続される。また、メモリセルＡ0 及びメモリセル
Ａ1 は、スイッチ回路Ｓ1 によりいずれか一方がバッフ
ァＢ1 に接続される。以下、同様に、メモリセルＡn-1
（但し、ｎは１から１５までの任意の整数）及びメモリ
セルＡn は、スイッチ回路Ｓn によりいずれか一方がバ
ッファＢn に接続される。
は、スイッチ回路Ｓ0 によりいずれか一方がバッファＢ
0 に接続される。また、メモリセルＡ0 及びメモリセル
Ａ1 は、スイッチ回路Ｓ1 によりいずれか一方がバッフ
ァＢ1 に接続される。以下、同様に、メモリセルＡn-1
（但し、ｎは１から１５までの任意の整数）及びメモリ
セルＡn は、スイッチ回路Ｓn によりいずれか一方がバ
ッファＢn に接続される。
【００２８】各スイッチ回路Ｓ0 〜Ｓ15は、いずれも、
１個のインバータINV と、２個のスイッチ素子Ｍ1 ，Ｍ
2 とにより構成されている。本実施の形態では、スイッ
チ素子Ｍ1 ，Ｍ2 はいずれもＭＯＳトランジスタからな
る。スイッチ素子Ｍ1 のゲートはインバータINV の入力
端に接続され、スイッチ素子Ｍ2 のゲートはインバータ
INV の出力端に接続されている。
１個のインバータINV と、２個のスイッチ素子Ｍ1 ，Ｍ
2 とにより構成されている。本実施の形態では、スイッ
チ素子Ｍ1 ，Ｍ2 はいずれもＭＯＳトランジスタからな
る。スイッチ素子Ｍ1 のゲートはインバータINV の入力
端に接続され、スイッチ素子Ｍ2 のゲートはインバータ
INV の出力端に接続されている。
【００２９】抵抗Ｒ及びヒューズＦ0 〜Ｆ15は、電源ラ
イン（＋Ｖｈ）と接地ライン（Ｖgnd ）との間に直列に
接続されている。スイッチ回路Ｓ0 の制御端子、すなわ
ちインバータINV の入力端とスイッチ素子Ｍ１のゲート
との接続点は、抵抗ＲとヒューズＦ0 との接続点（Ｎ0
）に接続されている。
イン（＋Ｖｈ）と接地ライン（Ｖgnd ）との間に直列に
接続されている。スイッチ回路Ｓ0 の制御端子、すなわ
ちインバータINV の入力端とスイッチ素子Ｍ１のゲート
との接続点は、抵抗ＲとヒューズＦ0 との接続点（Ｎ0
）に接続されている。
【００３０】接続点Ｎ0 の電位が“Ｌ”レベルのとき
は、スイッチ回路Ｓ0 内のスイッチ素子Ｍ1 がオフ、ス
イッチ素子Ｍ2 がオンになって、冗長メモリセルＡx が
バッファＢ0 から電気的に分離され、メモリセルＡ0 が
バッファＢ0 と接続される。また、接続点Ｎ0 の電位が
“Ｈ”レベルのときは、スイッチ回路Ｓ0 内のスイッチ
素子Ｍ1 がオン、スイッチ素子Ｍ2 がオフになって、冗
長メモリセルＡx がバッファＢ0 と電気的に接続され、
メモリセルＡ0 がバッファＢ0 から電気的に分離され
る。
は、スイッチ回路Ｓ0 内のスイッチ素子Ｍ1 がオフ、ス
イッチ素子Ｍ2 がオンになって、冗長メモリセルＡx が
バッファＢ0 から電気的に分離され、メモリセルＡ0 が
バッファＢ0 と接続される。また、接続点Ｎ0 の電位が
“Ｈ”レベルのときは、スイッチ回路Ｓ0 内のスイッチ
素子Ｍ1 がオン、スイッチ素子Ｍ2 がオフになって、冗
長メモリセルＡx がバッファＢ0 と電気的に接続され、
メモリセルＡ0 がバッファＢ0 から電気的に分離され
る。
【００３１】以下同様に、スイッチ回路Ｓn （但し、ｎ
は１から１５までの任意の整数）は、ヒューズＦn-1 と
ヒューズＦn との接続点Ｎn の電位が“Ｌ”レベルのと
きにはバッファＢn とメモリセルＡn とを電気的に接続
し、接続点Ｎn の電位が“Ｈ”レベルのときにはバッフ
ァＢn とメモリセルＡn-1 とを電気的に接続する。
は１から１５までの任意の整数）は、ヒューズＦn-1 と
ヒューズＦn との接続点Ｎn の電位が“Ｌ”レベルのと
きにはバッファＢn とメモリセルＡn とを電気的に接続
し、接続点Ｎn の電位が“Ｈ”レベルのときにはバッフ
ァＢn とメモリセルＡn-1 とを電気的に接続する。
【００３２】メモリセルＡ0 〜Ａ15に欠陥が無いとき
は、ヒューズＦ0 〜Ｆ15はいずれも切断されないので、
接続点Ｎ0 〜Ｎ15の電位はいずれも“Ｌ”レベルであ
る。従って、スイッチ回路Ｓ0 〜Ｓ15では、いずれもス
イッチ素子Ｍ1 がオフ、スイッチ素子Ｍ2 がオンにな
る。すなわち、バッファＢ0 はメモリセルＡ0 に電気的
に接続され、バッファＢ1 はメモリセルＡ1 に電気的に
接続され、バッファＢn はメモリセルＡn に電気的に接
続される。
は、ヒューズＦ0 〜Ｆ15はいずれも切断されないので、
接続点Ｎ0 〜Ｎ15の電位はいずれも“Ｌ”レベルであ
る。従って、スイッチ回路Ｓ0 〜Ｓ15では、いずれもス
イッチ素子Ｍ1 がオフ、スイッチ素子Ｍ2 がオンにな
る。すなわち、バッファＢ0 はメモリセルＡ0 に電気的
に接続され、バッファＢ1 はメモリセルＡ1 に電気的に
接続され、バッファＢn はメモリセルＡn に電気的に接
続される。
【００３３】例えば、検査によりメモリセルＡ3 に不良
が検出されたとする。この場合、ヒューズＦ3 をレーザ
で切断する。これにより、接続点Ｎ0 〜Ｎ3 の電位は
“Ｈ”レベルになり、接続点Ｎ4 〜Ｎ15の電位は“Ｌ”
レベルのままになる。その結果、スイッチ回路Ｓ0 〜Ｓ
3 では、スイッチ素子Ｍ1 がオン、スイッチ素子Ｍ2 が
オフになる。すなわち、バッファＢ0 は冗長メモリセル
Ａx に接続され、バッファＢ1 はメモリセルＡ0 に接続
され、バッファＢ2 はメモリセルＡ1 に接続され、バッ
ファＢ3 はメモリセルＡ2 に接続される。
が検出されたとする。この場合、ヒューズＦ3 をレーザ
で切断する。これにより、接続点Ｎ0 〜Ｎ3 の電位は
“Ｈ”レベルになり、接続点Ｎ4 〜Ｎ15の電位は“Ｌ”
レベルのままになる。その結果、スイッチ回路Ｓ0 〜Ｓ
3 では、スイッチ素子Ｍ1 がオン、スイッチ素子Ｍ2 が
オフになる。すなわち、バッファＢ0 は冗長メモリセル
Ａx に接続され、バッファＢ1 はメモリセルＡ0 に接続
され、バッファＢ2 はメモリセルＡ1 に接続され、バッ
ファＢ3 はメモリセルＡ2 に接続される。
【００３４】一方、接続点Ｎ4 〜Ｎ15の電位はいずれも
“Ｌ”レベルのままであるので、バッファＢ4 はメモリ
セルＡ4 に接続され、以下同様に、バッファＢm （ｍは
４から１５までの任意の整数）はメモリセルＡm に接続
される。このようにして、欠陥があるメモリセルＡ3 を
使用することなく、１６ビットのデータを保持すること
ができる。
“Ｌ”レベルのままであるので、バッファＢ4 はメモリ
セルＡ4 に接続され、以下同様に、バッファＢm （ｍは
４から１５までの任意の整数）はメモリセルＡm に接続
される。このようにして、欠陥があるメモリセルＡ3 を
使用することなく、１６ビットのデータを保持すること
ができる。
【００３５】図２（ａ），（ｂ）は本実施の形態の半導
体装置のヒューズ形成部の構造を示す断面図である。図
２（ａ）はヒューズの長さ方向の断面を示し、図２
（ｂ）はヒューズの幅方向の断面を示している。
体装置のヒューズ形成部の構造を示す断面図である。図
２（ａ）はヒューズの長さ方向の断面を示し、図２
（ｂ）はヒューズの幅方向の断面を示している。
【００３６】半導体基板１１には、図１に示すような回
路を構成するためのトランジスタ及び抵抗（いずれも図
示せず）等が形成されている。また、半導体基板１１の
上には例えばシリコン酸化物からなる絶縁膜１２が形成
されており、この絶縁膜１２の上には配線１３ａ，１３
ｂを含む下層配線が形成されている。これらの下層配線
は、アルミニウム又はアルミニウム合金（以下、単に
「アルミニウム」という）、又はその他の金属材料によ
り形成される。なお、絶縁膜１２は、ＰＳＧ（Phospho-
Silicate Glass）、ＦＳＧ又はその他の材料により形成
されていてもよい。
路を構成するためのトランジスタ及び抵抗（いずれも図
示せず）等が形成されている。また、半導体基板１１の
上には例えばシリコン酸化物からなる絶縁膜１２が形成
されており、この絶縁膜１２の上には配線１３ａ，１３
ｂを含む下層配線が形成されている。これらの下層配線
は、アルミニウム又はアルミニウム合金（以下、単に
「アルミニウム」という）、又はその他の金属材料によ
り形成される。なお、絶縁膜１２は、ＰＳＧ（Phospho-
Silicate Glass）、ＦＳＧ又はその他の材料により形成
されていてもよい。
【００３７】絶縁膜１２及び下層配線の上には、シリコ
ン酸化物からなる絶縁膜１４が形成されている。また、
絶縁膜１４の上にはヒューズ１５が形成されている。本
実施の形態において、ヒューズ１５はアルミニウムによ
り形成されている。但し、ヒューズ１５の材料はアルミ
ニウムに限定されるものではなく、例えばポリシリコ
ン、銅又はその他の材料により形成されていてもよい。
ン酸化物からなる絶縁膜１４が形成されている。また、
絶縁膜１４の上にはヒューズ１５が形成されている。本
実施の形態において、ヒューズ１５はアルミニウムによ
り形成されている。但し、ヒューズ１５の材料はアルミ
ニウムに限定されるものではなく、例えばポリシリコ
ン、銅又はその他の材料により形成されていてもよい。
【００３８】ヒューズ１５の両端部は、絶縁膜１４内に
形成されたビアコンタクト部１４ａ，１４ｂを介してそ
れぞれ配線１３ａ，１３ｂに電気的に接続されている。
また、ヒューズ１５の切断個所（レーザ照射する部分：
この例ではヒューズ１５の中央部）の下には保護部材１
４ｃが配置されている。これらのビアコンタクト部１４
ａ，１４ｂ及び保護部材１４ｃは、絶縁膜１４の所定部
分にホールを形成した後、これらのホール内にタングス
テン（Ｗ）を埋め込むことにより形成されたものであ
る。
形成されたビアコンタクト部１４ａ，１４ｂを介してそ
れぞれ配線１３ａ，１３ｂに電気的に接続されている。
また、ヒューズ１５の切断個所（レーザ照射する部分：
この例ではヒューズ１５の中央部）の下には保護部材１
４ｃが配置されている。これらのビアコンタクト部１４
ａ，１４ｂ及び保護部材１４ｃは、絶縁膜１４の所定部
分にホールを形成した後、これらのホール内にタングス
テン（Ｗ）を埋め込むことにより形成されたものであ
る。
【００３９】なお、保護部材１４ｃの材料はタングステ
ンに限定されるものではない。しかし、保護部材１４ｃ
はその周囲の絶縁膜に比べて強度が高いことが必要であ
る。また、製造上の観点から、保護部材１４ｃはビアコ
ンタクト部１４ａ，１４ｂと同じ材料で形成することが
好ましいが、保護部材１４ｃをビアコンタクト部１４
ａ，１４ｂと異なる材料で形成してもよい。例えば、ビ
アコンタクト部１４ａ，１４ｂをタングステン（Ｗ）で
形成し、保護部材１４ｃを銅（Ｃｕ）で形成してもよ
い。
ンに限定されるものではない。しかし、保護部材１４ｃ
はその周囲の絶縁膜に比べて強度が高いことが必要であ
る。また、製造上の観点から、保護部材１４ｃはビアコ
ンタクト部１４ａ，１４ｂと同じ材料で形成することが
好ましいが、保護部材１４ｃをビアコンタクト部１４
ａ，１４ｂと異なる材料で形成してもよい。例えば、ビ
アコンタクト部１４ａ，１４ｂをタングステン（Ｗ）で
形成し、保護部材１４ｃを銅（Ｃｕ）で形成してもよ
い。
【００４０】絶縁膜１４及びヒューズ１５の上には、シ
リコン酸化物からなる絶縁膜１６が形成されている。
リコン酸化物からなる絶縁膜１６が形成されている。
【００４１】なお、本実施の形態では、絶縁膜１２，１
４，１６がいずれもシリコン酸化物で形成されているも
のとしたが、絶縁膜１２，１４，１６が他の絶縁材料で
形成されていてもよい。
４，１６がいずれもシリコン酸化物で形成されているも
のとしたが、絶縁膜１２，１４，１６が他の絶縁材料で
形成されていてもよい。
【００４２】このように構成された半導体装置におい
て、ヒューズ１５を切断するときには、絶縁膜１６を介
してヒューズ１５の中央部にレーザを照射する。これに
より、ヒューズ１５の中央部が加熱されて溶融温度以上
に達し、熱爆発が発生する。そして、図３（ａ）．
（ｂ）に示すように、ヒューズ１５が切断され、その上
の絶縁膜１６が部分的に剥離される。
て、ヒューズ１５を切断するときには、絶縁膜１６を介
してヒューズ１５の中央部にレーザを照射する。これに
より、ヒューズ１５の中央部が加熱されて溶融温度以上
に達し、熱爆発が発生する。そして、図３（ａ）．
（ｂ）に示すように、ヒューズ１５が切断され、その上
の絶縁膜１６が部分的に剥離される。
【００４３】このとき、ヒューズ１５の切断個所の下方
にも大きな圧力が加えられるが、本実施の形態では、ヒ
ューズ１５の切断個所の下方にタングステンからなる高
強度の保護部材１４ｃが配置されているので、絶縁膜１
３は保護部材１４ｃにより保護され、剥離及び亀裂等の
ダメージの発生が防止される。
にも大きな圧力が加えられるが、本実施の形態では、ヒ
ューズ１５の切断個所の下方にタングステンからなる高
強度の保護部材１４ｃが配置されているので、絶縁膜１
３は保護部材１４ｃにより保護され、剥離及び亀裂等の
ダメージの発生が防止される。
【００４４】また、本実施の形態では、高強度の保護部
材１４ｃの上で熱爆発を発生させるので、破壊圧力が保
護部材１４ｃの上側に集約される。これにより、ヒュー
ズ１５を効率よく切断することができるとともに、ヒュ
ーズ１５の破壊形状が安定化される。更に、ヒューズ切
断後の余エネルギーは半導体基板１１に到達して熱ダメ
ージを与えるが、本実施の形態では保護部材１４ｃがレ
ーザ光を反射及び吸収するので、半導体基板１１への熱
ダメージを軽減することができる。
材１４ｃの上で熱爆発を発生させるので、破壊圧力が保
護部材１４ｃの上側に集約される。これにより、ヒュー
ズ１５を効率よく切断することができるとともに、ヒュ
ーズ１５の破壊形状が安定化される。更に、ヒューズ切
断後の余エネルギーは半導体基板１１に到達して熱ダメ
ージを与えるが、本実施の形態では保護部材１４ｃがレ
ーザ光を反射及び吸収するので、半導体基板１１への熱
ダメージを軽減することができる。
【００４５】図４（ａ）は上述したように下方に保護部
材が配置されたヒューズを複数個並べて配置した半導体
装置の例を示す上面図、図４（ｂ）は同じくその半導体
装置のヒューズを切断した状態を示す上面図である。図
４（ａ），（ｂ）において、図２，図３と同一物には同
一符号を付している。
材が配置されたヒューズを複数個並べて配置した半導体
装置の例を示す上面図、図４（ｂ）は同じくその半導体
装置のヒューズを切断した状態を示す上面図である。図
４（ａ），（ｂ）において、図２，図３と同一物には同
一符号を付している。
【００４６】この図４（ａ），（ｂ）に示すように、半
導体基板上の所定の領域にヒューズ１５をまとめて配置
することが好ましい。これにより、ヒューズ１５の切断
作業を効率よく行うことができる。
導体基板上の所定の領域にヒューズ１５をまとめて配置
することが好ましい。これにより、ヒューズ１５の切断
作業を効率よく行うことができる。
【００４７】以下、本実施の形態の半導体装置の製造方
法の一例について、図２（ａ），（ｂ）を参照して説明
する。
法の一例について、図２（ａ），（ｂ）を参照して説明
する。
【００４８】まず、半導体基板１１にトランジスタ等の
素子を形成した後、ＣＶＤ（Chemical Vapor Depositio
n ）法により、半導体基板１１の上側全体にシリコン酸
化物を堆積させて、絶縁膜１２を形成する。その後、フ
ォトリソグラフィ技術を使用して絶縁膜１２の所定の位
置にホールを形成し、ホール内にタングステン等の導電
体材料を埋め込んで、素子と電気的に接続したビアコン
タクト部（図示せず）を形成する。
素子を形成した後、ＣＶＤ（Chemical Vapor Depositio
n ）法により、半導体基板１１の上側全体にシリコン酸
化物を堆積させて、絶縁膜１２を形成する。その後、フ
ォトリソグラフィ技術を使用して絶縁膜１２の所定の位
置にホールを形成し、ホール内にタングステン等の導電
体材料を埋め込んで、素子と電気的に接続したビアコン
タクト部（図示せず）を形成する。
【００４９】次に、スパッタ法により、絶縁膜１２の上
側全体にアルミニウム膜を形成した後、フォトリソグラ
フィ技術を使用してアルミニウム膜をパターニングし、
配線１３ａ，１３ｂを含む下層配線を形成する。
側全体にアルミニウム膜を形成した後、フォトリソグラ
フィ技術を使用してアルミニウム膜をパターニングし、
配線１３ａ，１３ｂを含む下層配線を形成する。
【００５０】次に、ＣＶＤ法により、絶縁膜１２及び下
層配線の上にシリコン酸化物を堆積させて、絶縁膜１４
を形成する。その後、フォトリソグラフィ技術を使用し
て、絶縁膜１４の所定位置にホールを形成した後、ホー
ル内にタングステン（Ｗ）を埋め込んで、ビアコンタク
ト部１４ａ，１４ｂ及び保護部材１４ｃを形成する。そ
して、必要に応じて絶縁膜１４の表面をＣＭＰ（Chemic
al Mechanical Polishing ：化学的機械研磨）により平
坦化させる。
層配線の上にシリコン酸化物を堆積させて、絶縁膜１４
を形成する。その後、フォトリソグラフィ技術を使用し
て、絶縁膜１４の所定位置にホールを形成した後、ホー
ル内にタングステン（Ｗ）を埋め込んで、ビアコンタク
ト部１４ａ，１４ｂ及び保護部材１４ｃを形成する。そ
して、必要に応じて絶縁膜１４の表面をＣＭＰ（Chemic
al Mechanical Polishing ：化学的機械研磨）により平
坦化させる。
【００５１】次に、絶縁膜１４上にアルミニウム膜を形
成し、このアルミニウム膜をパターニングして、ヒュー
ズ１５を形成する。このとき、図２（ａ）に示すよう
に、ヒューズ１５の両端部がそれぞれビアコンタクト部
１４ａ，１４ｂに接続し、切断個所が保護部材１４ｃの
上に配置されるようにする。
成し、このアルミニウム膜をパターニングして、ヒュー
ズ１５を形成する。このとき、図２（ａ）に示すよう
に、ヒューズ１５の両端部がそれぞれビアコンタクト部
１４ａ，１４ｂに接続し、切断個所が保護部材１４ｃの
上に配置されるようにする。
【００５２】次いで、ＣＶＤ法により、絶縁膜１４及び
ヒューズ１５の上にシリコン酸化物を堆積させて、絶縁
膜１６を形成する。その後、必要に応じてヒューズ１５
の切断個所の上方の絶縁膜１６をエッチングして膜厚を
薄くする。
ヒューズ１５の上にシリコン酸化物を堆積させて、絶縁
膜１６を形成する。その後、必要に応じてヒューズ１５
の切断個所の上方の絶縁膜１６をエッチングして膜厚を
薄くする。
【００５３】このようにして、本実施の形態の半導体装
置が完成する。上述した方法によれば、ビアコンタクト
部１４ａ，１４ｂと同時に保護部材１４ｃを形成するの
で、製造工程を増やすことなく、ヒューズ１５の下に保
護部材１４ｃを備えた半導体装置を製造することができ
る。
置が完成する。上述した方法によれば、ビアコンタクト
部１４ａ，１４ｂと同時に保護部材１４ｃを形成するの
で、製造工程を増やすことなく、ヒューズ１５の下に保
護部材１４ｃを備えた半導体装置を製造することができ
る。
【００５４】なお、上述した方法において、絶縁膜１４
をエッチングしてホールを形成する際に、ビアコンタク
ト部１４ａ，１４ｂの形成部ではホール内に配線１３
ａ，１３ｂが露出した時点でエッチングが実質的に終了
する。一方、保護部材１４ｃの形成部では、絶縁膜１４
と絶縁膜１２との界面でエッチングを終了させることは
困難であり、図５に示すように保護部材１４ｃの下端が
絶縁膜１２と絶縁膜１４との界面よりも下側になること
が考えられる。しかし、このように保護部材１４ｃの下
端が絶縁膜１４と絶縁膜１２との界面より下方に位置し
ていても、何ら問題はない。
をエッチングしてホールを形成する際に、ビアコンタク
ト部１４ａ，１４ｂの形成部ではホール内に配線１３
ａ，１３ｂが露出した時点でエッチングが実質的に終了
する。一方、保護部材１４ｃの形成部では、絶縁膜１４
と絶縁膜１２との界面でエッチングを終了させることは
困難であり、図５に示すように保護部材１４ｃの下端が
絶縁膜１２と絶縁膜１４との界面よりも下側になること
が考えられる。しかし、このように保護部材１４ｃの下
端が絶縁膜１４と絶縁膜１２との界面より下方に位置し
ていても、何ら問題はない。
【００５５】また、図６に示すように、デバイスによっ
ては配線層や素子部への水分の浸入を防止するために、
Ｓｉ3 Ｎ4 等で保護絶縁膜２１を形成することもある。
図６に示す例では絶縁膜１２と絶縁膜１４との間に保護
絶縁膜２１を形成している。この場合、保護絶縁膜（Ｓ
ｉ3 Ｎ4 ）２１に対し絶縁膜（ＳｉＯ2 ）１４のエッチ
ングレートが高くなるような条件で絶縁膜１４をエッチ
ングしてホールを形成することにより、ホールの深さを
制御することができる。但し、図７に示すように、保護
部材１４ｃの下端が保護絶縁膜２１よりも下方に位置し
ていても何ら問題はない。
ては配線層や素子部への水分の浸入を防止するために、
Ｓｉ3 Ｎ4 等で保護絶縁膜２１を形成することもある。
図６に示す例では絶縁膜１２と絶縁膜１４との間に保護
絶縁膜２１を形成している。この場合、保護絶縁膜（Ｓ
ｉ3 Ｎ4 ）２１に対し絶縁膜（ＳｉＯ2 ）１４のエッチ
ングレートが高くなるような条件で絶縁膜１４をエッチ
ングしてホールを形成することにより、ホールの深さを
制御することができる。但し、図７に示すように、保護
部材１４ｃの下端が保護絶縁膜２１よりも下方に位置し
ていても何ら問題はない。
【００５６】更にまた、図８に示すように、保護部材１
４ｃの下に、配線１３ａ，１３ｂと同じ工程でアルミニ
ウム膜からなるストッパ（金属膜）１３ｃを形成してお
いてもよい。これにより、保護部材１４ｃ用のホールを
形成する際に、絶縁膜１２までエッチングしてしまうこ
とを防止できる。
４ｃの下に、配線１３ａ，１３ｂと同じ工程でアルミニ
ウム膜からなるストッパ（金属膜）１３ｃを形成してお
いてもよい。これにより、保護部材１４ｃ用のホールを
形成する際に、絶縁膜１２までエッチングしてしまうこ
とを防止できる。
【００５７】図９は、第１の実施の形態の変形例を示す
図である。なお、図９において、図２（ａ）と同一物に
は同一符号を付して、その詳しい説明は省略する。
図である。なお、図９において、図２（ａ）と同一物に
は同一符号を付して、その詳しい説明は省略する。
【００５８】半導体装置に設けられたヒューズを切断す
る際に、より確実に切断することを目的として、２箇所
又はそれ以上の個所にレーザを照射することがある。本
実施の形態では、複数の切断個所に対応させて、複数の
保護部材を設けておく。
る際に、より確実に切断することを目的として、２箇所
又はそれ以上の個所にレーザを照射することがある。本
実施の形態では、複数の切断個所に対応させて、複数の
保護部材を設けておく。
【００５９】すなわち、図９に示すように、ヒューズ１
５の切断個所（図では２箇所）の下方に、保護部材１４
ｄ，１４ｅを形成しておく。これらの保護部材１４ｄ，
１４ｅは、ビアコンタクト部１４ａ，１４ｂと同様に、
絶縁膜１４にホールを形成した後、ホール内にタングス
テン（Ｗ）を埋め込んで形成される。
５の切断個所（図では２箇所）の下方に、保護部材１４
ｄ，１４ｅを形成しておく。これらの保護部材１４ｄ，
１４ｅは、ビアコンタクト部１４ａ，１４ｂと同様に、
絶縁膜１４にホールを形成した後、ホール内にタングス
テン（Ｗ）を埋め込んで形成される。
【００６０】なお、このように１個のヒューズに対し複
数の保護部材を有する半導体装置において、全ての保護
部材の直上部分にレーザを照射してヒューズを複数箇所
で切断することが好ましいが、複数の保護部材の全てで
はなく、１又は２以上の保護部材の直上部分にレーザを
照射してヒューズを切断してもよい。
数の保護部材を有する半導体装置において、全ての保護
部材の直上部分にレーザを照射してヒューズを複数箇所
で切断することが好ましいが、複数の保護部材の全てで
はなく、１又は２以上の保護部材の直上部分にレーザを
照射してヒューズを切断してもよい。
【００６１】図１０（ａ）は上述したように下方に複数
の保護部材が配置されたヒューズを複数個並べて配置し
た半導体装置の例を示す上面図、図１０（ｂ）は同じく
その半導体装置のヒューズを切断した状態を示す上面図
である。図１０（ａ），（ｂ）において、図９と同一物
には同一符号を付している。
の保護部材が配置されたヒューズを複数個並べて配置し
た半導体装置の例を示す上面図、図１０（ｂ）は同じく
その半導体装置のヒューズを切断した状態を示す上面図
である。図１０（ａ），（ｂ）において、図９と同一物
には同一符号を付している。
【００６２】この図１０（ａ），（ｂ）に示すように、
半導体基板上の所定の領域にヒューズ１５をまとめて配
置することにより、ヒューズ１５の切断作業を効率よく
行うことができる。
半導体基板上の所定の領域にヒューズ１５をまとめて配
置することにより、ヒューズ１５の切断作業を効率よく
行うことができる。
【００６３】（第２の実施の形態）図１１は本発明の第
２の実施の形態に係る半導体装置のヒューズ切断方法を
示す断面図である。図１１において、図２（ａ）と同一
物には同一符号を付して、その詳しい説明は省略する。
２の実施の形態に係る半導体装置のヒューズ切断方法を
示す断面図である。図１１において、図２（ａ）と同一
物には同一符号を付して、その詳しい説明は省略する。
【００６４】本実施の形態においては、ヒューズ１５と
下層配線１３ａとを接続するビアコンタクト部１４ａを
保護部材として兼用している。すなわち、本実施の形態
では、ビアコンタクト部１４ａとヒューズ１５との接続
部であるヒューズ端部を切断個所としている。ビアコン
タクト部１４ａには、第１の実施の形態と同様にタング
ステンが埋め込まれている。
下層配線１３ａとを接続するビアコンタクト部１４ａを
保護部材として兼用している。すなわち、本実施の形態
では、ビアコンタクト部１４ａとヒューズ１５との接続
部であるヒューズ端部を切断個所としている。ビアコン
タクト部１４ａには、第１の実施の形態と同様にタング
ステンが埋め込まれている。
【００６５】本実施の形態では、ヒューズ１５を切断す
る際に、ヒューズ１５の端部にレーザを照射する。これ
により、ヒューズ１５の端部が加熱されて溶融温度以上
に達し、熱爆発が発生する。このとき、本実施の形態で
はビアコンタクト部１４ａが高強度のタングステンによ
り形成されているので、絶縁膜１４は熱爆発による圧力
から保護される。また、ヒューズ切断時の余エネルギー
がビアコンタクト部１４ａで反射又は吸収されるので、
半導体基板１１への熱ダメージが軽減される。更に、ビ
アコンタクト部１４ａにより、熱爆発時の圧力がビアコ
ンタクト部１４ａの上側に集約されるので、ヒューズ１
５を効率よく切断できるとともに、ヒューズ１５の破壊
形状が安定化される。
る際に、ヒューズ１５の端部にレーザを照射する。これ
により、ヒューズ１５の端部が加熱されて溶融温度以上
に達し、熱爆発が発生する。このとき、本実施の形態で
はビアコンタクト部１４ａが高強度のタングステンによ
り形成されているので、絶縁膜１４は熱爆発による圧力
から保護される。また、ヒューズ切断時の余エネルギー
がビアコンタクト部１４ａで反射又は吸収されるので、
半導体基板１１への熱ダメージが軽減される。更に、ビ
アコンタクト部１４ａにより、熱爆発時の圧力がビアコ
ンタクト部１４ａの上側に集約されるので、ヒューズ１
５を効率よく切断できるとともに、ヒューズ１５の破壊
形状が安定化される。
【００６６】（第３の実施の形態）図１２は本発明の第
３の実施の形態に係る半導体装置のヒューズ切断方法を
示す断面図である。図１２において、図２（ａ）と同一
物には同一符号を付してその詳しい説明は省略する。
３の実施の形態に係る半導体装置のヒューズ切断方法を
示す断面図である。図１２において、図２（ａ）と同一
物には同一符号を付してその詳しい説明は省略する。
【００６７】本実施の形態においては、ヒューズ１５の
切断個所（ヒューズ中央部）の近傍であって切断個所を
挟む２箇所の位置に、保護部材１４ｄ，１４ｅを形成し
ている。これらの保護部材１４ｄ，１４ｅは、ビアコン
タクト部１４ａ，１４ｂと同様に、絶縁膜１４にホール
を形成した後、ホール内にタングステン（Ｗ）を埋め込
んで形成される。
切断個所（ヒューズ中央部）の近傍であって切断個所を
挟む２箇所の位置に、保護部材１４ｄ，１４ｅを形成し
ている。これらの保護部材１４ｄ，１４ｅは、ビアコン
タクト部１４ａ，１４ｂと同様に、絶縁膜１４にホール
を形成した後、ホール内にタングステン（Ｗ）を埋め込
んで形成される。
【００６８】このように構成された本実施の形態に半導
体装置において、ヒューズ１５を切断するときには、保
護部材１４ｄ，１４ｅの間にレーザを照射する。本実施
の形態では、絶縁膜１４内に保護部材１４ｄ，１４ｅが
埋め込まれているので、ヒューズ切断時の熱爆発による
圧力が保護部材１４ｄ，１４ｅで緩和される。これによ
り、絶縁膜１４へのダメージが抑制される。
体装置において、ヒューズ１５を切断するときには、保
護部材１４ｄ，１４ｅの間にレーザを照射する。本実施
の形態では、絶縁膜１４内に保護部材１４ｄ，１４ｅが
埋め込まれているので、ヒューズ切断時の熱爆発による
圧力が保護部材１４ｄ，１４ｅで緩和される。これによ
り、絶縁膜１４へのダメージが抑制される。
【００６９】（第４の実施の形態）図１３は本発明の第
４の実施の形態半導体装置を示す断面図である。
４の実施の形態半導体装置を示す断面図である。
【００７０】半導体基板２１の上にはシリコン酸化物か
らなる絶縁膜２２が形成されており、この絶縁膜２２の
上にはヒューズ２４が形成されている。このヒューズ２
４の中央部の下には、タングステン（Ｗ）により形成さ
れた保護部材２３が配置されている。この保護部材２３
は、絶縁膜２２にホールを形成し、ホール内にタングス
テンを埋め込むことにより形成されたものである。
らなる絶縁膜２２が形成されており、この絶縁膜２２の
上にはヒューズ２４が形成されている。このヒューズ２
４の中央部の下には、タングステン（Ｗ）により形成さ
れた保護部材２３が配置されている。この保護部材２３
は、絶縁膜２２にホールを形成し、ホール内にタングス
テンを埋め込むことにより形成されたものである。
【００７１】絶縁膜２２及びヒューズ２４の上にはシリ
コン酸化物からなる絶縁膜２５が形成されており、この
絶縁膜２５の上には配線２６ａ，２６ｂを含む上層配線
が形成されている。配線２６ａ，２６ｂは、絶縁膜２５
内に形成されたビアコンタクト部２５ａ，２５ｂを介し
てヒューズ２４の両端部にそれぞれ電気的に接続されて
いる。絶縁膜２５及び上層配線の上には絶縁膜２７が形
成されている。
コン酸化物からなる絶縁膜２５が形成されており、この
絶縁膜２５の上には配線２６ａ，２６ｂを含む上層配線
が形成されている。配線２６ａ，２６ｂは、絶縁膜２５
内に形成されたビアコンタクト部２５ａ，２５ｂを介し
てヒューズ２４の両端部にそれぞれ電気的に接続されて
いる。絶縁膜２５及び上層配線の上には絶縁膜２７が形
成されている。
【００７２】このように構成された半導体装置におい
て、ヒューズ２４を切断するときには、絶縁膜２５，２
７を介してヒューズ２４の中央部にレーザを照射する。
これにより、ヒューズ２４の中央部が加熱されて溶融温
度以上に達し、熱爆発が発生する。そして、ヒューズ２
４が切断され、その上の絶縁膜２５，２７が部分的に剥
離される。
て、ヒューズ２４を切断するときには、絶縁膜２５，２
７を介してヒューズ２４の中央部にレーザを照射する。
これにより、ヒューズ２４の中央部が加熱されて溶融温
度以上に達し、熱爆発が発生する。そして、ヒューズ２
４が切断され、その上の絶縁膜２５，２７が部分的に剥
離される。
【００７３】本実施の形態においても、保護部材２３に
よりヒューズ２４の下方の絶縁膜２２が保護され、剥離
及び亀裂等のダメージの発生が防止される。
よりヒューズ２４の下方の絶縁膜２２が保護され、剥離
及び亀裂等のダメージの発生が防止される。
【００７４】なお、上述した各実施の形態はいずれも本
発明を半導体メモリ装置に適用した場合について説明し
たが、これにより本発明の適用範囲が半導体メモリ装置
に限定されるものではない。例えば、アナログデバイス
の精度補正にヒューズを使用した半導体装置や、ロジッ
ク回路の回路変更にヒューズを使用した半導体装置に本
発明を適用することもできる。
発明を半導体メモリ装置に適用した場合について説明し
たが、これにより本発明の適用範囲が半導体メモリ装置
に限定されるものではない。例えば、アナログデバイス
の精度補正にヒューズを使用した半導体装置や、ロジッ
ク回路の回路変更にヒューズを使用した半導体装置に本
発明を適用することもできる。
【００７５】（付記１）半導体基板と、前記半導体基板
の上に形成された絶縁膜と、前記絶縁膜の上に形成され
たヒューズと、前記絶縁膜よりも高強度に形成され前記
ヒューズの切断個所の下に配置された保護部材とを有す
ることを特徴とする半導体装置。
の上に形成された絶縁膜と、前記絶縁膜の上に形成され
たヒューズと、前記絶縁膜よりも高強度に形成され前記
ヒューズの切断個所の下に配置された保護部材とを有す
ることを特徴とする半導体装置。
【００７６】（付記２）半導体基板と、前記半導体基板
の上に形成された第１の絶縁膜と、前記第１の絶縁膜の
上に形成された下層配線と、前記第１の絶縁膜及び前記
下層配線の上に形成された第２の絶縁膜と、前記第２の
絶縁膜上に形成されたヒューズと、前記第２の絶縁膜内
に形成され、前記ヒューズと前記下層配線とを電気的に
接続するビアコンタクト部と、前記第２の絶縁膜よりも
高強度に形成され前記ヒューズの下に配置された保護部
材とを有することを特徴とする半導体装置。
の上に形成された第１の絶縁膜と、前記第１の絶縁膜の
上に形成された下層配線と、前記第１の絶縁膜及び前記
下層配線の上に形成された第２の絶縁膜と、前記第２の
絶縁膜上に形成されたヒューズと、前記第２の絶縁膜内
に形成され、前記ヒューズと前記下層配線とを電気的に
接続するビアコンタクト部と、前記第２の絶縁膜よりも
高強度に形成され前記ヒューズの下に配置された保護部
材とを有することを特徴とする半導体装置。
【００７７】（付記３）前記保護部材は、前記ビアコン
タクト部と同じ材料により形成されていることを特徴と
する付記２に記載の半導体装置。
タクト部と同じ材料により形成されていることを特徴と
する付記２に記載の半導体装置。
【００７８】（付記４）前記保護部材は、前記ビアコン
タクト部と異なる材料により形成されていることを特徴
とする付記２に記載の半導体装置。
タクト部と異なる材料により形成されていることを特徴
とする付記２に記載の半導体装置。
【００７９】（付記５）前記保護部材と前記第１の絶縁
膜との間に金属膜が形成されていることを特徴とする付
記２に記載の半導体装置。
膜との間に金属膜が形成されていることを特徴とする付
記２に記載の半導体装置。
【００８０】（付記６）前記保護部材と前記第１の絶縁
膜との間に、前記第２の絶縁膜と異なる材料からなる第
３の絶縁膜を有することを特徴とする付記２に記載の半
導体装置。
膜との間に、前記第２の絶縁膜と異なる材料からなる第
３の絶縁膜を有することを特徴とする付記２に記載の半
導体装置。
【００８１】（付記７）前記保護部材が、１個のヒュー
ズに対し複数個配置されていることを特徴とする付記２
に記載の半導体装置。
ズに対し複数個配置されていることを特徴とする付記２
に記載の半導体装置。
【００８２】（付記８）前記ヒューズが、所定の領域に
複数個並んで配置されていることを特徴とする付記２又
は７に記載の半導体装置。
複数個並んで配置されていることを特徴とする付記２又
は７に記載の半導体装置。
【００８３】（付記９）半導体基板と、前記半導体基板
の上に形成された第１の絶縁膜と、前記第１の絶縁膜の
上に形成されたヒューズと、前記第１の絶縁膜よりも高
強度に形成され、前記ヒューズの下に配置された保護部
材と、前記第１の絶縁膜及び前記ヒューズの上に形成さ
れた第２の絶縁膜と、前記第２の絶縁膜上に形成された
配線と、前記第２の絶縁膜内に形成され、前記ヒューズ
と前記配線とを電気的に接続するビアコンタクトとを有
することを特徴とする半導体装置。
の上に形成された第１の絶縁膜と、前記第１の絶縁膜の
上に形成されたヒューズと、前記第１の絶縁膜よりも高
強度に形成され、前記ヒューズの下に配置された保護部
材と、前記第１の絶縁膜及び前記ヒューズの上に形成さ
れた第２の絶縁膜と、前記第２の絶縁膜上に形成された
配線と、前記第２の絶縁膜内に形成され、前記ヒューズ
と前記配線とを電気的に接続するビアコンタクトとを有
することを特徴とする半導体装置。
【００８４】（付記１０）半導体基板と、前記半導体基
板の上に形成された第１の絶縁と、前記第１の絶縁膜の
上に形成された配線と、前記第１の絶縁膜及び前記配線
の上に形成された第２の絶縁膜と、前記第２の絶縁膜の
上に形成されたヒューズと、前記第２の絶縁膜内に形成
されて前記ヒューズと前記配線とを電気的に接続するビ
アコンタクト部とを有する半導体装置のヒューズ切断方
法において、前記ヒューズの前記ビアコンタクト部との
接続部にレーザを照射して前記ヒューズを切断すること
を特徴とするヒューズ切断方法。
板の上に形成された第１の絶縁と、前記第１の絶縁膜の
上に形成された配線と、前記第１の絶縁膜及び前記配線
の上に形成された第２の絶縁膜と、前記第２の絶縁膜の
上に形成されたヒューズと、前記第２の絶縁膜内に形成
されて前記ヒューズと前記配線とを電気的に接続するビ
アコンタクト部とを有する半導体装置のヒューズ切断方
法において、前記ヒューズの前記ビアコンタクト部との
接続部にレーザを照射して前記ヒューズを切断すること
を特徴とするヒューズ切断方法。
【００８５】（付記１１）半導体基板と、前記半導体基
板の上に形成された第１の絶縁膜と、前記第１の絶縁膜
の上に形成された配線と、前記第１の絶縁膜及び前記配
線の上に形成された第２の絶縁膜と、前記第２の絶縁膜
の上に形成されたヒューズと、前記第２の絶縁膜内に形
成されて前記ヒューズと前記配線とを電気的に接続する
ビアコンタクト部と、前記第２の絶縁膜よりも高強度に
形成され前記ヒューズの下に相互に離隔して配置された
複数の保護部材とを有する半導体装置のヒューズ切断方
法において、前記複数の保護部材のうちの１又は２以上
の保護部材の直上部分にそれぞれレーザを照射して前記
ヒューズを切断することを特徴とするヒューズ切断方
法。
板の上に形成された第１の絶縁膜と、前記第１の絶縁膜
の上に形成された配線と、前記第１の絶縁膜及び前記配
線の上に形成された第２の絶縁膜と、前記第２の絶縁膜
の上に形成されたヒューズと、前記第２の絶縁膜内に形
成されて前記ヒューズと前記配線とを電気的に接続する
ビアコンタクト部と、前記第２の絶縁膜よりも高強度に
形成され前記ヒューズの下に相互に離隔して配置された
複数の保護部材とを有する半導体装置のヒューズ切断方
法において、前記複数の保護部材のうちの１又は２以上
の保護部材の直上部分にそれぞれレーザを照射して前記
ヒューズを切断することを特徴とするヒューズ切断方
法。
【００８６】（付記１２）半導体基板と、前記半導体基
板の上に形成された第１の絶縁膜と、前記第１の絶縁膜
の上に形成された配線と、前記第１の絶縁膜及び前記配
線の上に形成された第２の絶縁膜と、前記第２の絶縁膜
の上に形成されたヒューズと、前記第２の絶縁膜内に形
成されて前記ヒューズと前記配線とを電気的に接続する
ビアコンタクト部と、前記第２の絶縁膜よりも高強度に
形成され前記ヒューズの下に相互に離隔して配置された
複数の保護部材とを有する半導体装置のヒューズ切断方
法において、前記ヒューズの前記複数の保護部材の間の
部分にレーザを照射して前記ヒューズを切断することを
特徴とするヒューズ切断方法。
板の上に形成された第１の絶縁膜と、前記第１の絶縁膜
の上に形成された配線と、前記第１の絶縁膜及び前記配
線の上に形成された第２の絶縁膜と、前記第２の絶縁膜
の上に形成されたヒューズと、前記第２の絶縁膜内に形
成されて前記ヒューズと前記配線とを電気的に接続する
ビアコンタクト部と、前記第２の絶縁膜よりも高強度に
形成され前記ヒューズの下に相互に離隔して配置された
複数の保護部材とを有する半導体装置のヒューズ切断方
法において、前記ヒューズの前記複数の保護部材の間の
部分にレーザを照射して前記ヒューズを切断することを
特徴とするヒューズ切断方法。
【００８７】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、ヒューズの下に高強度の保護部材が配置さ
れているので、ヒューズ下方の絶縁膜がヒューズ切断時
の熱爆発から保護され、絶縁膜の剥離や亀裂の発生が回
避される。また、高強度の保護部材の上で熱爆発が起き
るので、破壊圧力が保護部材の上側に集約される。これ
により、ヒューズを効率よく切断できるとともに、ヒュ
ーズの破壊形状が安定化される。
置によれば、ヒューズの下に高強度の保護部材が配置さ
れているので、ヒューズ下方の絶縁膜がヒューズ切断時
の熱爆発から保護され、絶縁膜の剥離や亀裂の発生が回
避される。また、高強度の保護部材の上で熱爆発が起き
るので、破壊圧力が保護部材の上側に集約される。これ
により、ヒューズを効率よく切断できるとともに、ヒュ
ーズの破壊形状が安定化される。
【００８８】本発明のヒューズ切断方法によれば、ビア
コンタクト部を保護部材として兼用し、このビアコンタ
クト部の上方の部分にレーザを照射してヒューズを切断
する。このとき、ビアコンタクト部によりヒューズ下方
の絶縁膜が保護され、絶縁膜の剥離や亀裂の発生が回避
される。
コンタクト部を保護部材として兼用し、このビアコンタ
クト部の上方の部分にレーザを照射してヒューズを切断
する。このとき、ビアコンタクト部によりヒューズ下方
の絶縁膜が保護され、絶縁膜の剥離や亀裂の発生が回避
される。
【００８９】また、本発明の他のヒューズ切断方法によ
れば、ヒューズの下方に複数の保護部材を相互に離隔し
て配置し、これらの保護部材の上方の部分にレーザを照
射してヒューズを切断する。これにより、ヒューズを確
実に切断することができるとともに、ヒューズ下方の絶
縁膜が保護され、絶縁膜の剥離や亀裂の発生が回避され
る。保護部材の間の上方の部分にレーザを照射してヒュ
ーズを切断しても、同様の効果を得ることができる。
れば、ヒューズの下方に複数の保護部材を相互に離隔し
て配置し、これらの保護部材の上方の部分にレーザを照
射してヒューズを切断する。これにより、ヒューズを確
実に切断することができるとともに、ヒューズ下方の絶
縁膜が保護され、絶縁膜の剥離や亀裂の発生が回避され
る。保護部材の間の上方の部分にレーザを照射してヒュ
ーズを切断しても、同様の効果を得ることができる。
【図１】図１は、本発明を半導体メモリ装置に適用した
第１の実施の形態を示すブロック図である。
第１の実施の形態を示すブロック図である。
【図２】図２（ａ）は第１の実施の形態の半導体装置の
ヒューズの長さ方向の断面図、図２（ｂ）は同じくその
ヒューズ幅方向の断面を示している。
ヒューズの長さ方向の断面図、図２（ｂ）は同じくその
ヒューズ幅方向の断面を示している。
【図３】図３（ａ）はヒューズ切断後の半導体装置のヒ
ューズの長さ方向の断面図、図３（ｂ）は同じくそのヒ
ューズ幅方向の断面を示している。
ューズの長さ方向の断面図、図３（ｂ）は同じくそのヒ
ューズ幅方向の断面を示している。
【図４】図４（ａ）は下方に保護部材が配置されたヒュ
ーズを複数個並べて配置した半導体装置の例を示す上面
図、図４（ｂ）は同じくその半導体装置のヒューズを切
断した状態を示す上面図である。
ーズを複数個並べて配置した半導体装置の例を示す上面
図、図４（ｂ）は同じくその半導体装置のヒューズを切
断した状態を示す上面図である。
【図５】図５は保護部材の下端が２つの絶縁膜の界面よ
りも下方に位置している半導体装置の断面図である。
りも下方に位置している半導体装置の断面図である。
【図６】図６は保護部材の下に保護絶縁膜が形成されて
いる半導体装置の断面図である。
いる半導体装置の断面図である。
【図７】図７は保護部材の下端が保護絶縁膜の下方に位
置している半導体装置の断面図である。
置している半導体装置の断面図である。
【図８】図８は保護部材の下にストッパ（金属膜）が形
成されている半導体装置の断面図である。
成されている半導体装置の断面図である。
【図９】図９は第１の実施の形態の変形例を示す断面図
であり、複数の保護部材を有する半導体装置の断面図で
ある。
であり、複数の保護部材を有する半導体装置の断面図で
ある。
【図１０】図１０（ａ）は下方に複数の保護部材が配置
されたヒューズを複数個並べて配置した半導体装置の例
を示す上面図、図１０（ｂ）は同じくその半導体装置の
ヒューズを切断した状態を示す上面図である。
されたヒューズを複数個並べて配置した半導体装置の例
を示す上面図、図１０（ｂ）は同じくその半導体装置の
ヒューズを切断した状態を示す上面図である。
【図１１】図１１は本発明の第２の実施の形態に係る半
導体装置のヒューズ切断方法を示す断面図である。
導体装置のヒューズ切断方法を示す断面図である。
【図１２】図１２は本発明の第３の実施の形態に係る半
導体装置のヒューズ切断方法を示す断面図である。
導体装置のヒューズ切断方法を示す断面図である。
【図１３】図１３は本発明の第４の実施の形態の半導体
装置の断面図である。
装置の断面図である。
【図１４】図１４はヒューズによる回路の切換え方法の
一例を示す図である。
一例を示す図である。
【図１５】図１５はヒューズを備えた従来の半導体装置
を示す断面図である。
を示す断面図である。
【図１６】図１６はヒューズ切断後の従来の半導体装置
を示す断面図である。
を示す断面図である。
１１，２１，６１…半導体基板、
１２，１４，１６，２２，２５，２７，６２，６４，６
６…絶縁膜、 １３ａ，１３ｂ，２６ａ，２６ｂ，６３ａ，６３ｂ…配
線、 １３ｃ…ストッパ、 １４ａ，１４ｂ，２５ａ，２５ｂ．６４ａ，６４ｂ…ビ
アコンタクト部、 １４ｃ，１４ｄ，１４ｅ…保護部材、 １５，２４，６５…ヒューズ、 ２１…保護絶縁膜、 Ａ0 〜Ａ15…メモリセル、 Ａx …冗長メモリセル、 Ｂ0 〜Ｂ15…バッファ、 Ｆ0 〜Ｆ15…ヒューズ、 Ｍ1 ，Ｍ2 …スイッチ素子、 Ｒ…抵抗、 INV …インバータ。
６…絶縁膜、 １３ａ，１３ｂ，２６ａ，２６ｂ，６３ａ，６３ｂ…配
線、 １３ｃ…ストッパ、 １４ａ，１４ｂ，２５ａ，２５ｂ．６４ａ，６４ｂ…ビ
アコンタクト部、 １４ｃ，１４ｄ，１４ｅ…保護部材、 １５，２４，６５…ヒューズ、 ２１…保護絶縁膜、 Ａ0 〜Ａ15…メモリセル、 Ａx …冗長メモリセル、 Ｂ0 〜Ｂ15…バッファ、 Ｆ0 〜Ｆ15…ヒューズ、 Ｍ1 ，Ｍ2 …スイッチ素子、 Ｒ…抵抗、 INV …インバータ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中田 雅之
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 澤田 豊治
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 助川 和雄
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 有坂 義一
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 山田 智之
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5F064 FF02 FF27 FF42
5F083 JA36 JA37 JA39 JA56 JA57
MA06 MA16 PR40 ZA10
Claims (7)
- 【請求項１】 半導体基板と、 前記半導体基板の上に形成された絶縁膜と、 前記絶縁膜の上に形成されたヒューズと、 前記絶縁膜よりも高強度に形成され前記ヒューズの切断
個所の下に配置された保護部材とを有することを特徴と
する半導体装置。 - 【請求項２】 半導体基板と、 前記半導体基板の上に形成された第１の絶縁膜と、 前記第１の絶縁膜の上に形成された下層配線と、 前記第１の絶縁膜及び前記下層配線の上に形成された第
２の絶縁膜と、 前記第２の絶縁膜上に形成されたヒューズと、 前記第２の絶縁膜内に形成され、前記ヒューズと前記下
層配線とを電気的に接続するビアコンタクト部と、 前記第２の絶縁膜よりも高強度に形成され前記ヒューズ
の下に配置された保護部材とを有することを特徴とする
半導体装置。 - 【請求項３】 前記保護部材が、１個のヒューズに対し
複数個配置されていることを特徴とする請求項２に記載
の半導体装置。 - 【請求項４】 前記ヒューズが、所定の領域に複数個並
んで配置されていることを特徴とする請求項２又は３に
記載の半導体装置。 - 【請求項５】 半導体基板と、前記半導体基板の上に形
成された第１の絶縁膜と、前記第１の絶縁膜の上に形成
された配線と、前記第１の絶縁膜及び前記配線の上に形
成された第２の絶縁膜と、前記第２の絶縁膜の上に形成
されたヒューズと、前記第２の絶縁膜内に形成されて前
記ヒューズと前記配線とを電気的に接続するビアコンタ
クト部とを有する半導体装置のヒューズ切断方法におい
て、 前記ヒューズの前記ビアコンタクト部との接続部にレー
ザを照射して前記ヒューズを切断することを特徴とする
ヒューズ切断方法。 - 【請求項６】 半導体基板と、前記半導体基板の上に形
成された第１の絶縁膜と、前記第１の絶縁膜の上に形成
された配線と、前記第１の絶縁膜及び前記配線の上に形
成された第２の絶縁膜と、前記第２の絶縁膜の上に形成
されたヒューズと、前記第２の絶縁膜内に形成されて前
記ヒューズと前記配線とを電気的に接続するビアコンタ
クト部と、前記第２の絶縁膜よりも高強度に形成され前
記ヒューズの下に相互に離隔して配置された複数の保護
部材とを有する半導体装置のヒューズ切断方法におい
て、 前記複数の保護部材のうちの１又は２以上の保護部材の
直上部分にそれぞれレーザを照射して前記ヒューズを切
断することを特徴とするヒューズ切断方法。 - 【請求項７】 半導体基板と、前記半導体基板の上に形
成された第１の絶縁膜と、前記第１の絶縁膜の上に形成
された配線と、前記第１の絶縁膜及び前記配線の上に形
成された第２の絶縁膜と、前記第２の絶縁膜の上に形成
されたヒューズと、前記第２の絶縁膜内に形成されて前
記ヒューズと前記配線とを電気的に接続するビアコンタ
クト部と、前記第２の絶縁膜よりも高強度に形成され前
記ヒューズの下に相互に離隔して配置された複数の保護
部材とを有する半導体装置のヒューズ切断方法におい
て、 前記ヒューズの前記複数の保護部材の間の部分にレーザ
を照射して前記ヒューズを切断することを特徴とするヒ
ューズ切断方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044950A JP4083441B2 (ja) | 2001-04-24 | 2002-02-21 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
| TW091105613A TW523873B (en) | 2001-04-24 | 2002-03-22 | Semiconductor device provided with fuse and method of disconnecting fuse |
| US10/103,195 US6686644B2 (en) | 2001-04-24 | 2002-03-22 | Semiconductor device provided with fuse and method of disconnecting fuse |
| EP02252413A EP1253641A3 (en) | 2001-04-24 | 2002-04-03 | Semiconductor device provided with fuse and method of disconnecting fuse |
| KR1020020022154A KR100773683B1 (ko) | 2001-04-24 | 2002-04-23 | 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-126046 | 2001-04-24 | ||
| JP2001126046 | 2001-04-24 | ||
| JP2002044950A JP4083441B2 (ja) | 2001-04-24 | 2002-02-21 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017572A true JP2003017572A (ja) | 2003-01-17 |
| JP4083441B2 JP4083441B2 (ja) | 2008-04-30 |
Family
ID=26614092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002044950A Expired - Fee Related JP4083441B2 (ja) | 2001-04-24 | 2002-02-21 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6686644B2 (ja) |
| EP (1) | EP1253641A3 (ja) |
| JP (1) | JP4083441B2 (ja) |
| KR (1) | KR100773683B1 (ja) |
| TW (1) | TW523873B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722774B1 (ko) * | 2006-05-09 | 2007-05-30 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100735757B1 (ko) * | 2006-01-12 | 2007-07-06 | 삼성전자주식회사 | 퓨즈 영역 및 그의 제조방법 |
| KR100791071B1 (ko) | 2006-07-04 | 2008-01-02 | 삼성전자주식회사 | 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927472B2 (en) * | 2001-11-14 | 2005-08-09 | International Business Machines Corporation | Fuse structure and method to form the same |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| JP2005032916A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置 |
| US20050205965A1 (en) * | 2004-03-18 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a fuse including an aluminum layer |
| KR100732270B1 (ko) * | 2006-06-26 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR101060714B1 (ko) * | 2009-06-29 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 형성 방법 |
| KR101129860B1 (ko) * | 2009-09-18 | 2012-03-23 | 주식회사 하이닉스반도체 | 고집적 반도체 장치를 위한 퓨즈 구조 |
| US9917054B2 (en) * | 2014-11-27 | 2018-03-13 | Renesas Electronics Corporation | Semiconductor device including a fuse formed on a high thermal conductivity insulating film |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0085334A3 (en) * | 1982-01-25 | 1985-08-07 | PLOUGH, INC. (a Delaware corporation) | Substantive topical compositions |
| JP3625560B2 (ja) | 1995-05-16 | 2005-03-02 | 株式会社東芝 | 半導体装置およびヒューズの切断方法 |
| US6218721B1 (en) * | 1997-01-14 | 2001-04-17 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP3287293B2 (ja) | 1997-01-14 | 2002-06-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
| JP3186664B2 (ja) | 1997-09-19 | 2001-07-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3630999B2 (ja) | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3466929B2 (ja) * | 1998-10-05 | 2003-11-17 | 株式会社東芝 | 半導体装置 |
| JP3275875B2 (ja) * | 1999-04-16 | 2002-04-22 | 日本電気株式会社 | 半導体装置 |
-
2002
- 2002-02-21 JP JP2002044950A patent/JP4083441B2/ja not_active Expired - Fee Related
- 2002-03-22 TW TW091105613A patent/TW523873B/zh not_active IP Right Cessation
- 2002-03-22 US US10/103,195 patent/US6686644B2/en not_active Expired - Lifetime
- 2002-04-03 EP EP02252413A patent/EP1253641A3/en not_active Withdrawn
- 2002-04-23 KR KR1020020022154A patent/KR100773683B1/ko not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735757B1 (ko) * | 2006-01-12 | 2007-07-06 | 삼성전자주식회사 | 퓨즈 영역 및 그의 제조방법 |
| US7592206B2 (en) | 2006-01-12 | 2009-09-22 | Samsung Electronics Co., Ltd. | Fuse region and method of fabricating the same |
| KR100722774B1 (ko) * | 2006-05-09 | 2007-05-30 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100791071B1 (ko) | 2006-07-04 | 2008-01-02 | 삼성전자주식회사 | 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법 |
| US7656694B2 (en) | 2006-07-04 | 2010-02-02 | Samsung Electronics Co., Ltd. | Methods of programming one-time programmable devices including chalcogenide material |
| US7974115B2 (en) | 2006-07-04 | 2011-07-05 | Samsung Electronics Co., Ltd. | One-time programmable devices including chalcogenide material and electronic systems including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW523873B (en) | 2003-03-11 |
| JP4083441B2 (ja) | 2008-04-30 |
| EP1253641A2 (en) | 2002-10-30 |
| US20020153588A1 (en) | 2002-10-24 |
| EP1253641A3 (en) | 2007-02-21 |
| KR100773683B1 (ko) | 2007-11-05 |
| US6686644B2 (en) | 2004-02-03 |
| KR20020082772A (ko) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW522538B (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US7301216B2 (en) | Fuse structure | |
| KR100773683B1 (ko) | 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법 | |
| JPH0770600B2 (ja) | 集積回路を変更する方法 | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| CN1291791A (zh) | 具有腔体的金属丝熔丝结构 | |
| CN100420015C (zh) | 半导体器件 | |
| US20060226507A1 (en) | Fuse structure having a tortuous metal fuse line | |
| JPH11224900A (ja) | 半導体装置及びその製造方法 | |
| CN1254941A (zh) | 改善熔丝熔断工艺窗口的熔丝布局 | |
| JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
| US20030109125A1 (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| JPH09172087A (ja) | 半導体装置 | |
| JP2004111420A (ja) | 半導体装置の製造方法 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JP2003037164A (ja) | 半導体装置 | |
| CN100390952C (zh) | 切断熔丝结构的方法 | |
| JPH058579B2 (ja) | ||
| KR100703837B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| US6310396B1 (en) | Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus | |
| US20080308901A1 (en) | Integrated circuit having a thin passivation layer that facilitates laser programming, and applications thereof | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JP2003273220A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |