JPH0770600B2 - 集積回路を変更する方法 - Google Patents
集積回路を変更する方法Info
- Publication number
- JPH0770600B2 JPH0770600B2 JP1065834A JP6583489A JPH0770600B2 JP H0770600 B2 JPH0770600 B2 JP H0770600B2 JP 1065834 A JP1065834 A JP 1065834A JP 6583489 A JP6583489 A JP 6583489A JP H0770600 B2 JPH0770600 B2 JP H0770600B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- laser
- metallization
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/067—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts
- H10W20/068—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts by using a laser, e.g. laser cutting or laser direct writing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 本発明は集積された電子回路に関する。より特定的に
は、本発明は複数レベルの金属の相互接続を有する小ジ
オメトリVLSI及びULSI回路に関する。本発明は特に複数
の金属化層或はレベルを有する集積回路内のレーザによ
り変更可能な金属化層に関する。
は、本発明は複数レベルの金属の相互接続を有する小ジ
オメトリVLSI及びULSI回路に関する。本発明は特に複数
の金属化層或はレベルを有する集積回路内のレーザによ
り変更可能な金属化層に関する。
ダイナミックランダムアクセスメモリ(DRAM)チップ及
びスタティックランダムアクセスメモリ(SRAM)チップ
のような超大規模集積回路(VLSI)及び極超大規模集積
回路(ULSI)を製造する場合、受入れ可能なチップの歩
どまりを増加させるためにこれらの回路内に冗長性を持
たせることが望ましい。例えば、DRAM或はSRAMチップは
1或はそれ以上の冗長行或は列を含むように設計するこ
とがある。チップの最終試験中、もし障害が検出されれ
ば、その欠陥を“ワイヤアラウンド”して、そうしなけ
れば欠陥チップとなるチップを救うことができるように
することが望ましい。
びスタティックランダムアクセスメモリ(SRAM)チップ
のような超大規模集積回路(VLSI)及び極超大規模集積
回路(ULSI)を製造する場合、受入れ可能なチップの歩
どまりを増加させるためにこれらの回路内に冗長性を持
たせることが望ましい。例えば、DRAM或はSRAMチップは
1或はそれ以上の冗長行或は列を含むように設計するこ
とがある。チップの最終試験中、もし障害が検出されれ
ば、その欠陥を“ワイヤアラウンド”して、そうしなけ
れば欠陥チップとなるチップを救うことができるように
することが望ましい。
周知のように、欠陥を“ワイヤアラウンド”することを
回路内の1或はそれ以上の電気的相互接続を破ることに
よって達成するように回路を設計できることが多い。従
来技術においては、これは集積回路内にポリシリコン
(p−Si)レベル(第1図及び第2図の層3)において
行われ、最も一般的にはレーザを使用してポリシリコン
の選択された部分を蒸発させることによって達成されて
いた。この技術は、レーザによる蒸発段階に先行して中
間に介在する誘電体材料の層(第1図の層4及び6、及
び第2図の層4、6、8、10及び12)を除去する必要が
ある。マスキングと、それに続く湿式化学的エッチング
或はプラズマエッチングが、重畳された二酸化シリコン
の誘電体層(第1図の層4及び6、及び第2図の層4、
6、8、10及び12)を除去するために広く用いられてい
る。
回路内の1或はそれ以上の電気的相互接続を破ることに
よって達成するように回路を設計できることが多い。従
来技術においては、これは集積回路内にポリシリコン
(p−Si)レベル(第1図及び第2図の層3)において
行われ、最も一般的にはレーザを使用してポリシリコン
の選択された部分を蒸発させることによって達成されて
いた。この技術は、レーザによる蒸発段階に先行して中
間に介在する誘電体材料の層(第1図の層4及び6、及
び第2図の層4、6、8、10及び12)を除去する必要が
ある。マスキングと、それに続く湿式化学的エッチング
或はプラズマエッチングが、重畳された二酸化シリコン
の誘電体層(第1図の層4及び6、及び第2図の層4、
6、8、10及び12)を除去するために広く用いられてい
る。
しかし、従来技術の方法ではポリシリコン層まで信頼で
きるエッチングを遂行し、ポリシリコン/二酸化シリコ
ン界面において正確にそのエッチングを停止させること
は不可能である。上を覆う誘電体層を実質的に完全に除
去することを保証するために、約10乃至20%までのオー
バーエッチングを行うことが一般的である。
きるエッチングを遂行し、ポリシリコン/二酸化シリコ
ン界面において正確にそのエッチングを停止させること
は不可能である。上を覆う誘電体層を実質的に完全に除
去することを保証するために、約10乃至20%までのオー
バーエッチングを行うことが一般的である。
複数の金属化相互接続層を有する集積回路(第2図に示
すような集積回路)においては、従来技術のエッチング
技術はシリコンサブストレートの完全性を損ねる。この
状態は、金属化層の数が増加するにつれてポリシリコン
層の上の誘電体層とポリシリコン層の下の誘電体層との
比が増加するために発生するのである。即ち、所与のオ
ーバーエッチングパーセンテージに対して、オーバーエ
ッチングの絶対深さが増加してしまう。これは、集積回
路が複数の金属化層からなる時、シリコンサブストレー
ト上を覆う酸化物層(第1図及び第2図の層2)が次第
に貫通エッチングされ易くなり始め、従ってその位置お
いては酸化物層によって保護されている単結晶シリコン
(c−Si)が存在しなくなることを意味する。更に、湿
式化学的エッチングは典型的には等方性であるから、ポ
リシリコン層まで到達するように貫通エッチングしなけ
ればならない層の数が増す程、エッチングによって作ら
れる“窓”或は“穴”の断面積が大きくなる。回路密度
が増すにつれて、これは由々しき問題となる。
すような集積回路)においては、従来技術のエッチング
技術はシリコンサブストレートの完全性を損ねる。この
状態は、金属化層の数が増加するにつれてポリシリコン
層の上の誘電体層とポリシリコン層の下の誘電体層との
比が増加するために発生するのである。即ち、所与のオ
ーバーエッチングパーセンテージに対して、オーバーエ
ッチングの絶対深さが増加してしまう。これは、集積回
路が複数の金属化層からなる時、シリコンサブストレー
ト上を覆う酸化物層(第1図及び第2図の層2)が次第
に貫通エッチングされ易くなり始め、従ってその位置お
いては酸化物層によって保護されている単結晶シリコン
(c−Si)が存在しなくなることを意味する。更に、湿
式化学的エッチングは典型的には等方性であるから、ポ
リシリコン層まで到達するように貫通エッチングしなけ
ればならない層の数が増す程、エッチングによって作ら
れる“窓”或は“穴”の断面積が大きくなる。回路密度
が増すにつれて、これは由々しき問題となる。
上述の理由から、及び一般的な便宜のために、集積回路
を金属化の上部エネルギーにおいてレーザにより変更で
きるようにすることが望ましい。何故ならば、これは、
特に複数の金属化層を有する回路にとって、必要なエッ
チングの量を大巾に減少させることになるからである。
更に、最上部の金属化層は最も接近可能な相互接続層で
ある。過去において集積回路をそれらの上部金属化層に
おいてレーザにより変更することが実現できなかった理
由は数々ある。
を金属化の上部エネルギーにおいてレーザにより変更で
きるようにすることが望ましい。何故ならば、これは、
特に複数の金属化層を有する回路にとって、必要なエッ
チングの量を大巾に減少させることになるからである。
更に、最上部の金属化層は最も接近可能な相互接続層で
ある。過去において集積回路をそれらの上部金属化層に
おいてレーザにより変更することが実現できなかった理
由は数々ある。
金属化層をアルミニウムで構成することが最も一般的で
あるが、アルミニウムはレーザによる蒸発を使用するプ
ロセスに対して多くの問題を呈する。因みに、集積回路
の層を構成する上で最も屡使用され、従って回路をレー
ザによって変更する時に関与する機会の多い材料である
多結晶シリコンとアルミニウムの物理的特性を比較する
と面白い。多結晶シリコンが比較的高温で溶融する(シ
リコンの融点=1410℃)のに対して、アルミニウムは大
巾に低い温度の約660℃で溶融する。一方、これら2つ
の元素の沸点は殆んど同一である(2327℃対2355℃)。
更に、アルミニウムは高温においても蒸発しない。アル
ミニウムはその比較的低い融点から判断すれば蒸発させ
るのに多結晶シリコンよりも少ないパワーしか必要とし
ないように見えるが、アルミニウムの高沸点及び耐蒸発
性が適切なレーザが放出するスペクトルの部分における
その反射特性と相俣って、より大きいパワーの使用を必
要とする。大きいパワーレベルが必要であること、及び
アルミニウムの融点が比較的低いことから、この金属は
レーザによる蒸発時にはねを生じて集積回路の周囲部分
を潜在的に汚染し、レーザによる変更個所の近傍の他の
金属化線を短絡させ易いことが考えられる。更に、金属
化層(単数或は複数)内のアルミニウム相互接続線は、
多結晶シリコンに比して比較的巾広く且つ厚い。従って
もし変更が金属化層内において遂行されるのであれば、
プロセスの蒸発段階において比較的多くの材料を除去し
なければならない。
あるが、アルミニウムはレーザによる蒸発を使用するプ
ロセスに対して多くの問題を呈する。因みに、集積回路
の層を構成する上で最も屡使用され、従って回路をレー
ザによって変更する時に関与する機会の多い材料である
多結晶シリコンとアルミニウムの物理的特性を比較する
と面白い。多結晶シリコンが比較的高温で溶融する(シ
リコンの融点=1410℃)のに対して、アルミニウムは大
巾に低い温度の約660℃で溶融する。一方、これら2つ
の元素の沸点は殆んど同一である(2327℃対2355℃)。
更に、アルミニウムは高温においても蒸発しない。アル
ミニウムはその比較的低い融点から判断すれば蒸発させ
るのに多結晶シリコンよりも少ないパワーしか必要とし
ないように見えるが、アルミニウムの高沸点及び耐蒸発
性が適切なレーザが放出するスペクトルの部分における
その反射特性と相俣って、より大きいパワーの使用を必
要とする。大きいパワーレベルが必要であること、及び
アルミニウムの融点が比較的低いことから、この金属は
レーザによる蒸発時にはねを生じて集積回路の周囲部分
を潜在的に汚染し、レーザによる変更個所の近傍の他の
金属化線を短絡させ易いことが考えられる。更に、金属
化層(単数或は複数)内のアルミニウム相互接続線は、
多結晶シリコンに比して比較的巾広く且つ厚い。従って
もし変更が金属化層内において遂行されるのであれば、
プロセスの蒸発段階において比較的多くの材料を除去し
なければならない。
本発明は、金属化層内の材料の相互接続線がレーザによ
る蒸発によって切断される時にはねにくい耐熱性導電材
料からなる積層金属化層を設けることにより、この問題
に対処する。本発明のプロセスを使用することによって
上部金属化層、好ましくは最上部層においてレーザによ
る変更が可能な集積回路を設計し、製造することが可能
となる。これは、従来技術の方法において必要とされる
エッチングの程度を大巾に減少させ、従って集積回路の
多結晶シリコン層までエッチングするのに伴なう上述の
諸問題を排除乃至は大巾に減少させることになる。更
に、本発明によれば比較的少量の材料を除去することに
よって集積回路のレーザによる変更が可能になる。これ
はレーザによる変更個処の近傍の回路部分を汚染する機
会を減少させる。
る蒸発によって切断される時にはねにくい耐熱性導電材
料からなる積層金属化層を設けることにより、この問題
に対処する。本発明のプロセスを使用することによって
上部金属化層、好ましくは最上部層においてレーザによ
る変更が可能な集積回路を設計し、製造することが可能
となる。これは、従来技術の方法において必要とされる
エッチングの程度を大巾に減少させ、従って集積回路の
多結晶シリコン層までエッチングするのに伴なう上述の
諸問題を排除乃至は大巾に減少させることになる。更
に、本発明によれば比較的少量の材料を除去することに
よって集積回路のレーザによる変更が可能になる。これ
はレーザによる変更個処の近傍の回路部分を汚染する機
会を減少させる。
本発明によれば、最終試験中に恒久的に変更可能な集積
回路を設計することができる。以下に説明する方法は、
集積回路内の上部金属化層内の電気通路を切断すること
により、回路をプログラムし、回路の欠陥部分をワイヤ
アラウンドし、或はそれ以外に回路を恒久的に変更する
のに使用することができる。
回路を設計することができる。以下に説明する方法は、
集積回路内の上部金属化層内の電気通路を切断すること
により、回路をプログラムし、回路の欠陥部分をワイヤ
アラウンドし、或はそれ以外に回路を恒久的に変更する
のに使用することができる。
要約すれば、本発明の上部金属化層は、レーザにより変
更可能な下側層(単数或は複数)と、この(これらの)
層から選択的に除去可能な上側層(単数或は複数)との
積層からなる。好ましい実施例においては、本発明の金
属化層は、上側の相対的に厚いアルミニウム/シリコン
合金層と下側の相対的に薄い窒化チタン層とを含む2層
の積層からなる。下側層は上側層よりも大巾により高い
耐熱性であり、従って最小のはねと周囲回路に僅かな汚
染をもたらす或は全く汚染をもたらさずにレーザのよう
な管理されたエネルギ源によって切断することが可能で
ある。積層の上側層の典型的な厚さは約20,000オングス
トロームであり、下側層のそれは約500オングストロー
ムである。
更可能な下側層(単数或は複数)と、この(これらの)
層から選択的に除去可能な上側層(単数或は複数)との
積層からなる。好ましい実施例においては、本発明の金
属化層は、上側の相対的に厚いアルミニウム/シリコン
合金層と下側の相対的に薄い窒化チタン層とを含む2層
の積層からなる。下側層は上側層よりも大巾により高い
耐熱性であり、従って最小のはねと周囲回路に僅かな汚
染をもたらす或は全く汚染をもたらさずにレーザのよう
な管理されたエネルギ源によって切断することが可能で
ある。積層の上側層の典型的な厚さは約20,000オングス
トロームであり、下側層のそれは約500オングストロー
ムである。
本発明は集積回路のための積層された上部金属化レベル
からなる。積層の少なくとも1つの層は、窒化チタンの
ような耐熱性電気導体で形成される。
からなる。積層の少なくとも1つの層は、窒化チタンの
ような耐熱性電気導体で形成される。
一般的に、積層のこの層に使用するのに適する材料は、
積層の他の層(単数或は複数)と容易に合金とならない
か或は金属間化合物を形成しない耐熱性導体からなる。
これらの材料の例には、タングステン、チタン、コバル
ト、タンタル、ジルコニウム、チタン/タングステン合
金、及びタンタル、タングステン、チタン及びジルコニ
ウムの窒化物が含まれる。
積層の他の層(単数或は複数)と容易に合金とならない
か或は金属間化合物を形成しない耐熱性導体からなる。
これらの材料の例には、タングステン、チタン、コバル
ト、タンタル、ジルコニウム、チタン/タングステン合
金、及びタンタル、タングステン、チタン及びジルコニ
ウムの窒化物が含まれる。
好ましい実施例においては、積層は2層からなる。上側
層は、アルミニウム、銅、銀、金、或はこれらの金属を
含む合金のような良好な電気導体で形成されている。特
に好ましいのは約1重量%のシリコンを含むアルミニウ
ム・シリコン合金である。上述した金属のような良好な
電気導体は、典型的にはタングステン、タンタル、及び
チタンの窒化物のようなより高い耐熱性の材料に比して
比較的低い融点を有している。上側層は下側層に対して
厚く、金属化層内の不変更位置においては大部分の電流
を輸送する。第9図に示しように、上側層112の厚さは
約20,000オングストロームあり、下側層111の厚さは約5
00オングストロームである。
層は、アルミニウム、銅、銀、金、或はこれらの金属を
含む合金のような良好な電気導体で形成されている。特
に好ましいのは約1重量%のシリコンを含むアルミニウ
ム・シリコン合金である。上述した金属のような良好な
電気導体は、典型的にはタングステン、タンタル、及び
チタンの窒化物のようなより高い耐熱性の材料に比して
比較的低い融点を有している。上側層は下側層に対して
厚く、金属化層内の不変更位置においては大部分の電流
を輸送する。第9図に示しように、上側層112の厚さは
約20,000オングストロームあり、下側層111の厚さは約5
00オングストロームである。
下側層は相対的に高融点を有する電気導体で形成する。
これらの材料の例は、チタンタングステン、ジルコニウ
ム及びタンタルのような耐熱性金属、及び窒化チタン及
び窒化ジルコニウムのようなこれらの元素を含む化合物
及び合金である。
これらの材料の例は、チタンタングステン、ジルコニウ
ム及びタンタルのような耐熱性金属、及び窒化チタン及
び窒化ジルコニウムのようなこれらの元素を含む化合物
及び合金である。
積層された相互接続からなる回路をレーザによって変更
するために、所望の回路変更個処においてマスキング及
び積層の上側層の材料はアタックするが下側層は認知で
きる程エッチングしないエッチング材を用いたエッチン
グによる等で上側層を選択的に除去する。もし上側層が
アルミニウム/シリコン合金からなり、下側層が窒化チ
タンからなっていれば、特に好ましいエッチング材は酢
酸、硝酸、及び燐酸の混合体からなり、これらの酸の比
は10〜20体積%の氷酢酸、2〜6体積%の濃硝酸(70
%、d=1.4134)、及び70〜95体積%の燐酸(85%、d
=1.6850)である。特に好ましいエッチング材は、20%
の酢酸、3%の硝酸、及び77%の燐酸からなるものであ
る。この酸混合体は窒化チタン或は二酸化シリコンの何
れをも認知できる程エッチングしない。従って、回路変
更位置において、大部分の積層をエッチングによって除
去することが可能となり、このエッチングは本質的にオ
ーバーエッチングの危険なしに達成することができる。
何故ならば、積層の下側層及び周囲の誘電体はこのエッ
チング材の作用に耐えるからである。これによって、積
層の2つの層の界面まで信頼できるエッチングを遂行す
ることができる。これに対して従来技術の方法は、二酸
化シリコンをエッチングプロセスにおいて除去しなけれ
ばならないことから、エッチング材或はプラズマ薬品と
してCHF3/O2,C2F6/O2,或はCF4/H2のような弗化水素酸を
使用する。このエッチングは本発明に使用されるエッチ
ングよりも制御が極めて困難である。
するために、所望の回路変更個処においてマスキング及
び積層の上側層の材料はアタックするが下側層は認知で
きる程エッチングしないエッチング材を用いたエッチン
グによる等で上側層を選択的に除去する。もし上側層が
アルミニウム/シリコン合金からなり、下側層が窒化チ
タンからなっていれば、特に好ましいエッチング材は酢
酸、硝酸、及び燐酸の混合体からなり、これらの酸の比
は10〜20体積%の氷酢酸、2〜6体積%の濃硝酸(70
%、d=1.4134)、及び70〜95体積%の燐酸(85%、d
=1.6850)である。特に好ましいエッチング材は、20%
の酢酸、3%の硝酸、及び77%の燐酸からなるものであ
る。この酸混合体は窒化チタン或は二酸化シリコンの何
れをも認知できる程エッチングしない。従って、回路変
更位置において、大部分の積層をエッチングによって除
去することが可能となり、このエッチングは本質的にオ
ーバーエッチングの危険なしに達成することができる。
何故ならば、積層の下側層及び周囲の誘電体はこのエッ
チング材の作用に耐えるからである。これによって、積
層の2つの層の界面まで信頼できるエッチングを遂行す
ることができる。これに対して従来技術の方法は、二酸
化シリコンをエッチングプロセスにおいて除去しなけれ
ばならないことから、エッチング材或はプラズマ薬品と
してCHF3/O2,C2F6/O2,或はCF4/H2のような弗化水素酸を
使用する。このエッチングは本発明に使用されるエッチ
ングよりも制御が極めて困難である。
実際には、レーザにより除去可能なリンクと名付けた集
積回路の領域は、回路をクリールーム環境内で処理中に
例えば写真食刻技術を使用してパターン化される。次で
積層の上側層を上述のプラズマ作用或いは湿式化学法の
何れかを使用して化学的に除去し、積層の下側層を露出
させる。これによって回路は電気試験に送付することが
でき、レーザ或は管理されたエネルギ源を用いて回路を
変更するプロセスを進めることができる。
積回路の領域は、回路をクリールーム環境内で処理中に
例えば写真食刻技術を使用してパターン化される。次で
積層の上側層を上述のプラズマ作用或いは湿式化学法の
何れかを使用して化学的に除去し、積層の下側層を露出
させる。これによって回路は電気試験に送付することが
でき、レーザ或は管理されたエネルギ源を用いて回路を
変更するプロセスを進めることができる。
従来技術の方法に使用されているものと同一のレーザを
本発明にも使用可能である。特に好ましくは、波長が53
0ナノメートルで、パワー出力が約5乃至200マイクロジ
ュール/パルスの範囲で調整可能であり、パルス繰返し
周波数が3パルス/秒であり、そしてパルス巾が10ナノ
秒のパルス化イットリウム・アルミニウム・ガーネット
(YAG)レーザである。
本発明にも使用可能である。特に好ましくは、波長が53
0ナノメートルで、パワー出力が約5乃至200マイクロジ
ュール/パルスの範囲で調整可能であり、パルス繰返し
周波数が3パルス/秒であり、そしてパルス巾が10ナノ
秒のパルス化イットリウム・アルミニウム・ガーネット
(YAG)レーザである。
従来技術と同様に、回路をレーザによって変更した後に
SiO2或はプラズマにより強化し化学的に蒸着させた(PE
CVD)窒化シリコンのような不活性化層を上部金属化層
上に付着させる。
SiO2或はプラズマにより強化し化学的に蒸着させた(PE
CVD)窒化シリコンのような不活性化層を上部金属化層
上に付着させる。
耐熱金属及び金属合金は概してアルミニウムのような低
耐熱性金属よりも大きい固有抵抗を有しているが、それ
にも拘わらずそれらは集積回路内の相互接続としてのそ
れらの用途に対しては充分に良好な電気導体である。本
発明の図示した実施例においては、大部分の電流は、優
れた導体であり支配的に用いられているアルミニウムの
積層された金属化層の比較的厚い上側層によって輸送さ
れる。上側層が除去された可融性のリンクの個処におい
てのみ下側の耐熱層が電流の輸送の任に当る。これらの
可融リンクは典型的には小さく、また比較的少数である
から、これらの可融リンクの位置において上側層を局部
的に除去しても相互接続の総合抵抗は認知できる程増加
することはない。
耐熱性金属よりも大きい固有抵抗を有しているが、それ
にも拘わらずそれらは集積回路内の相互接続としてのそ
れらの用途に対しては充分に良好な電気導体である。本
発明の図示した実施例においては、大部分の電流は、優
れた導体であり支配的に用いられているアルミニウムの
積層された金属化層の比較的厚い上側層によって輸送さ
れる。上側層が除去された可融性のリンクの個処におい
てのみ下側の耐熱層が電流の輸送の任に当る。これらの
可融リンクは典型的には小さく、また比較的少数である
から、これらの可融リンクの位置において上側層を局部
的に除去しても相互接続の総合抵抗は認知できる程増加
することはない。
積層の下側層は遥かに薄く、耐熱性金属のような材料で
作ることができるから、この層はレーザ加熱を用いてよ
り容易に且つ清潔に除去することができる。耐熱性金属
のような材料はまた、オンチップ配線に適用するのに適
した導電度特性を有している。レーザによって変更可能
なリンクを除去されたデバイスは、回路が機能している
こと或は所望の変更された特性を有していることを保証
するために再試験することができる。
作ることができるから、この層はレーザ加熱を用いてよ
り容易に且つ清潔に除去することができる。耐熱性金属
のような材料はまた、オンチップ配線に適用するのに適
した導電度特性を有している。レーザによって変更可能
なリンクを除去されたデバイスは、回路が機能している
こと或は所望の変更された特性を有していることを保証
するために再試験することができる。
本発明を実施した集積回路は、当分野において周知の普
通の技術を用いて製造することが可能である。第1図は
単一の金属化層(層5)を有する集積回路の一部を断面
で示す。複数の金属化層を有する典型的な集積回路が第
2図に示されている。
通の技術を用いて製造することが可能である。第1図は
単一の金属化層(層5)を有する集積回路の一部を断面
で示す。複数の金属化層を有する典型的な集積回路が第
2図に示されている。
これらの図において、層1はサブストレートであり、典
型的には単結晶シリコン(c−Si)である。層2は二酸
化シリコン(SiO2)からなる誘電体層である。層3は多
結晶シリコン(p−Si或は“ポリ”)である。層4、
6、8、及び10は、最も一般的には二酸化シリコンの誘
電体材料である。層5、7、9及び11は金属化層であ
る。これらの層は典型的にはアルミニウム及びアルミニ
ウム合金の両者或は何れか一方からなる。
型的には単結晶シリコン(c−Si)である。層2は二酸
化シリコン(SiO2)からなる誘電体層である。層3は多
結晶シリコン(p−Si或は“ポリ”)である。層4、
6、8、及び10は、最も一般的には二酸化シリコンの誘
電体材料である。層5、7、9及び11は金属化層であ
る。これらの層は典型的にはアルミニウム及びアルミニ
ウム合金の両者或は何れか一方からなる。
第1図及び第2図において、多結晶シリコン20はレーザ
による変更のために潜在的に接近可能であることに注目
されたい。換言すれば、集積回路のこの部分には誘電体
材料のみが存在し、この材料が部分20の上面からチップ
の上側外面まで伸びるように回路が設計されているので
ある。従って、レーザによる蒸発によって除去する場合
には、部分20を露出させるために誘電体材料だけを化学
的エッチングによって除去すればよい。
による変更のために潜在的に接近可能であることに注目
されたい。換言すれば、集積回路のこの部分には誘電体
材料のみが存在し、この材料が部分20の上面からチップ
の上側外面まで伸びるように回路が設計されているので
ある。従って、レーザによる蒸発によって除去する場合
には、部分20を露出させるために誘電体材料だけを化学
的エッチングによって除去すればよい。
このようにすれば、金属化層5、7、9及び11内に設け
られた電気相互接続が侵害されることはない。しかしな
がら、特に複数レベルの金属相互接続を有する場合に
は、レーザによる変更を行う可能性のある各個処に多結
晶シリコン層までエッチングするための直線路を設けて
おくことは回路設計に重大な拘束を与えることが容易に
理解されよう。
られた電気相互接続が侵害されることはない。しかしな
がら、特に複数レベルの金属相互接続を有する場合に
は、レーザによる変更を行う可能性のある各個処に多結
晶シリコン層までエッチングするための直線路を設けて
おくことは回路設計に重大な拘束を与えることが容易に
理解されよう。
第6B図は最上金属化層に本発明を実施した集積回路の断
面図である。第2図の回路と同様に、この回路は複数レ
ベルの金属化層を有している。レーザによる変更個処、
即ち“可融リンク”は110で示してある。
面図である。第2図の回路と同様に、この回路は複数レ
ベルの金属化層を有している。レーザによる変更個処、
即ち“可融リンク”は110で示してある。
最上金属化層11は、従来技術を用いて製造することがで
きる。例えば、先ず約500オングストローム厚の窒化チ
タン層(第6B図の層111)をスパッタリング或は蒸着に
よって沈積させる。次にAl/Si合金の層(第6B図の層11
2)を、これもまたスパッタリング或は蒸着によって窒
化チタン層の上面に約20,000オングストロームの厚さま
で沈着させる。次いでこの積層の選択された部分を普通
の写真食刻技術によって除去して所望の電気相互接続パ
ターンを作る。随意ではあるが、次にSiO2或はSi3N4、
或はこれらの混合体のような不活性化層(第6B図の層1
2)を上側金属化層上に付着させる。この不活性化層
(もしプロセスのこの段階で付着させてあれば)はその
最終的な厚さまで沈積させてもよいし、或は少な目の厚
さ(例えば最終厚の半分)まで沈積させておきレーザに
よる変更段階の後に残余を沈積させてもよい。
きる。例えば、先ず約500オングストローム厚の窒化チ
タン層(第6B図の層111)をスパッタリング或は蒸着に
よって沈積させる。次にAl/Si合金の層(第6B図の層11
2)を、これもまたスパッタリング或は蒸着によって窒
化チタン層の上面に約20,000オングストロームの厚さま
で沈着させる。次いでこの積層の選択された部分を普通
の写真食刻技術によって除去して所望の電気相互接続パ
ターンを作る。随意ではあるが、次にSiO2或はSi3N4、
或はこれらの混合体のような不活性化層(第6B図の層1
2)を上側金属化層上に付着させる。この不活性化層
(もしプロセスのこの段階で付着させてあれば)はその
最終的な厚さまで沈積させてもよいし、或は少な目の厚
さ(例えば最終厚の半分)まで沈積させておきレーザに
よる変更段階の後に残余を沈積させてもよい。
もし不活性化層12を付着させたのであれば、フォトレジ
ストによるマスキングとそれに続くプラズマエッチング
のような普通の技術によって、選択された位置からそれ
を除去して可融リンク即ち変更個所への接近路を作る。
プロセスのこの部分を第3図乃至第5図に示す。
ストによるマスキングとそれに続くプラズマエッチング
のような普通の技術によって、選択された位置からそれ
を除去して可融リンク即ち変更個所への接近路を作る。
プロセスのこの部分を第3図乃至第5図に示す。
第3図は、集積回路のレーザによる変更個所を示し、こ
の個所は典型的にはSiO2、Si3N4、或はこれらの混合体
である誘電体層12によって保護されている。第4図は、
誘電体12を除去したくない部分をマスクするためにフォ
トレジスト13を塗布した後の第3図と同一の個処を示
す。
の個所は典型的にはSiO2、Si3N4、或はこれらの混合体
である誘電体層12によって保護されている。第4図は、
誘電体12を除去したくない部分をマスクするためにフォ
トレジスト13を塗布した後の第3図と同一の個処を示
す。
レーザにより変更可能な金属化層11を構成している積層
の上側層(単数或は複数)は可融リンク(変更個所)
(例えば個所110)の処で除去される。これは、前記酸
混合体のような適切なエッチング材を用いたエッチング
によって達成される。プロセスのこの段階における集積
回路を第6図に示す。第6A図及び第6B図は垂直な面にお
ける断面図である。第6図に示すように、この段階にお
ける集積回路は積層された金属化層を含み、この積層は
不連続で相対的に厚く且つ相対的に低い耐熱性の電気導
体112と、連続的で相対的に薄く且つ相対的に高い耐熱
性の電気導体111とからなる。
の上側層(単数或は複数)は可融リンク(変更個所)
(例えば個所110)の処で除去される。これは、前記酸
混合体のような適切なエッチング材を用いたエッチング
によって達成される。プロセスのこの段階における集積
回路を第6図に示す。第6A図及び第6B図は垂直な面にお
ける断面図である。第6図に示すように、この段階にお
ける集積回路は積層された金属化層を含み、この積層は
不連続で相対的に厚く且つ相対的に低い耐熱性の電気導
体112と、連続的で相対的に薄く且つ相対的に高い耐熱
性の電気導体111とからなる。
回路は電気的に試験され、回路の変更を必要とするか否
か及び何処で変更するかが決定される。
か及び何処で変更するかが決定される。
変更が必要とされれば、選択された可融リンク(単数或
は複数)がレーザのような管理されたエネルギ源を適用
することによって蒸発(即ち除去)され、その点におい
て回路が切断される。プロセスのこの段階における回路
を第7図に示す。
は複数)がレーザのような管理されたエネルギ源を適用
することによって蒸発(即ち除去)され、その点におい
て回路が切断される。プロセスのこの段階における回路
を第7図に示す。
レーザによる変更の後に、不活性化層(或はこの不活性
化層の残り)を付着させて集積回路をハーメチックシー
ルし、処理しなかった残余の可融リンクを保護すること
ができる。不活性化層14を付着させた後のレーザによる
変更個所を第8図に示す。
化層の残り)を付着させて集積回路をハーメチックシー
ルし、処理しなかった残余の可融リンクを保護すること
ができる。不活性化層14を付着させた後のレーザによる
変更個所を第8図に示す。
以上の説明は本発明の特定実施例に関してなされたもの
であるが、当業者ならば本発明の範囲及び思想から逸脱
することなく組成及び方法に多くの変更及び変化を施す
ことが可能であろう。本発明はこれらの変更及び変化の
全てを包含することを理解されたい。
であるが、当業者ならば本発明の範囲及び思想から逸脱
することなく組成及び方法に多くの変更及び変化を施す
ことが可能であろう。本発明はこれらの変更及び変化の
全てを包含することを理解されたい。
第1図は単一の金属化層を有する典型的な集積回路の断
面図、 第2図は複数の金属化層を有する典型的な集積回路の断
面図、 第3図は金属相互接続線の近傍の集積回路の一部分の平
面図であって、誘電体層12の下方に位置する金属相互接
続線を破線で示し、 第3a図は第3図に矢印3a−3aによって示されている面に
おける回路の上部層の断面図、 第4図はフォトレジスト塗布後の第3図に示す位置の回
路の平面図、 第4a図は第4図に矢印4a−4aによって示されている面に
おける回路の上部層の断面図、 第5図は誘電体絶縁(或は不活性化)層除去後の第3図
に示す位置の回路の平面図、 第5a図は第5図に矢印5a−5aによって示されている面に
おける回路の上部層の断面図、 第6図は積層された金属化層の上側層を除去した後の第
3図に示す位置の回路の平面図、 第6a図及び第6b図はそれぞれ第6図に矢印6a−6a及び6b
−6bによって示されている面における回路の上部層の断
面図、 第7図は回路をレーザによって変更した後の第3図に示
す位置の回路の平面図、 第7a図は第7図に矢印7a−7aによって示されている面に
おける回路の上部層の断面図、 第8図はフォトレジストを除去し不活性化層を付着させ
た後の第3図に示す位置の回路の平面図、 第8a図は第8図に矢印8a−8aによって示されている面に
おける回路の上部層の断面図、 及び 第9図は本発明の積層された金属化層の好ましい一実施
例において積層の上側層の部分を選択的に除去する前の
断面図。 1……サブストレート、2,4,6,8……誘電体層、3,20…
…多結晶(ポリ)シリコン、5,7,9,11……金属化層、1
2,14……不活性化層、13……フォトレジスト、110……
レーザによる変更個所(可融リンク)、111……下側導
体、112……上側導体。
面図、 第2図は複数の金属化層を有する典型的な集積回路の断
面図、 第3図は金属相互接続線の近傍の集積回路の一部分の平
面図であって、誘電体層12の下方に位置する金属相互接
続線を破線で示し、 第3a図は第3図に矢印3a−3aによって示されている面に
おける回路の上部層の断面図、 第4図はフォトレジスト塗布後の第3図に示す位置の回
路の平面図、 第4a図は第4図に矢印4a−4aによって示されている面に
おける回路の上部層の断面図、 第5図は誘電体絶縁(或は不活性化)層除去後の第3図
に示す位置の回路の平面図、 第5a図は第5図に矢印5a−5aによって示されている面に
おける回路の上部層の断面図、 第6図は積層された金属化層の上側層を除去した後の第
3図に示す位置の回路の平面図、 第6a図及び第6b図はそれぞれ第6図に矢印6a−6a及び6b
−6bによって示されている面における回路の上部層の断
面図、 第7図は回路をレーザによって変更した後の第3図に示
す位置の回路の平面図、 第7a図は第7図に矢印7a−7aによって示されている面に
おける回路の上部層の断面図、 第8図はフォトレジストを除去し不活性化層を付着させ
た後の第3図に示す位置の回路の平面図、 第8a図は第8図に矢印8a−8aによって示されている面に
おける回路の上部層の断面図、 及び 第9図は本発明の積層された金属化層の好ましい一実施
例において積層の上側層の部分を選択的に除去する前の
断面図。 1……サブストレート、2,4,6,8……誘電体層、3,20…
…多結晶(ポリ)シリコン、5,7,9,11……金属化層、1
2,14……不活性化層、13……フォトレジスト、110……
レーザによる変更個所(可融リンク)、111……下側導
体、112……上側導体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−119938(JP,A) 特開 昭58−92252(JP,A) 特開 昭58−197874(JP,A) 特開 平1−181545(JP,A) 特公 昭49−3311(JP,B1)
Claims (1)
- 【請求項1】窒化チタンから成る融解し難い金属導電体
を備える下側層と、この下側層に重ねたアルミニューム
から成る融解し難くない導電体を備え、前記の下側層よ
りも低い融点を有し、下側層より遥に厚い上側層とを備
える成層体を備える金属化層を集積回路の面へ重ね、 あらかじめ選択した区域において前記の成層体の上側層
を選択エッチングによって除去して融解し難い金属導電
体を備える下側層を露出し、そして 前記のあらかじめ選択した区域の中の少なくとも一つの
区域において電気接続を変更するに足るだけの温度と時
間、前記の露出した融解し難い金属導電体をレーザービ
ームによって加熱する ことを特徴とする集積回路を変更する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/170,280 US4849363A (en) | 1988-03-18 | 1988-03-18 | Integrated circuit having laser-alterable metallization layer |
| US170280 | 1988-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249450A JPH0249450A (ja) | 1990-02-19 |
| JPH0770600B2 true JPH0770600B2 (ja) | 1995-07-31 |
Family
ID=22619273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065834A Expired - Lifetime JPH0770600B2 (ja) | 1988-03-18 | 1989-03-17 | 集積回路を変更する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4849363A (ja) |
| EP (1) | EP0333509A3 (ja) |
| JP (1) | JPH0770600B2 (ja) |
| CA (1) | CA1304831C (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195744U (ja) * | 1986-05-31 | 1987-12-12 | ||
| US5070392A (en) * | 1988-03-18 | 1991-12-03 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
| US5087584A (en) * | 1990-04-30 | 1992-02-11 | Intel Corporation | Process for fabricating a contactless floating gate memory array utilizing wordline trench vias |
| US5639690A (en) * | 1991-03-12 | 1997-06-17 | Oki Electric Industry Co., Ltd. | Method for manufacturing a conductive pattern structure for a semiconductor device |
| JPH0669208A (ja) * | 1991-03-12 | 1994-03-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| WO1995022881A1 (en) * | 1994-02-22 | 1995-08-24 | Philips Electronics N.V. | Laser etching method |
| DE69514588T2 (de) * | 1994-07-29 | 2000-06-21 | Stmicroelectronics, Inc. | Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur |
| US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
| US5945705A (en) * | 1995-08-01 | 1999-08-31 | Advanced Micro Devices, Inc. | Three-dimensional non-volatile memory |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| KR100228533B1 (ko) * | 1997-06-23 | 1999-11-01 | 윤종용 | 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법 |
| EP0887858A3 (en) * | 1997-06-26 | 1999-02-03 | Siemens Aktiengesellschaft | Protection layer for laser blown fuses in semiconductor devices |
| US20070210420A1 (en) * | 2006-03-11 | 2007-09-13 | Nelson Curt L | Laser delamination of thin metal film using sacrificial polymer layer |
| US9842812B2 (en) | 2014-03-24 | 2017-12-12 | Honeywell International Inc. | Self-destructing chip |
| KR101753225B1 (ko) | 2015-06-02 | 2017-07-19 | 에더트로닉스코리아 (주) | Lds 공법을 이용한 적층 회로 제작 방법 |
| US10439272B1 (en) | 2015-11-23 | 2019-10-08 | Ethertronics, Inc. | Beam steering system configured for multi-client network |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS493311A (ja) * | 1972-05-06 | 1974-01-12 | ||
| US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
| JPS5892252A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58197874A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置およびその製法 |
| US4636404A (en) * | 1982-06-17 | 1987-01-13 | Mass. Institute Of Technology | Method and apparatus for forming low resistance lateral links in a semiconductor device |
| JPS59125640A (ja) * | 1982-12-28 | 1984-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4720470A (en) * | 1983-12-15 | 1988-01-19 | Laserpath Corporation | Method of making electrical circuitry |
| US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
| US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
| JPS62119938A (ja) * | 1985-11-20 | 1987-06-01 | Mitsubishi Electric Corp | 冗長性回路を備えた半導体装置 |
| US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
| US4758533A (en) * | 1987-09-22 | 1988-07-19 | Xmr Inc. | Laser planarization of nonrefractory metal during integrated circuit fabrication |
| JPH01181545A (ja) * | 1988-01-11 | 1989-07-19 | Nec Corp | 半導体装置 |
-
1988
- 1988-03-18 US US07/170,280 patent/US4849363A/en not_active Expired - Lifetime
-
1989
- 1989-03-14 CA CA000593598A patent/CA1304831C/en not_active Expired - Fee Related
- 1989-03-17 EP EP19890302669 patent/EP0333509A3/en not_active Withdrawn
- 1989-03-17 JP JP1065834A patent/JPH0770600B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0333509A3 (en) | 1990-11-28 |
| JPH0249450A (ja) | 1990-02-19 |
| US4849363A (en) | 1989-07-18 |
| EP0333509A2 (en) | 1989-09-20 |
| CA1304831C (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1315166C (zh) | 形成可熔断连接的方法 | |
| US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
| US6124194A (en) | Method of fabrication of anti-fuse integrated with dual damascene process | |
| US5723898A (en) | Array protection devices and method | |
| US5693556A (en) | Method of making an antifuse metal post structure | |
| JPH0770600B2 (ja) | 集積回路を変更する方法 | |
| US5070392A (en) | Integrated circuit having laser-alterable metallization layer | |
| JP2001250867A (ja) | 半導体装置及びその製造方法 | |
| US6750129B2 (en) | Process for forming fusible links | |
| EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| US6268638B1 (en) | Metal wire fuse structure with cavity | |
| US4673592A (en) | Metal planarization process | |
| CN100423246C (zh) | 包含金属层顶部钨或钨化合物之连结垫 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| CN1139123C (zh) | 一种半导体存储器用熔丝结构及其制造方法 | |
| US6827868B2 (en) | Thinning of fuse passivation after C4 formation | |
| US6593172B2 (en) | Design and processing of antifuse structure | |
| JP4092602B2 (ja) | 半導体装置の製造方法 | |
| US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
| US6734047B1 (en) | Thinning of fuse passivation after C4 formation | |
| WO2001093330A2 (en) | Electronic device and method using crystalline, conductive regions and amorphous, insulating regions of a layer | |
| US20010010401A1 (en) | Semiconductor device having a wiring layer of copper | |
| KR940008021B1 (ko) | 반도체장치의 배선형성법 | |
| WO1997022995A1 (fr) | Dispositif semiconducteur comportant deux ou plus de deux couches de cablage metallique et son procede de fabrication | |
| JPH056941A (ja) | 半導体装置の多層配線形成方法 |