JP2003066902A

JP2003066902A - ディスプレイパネル駆動回路

Info

Publication number: JP2003066902A
Application number: JP2001251430A
Authority: JP
Inventors: Satoshi Takehara; 聡竹原
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 2001-08-22
Filing date: 2001-08-22
Publication date: 2003-03-05
Anticipated expiration: 2021-08-22
Also published as: CN1725281A; JP5102418B2; CN100383848C

Abstract

(57)【要約】【課題】陽極線ドライブ回路を複数のＩＣチップで構
築した際における輝度段差を抑制し、画質劣化を防ぐ。【解決手段】ダミーの駆動出力ｄ２（ｄ１）を設けて
おき、これと隣接するＩＣチップ２ａ（２ｂ）における
本来の駆動出力とをスイッチング回路ＳＷ１（ＳＷ２）
において所定周期で切り替えて、陽極線Ａ_Nに与える。
ＩＣチップ間で隣り合う出力電流のばらつきを抑えるこ
とができる。よって、陽極線ドライブ回路を複数のＩＣ
チップ２ａ、２ｂで構築した際に、各ＩＣチップ間の電
流駆動能力の格差によってディスプレイ上に互いに輝度
の異なる２つの表示領域における輝度段差は緩やかなも
のとなり、画質の劣化を抑制できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディスプレイパネル
の駆動回路に関し、特に有機エレクトロルミネセンス素
子などの自発光素子からなるディスプレイパネルの駆動
回路に関する。

【０００２】

【従来の技術】薄型で低消費電力なディスプレイ装置を
実現するための自発光素子として有機エレクトロルミネ
センス（以下、ＥＬと称する）素子が知られている。こ
のＥＬ素子を用いたディスプレイ装置やその駆動回路が
特開２００１−４２８２１号公報に記載されている。

【０００３】図５はかかるＥＬ素子の概略構成を示す図
である。同図に示されているように、ＥＬ素子は、透明
電極１０１が形成されたガラス板等からなる透明基板１
００上に、電子輸送層、発光層、正孔輸送層等からなる
少なくとも１層の有機機能層１０２，及び、金属電極１
０３が積層されたものである。図６は、かかるＥＬ素子
の特性を電気的に示す透過回路を示す図である。同図に
示されているように、ＥＬ素子は、容量成分Ｃと、その
容量成分Ｃに並列に結合するダイオード特性の成分Ｂと
によって置き換えることができる。ここで、透明電極１
０１の陽極にマイナスの電圧を加えて透明電極と金属電
極との間に直流を印加すると、容量成分Ｃに電荷が蓄積
される。この際、ＥＬ素子固有の障壁電圧又は発光閾値
電圧を越えると、電極（ダイオード成分Ｅの陽極側）か
ら発光層を担う有機機能層に電流が流れ始め、この電流
に比例した強度で有機機能層１０２が発光する。

【０００４】図７は、複数の上記ＥＬ素子をマトリクス
状に配列してなるＥＬディスプレイパネルを用いて画像
表示を行うＥＬディスプレイ装置の概略構成を示す図で
ある。同図において、ＥＬディスプレイパネルとしての
ＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各
々を担う陰極線（金属電極）Ｂ₁〜Ｂ_nと、これら陰極線
Ｂ₁〜Ｂ_n各々に交差して配列されたｍ個の陽極線（透明
電極）Ａ₁〜Ａ_mが形成されている。これら陰極線Ｂ₁〜
Ｂ_n及び陽極線Ａ₁〜Ａ_mの交差した部分の各々（ｎ×ｍ
個）に、上述した構造を有するＥＬ素子Ｅ₁₁〜Ｅ_nmが形
成されている。なお、これらＥＬ素子Ｅ₁₁〜Ｅ_nm各々
は、ＥＬＤＰ１０としての１画素を担うものである。

【０００５】発光制御回路１は、入力された１画面分
（ｎ行、ｍ列）の画像データをＥＬＤＰ１０の各画素、
すなわち上記ＥＬ素子Ｅ₁₁〜Ｅ_nmの各々に対応した画素
データＤ₁₁〜Ｄ_nmに変換し、これらを図８に示されてい
るように、１行分毎に順次、陽極線ドライブ回路２に供
給して行く。例えば、画素データＤ₁₁〜Ｄ_nmとは、ＥＬ
ＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ₁₁〜Ｅ_nm
各々に対して発光を実施させるか否かを指定するｍ個の
データビットであり、それぞれ論理レベル「１」である
場合には「発光」、論理レベル「０」である場合には
「非発光」を示す。

【０００６】また、発光制御回路１は、図８に示されて
いるように、１行分毎の画素データの供給タイミングに
同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ラ
イン各々を順次走査すべき走査線選択信号を陰極線走査
回路３に供給する。陽極線ドライブ回路２は、まず、上
記画素データ群におけるｍ個のデータビットの内から、
「発光」を指定する論理レベル「１」のデータビットを
全て抽出する。次に、この抽出したデータビット各々に
対応した「列」に属する陽極線Ａ₁〜Ａ_mの内から全て選
択し、この選択した陽極線のみに定電流源を接続し、所
定の画素駆動電流ｉを供給する。

【０００７】陰極線走査回路３は、上記陰極線Ｂ₁〜Ｂ_n
の内から、上記走査線選択信号で示される表示ラインに
対応した陰極線を択一的に選択してこの陰極線をアース
電位に設定すると共に、その他の陰極線の各々に所定の
高電位Ｖ_CCをそれぞれ印加する。なお、かかる高電位Ｖ
_CCは、ＥＬ素子が所望の輝度で発光しているときの両端
電圧（寄生容量Ｃへの充電量に基づいて決定する電圧）
とほぼ同一値に設定される。

【０００８】この際、上記陽極線ドライブ回路２によっ
て上記定電流源が接続された「列」と、上記陰極線走査
回路３にてアース電位に設定された表示ラインとの間に
は発光駆動電流が流れ、かかる表示ライン及び「列」に
交差して形成されているＥＬ素子は、この発光駆動電流
に応じて発光する。一方、上記陰極線走査回路３によっ
て高電位Ｖ_CCに設定された表示ラインと、上記定電流源
が接続された「列」との間には電流が流れ込まないの
で、かかる表示ライン及び「列」に交差して形成されて
いるＥＬ素子は非発光のままである。

【０００９】以上のような動作が、画素データＤ₁₁〜Ｄ
_1m，Ｄ₂₁〜Ｄ_2m，…，Ｄ_n1〜Ｄ_nm各々に基づいて実施さ
れると、ＥＬＤＰ１０の画面上には、入力された画像デ
ータに応じた１フィールド分の発光パターン、つまり画
像が表示されるのである。

【００１０】

【発明が解決しようとする課題】近年、ディスプレイパ
ネルの大画面化を実現するにあたり、表示ライン、つま
り上記陰極線Ｂの本数を増加すると共に、陽極線Ａの本
数を増加して画面の高精細化を行う必要が生じてきた。
したがって、これら陽極線Ａ及び陰極線Ｂ各々の本数の
増加につれ、陽極線ドライブ回路２及び陰極線走査回路
３各々の回路規模も増大するので、両者をＩＣ化するに
あたり、チップ面積の増大に伴う歩留まりの悪化が懸念
される。そこで、これら陽極線ドライブ回路２及び陰極
線走査回路３各々を、それぞれ複数のＩＣチップで構築
することも考えられる。

【００１１】例えば、図９に示されているように、陽極
線ドライブ回路２を２つのＩＣチップ２ａ、２ｂで構築
することが考えられる。このように２つのＩＣチップ２
ａ及び２ｂで陽極線ドライブ回路２を構築する場合、図
１０に示されているように、陽極線Ａ₁から陽極線Ａ_Nま
でをＩＣチップ２ａで駆動し、陽極線Ａ_N+1から陽極線
Ａ_mまでをＩＣチップ２ｂで駆動することになる。な
お、同図においては、各画素素子への電流出力、すなわ
ち駆動出力のチャネル番号として「１」〜「Ｎ−１」、
「Ｎ」、「Ｎ＋１」、「Ｎ＋２」〜「ｍ」が付されてい
る。

【００１２】ところで、陽極線ドライブ回路２を複数の
ＩＣチップで構築すると、製造上のバラツキ等により、
各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電
流の値に格差が生じる場合がある。よって、かかる発光
駆動電流の違いによりＥＬＤＰ１０の画面上には互いに
輝度の異なる領域ができてしまい、特に、その境界上で
の輝度段差が画質を損ねてしまうという欠点があった。

【００１３】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は陽極線ドライ
ブ回路を複数のＩＣチップで構築した際における画質劣
化を抑制することができるディスプレイパネル駆動回路
を提供することである。

【００１４】

【課題を解決するための手段】本発明の請求項１による
ディスプレイパネル駆動回路は、第１及び第２のＩＣチ
ップを含みこれら第１及び第２のＩＣチップの駆動出力
群を、ディスプレイパネルを構成する複数の画素素子を
駆動するための第１及び第２の駆動ライン群に与えるデ
ィスプレイパネル駆動回路であって、前記第１のＩＣチ
ップの駆動出力群に属する第１の駆動出力と第２のＩＣ
チップの駆動出力群に属する第２の駆動出力とを入力と
し、これら第１及び第２の駆動出力を所定周期で切り替
えて、前記第１の駆動ライン群に属する駆動ラインのう
ち前記第２の駆動ライン群に隣接配置されている駆動ラ
インに与えるスイッチング回路を含むことを特徴とす
る。

【００１５】本発明の請求項２によるディスプレイパネ
ル駆動回路は、請求項１において、前記スイッチング回
路は、前記第１のＩＣチップ内に形成されていることを
特徴とする。本発明の請求項３によるディスプレイパネ
ル駆動回路は、請求項１又は２において、前記第２のＩ
Ｃチップは、前記第２の駆動ライン群を構成する駆動ラ
インに対応しないダミーの駆動出力を有し、このダミー
の駆動出力が前記第２の駆動出力として前記スイッチン
グ回路に入力されることを特徴とする。

【００１６】本発明の請求項４によるディスプレイパネ
ル駆動回路は、請求項１〜３のいずれか１項において、
前記ディスプレイパネルを構成する複数の画素素子は、
エレクトロルミネセンス素子であることを特徴とする。
要するに本発明では、ダミーの駆動出力を設けておき、
これと隣接するＩＣチップにおける本来の駆動出力とを
所定周期で切り替えて、駆動ラインに与えているので、
ＩＣチップ間で隣り合う出力電流のばらつきを抑えるこ
とができる。よって、陽極線ドライブ回路を複数のＩＣ
チップで構築した際に、各ＩＣチップ間の電流駆動能力
の格差によってディスプレイ上に互いに輝度の異なる２
つの表示領域における輝度段差は緩やかなものとなり、
画質の劣化が抑制できる。そして、上記スイッチング回
路をＩＣチップ内に形成すれば、上記スイッチング回路
を実装するためのスペースを新たに用意する必要はな
い。

【００１７】

【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図１は本発明によるディスプレイパネ
ル駆動回路の実施の一形態の主要部分の構成を示す図で
ある。同図に示されているように、本実施形態によるデ
ィスプレイパネル駆動回路は、第１のＩＣチップ２ａ
と、第２のＩＣチップ２ｂとを含んで構成される。

【００１８】第１のＩＣチップ２ａは、チャネル番号１
〜Ｎ＋１の駆動出力を有している。そして、チャネル番
号１〜Ｎ−１の駆動出力は、陽極線Ａ₁〜Ａ_N-1に与えら
れ、それら陽極線Ａ₁〜Ａ_N-1に対応する画素素子が駆動
される。一方、第２のＩＣチップ２ｂは、チャネル番号
Ｎ〜ｍの駆動出力を有している。そして、チャネル番号
Ｎ＋２〜ｍの駆動出力は、陽極線Ａ_N+2〜Ａ_mに与えら
れ、それら陽極線Ａ_N+2〜Ａ_mに対応する画素素子が駆動
される。

【００１９】また、第１のＩＣチップ２ａのチャネル番
号Ｎの駆動出力の他、第２のＩＣチップ２ｂのチャネル
番号Ｎの駆動出力が、第１のＩＣチップ２ａ内のスイッ
チング回路ＳＷ１に入力されている。このスイッチング
回路ＳＷ１では、それら２つの駆動出力を択一的に出力
し、陽極線Ａ_Nに与えている。つまり、スイッチング回
路ＳＷ１は、ＩＣチップ２ａの駆動出力群（チャネル番
号１〜Ｎ＋１）に属するチャネル番号Ｎの駆動出力と、
ＩＣチップ２ｂの駆動出力群（チャネル番号Ｎ〜ｍ）に
属するチャネル番号Ｎの駆動出力とを入力とし、これら
２つの駆動出力を所定周期で切り替えて、第１の駆動ラ
イン群である陽極線Ａ₁〜陽極線Ａ_Nに属する陽極線のう
ち第２の駆動ライン群である陽極線Ａ_N〜陽極線Ａ_mに隣
接配置されている陽極線Ａ_Nに与えている。なお、ＩＣ
チップ２ｂのチャネル番号Ｎの駆動出力は、第２の駆動
ライン群である陽極線Ａ_N〜陽極線Ａ_mを構成する各陽極
線（駆動ライン）に対応しないダミーの駆動出力ｄ２で
ある。

【００２０】同様に、第２のＩＣチップ２ａのチャネル
番号Ｎ＋１の駆動出力の他、第１のＩＣチップ２ｂのチ
ャネル番号Ｎ＋１の駆動出力が、第２のＩＣチップ２ｂ
内のスイッチング回路ＳＷ２に入力されている。このス
イッチング回路ＳＷ２では、それら２つの駆動出力を択
一的に出力し、陽極線Ａ_N+1に与えている。つまり、ス
イッチング回路ＳＷ２は、ＩＣチップ２ｂの駆動出力群
（チャネル番号Ｎ〜ｍ）に属するチャネル番号Ｎ＋１の
駆動出力と、ＩＣチップ２ａの駆動出力群（チャネル番
号１〜Ｎ＋１）に属するチャネル番号Ｎ＋１の駆動出力
とを入力とし、これら２つの駆動出力を所定周期で切り
替えて、第２の駆動ライン群である陽極線Ａ_N〜陽極線
Ａ_mに属する陽極線のうち第１の駆動ライン群である陽
極線Ａ₁〜陽極線Ａ_Nに隣接配置されている陽極線Ａ_N+1
に与えている。なお、ＩＣチップ２ａのチャネル番号Ｎ
＋１の駆動出力は、第１の駆動ライン群である陽極線Ａ
₁〜陽極線Ａ_Nを構成する各陽極線（駆動ライン）に対応
しないダミーの駆動出力ｄ１である。

【００２１】以上のようにスイッチング回路ＳＷ１，Ｓ
Ｗ２においては、ＩＣチップ内の本来の駆動出力の他、
隣接する他のＩＣチップからのダミーの駆動出力をも入
力とし、所定周期で２つの駆動出力を切り替えて陽極線
に与えることにより、時分割制御を行う。ＩＣチップ２
ａ及び２ｂは、両端にそれぞれダミーの出力が設けられ
ている。一方のＩＣチップ２ａにおけるダミーの出力
は、他方のＩＣチップ２ｂに入力されている。そして、
このＩＣチップ２ｂから入力されるダミーの出力は、Ｉ
Ｃチップ２ａに入力されている。

【００２２】なお、スイッチング回路ＳＷ１，ＳＷ２
は、ＩＣチップ２ａ，２ｂの内部に形成されているた
め、配線Ｓ１，Ｓ２を追加するだけで済み、その実装ス
ペースを新たに用意する必要はない。図２は、本駆動回
路による駆動切り替えタイミングを示すタイミングチャ
ートである。同図においては、陽極線Ａ_Nに与える、Ｉ
Ｃチップ２ａの駆動出力とＩＣチップ２ｂの駆動出力と
の割合（以下、切り替え比率と称する）が、２対１の場
合の例が示されている。

【００２３】同図に示されている走査線選択信号によっ
て、陰極線Ｂ₁，Ｂ₂，Ｂ₃，Ｂ₄が順に選択されるとき、
各陽極線にＩＣチップ２ａ又は２ｂの駆動出力が与えら
れる。陽極線Ａ_N-1には、ＩＣチップ２ａのチャネル番
号Ｎ−１の駆動出力が与えられ、陽極線Ａ_N+2には、Ｉ
Ｃチップ２ｂのチャネル番号Ｎ＋２の駆動出力が与えら
れる。

【００２４】陽極線Ａ_Nについては、ＩＣチップ２ａの
チャネル番号Ｎの駆動出力と、ＩＣチップ２ｂのチャネ
ル番号Ｎの駆動出力（ダミーの駆動出力）とが所定の周
期で択一的に与えられる。本例では、ＩＣチップ２ａの
チャネル番号Ｎの駆動出力を与える期間が２回続いて生
じた後、ＩＣチップ２ｂのチャネル番号Ｎの駆動出力を
与える期間が１回生じる。すなわち、ＩＣチップ２ａと
ＩＣチップ２ｂの切り替え比率は２対１である。

【００２５】また、陽極線Ａ_N+1については、ＩＣチッ
プ２ｂのチャネル番号Ｎ＋１の駆動出力と、ＩＣチップ
２ａのチャネル番号Ｎ＋１の駆動出力（ダミーの駆動出
力）とが所定の周期で択一的に与えられる。本例では、
ＩＣチップ２ｂのチャネル番号Ｎの駆動出力を与える期
間が２回続いて生じた後、ＩＣチップ２ａのチャネル番
号Ｎの駆動出力を与える期間が１回生じる。すなわち、
ＩＣチップ２ａとＩＣチップ２ｂの切り替え比率は１対
２である。

【００２６】もっとも、同図に示されている切り替え周
期に限定されるものではなく、他の切り替え比率に従っ
た周期で切り替えを行っても良い。ここで、陽極線のチ
ャンネル番号と出力電流との関係について図３を参照し
て説明する。同図には、スイッチング回路における切り
替え比率を１対１にした場合と、２対１にした場合と、
切り替えをしない場合とが示されている。同図中の黒丸
を結ぶ実線は、切り替えをしない場合で、陽極線Ａ_Nの
チャンネルの出力電流と陽極線Ａ_N+1のチャンネルの出
力電流との間の変化が急激である。したがって、このよ
うな輝度段差が画質を損ねる。

【００２７】これに対して同図中の二重丸を結ぶ実線
は、切り替え比率を１対１にした場合で、陽極線Ａ_Nの
チャンネルの出力電流と陽極線Ａ_N+1のチャンネルの出
力電流との間の変化はほとんど無い。陽極線Ａ_N+1のチ
ャンネルの出力電流と陽極線Ａ_N+2のチャンネルの出力
電流との間の変化、及び陽極線Ａ_N-1と陽極線Ａ_Nの変化
は切り替えをしない場合の陽極線Ａ_Nと陽極線Ａ_N+1との
間の変化に比べて小さい。

【００２８】同図中の白丸を結ぶ破線は、切り替え比率
を２対１にした場合で、陽極線Ａ_N- ₁のチャンネルから
陽極線Ａ_Nのチャンネル、陽極線Ａ_N+1のチャンネルを経
て、陽極線Ａ_N+2のチャンネルに至るまでの出力電流の
変化が緩やかである。このため、切り替え比率を１対１
にした場合よりも、輝度の段差が小さくなっている。陽
極線ドライブ回路を複数のＩＣチップで構築すると、製
造上のバラツキ等により、各ＩＣチップ間で陽極線に供
給すべき発光駆動電流の値に格差が生じ、画面上に互い
に輝度の異なる領域ができてしまう。そのような場合で
あっても、ＩＣチップの駆動出力を所定周期で切り替え
て２つの駆動ライン群の境目の駆動ラインに与えること
により、輝度の異なる領域の境界上での輝度変化がなめ
らかになり、画質を損ねないのである。

【００２９】ここで、陽極線Ａ_Nに対応して設けられて
いるスイッチング回路ＳＷ１の構成例が図４に示されて
いる。同図に示されているスイッチング回路ＳＷ１は、
それぞれ対応するＩＣチップのチャネル番号Ｎから出
力される電流が入力される２つのアナログスイッチ２１
及び２２を含んで構成されている。アナログスイッチ２
１及び２２は、共に、ソース及びドレインを共通とする
Ｎ型ＭＯＳ（ＭｅｔａｌｏｘｉｄｅＳｅｍｉｃｏｎ
ｄｕｃｔｏｒ）トランジスタ及びＰ型ＭＯＳトランジス
タによって構成されている。そして、これらＮ型ＭＯＳ
トランジスタ及びＰ型ＭＯＳトランジスタのゲートがス
イッチング制御端子となり、互いに反転した信号により
オンオフが制御される。

【００３０】また、同図においては、上記スイッチング
制御端子であるゲートに出力パルス２００を与えるカウ
ンタ２０と、この出力パルス２００を反転するインバー
タＩＮＶとを含んで構成されている。なお、インバータ
ＩＮＶは、例えば周知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎ
ｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄ
ｕｃｔｏｒ）インバータ回路で構成する。

【００３１】アナログスイッチ２１のＮ型ＭＯＳトラン
ジスタ及びアナログスイッチ２２のＰ型ＭＯＳトランジ
スタにはカウンタ２０の出力パルス２００がそのまま入
力されるのに対し、アナログスイッチ２１のＰ型ＭＯＳ
トランジスタ及びアナログスイッチ２２のＮ型ＭＯＳト
ランジスタには出力パルス２００がインバータＩＮＶに
よって論理反転されて入力される。このため、カウンタ
２０の出力パルス２００がハイレベルのときにアナログ
スイッチ２１がオン状態で、アナログスイッチ２２がオ
フ状態となる。一方、カウンタ２０の出力パルス２００
がローレベルのときにアナログスイッチ２１がオフ状態
で、アナログスイッチ２２がオン状態となる。

【００３２】カウンタ２０には、走査線選択信号（図２
参照）に同期しているクロックＣＬＫが入力され、その
クロックＣＬＫによってカウント動作が行われる。そし
て、そのカウント動作によって上述した比率に対応する
デューティ比を有する出力パルス２００が生成される。
この出力パルス２００によってアナログスイッチ２１及
び２２のオンオフ状態を制御することにより、アナログ
スイッチ２１及び２２を択一的にオン状態とする。

【００３３】すなわち、同図（ｂ）に示されているよう
に、クロックＣＬＫを入力とするカウンタ２０からの出
力パルス２００がアナログスイッチ２１及び２２に与え
られることにより、アナログスイッチ２２がオン状態に
なる期間とアナログスイッチ２１がオン状態になる期間
との比率は、２対１になる。これにより、陽極線Ａ_Nに
は、ＩＣチップ２ａのチャネル番号Ｎの駆動出力とＩＣ
チップ２ｂのチャネル番号Ｎの駆動出力とが２対１の割
合で与えられることになる。陽極線Ａ_N+1に対応して設
けられているスイッチング回路ＳＷ２も同様に、２つの
アナログスイッチ及びカウンタを用いて構成すれば良
い。

【００３４】なお、以上は２つのＩＣチップを用いた場
合について説明したが、それに限定されず、より多くの
ＩＣチップを用いた場合について本発明が適用できるこ
とは明らかである。この場合においても、ＩＣチップに
対応する各駆動ラインに対応しないダミーの駆動出力を
設けておき、これと隣接するＩＣチップにおける本来の
駆動出力とを所定周期で上記と同様に切り替えて、駆動
ラインに与えれば良い。こうすることにより、各ＩＣチ
ップ間の電流駆動能力の格差によってディスプレイ上に
互いに輝度の異なる２つの表示領域の輝度段差は緩やか
なものとなり、画質の劣化が抑制されるのである。

【００３５】また、以上は、隣接するＩＣチップにそれ
ぞれ１つのダミーの駆動出力を設けた場合について説明
したが、それに限定されず、それぞれに複数のダミーの
駆動出力を設けた場合についても本発明が適用できるこ
とは明らかである。ＩＣチップに対応する各駆動ライン
に対応する複数のダミーの駆動出力を設けておき、これ
と隣接するＩＣチップにおける本来の複数の駆動出力と
を所定周期で上記と同様に切り替えて駆動ラインに与え
ればよい。切り替え比率を複数の駆動出力ごとにそれぞ
れ変えることにより、各ＩＣチップ間の電流駆動能力の
格差によってディスプレイ上の互いに輝度の異なる２つ
の表示領域の輝度段差はさらに緩やかなものとなり、画
質の劣化が抑制されるのである。

【００３６】また、以上はディスプレイパネルを構成す
る画素素子がＥＬ素子である場合について説明したが、
それ以外の素子である場合についても本発明が適用でき
ることは明らかである。

【００３７】

【発明の効果】以上説明したように本発明は、ダミーの
駆動出力を設けておき、これと隣接するＩＣチップにお
ける本来の駆動出力とを所定周期で切り替えて、駆動ラ
インに与えることにより、陽極線ドライブ回路を複数の
ＩＣチップで構築した際に、各ＩＣチップ間の電流駆動
能力の格差によってディスプレイ上に互いに輝度の異な
る２つの表示領域における輝度段差は緩やかなものとな
り、画質の劣化が抑制できるという効果がある。

【図面の簡単な説明】

【図１】本発明によるディスプレイパネル駆動回路の実
施の一形態の主要部分の構成を示す図である。

【図２】図１のディスプレイパネル駆動回路による駆動
切り替えタイミングを示すタイミングチャートである。

【図３】陽極線のチャンネル番号と出力電流との関係を
示す図である。

【図４】（ａ）はスイッチング回路の構成例を示す図、
（ｂ）は（ａ）のスイッチング回路の動作を示すタイミ
ングチャートである。

【図５】ＥＬ素子の概略構成を示す図である。

【図６】ＥＬ素子の特性を電気的に示す透過回路を示す
図である。

【図７】複数のＥＬ素子をマトリクス状に配列してなる
ＥＬディスプレイパネルを用いて画像表示を行うＥＬデ
ィスプレイ装置の概略構成を示す図である。

【図８】画素データ及び走査線選択信号の供給タイミン
グを示す図である。

【図９】陽極線ドライブ回路を２つのＩＣチップで構築
した場合を示す図である。

【図１０】陽極線ドライブ回路の駆動出力と陽極線との
対応関係を示す図である。

【符号の説明】

１発光制御回路２ａ、２ｂＩＣチップ２陽極線ドライブ回路３陰極線走査回路２０カウンタ２１、２２ＭＯＳトランジスタ１００透明基板１０１透明電極１０２有機機能層１０３金属電極２００出力パルスＳＷ１，ＳＷ２スイッチング回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 ＡＦターム(参考） 3K007 AB02 AB17 BA06 DA01 DB03 EB00 GA04 5C006 AC02 AF43 AF46 AF59 BB12 BB15 BC12 BF22 BF24 FA01 FA20 FA22 5C080 AA06 AA10 BB05 DD05 DD28 EE28 JJ02 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】第１及び第２のＩＣチップを含みこれら
第１及び第２のＩＣチップの駆動出力群を、ディスプレ
イパネルを構成する複数の画素素子を駆動するための第
１及び第２の駆動ライン群に与えるディスプレイパネル
駆動回路であって、前記第１のＩＣチップの駆動出力群
に属する第１の駆動出力と第２のＩＣチップの駆動出力
群に属する第２の駆動出力とを入力とし、これら第１及
び第２の駆動出力を所定周期で切り替えて、前記第１の
駆動ライン群に属する駆動ラインのうち前記第２の駆動
ライン群に隣接配置されている駆動ラインに与えるスイ
ッチング回路を含むことを特徴とするディスプレイパネ
ル駆動回路。
【請求項２】前記スイッチング回路は、前記第１のＩ
Ｃチップ内に形成されていることを特徴とする請求項１
記載のディスプレイパネル駆動回路。
【請求項３】前記第２のＩＣチップは、前記第２の駆
動ライン群を構成する駆動ラインに対応しないダミーの
駆動出力を有し、このダミーの駆動出力が前記第２の駆
動出力として前記スイッチング回路に入力されることを
特徴とする請求項１又は２記載のディスプレイパネル駆
動回路。
【請求項４】前記ディスプレイパネルを構成する複数
の画素素子は、エレクトロルミネセンス素子であること
を特徴とする請求項１〜３のいずれか１項に記載のディ
スプレイパネル駆動回路。