JP2003115580A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP2003115580A JP2003115580A JP2001308508A JP2001308508A JP2003115580A JP 2003115580 A JP2003115580 A JP 2003115580A JP 2001308508 A JP2001308508 A JP 2001308508A JP 2001308508 A JP2001308508 A JP 2001308508A JP 2003115580 A JP2003115580 A JP 2003115580A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transfer
- photodiode
- solid
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 転送ゲート部における転送特性を有効に向上
し、また、製造マージンを大きくとれるようにする。 【解決手段】 撮像画素を構成するフローティングデフ
ュージョン部１２０、フォトダイオード１１０、転送ゲ
ート部１３０下の全領域に対して追加のイオン注入を行
うことにより、自己整合的に転送容易化領域１４０を転
送ゲート部１３０の下層領域に形成する。これにより、
転送ゲート部１３０と転送容易化領域１４０とのオーバ
ーラップを十分にとることができ、転送効率を向上でき
る。また、転送ゲート部１３０からフローティングデフ
ュージョン部１２０にわたる領域の転送容易化領域１４
０より深い位置、あるいは、転送ゲート部１３０の下層
領域の転送容易化領域１４０より浅い位置に、パンチス
ルー防止領域１５０、１６０を形成した。
し、また、製造マージンを大きくとれるようにする。 【解決手段】 撮像画素を構成するフローティングデフ
ュージョン部１２０、フォトダイオード１１０、転送ゲ
ート部１３０下の全領域に対して追加のイオン注入を行
うことにより、自己整合的に転送容易化領域１４０を転
送ゲート部１３０の下層領域に形成する。これにより、
転送ゲート部１３０と転送容易化領域１４０とのオーバ
ーラップを十分にとることができ、転送効率を向上でき
る。また、転送ゲート部１３０からフローティングデフ
ュージョン部１２０にわたる領域の転送容易化領域１４
０より深い位置、あるいは、転送ゲート部１３０の下層
領域の転送容易化領域１４０より浅い位置に、パンチス
ルー防止領域１５０、１６０を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトダイオード
で生成した信号電荷を転送ゲート部を介してフローティ
ングデフュージョン部に転送し、画像信号として取り出
すように構成された撮像画素を有する固体撮像素子およ
びその製造方法に関する。
で生成した信号電荷を転送ゲート部を介してフローティ
ングデフュージョン部に転送し、画像信号として取り出
すように構成された撮像画素を有する固体撮像素子およ
びその製造方法に関する。
【０００２】
【従来の技術】従来より、図５に示すような構成の撮像
画素を有する固体撮像素子が知られている。この固体撮
像素子は、シリコン基板１の撮像画素領域に、受光量に
応じた信号電荷を生成する埋め込みフォトダイオード
（ＰＤ）１０と、このフォトダイオード１０の信号電荷
を取り出すためのフローティングデフュージョン（Ｆ
Ｄ）部２０と、フォトダイオード１０の信号電荷をフロ
ーティングデフュージョン部２０に転送するための転送
ゲート部３０とを設けたものである。
画素を有する固体撮像素子が知られている。この固体撮
像素子は、シリコン基板１の撮像画素領域に、受光量に
応じた信号電荷を生成する埋め込みフォトダイオード
（ＰＤ）１０と、このフォトダイオード１０の信号電荷
を取り出すためのフローティングデフュージョン（Ｆ
Ｄ）部２０と、フォトダイオード１０の信号電荷をフロ
ーティングデフュージョン部２０に転送するための転送
ゲート部３０とを設けたものである。
【０００３】図示の例では、シリコン基板１に撮像画素
を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅｌ
ｌ領域に埋め込みフォトダイオード１０として、上層の
光電変換領域としてのｐ＋層１１を基板表面に設けると
ともに、その下層に電荷蓄積領域としてのｎ層１２を設
けたものである。また、フローティングデフュージョン
部２０は、シリコン基板１の上層領域にｎ＋層を設けた
ものである。また、転送ゲート部３０は、シリコン基板
１の表面に絶縁膜２を介してゲート電極膜３１を配置し
た構造となっている。なお、転送ゲート部３０によって
フローティングデフュージョン部２０に転送された信号
電荷は、図示しないＭＯＳトランジスタ等による増幅部
を経て電圧信号あるいは電流信号に変換され、画像信号
として出力される。また、図１に示すような撮像画素
は、２次元配列または１次元配列で複数設けられてお
り、複数の撮像画素による撮像信号が生成されるように
なっている。
を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅｌ
ｌ領域に埋め込みフォトダイオード１０として、上層の
光電変換領域としてのｐ＋層１１を基板表面に設けると
ともに、その下層に電荷蓄積領域としてのｎ層１２を設
けたものである。また、フローティングデフュージョン
部２０は、シリコン基板１の上層領域にｎ＋層を設けた
ものである。また、転送ゲート部３０は、シリコン基板
１の表面に絶縁膜２を介してゲート電極膜３１を配置し
た構造となっている。なお、転送ゲート部３０によって
フローティングデフュージョン部２０に転送された信号
電荷は、図示しないＭＯＳトランジスタ等による増幅部
を経て電圧信号あるいは電流信号に変換され、画像信号
として出力される。また、図１に示すような撮像画素
は、２次元配列または１次元配列で複数設けられてお
り、複数の撮像画素による撮像信号が生成されるように
なっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像素子においては、例えば、映像情報メディ
ア学会誌Ｖｏｌ．５５，Ｎｏ．２，ｐｐ．２５７〜２６
３（２００１）による論文「ＣＭＯＳイメージセンサに
おける低電圧駆動埋込みＰＤの解析（埋込みＰＤ構造に
よる低リーク電流の検討）」にも指摘されるように、信
号電荷の転送経路におけるポテンシャルディップとポテ
ンシャルバリアとを両立させたポテンシャル構造とする
ことができないという問題がある。
来の固体撮像素子においては、例えば、映像情報メディ
ア学会誌Ｖｏｌ．５５，Ｎｏ．２，ｐｐ．２５７〜２６
３（２００１）による論文「ＣＭＯＳイメージセンサに
おける低電圧駆動埋込みＰＤの解析（埋込みＰＤ構造に
よる低リーク電流の検討）」にも指摘されるように、信
号電荷の転送経路におけるポテンシャルディップとポテ
ンシャルバリアとを両立させたポテンシャル構造とする
ことができないという問題がある。
【０００５】そこで、この対策として、以下のような手
法（１）（２）が考えられる。 （１）斜めイオン注入（ＩＩ）や別フォトリソグラフィ
（ＰＲ）によって電荷蓄積領域を転送ゲート部の下層領
域にまでオーバーラップさせるようにする。 （２）転送経路に追加イオン注入を行う（例えば、特開
２０００−２８６４０５号公報参照）。 しかしながら、（１）の場合、斜めイオン注入では、高
々０．２〜３μｍ程度のオーバーラップ量しか得られ
ず、上述のような問題を解決するには、実際上、限界が
ある場合が多いという問題がある。また、別フォトリソ
グラフィとして場合、合わせずれがあるため、特性を解
決できる製造マージンが小さいという問題がある。ま
た、（２）の場合についても別フォトリソグラフィが必
要であり、（１）の場合と同様に合わせずれがあるた
め、特性を解決できる製造マージンが小さいという問題
がある。
法（１）（２）が考えられる。 （１）斜めイオン注入（ＩＩ）や別フォトリソグラフィ
（ＰＲ）によって電荷蓄積領域を転送ゲート部の下層領
域にまでオーバーラップさせるようにする。 （２）転送経路に追加イオン注入を行う（例えば、特開
２０００−２８６４０５号公報参照）。 しかしながら、（１）の場合、斜めイオン注入では、高
々０．２〜３μｍ程度のオーバーラップ量しか得られ
ず、上述のような問題を解決するには、実際上、限界が
ある場合が多いという問題がある。また、別フォトリソ
グラフィとして場合、合わせずれがあるため、特性を解
決できる製造マージンが小さいという問題がある。ま
た、（２）の場合についても別フォトリソグラフィが必
要であり、（１）の場合と同様に合わせずれがあるた
め、特性を解決できる製造マージンが小さいという問題
がある。
【０００６】そこで本発明の目的は、転送ゲート部にお
ける転送特性を有効に向上でき、かつ、製造マージンを
大きくとれて製造が容易な固体撮像素子およびその製造
方法を提供することにある。
ける転送特性を有効に向上でき、かつ、製造マージンを
大きくとれて製造が容易な固体撮像素子およびその製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は前記目的を達成
するため、受光量に応じた信号電荷を生成して電荷蓄積
領域に蓄積するフォトダイオードと、前記フォトダイオ
ードからの信号電荷を取り出すためのフローティングデ
フュージョン部と、前記フォトダイオードの信号電荷を
フローティングデフュージョン部に転送するための転送
ゲート部とを有する撮像画素を半導体基板内に形成した
固体撮像素子において、前記半導体基板のフォトダイオ
ードからフローティングデフュージョン部にわたる領域
に追加のイオン注入を行うことにより、前記転送ゲート
部の下層領域に前記フォトダイオードの電荷蓄積領域と
同一半導体型の転送容易化領域を自己整合的に形成した
ことを特徴とする。
するため、受光量に応じた信号電荷を生成して電荷蓄積
領域に蓄積するフォトダイオードと、前記フォトダイオ
ードからの信号電荷を取り出すためのフローティングデ
フュージョン部と、前記フォトダイオードの信号電荷を
フローティングデフュージョン部に転送するための転送
ゲート部とを有する撮像画素を半導体基板内に形成した
固体撮像素子において、前記半導体基板のフォトダイオ
ードからフローティングデフュージョン部にわたる領域
に追加のイオン注入を行うことにより、前記転送ゲート
部の下層領域に前記フォトダイオードの電荷蓄積領域と
同一半導体型の転送容易化領域を自己整合的に形成した
ことを特徴とする。
【０００８】また本発明は、受光量に応じた信号電荷を
生成して電荷蓄積領域に蓄積するフォトダイオードと、
前記フォトダイオードからの信号電荷を取り出すための
フローティングデフュージョン部と、前記フォトダイオ
ードの信号電荷をフローティングデフュージョン部に転
送するための転送ゲート部とを有する撮像画素を半導体
基板内に形成した固体撮像素子の製造方法において、前
記半導体基板のフォトダイオードからフローティングデ
フュージョン部にわたる領域に前記フォトダイオードの
電荷蓄積領域と同一半導体型の追加のイオン注入を行う
第１工程と、その後、前記半導体基板にフォトダイオー
ドおよびフローティングデフュージョン部を順次形成す
ることにより、その形成過程で前記転送ゲート部の下層
領域に転送容易化領域を自己整合的に形成する第２工程
とを有することを特徴とする。
生成して電荷蓄積領域に蓄積するフォトダイオードと、
前記フォトダイオードからの信号電荷を取り出すための
フローティングデフュージョン部と、前記フォトダイオ
ードの信号電荷をフローティングデフュージョン部に転
送するための転送ゲート部とを有する撮像画素を半導体
基板内に形成した固体撮像素子の製造方法において、前
記半導体基板のフォトダイオードからフローティングデ
フュージョン部にわたる領域に前記フォトダイオードの
電荷蓄積領域と同一半導体型の追加のイオン注入を行う
第１工程と、その後、前記半導体基板にフォトダイオー
ドおよびフローティングデフュージョン部を順次形成す
ることにより、その形成過程で前記転送ゲート部の下層
領域に転送容易化領域を自己整合的に形成する第２工程
とを有することを特徴とする。
【０００９】本発明の固体撮像素子では、転送ゲート部
の下層領域に信号電荷の転送容易化領域を自己整合的に
形成したことから、転送ゲート部における転送特性を有
効に向上でき、かつ、製造マージンを大きくとれて製造
が容易な固体撮像素子を提供することが可能となる。ま
た、本発明の固体撮像素子の製造方法では、画素領域に
全体的な追加のイオン注入を行い、その後、フォトダイ
オードおよびフローティングデフュージョン部を順次形
成することにより、その形成過程で転送ゲート部の下層
領域に転送容易化領域を自己整合的に形成することか
ら、容易な製造工程によって転送ゲート部における転送
特性を有効に向上でき、かつ、製造マージンを大きくと
れて製造が容易な固体撮像素子の製造方法を提供するこ
とが可能となる。
の下層領域に信号電荷の転送容易化領域を自己整合的に
形成したことから、転送ゲート部における転送特性を有
効に向上でき、かつ、製造マージンを大きくとれて製造
が容易な固体撮像素子を提供することが可能となる。ま
た、本発明の固体撮像素子の製造方法では、画素領域に
全体的な追加のイオン注入を行い、その後、フォトダイ
オードおよびフローティングデフュージョン部を順次形
成することにより、その形成過程で転送ゲート部の下層
領域に転送容易化領域を自己整合的に形成することか
ら、容易な製造工程によって転送ゲート部における転送
特性を有効に向上でき、かつ、製造マージンを大きくと
れて製造が容易な固体撮像素子の製造方法を提供するこ
とが可能となる。
【００１０】
【発明の実施の形態】以下、本発明による固体撮像素子
およびその製造方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具
体例であり、技術的に好ましい種々の限定が付されてい
るが、本発明の範囲は、以下の説明において、特に本発
明を限定する旨の記載がない限り、これらの態様に限定
されないものとする。本実施の形態による固体撮像素子
の基本的な特徴は、撮像画素を構成するフローティング
デフュージョン部、フォトダイオード、転送ゲート部下
の全領域に対して追加のイオン注入を行うことにより、
自己整合的に転送容易化領域を転送ゲート部の下層領域
に形成することができ、かつ、転送ゲート部と転送容易
化領域とのオーバーラップを十分にとることができるよ
うにした点である。以下、本発明を適用した固体撮像素
子の具体例について図面を参照して説明する。
およびその製造方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具
体例であり、技術的に好ましい種々の限定が付されてい
るが、本発明の範囲は、以下の説明において、特に本発
明を限定する旨の記載がない限り、これらの態様に限定
されないものとする。本実施の形態による固体撮像素子
の基本的な特徴は、撮像画素を構成するフローティング
デフュージョン部、フォトダイオード、転送ゲート部下
の全領域に対して追加のイオン注入を行うことにより、
自己整合的に転送容易化領域を転送ゲート部の下層領域
に形成することができ、かつ、転送ゲート部と転送容易
化領域とのオーバーラップを十分にとることができるよ
うにした点である。以下、本発明を適用した固体撮像素
子の具体例について図面を参照して説明する。
【００１１】図１は、本発明の実施の形態による固体撮
像素子の撮像画素の構造を示す断面図である。この固体
撮像素子は、本発明を適用した最も基本的な構成を有す
る例であり、図１に示すように、シリコン基板１００の
撮像画素領域に、受光量に応じた信号電荷を生成する埋
め込みフォトダイオード（ＰＤ）１１０と、このフォト
ダイオード１１０の信号電荷を取り出すためのフローテ
ィングデフュージョン（ＦＤ）部１２０と、フォトダイ
オード１１０の信号電荷をフローティングデフュージョ
ン部１２０に転送するための転送ゲート部１３０とを設
け、転送ゲート部１３０からフローティングデフュージ
ョン部１２０にわたる下層領域にフォトダイオード１１
０の電荷蓄積領域と同層の転送容易化領域（ｎ層）１４
０を設けたものである。
像素子の撮像画素の構造を示す断面図である。この固体
撮像素子は、本発明を適用した最も基本的な構成を有す
る例であり、図１に示すように、シリコン基板１００の
撮像画素領域に、受光量に応じた信号電荷を生成する埋
め込みフォトダイオード（ＰＤ）１１０と、このフォト
ダイオード１１０の信号電荷を取り出すためのフローテ
ィングデフュージョン（ＦＤ）部１２０と、フォトダイ
オード１１０の信号電荷をフローティングデフュージョ
ン部１２０に転送するための転送ゲート部１３０とを設
け、転送ゲート部１３０からフローティングデフュージ
ョン部１２０にわたる下層領域にフォトダイオード１１
０の電荷蓄積領域と同層の転送容易化領域（ｎ層）１４
０を設けたものである。
【００１２】具体的には、シリコン基板１００に撮像画
素を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅ
ｌｌ領域に埋め込みフォトダイオード１１０として、上
層の光電変換領域としてのｐ＋層１１１を基板表面に設
けるとともに、その下層に電荷蓄積領域としてのｎ層１
１２を設けたものである。また、フローティングデフュ
ージョン部１２０は、シリコン基板１００の上層領域に
ｎ＋層を設けたものである。また、転送ゲート部１３０
は、シリコン基板１００の表面のフローティングデフュ
ージョン部１２０とフォトダイオード１１０の境界領域
に絶縁膜２００を介してゲート電極膜１３１を配置した
ものである。そして、転送ゲート部１３０からフローテ
ィングデフュージョン部１２０にわたる下層領域に、転
送容易化領域１４０としてのｎ層が設けられている。こ
の転送容易化領域（ｎ層）１４０は、フォトダイオード
１１０の電荷蓄積領域であるｎ層１１２と連続する構造
で形成されている。
素を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅ
ｌｌ領域に埋め込みフォトダイオード１１０として、上
層の光電変換領域としてのｐ＋層１１１を基板表面に設
けるとともに、その下層に電荷蓄積領域としてのｎ層１
１２を設けたものである。また、フローティングデフュ
ージョン部１２０は、シリコン基板１００の上層領域に
ｎ＋層を設けたものである。また、転送ゲート部１３０
は、シリコン基板１００の表面のフローティングデフュ
ージョン部１２０とフォトダイオード１１０の境界領域
に絶縁膜２００を介してゲート電極膜１３１を配置した
ものである。そして、転送ゲート部１３０からフローテ
ィングデフュージョン部１２０にわたる下層領域に、転
送容易化領域１４０としてのｎ層が設けられている。こ
の転送容易化領域（ｎ層）１４０は、フォトダイオード
１１０の電荷蓄積領域であるｎ層１１２と連続する構造
で形成されている。
【００１３】なお、本例の固体撮像素子は、転送ゲート
部１３０によってフォトダイオード１１０からフローテ
ィングデフュージョン部１２０に転送された信号電荷
を、図示しないＭＯＳトランジスタ等による増幅部を経
て電圧信号あるいは電流信号に変換され、各種の信号処
理を経て画像信号として出力されるＣＭＯＳイメージセ
ンサを構成しており、上述のような撮像画素が２次元配
列または１次元配列で複数設けられ、複数の撮像画素か
らの出力信号が合成されて、１つの撮像信号として出力
される。ただし、本発明の特徴は、図示の範囲（すなわ
ち、フォトダイオード、転送ゲート部、フローティング
デフュージョン部を形成した範囲）にあるため、固体撮
像素子の全体や周辺部の構造、さらには信号処理方式等
は種々の形態に適用が可能であり、これらによって本発
明の範囲が限定されないものとする。
部１３０によってフォトダイオード１１０からフローテ
ィングデフュージョン部１２０に転送された信号電荷
を、図示しないＭＯＳトランジスタ等による増幅部を経
て電圧信号あるいは電流信号に変換され、各種の信号処
理を経て画像信号として出力されるＣＭＯＳイメージセ
ンサを構成しており、上述のような撮像画素が２次元配
列または１次元配列で複数設けられ、複数の撮像画素か
らの出力信号が合成されて、１つの撮像信号として出力
される。ただし、本発明の特徴は、図示の範囲（すなわ
ち、フォトダイオード、転送ゲート部、フローティング
デフュージョン部を形成した範囲）にあるため、固体撮
像素子の全体や周辺部の構造、さらには信号処理方式等
は種々の形態に適用が可能であり、これらによって本発
明の範囲が限定されないものとする。
【００１４】図２および図３は、本実施の形態による固
体撮像素子の変形例の構造を示す断面図である。これら
の固体撮像素子は、図１に示す対撮像素子に対し、フォ
トダイオード１１０とフローティングデフュージョン部
１２０との間のパンチスルーを防止するパンチスルー防
止領域１５０、１６０を設けたものである。まず、図２
に示す例では、転送ゲート部１３０からフローティング
デフュージョン部１２０にわたる領域の転送容易化領域
１４０より深い位置にｐ層よりなるパンチスルー防止領
域１５０を形成したものである。また、図３に示す例で
は、転送ゲート部１３０の下層領域の転送容易化領域１
４０より浅い位置にｐ層よりなるパンチスルー防止領域
１６０を形成したものである。
体撮像素子の変形例の構造を示す断面図である。これら
の固体撮像素子は、図１に示す対撮像素子に対し、フォ
トダイオード１１０とフローティングデフュージョン部
１２０との間のパンチスルーを防止するパンチスルー防
止領域１５０、１６０を設けたものである。まず、図２
に示す例では、転送ゲート部１３０からフローティング
デフュージョン部１２０にわたる領域の転送容易化領域
１４０より深い位置にｐ層よりなるパンチスルー防止領
域１５０を形成したものである。また、図３に示す例で
は、転送ゲート部１３０の下層領域の転送容易化領域１
４０より浅い位置にｐ層よりなるパンチスルー防止領域
１６０を形成したものである。
【００１５】そして、この図３に示す例では、パンチス
ルー防止領域１６０と転送容易化領域１４０によって新
たに暗電流抑制効果を得ることが可能である。すなわ
ち、通常、転送ゲート部のオフ時の電位とＰｗｅｌｌ領
域とは同じＧＮＤレベルであり、そのため、転送ゲート
側のポリシリコン膜と基板側のシリコンの仕事関係差に
より、転送ゲート部の下層が空乏化してしまう。する
と、暗電流が発生し、その一部がフォトダイオードに入
り込んでくる。そこで、転送ゲート下にｐ領域が形成さ
れることにより、埋め込みフォトダイオードのｐ＋とつ
ながり、ポテンシャル的に転送ゲート下で発生した暗電
流がフォトダイオードに流れ込みにくくなり、フローテ
ィングデフュージョン方向に向って流れることとなる。
なお、図３に示すようにパンチスルー防止領域１６０を
設けた場合には、転送容易化領域１４０がない場合で
も、その暗電流抑制効果は期待できるが、完全転送は困
難になるため、転送容易化領域１４０は必須となる。
ルー防止領域１６０と転送容易化領域１４０によって新
たに暗電流抑制効果を得ることが可能である。すなわ
ち、通常、転送ゲート部のオフ時の電位とＰｗｅｌｌ領
域とは同じＧＮＤレベルであり、そのため、転送ゲート
側のポリシリコン膜と基板側のシリコンの仕事関係差に
より、転送ゲート部の下層が空乏化してしまう。する
と、暗電流が発生し、その一部がフォトダイオードに入
り込んでくる。そこで、転送ゲート下にｐ領域が形成さ
れることにより、埋め込みフォトダイオードのｐ＋とつ
ながり、ポテンシャル的に転送ゲート下で発生した暗電
流がフォトダイオードに流れ込みにくくなり、フローテ
ィングデフュージョン方向に向って流れることとなる。
なお、図３に示すようにパンチスルー防止領域１６０を
設けた場合には、転送容易化領域１４０がない場合で
も、その暗電流抑制効果は期待できるが、完全転送は困
難になるため、転送容易化領域１４０は必須となる。
【００１６】また、さらに細部の変形例として、図１〜
図３に示す各例において、転送容易化領域１４０とフォ
トダイオード１１０の電荷蓄積領域１１２とを形成する
深さを変えてもよい。例えば、電荷蓄積領域１１２に対
して転送容易化領域１４０を浅く形成した場合には、転
送容易化領域１４０と転送ゲート部１３０との容量結合
が強くなるため、転送ゲート部１３０によるポテンシャ
ル変調を大きくすることができ、この結果、転送容易化
機能を強化させることが可能となる。逆に、電荷蓄積領
域１１２に対して転送容易化領域１４０を深く形成した
場合には、暗電流がフローティングデフュージョン部１
２０により流れ込み易くなるため、暗電流を抑制するこ
とが可能となる。なお、以上の各実施例は、必要となる
固体撮像素子の性能や許容コスト等を考慮して適宜選択
的に採用することが可能である。
図３に示す各例において、転送容易化領域１４０とフォ
トダイオード１１０の電荷蓄積領域１１２とを形成する
深さを変えてもよい。例えば、電荷蓄積領域１１２に対
して転送容易化領域１４０を浅く形成した場合には、転
送容易化領域１４０と転送ゲート部１３０との容量結合
が強くなるため、転送ゲート部１３０によるポテンシャ
ル変調を大きくすることができ、この結果、転送容易化
機能を強化させることが可能となる。逆に、電荷蓄積領
域１１２に対して転送容易化領域１４０を深く形成した
場合には、暗電流がフローティングデフュージョン部１
２０により流れ込み易くなるため、暗電流を抑制するこ
とが可能となる。なお、以上の各実施例は、必要となる
固体撮像素子の性能や許容コスト等を考慮して適宜選択
的に採用することが可能である。
【００１７】次に、以上のような固体撮像素子な製造方
法の一例について説明する。図４は、本例における固体
撮像素子の製造工程の一例を示す断面図である。まず、
図４（Ａ）において、半導体基板１００上に絶縁膜２０
０と、画素分離用のＬＯＣＯＳ層２１０と、画素以外の
領域をマスクするレジスト膜２２０を設けた状態で、画
素領域全体に転送容易化領域１４０および暗電流抑制層
１７０を形成するためのイオン注入を行う。なお、転送
容易化領域１４０はｎ型、暗電流抑制層１７０はｐ型で
あるので、それぞれに最適なイオンを順番に打ち込んで
いく。
法の一例について説明する。図４は、本例における固体
撮像素子の製造工程の一例を示す断面図である。まず、
図４（Ａ）において、半導体基板１００上に絶縁膜２０
０と、画素分離用のＬＯＣＯＳ層２１０と、画素以外の
領域をマスクするレジスト膜２２０を設けた状態で、画
素領域全体に転送容易化領域１４０および暗電流抑制層
１７０を形成するためのイオン注入を行う。なお、転送
容易化領域１４０はｎ型、暗電流抑制層１７０はｐ型で
あるので、それぞれに最適なイオンを順番に打ち込んで
いく。
【００１８】次に、図４（Ｂ）において、転送ゲート部
１３０とフォトダイオード１１０を形成する。先にフォ
トリソグラフィ等によってポリシリコン膜等によるゲー
ト電極膜１３１とその上層の絶縁膜１３２を形成した
後、レジスト膜２３０でフローティングデフュージョン
部１２０をマスクし、フォトダイオード１１０の電荷蓄
積領域（ｎ層）１１２、光電変換領域（ｐ＋層）１１１
をイオン注入等によって順次形成していく。この形成過
程で、自己整合的にフォトダイオード１１０側の暗電流
抑制層１７０と転送容易化領域１４０との境界が形成さ
れる。
１３０とフォトダイオード１１０を形成する。先にフォ
トリソグラフィ等によってポリシリコン膜等によるゲー
ト電極膜１３１とその上層の絶縁膜１３２を形成した
後、レジスト膜２３０でフローティングデフュージョン
部１２０をマスクし、フォトダイオード１１０の電荷蓄
積領域（ｎ層）１１２、光電変換領域（ｐ＋層）１１１
をイオン注入等によって順次形成していく。この形成過
程で、自己整合的にフォトダイオード１１０側の暗電流
抑制層１７０と転送容易化領域１４０との境界が形成さ
れる。
【００１９】次に、図４（Ｃ）において、転送ゲート部
１３０の側部の絶縁膜１３２を形成した後、レジスト膜
２４０でフォトダイオード１１０をマスクし、フローテ
ィングデフュージョン部１２０側にｎチャネルソース／
ドレインを形成する。この形成過程で、自己整合的にフ
ローティングデフュージョン部１２０側の暗電流抑制層
１７０と転送容易化領域１４０との境界が形成される。
１３０の側部の絶縁膜１３２を形成した後、レジスト膜
２４０でフォトダイオード１１０をマスクし、フローテ
ィングデフュージョン部１２０側にｎチャネルソース／
ドレインを形成する。この形成過程で、自己整合的にフ
ローティングデフュージョン部１２０側の暗電流抑制層
１７０と転送容易化領域１４０との境界が形成される。
【００２０】以上のような本例の固体撮像素子およびそ
の製造方法を採用することにより、以下のような効果を
得ることが可能である。 （１）自己整合的に信号電荷の転送容易化領域を形成で
きるため、製造マージンを確保することができ、製造が
容易で低コスト化を図ることが可能である。 （２）転送容易化領域と転送ゲートとのオーバーラップ
を十分にとることができ、転送特性を改善できる。 （３）暗電流抑制領域および転動容易化領域の形成深さ
を電荷蓄積領域に対して調整することにより、固体撮像
素子の特性を変えることができ、用途等に応じた設計の
自由度を向上することが可能である。 なお、本発明は以上の実施例に限定されるものではな
く、本発明の主旨を逸脱しない範囲で種々の変形が可能
であり、例えば、上述の例では電荷蓄積領域をｎ型で説
明したが、ｎ型とｐ型を入れ替えた構成とすることも可
能である。
の製造方法を採用することにより、以下のような効果を
得ることが可能である。 （１）自己整合的に信号電荷の転送容易化領域を形成で
きるため、製造マージンを確保することができ、製造が
容易で低コスト化を図ることが可能である。 （２）転送容易化領域と転送ゲートとのオーバーラップ
を十分にとることができ、転送特性を改善できる。 （３）暗電流抑制領域および転動容易化領域の形成深さ
を電荷蓄積領域に対して調整することにより、固体撮像
素子の特性を変えることができ、用途等に応じた設計の
自由度を向上することが可能である。 なお、本発明は以上の実施例に限定されるものではな
く、本発明の主旨を逸脱しない範囲で種々の変形が可能
であり、例えば、上述の例では電荷蓄積領域をｎ型で説
明したが、ｎ型とｐ型を入れ替えた構成とすることも可
能である。
【００２１】
【発明の効果】以上説明したように本発明の固体撮像素
子によれば、転送ゲート部の下層領域に信号電荷の転送
容易化領域を自己整合的に形成したことから、転送ゲー
ト部における転送特性を有効に向上でき、かつ、製造マ
ージンを大きくとれて製造が容易な固体撮像素子を提供
することが可能となる。また、本発明の固体撮像素子の
製造方法によれば、画素領域に全体的な追加のイオン注
入を行い、その後、フォトダイオードおよびフローティ
ングデフュージョン部を順次形成することにより、その
形成過程で転送ゲート部の下層領域に転送容易化領域を
自己整合的に形成することから、容易な製造工程によっ
て転送ゲート部における転送特性を有効に向上でき、か
つ、製造マージンを大きくとれて製造が容易な固体撮像
素子の製造方法を提供することが可能となる。
子によれば、転送ゲート部の下層領域に信号電荷の転送
容易化領域を自己整合的に形成したことから、転送ゲー
ト部における転送特性を有効に向上でき、かつ、製造マ
ージンを大きくとれて製造が容易な固体撮像素子を提供
することが可能となる。また、本発明の固体撮像素子の
製造方法によれば、画素領域に全体的な追加のイオン注
入を行い、その後、フォトダイオードおよびフローティ
ングデフュージョン部を順次形成することにより、その
形成過程で転送ゲート部の下層領域に転送容易化領域を
自己整合的に形成することから、容易な製造工程によっ
て転送ゲート部における転送特性を有効に向上でき、か
つ、製造マージンを大きくとれて製造が容易な固体撮像
素子の製造方法を提供することが可能となる。
【図１】本発明の実施の形態による固体撮像素子の画素
構造を示す断面図である。
構造を示す断面図である。
【図２】図１に示す画素構造の変形例を示す断面図であ
る。
る。
【図３】図１に示す画素構造の他の変形例を示す断面図
である。
である。
【図４】本発明の実施の形態による固体撮像素子の製造
工程を示す断面図である。
工程を示す断面図である。
【図５】従来例の固体撮像素子の画素構造を示す断面図
である。
である。
１００……シリコン基板、１１０……埋め込みフォトダ
イオード（ＰＤ）、１１１……光電変換領域（ｐ＋
層）、１１２……電荷蓄積領域（ｎ層）、１２０……フ
ローティングデフュージョン部、１３０……転送ゲート
部、１３１……ゲート電極膜、１４０……転送容易化領
域、１５０、１６０……パンチスルー防止領域、１７０
……暗電流抑制層。
イオード（ＰＤ）、１１１……光電変換領域（ｐ＋
層）、１１２……電荷蓄積領域（ｎ層）、１２０……フ
ローティングデフュージョン部、１３０……転送ゲート
部、１３１……ゲート電極膜、１４０……転送容易化領
域、１５０、１６０……パンチスルー防止領域、１７０
……暗電流抑制層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 馬渕 圭司
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 4M118 AB01 BA14 CA03 DD04 DD09
EA06 FA06 FA08 FA28
5C024 CY47 GX03 GY18 JX21
Claims (11)
- 【請求項１】 受光量に応じた信号電荷を生成して電荷
蓄積領域に蓄積するフォトダイオードと、前記フォトダ
イオードからの信号電荷を取り出すためのフローティン
グデフュージョン部と、前記フォトダイオードの信号電
荷をフローティングデフュージョン部に転送するための
転送ゲート部とを有する撮像画素を半導体基板内に形成
した固体撮像素子において、 前記半導体基板のフォトダイオードからフローティング
デフュージョン部にわたる領域に追加のイオン注入を行
うことにより、前記転送ゲート部の下層領域に前記フォ
トダイオードの電荷蓄積領域と同一半導体型の転送容易
化領域を自己整合的に形成した、 ことを特徴とする固体撮像素子。 - 【請求項２】 前記半導体基板のフォトダイオード領域
からフローティングデフュージョン領域にわたる画素領
域全域に追加のイオン注入を行い、その後のフォトダイ
オードおよびフローティングデフュージョン部の形成過
程で前記転送容易化領域を自己整合的に形成したことを
特徴とする請求項１記載の固体撮像素子。 - 【請求項３】 前記転送ゲート部の転送容易化領域から
フローティングデフュージョン部にわたる下層領域に、
前記転送容易化領域と異なる半導体型のパンチスルー防
止領域を設けたことを特徴とする請求項１記載の固体撮
像素子。 - 【請求項４】 前記転送ゲート部の転送容易化領域の上
層領域に、前記転送容易化領域と異なる半導体型のパン
チスルー防止領域を設けたことを特徴とする請求項１記
載の固体撮像素子。 - 【請求項５】 前記転送容易化領域の上層に、前記転送
容易化領域と異なる半導体型の暗電流抑制層を設けたこ
とを特徴とする請求項１記載の固体撮像素子。 - 【請求項６】 前記フォトダイオードの電荷蓄積領域に
対して前記転送容易化領域を浅く形成し、転送容易化機
能を強化させたことを特徴とする請求項１記載の固体撮
像素子。 - 【請求項７】 前記フォトダイオードの電荷蓄積領域に
対して前記転送容易化領域を深く形成し、暗電流を抑制
したことを特徴とする請求項１記載の固体撮像素子。 - 【請求項８】 受光量に応じた信号電荷を生成して電荷
蓄積領域に蓄積するフォトダイオードと、前記フォトダ
イオードからの信号電荷を取り出すためのフローティン
グデフュージョン部と、前記フォトダイオードの信号電
荷をフローティングデフュージョン部に転送するための
転送ゲート部とを有する撮像画素を半導体基板内に形成
した固体撮像素子の製造方法において、 前記半導体基板のフォトダイオードからフローティング
デフュージョン部にわたる領域に前記フォトダイオード
の電荷蓄積領域と同一半導体型の追加のイオン注入を行
う第１工程と、 その後、前記半導体基板にフォトダイオードおよびフロ
ーティングデフュージョン部を順次形成することによ
り、その形成過程で前記転送ゲート部の下層領域に転送
容易化領域を自己整合的に形成する第２工程と、 を有することを特徴とする固体撮像素子の製造方法。 - 【請求項９】 前記第１工程で、前記半導体基板の画素
領域全域に追加のイオン注入を行うことを特徴とする請
求項８記載の固体撮像素子の製造方法。 - 【請求項１０】 前記第１工程で、前記転送容易化領域
の上層に前記転送容易化領域と異なる半導体型の暗電流
抑制層を形成するための追加のイオン注入を行うことを
特徴とする請求項８記載の固体撮像素子の製造方法。 - 【請求項１１】 前記第２工程によるフォトダイオード
の形成過程で、フォトダイオード側の転送容易化領域と
暗電流抑制層との境界を形成し、フローティングデフュ
ージョン部の形成過程でフローティングデフュージョン
部側の転送容易化領域と暗電流抑制層との境界を形成す
ることを特徴とする請求項１０記載の固体撮像素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308508A JP3988023B2 (ja) | 2001-10-04 | 2001-10-04 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308508A JP3988023B2 (ja) | 2001-10-04 | 2001-10-04 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115580A true JP2003115580A (ja) | 2003-04-18 |
| JP3988023B2 JP3988023B2 (ja) | 2007-10-10 |
Family
ID=19127807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001308508A Expired - Fee Related JP3988023B2 (ja) | 2001-10-04 | 2001-10-04 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988023B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242043B2 (en) | 2003-09-26 | 2007-07-10 | Fujitsu Limited | Imaging device and manufacturing method thereof |
| JP2010199154A (ja) * | 2009-02-23 | 2010-09-09 | Canon Inc | 固体撮像素子 |
| JP2011029461A (ja) * | 2009-07-27 | 2011-02-10 | Canon Inc | 光電変換装置及び撮像システム |
| JP2011155152A (ja) * | 2010-01-27 | 2011-08-11 | Sony Corp | 固体撮像装置とその製造方法、並びに電子機器 |
| JP2011171511A (ja) * | 2010-02-18 | 2011-09-01 | Canon Inc | 固体撮像装置および固体撮像装置の製造方法 |
| CN102208424A (zh) * | 2010-03-31 | 2011-10-05 | 索尼公司 | 固体摄像装置、固体摄像装置的制造方法及电子装置 |
| CN102969323A (zh) * | 2011-08-31 | 2013-03-13 | 索尼公司 | 固态摄像装置和电子设备 |
| KR101266249B1 (ko) | 2003-10-24 | 2013-05-22 | 인텔렉츄얼 벤처스 투 엘엘씨 | 시모스 이미지센서 픽셀구조 및 그 제조방법 |
| JP2014146804A (ja) * | 2014-02-25 | 2014-08-14 | Canon Inc | 光電変換装置及び撮像システム |
| JP2015220279A (ja) * | 2014-05-15 | 2015-12-07 | キヤノン株式会社 | 撮像装置 |
| JP2015536569A (ja) * | 2012-11-16 | 2015-12-21 | エスアールアイ インターナショナルＳＲＩ Ｉｎｔｅｒｎａｔｉｏｎａｌ | Ｃｍｏｓマルチピンド（ｍｐ）ピクセル |
| US9419214B2 (en) | 2009-07-28 | 2016-08-16 | Sony Corporation | Target, method for producing the same, memory, and method for producing the same |
| CN107833896A (zh) * | 2016-09-15 | 2018-03-23 | 精工爱普生株式会社 | 固体摄像装置和电子设备 |
| CN110970453A (zh) * | 2018-10-01 | 2020-04-07 | 松下知识产权经营株式会社 | 摄像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284166A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 固体撮像装置 |
| JP2001015727A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 固体撮像装置 |
-
2001
- 2001-10-04 JP JP2001308508A patent/JP3988023B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284166A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 固体撮像装置 |
| JP2001015727A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 固体撮像装置 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242043B2 (en) | 2003-09-26 | 2007-07-10 | Fujitsu Limited | Imaging device and manufacturing method thereof |
| KR101266249B1 (ko) | 2003-10-24 | 2013-05-22 | 인텔렉츄얼 벤처스 투 엘엘씨 | 시모스 이미지센서 픽셀구조 및 그 제조방법 |
| JP2010199154A (ja) * | 2009-02-23 | 2010-09-09 | Canon Inc | 固体撮像素子 |
| JP2011029461A (ja) * | 2009-07-27 | 2011-02-10 | Canon Inc | 光電変換装置及び撮像システム |
| US8164668B2 (en) | 2009-07-27 | 2012-04-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and image capturing system |
| US10069066B2 (en) | 2009-07-28 | 2018-09-04 | Sony Semiconductor Solutions Corporation | Target, method for producing the same, memory, and method for producing the same |
| US9419214B2 (en) | 2009-07-28 | 2016-08-16 | Sony Corporation | Target, method for producing the same, memory, and method for producing the same |
| JP2011155152A (ja) * | 2010-01-27 | 2011-08-11 | Sony Corp | 固体撮像装置とその製造方法、並びに電子機器 |
| CN102169883A (zh) * | 2010-01-27 | 2011-08-31 | 索尼公司 | 固态成像装置及其制造方法、电子设备 |
| JP2011171511A (ja) * | 2010-02-18 | 2011-09-01 | Canon Inc | 固体撮像装置および固体撮像装置の製造方法 |
| CN102208424B (zh) * | 2010-03-31 | 2016-01-20 | 索尼公司 | 固体摄像装置、固体摄像装置的制造方法及电子装置 |
| JP2011216672A (ja) * | 2010-03-31 | 2011-10-27 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| KR20110109873A (ko) * | 2010-03-31 | 2011-10-06 | 소니 주식회사 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 |
| KR101683307B1 (ko) | 2010-03-31 | 2016-12-20 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 |
| CN102208424A (zh) * | 2010-03-31 | 2011-10-05 | 索尼公司 | 固体摄像装置、固体摄像装置的制造方法及电子装置 |
| CN102969323A (zh) * | 2011-08-31 | 2013-03-13 | 索尼公司 | 固态摄像装置和电子设备 |
| JP2015536569A (ja) * | 2012-11-16 | 2015-12-21 | エスアールアイ インターナショナルＳＲＩ Ｉｎｔｅｒｎａｔｉｏｎａｌ | Ｃｍｏｓマルチピンド（ｍｐ）ピクセル |
| EP2920823A4 (en) * | 2012-11-16 | 2016-06-22 | Stanford Res Inst Int | CMOS MULTI-PINNED (MP) PIXEL |
| JP2014146804A (ja) * | 2014-02-25 | 2014-08-14 | Canon Inc | 光電変換装置及び撮像システム |
| JP2015220279A (ja) * | 2014-05-15 | 2015-12-07 | キヤノン株式会社 | 撮像装置 |
| CN107833896A (zh) * | 2016-09-15 | 2018-03-23 | 精工爱普生株式会社 | 固体摄像装置和电子设备 |
| CN110970453A (zh) * | 2018-10-01 | 2020-04-07 | 松下知识产权经营株式会社 | 摄像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3988023B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206742242U (zh) | 成像传感器和成像像素 | |
| JP4313789B2 (ja) | 半導体撮像装置およびその製造方法 | |
| JP5537523B2 (ja) | 固体撮像装置 | |
| CN100481473C (zh) | 固态图像拾取装置及其制造方法 | |
| CN102034838B (zh) | 光电转换装置和使用光电转换装置的成像系统 | |
| CN102301477B (zh) | 图像感测装置和照相机 | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| JP2003258232A (ja) | 固体撮像素子 | |
| CN102301476B (zh) | 光电转换装置、其制造方法和照相机 | |
| JP3988023B2 (ja) | 固体撮像素子の製造方法 | |
| US20210020673A1 (en) | Solid-state imaging apparatus | |
| JPH11284166A (ja) | 固体撮像装置 | |
| JPH11233748A (ja) | 半導体画像センサの形成方法および構造 | |
| CN1638134B (zh) | 固态图像拾取装置 | |
| JP2003258229A (ja) | 半導体装置、光電変換装置および撮像装置 | |
| US7670864B2 (en) | CMOS image sensor and fabricating method thereof | |
| JP2008034772A (ja) | 固体撮像装置及び固体撮像装置の製造方法およびカメラ | |
| US20090289287A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| US7479403B2 (en) | Pinned photodiode integrated with trench isolation and fabrication method | |
| US10229945B2 (en) | Solid state image pickup element and method of manufacturing solid state image pickup element | |
| CN102270649A (zh) | 固体摄像器件的制造方法、固体摄像器件和摄像装置 | |
| JP5478871B2 (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
| CN100477245C (zh) | Cmos图像传感器及其制造方法 | |
| CN101221967A (zh) | Cmos图像传感器及其制备方法 | |
| JP4742661B2 (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |