JPH11284166A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】フォトダイオード(PD)がサーフェスシールド構
造であり、完全空乏化したPDであっても低電圧でPDの信
号電荷を完全転送できるようにすること。 【解決手段】半導体基板(Sub) １上に形成された第１導
電型のウェル(well)領域２と、該well領域２と該well領
域２上に形成された第２導電型サーフェスシールド領域
６とからなるフォトダイオード(PD)３と、PD３の第２導
電型領域７の上部に形成された第１導電型の表面層６と
PD３における第２導電型領域７そしてPD３部分に近接し
て形成された読出しゲート(TG)４部と、TG４の他方に近
接して形成される第２導電型のドレイン領域５（検出ノ
ード部10) とを備える固体撮像装置の単位セル部におい
て、TG４下の基板１内部にwell領域２よりも高濃度の第
１導電型バリア層８を形成しPD３の第２導電型領域７
と、該第２導電型領域７に隣接しTG４下に形成される第
２導電型の貫通チャネル層９を有する構造とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＭＯＳ型の固体撮
像装置にかかわり、特に単位セル部分の読み出しトラン
ジスタ部分の構造の改良に関するものである。

【０００２】

【従来の技術】ＭＯＳ型個体撮像素子（ＭＯＳイメージ
センサ）は、微細化が可能であり、また、単一電源で駆
動できること、そして、撮像部や周辺回路を含め、全て
をＭＯＳプロセスで作製できて、１つの集積回路として
チップを構成できること、などの利点から、近年、注目
を集めている。

【０００３】そして、画素の内部に増幅機能を有する増
幅型のＭＯＳ型固体撮像装置（増幅型ＭＯＳイメージセ
ンサ）に関する数々の技術が提案されており、かかる増
幅型ＭＯＳセンサは、高画質の追求に応えるための画素
数の増加やイメージサイズの縮小による画素サイズの縮
小に適したものとして期待されている。

【０００４】更にまた、増幅型ＭＯＳイメージセンサ
は、特に、ＣＣＤイメージセンサに比べて低消費電力
で、センサ部分と同じＣＭＯＳプロセスを使う他の周辺
回路との統合が容易であり、コストダウンが図れるとい
う決定的な利点もある。

【０００５】ここで、増幅型ＭＯＳイメージセンサの概
略を説明しておく。すなわち、増幅型ＭＯＳイメージセ
ンサは、各画素を構成するセルは、同一半導体基板Ｓｕ
ｂ上に、光電変換素子としてのフォトダイオードと複数
のＭＯＳトランジスタとが並設された構成がとられてい
る。そして、フォトダイオードによる光電変換により発
生した信号電荷で信号電荷蓄積・読み出し部を構成する
ＭＯＳトランジスタに電位を与え、当該ＭＯＳトランジ
スタをオンさせてその電位を、画素内部の信号増幅用に
設けられたＭＯＳトランジスタ（増幅トランジスタ）に
与えて当該増幅用トランジスタを変調するように構成す
ることで、画素内部に増幅機能を持たせている。

【０００６】そして、増幅トランジスタで増幅した信号
は水平アドレス線を介して読み出すことで、その画素で
の画像信号となる。このような単位セルが複数個、マト
リックス状（行列２次元状）に整然と配列されて構成さ
れる。

【０００７】ところで、ＭＯＳ型固体撮像装置は単一電
源駆動、低消費電力ではあるが、その反面、たとえば、
５［Ｖ］や３．３［Ｖ］といった低電圧駆動であるがた
めに、光電変換部として完全空乏化したフォトダイオー
ドを用いている場合には、当該フォトダイオードから信
号電荷を読み出すことが難しく、完全転送読み出しを行
なうことが難しくなっている。

【０００８】ＭＯＳ型固体撮像装置は、単位セルを構成
するフォトダイオード部は第１導電型のウェルに、第２
導電型の不純物領域を形成して構成する。そして、この
第２導電型不純物領域上に第１導電型の不純物によるサ
ーフェスシールド領域を形成しており、フォトダイオー
ド部の第２導電型領域の不純物濃度は、ウェル領域の不
純物濃度と、サーフェスシールド領域の不純 物濃度
の、中間のレベルにある。また、フォトダイオードの第
２導電型不純物領域は、フォトダイオードで受光量対応
に発生した電子電荷を蓄積する必要があるので、フォト
ダイオードの電位は、３．３［Ｖ］あるいは、５［Ｖ］
などの正電圧に設定する必要がある。

【０００９】しかし、このようにすると、必ず空乏層が
第２導電型不純物領域の表面に伸びることになるが、空
乏層が第２導電型不純物領域の表面に達するとリーク電
流が増加し、暗時むらの増加を招くので、第２導電型不
純物領域の上面に形成してあるサーフェスシールド領域
の部分での不純物濃度は、もっとも高く設計する必要が
生じる。

【００１０】従って、このような、サーフェスシールド
の構造は、フォトダイオードの第２導電型不純物領域を
完全空乏化して形成することになるので、フォトダイオ
ードの第２導電型不純物領域に受光量対応に光電変換さ
れて生じた信号電荷は、リークされることなく半導体基
板１内部に蓄積されるようになる。そして、この蓄積さ
れた信号電荷は、当該フォトダイオードの第２導電型不
純物領域をソース領域として共用するＭＯＳ型の読み出
しトランジスタにより読み出すことになる。

【００１１】フォトダイオードの第２導電型不純物領域
をソース領域として共用するＭＯＳ型の読み出しトラン
ジスタは当該第２導電型不純物領域とドレイン領域とに
跨ってゲート電極を有することになり、このゲート電極
に信号を与えて読み出しトランジスタをオン状態にする
ことにより、フォトダイオードの第２導電型不純物領域
に蓄積されている信号電荷を読み出す。

【００１２】但し、上記構成のＭＯＳ型固体撮像装置の
場合、上述した高濃度のサーフェスシールド領域は、半
導体製造工程におけるイオン注入形成後の熱処理によ
り、必ず読み出しトランジスタのゲート下まで伸びてく
るので、ひとたび、このような状態になると、読み出し
トランジスタのゲートをオンさせても、高濃度の第１導
電型サーフェスシールド層によって、ゲート下の電位
を、高い電圧にすることができなくなる。

【００１３】そのため、フォトダイオードの第２導電型
不純物領域に発生した信号電荷を、読み出しトランジス
タは読み出すことができなくなってしまう。完全読み出
しではない、ｎｐ型のフォトダイオードでは信号読み出
しが簡単に出来る。従って、単位セルの光電変換素子と
して、このようなフォトダイオードを用いることも考え
られるが、しかし、今度はフォトダイオードが完全転送
にならないので、残留電荷に起因して暗電流などが増加
するなどの問題が発生する。

【００１４】さらに、フォトダイオードの信号が、完全
転送読み出しできないと、各画素で容量性残像が発生
し、画質劣化を引き起こしてしまう。そのため、ＭＯＳ
型固体撮像装置としては、その単位セルに、フォトダイ
オードを完全空乏化した構造とする構成を採用せざるを
得ない。

【００１５】それ故、完全空乏化したフォトダイオード
から、発生したすべての信号電荷を完全に読み出すこと
ができるようにする技術の開発が、ＭＯＳ型固体撮像装
置において嘱望されている。

【００１６】さらに、ＭＯＳ型のみでなく、ＣＣＤ型固
体撮像装置においても、現状の読み出し電圧１５［Ｖ］
の低電圧化、セル寸法の縮小化による完全転送読み出し
の困難さが、問題となっている。

【００１７】そこで、対象はＣＣＤ型固体撮像装置に関
する技術ではあるが、例えば、『文献 Nobuhiko Muto
h,et al.,“A 1/4 ‐inch 38OkPixel IT ・CCD Image S
ensorEmploying Gate ‐Assisted Punchthrough Read‐
out Mode”,IEEE TRANSACTIONS ON ELECTRON DEVICES,V
OL.42,NO.10,OCTOBER 1995. 』に示されるように、Ｃ
ＣＤ型固体撮像素子において、その半導体基板の深部に
形成されたフォトダイオード部の信号を、読み出し方法
の工夫によって改善した技術が提案されている。

【００１８】この例では、フォトダイオードの飽和信号
の減少分を、半導体基板の深部にフォトダイオードを形
成するようにしたことによって改善するようにしてお
り、半導体基板の深部にフォトダイオードを形成したこ
とによってフォトダイオードの飽和信号を増加させ、且
つ、当該基板深部の信号電荷を読み出しゲートの改良に
よって、改善している。

【００１９】この例では、フォトダイオードに隣接する
読み出しゲート下の構造を、シリコン酸化膜界面側か
ら、順番に、“ｐ層”／“ｐ- 層”／“ｐ層”の構造と
することにより、読み出しゲート部に印加する電圧によ
って、パンチスルーさせて読み出すモードになってい
る。

【００２０】このように、フォトダイオードの飽和信号
の減少分を、半導体基板の深部にフォトダイオードを形
成したことによって当該フォトダイオードの飽和信号を
増加させ、当該基板深部の信号電荷を読み出しゲートを
介して読み出す構造とすることで補うという構想である
が、このような、フォトダイオード部表面がｐ型のシー
ルド層で覆われる構造では、基板内部に形成されるフォ
トダイオードの信号電荷の読み出しが、実際には極めて
難しいものとなってしまう。

【００２１】その理由は、読み出しゲート端にセルフア
ラインで形成されるサーフェスシールド層のために、ゲ
ートに電圧を印加しても、フォトダイオード側のチャネ
ルの変動が抑えられてしまい、フォトダイオードの信号
電荷にとっては、バリア（障壁）となってしまうからで
ある。

【００２２】以上のサーフェスシールドによる問題は、
ＭＯＳ型固体撮像装置やＣＣＤ型固体撮像装置におい
て、読み出しができなくなると云う問題を招き、また、
読み出し電圧の低電圧化を促進する上で、大きな障害と
なっている。

【００２３】

【発明が解決しようとする課題】ＭＯＳ型固体撮像装置
は単一電源駆動、低消費電力を行うことができ、非常に
ＣＣＤ型と比べても経済的に利点のある素子である。し
かし、フォトダイオードの一部を読み出し用のＭＯＳト
ランジスタのソースに兼用すると、フォトダイオード部
上に形成するサーフェスシールド層のために、フォトダ
イオードの第２導電型不純物領域での不純物濃度は、ウ
ェル領域の不純物濃度と、サーフェスシールド領域の不
純物濃度の、中間のレベルにあり、また、フォトダイオ
ードの第２導電型不純物領域は、フォトダイオードで受
光量対応に発生した電子電荷を蓄積する必要があるの
で、フォトダイオードの電位は３．３［Ｖ］あるいは、
５［Ｖ］などの正電圧に設定しなければならない。

【００２４】しかし、このようにすると、必ず空乏層が
第２導電型不純物領域の表面に伸びることになるが、空
乏層が第２導電型不純物領域の表面に達するとリーク電
流が増加し、暗時むらの増加を招くので、第２導電型不
純物領域の上面に形成してあるサーフェスシールド領域
の部分での不純物濃度は、もっとも高く設計する必要が
生じる。

【００２５】そして、このようなサーフェスシールドの
構造は、フォトダイオードの第２導電型不純物領域を完
全空乏化して形成することになるので、フォトダイオー
ドの第２導電型不純物領域に受光量対応に光電変換され
て生じた信号電荷は、リークされることなく半導体基板
１内部に蓄積されるようになる。

【００２６】そして、フォトダイオードの第２導電型不
純物領域をソース領域として共用するＭＯＳ型の読み出
しトランジスタは当該第２導電型不純物領域とドレイン
領域とに跨ってゲート電極を有することになり、このゲ
ート電極に信号を与えて読み出しトランジスタをオン状
態にすることにより、フォトダイオードの第２導電型不
純物領域に蓄積されている信号電荷を読み出す。

【００２７】但し、上記構成のＭＯＳ型固体撮像装置の
場合、上述した高濃度のサーフェスシールド領域は、半
導体製造工程におけるイオン注入形成後の熱処理によ
り、必ず読み出しトランジスタのゲート下まで伸びてく
るので、ひとたび、このような状態になると、読み出し
トランジスタのゲートをオンさせても、高濃度の第１導
電型サーフェスシールド層によって、ゲート下の電位
を、高い電圧にすることができなくなる。

【００２８】そのため、フォトダイオードの第２導電型
不純物領域に発生した信号電荷を、読み出しトランジス
タは読み出すことができなくなってしまう。そこでこの
発明の目的とするところは、この点を改良し、サーフェ
スシールド構造であっても、３．３［Ｖ］や５．０
［Ｖ］といった低電圧の電源電圧で、フォトダイオード
の信号電荷を完全転送出来るようにした読み出しトラン
ジスタ構造を持つ固体撮像装置を提供することにある。

【００２９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、半導体基
板上に形成された第１導電型のウェル領域と、このウェ
ル領域上に形成された第２導電型領域とからなるフォト
ダイオード部と、フォトダイオード部の第２導電型領域
上部に形成された第１導電型の表面層と、前記第１導電
型のウェル領域における前記フォトダイオード部の第２
導電型領域近傍に形成された第２導電型のドレイン領域
と、当該ドレイン領域と前記フォトダイオード部の第２
導電型領域との間における前記ウェル領域上部に設けら
れた読み出しトランジスタのゲート部とを有する固体撮
像装置において、第１には、前記フォトダイオード部の
第２導電型領域と第２導電型のドレイン領域とを深層部
で接続する第１導電型バリア層を形成し、かつ、この第
１導電型バリア層と前記ゲート部下との間には、前記フ
ォトダイオード部の第２導電型領域から迫り出す高濃度
第２導電型のチャネル構成層を設ける構成とした。

【００３０】あるいは、前記フォトダイオード部の第２
導電型領域と第２導電型のドレイン領域とを深層部で接
続する第１導電型バリア層を形成し、かつ、この第１導
電型バリア層と前記ゲート部下との間には、前記フォト
ダイオード部の第２導電型領域から前記ドレイン領域に
至る第２導電型のチャネル構成層を設ける構成とした。

【００３１】あるいは、前記読み出しトランジスタのゲ
ート部下に、前記第２導電型フォトダイオード部と前記
第２導電型ドレイン領域の双方に隣接して形成された第
１導電型バリア層を持ち、この第１導電型バリア層の上
部に、前記第２導電型フォトダイオード部と前記第２導
電型ドレイン領域の両方に隣接して形成された第２導電
型の貫通チャネル層を持つ構造とするか、あるいは第１
導電型バリア層に換えて、前記第１導電型のウェル層よ
りも高濃度の第２導電型のバリアウェルを設ける構造と
した。

【００３２】あるいは、半導体基板上に形成された第１
導電型のウェル領域と、このウェル領域上に形成された
第２導電型領域とからなるフォトダイオード部と、フォ
トダイオード部の第２導電型領域上部に形成された第１
導電型の表面層と、前記第１導電型のウェル領域におけ
る前記フォトダイオード部の第２導電型領域近傍に形成
された第２導電型のドレイン領域と、当該ドレイン領域
と前記フォトダイオード部の第２導電型領域との間にお
ける前記ウェル領域上部に設けられた読み出しトランジ
スタのゲート部とを有する固体撮像装置において、前記
フォトダイオードの第２導電型領域の一部が、前記読み
出しトランジスタのゲート部下の酸化膜と界面に至る構
造とした。

【００３３】このような構造にすることにより、フォト
ダイオード部分がサーフェスシールド構造でも、読み出
しトランジスタを正常に動作させてフォトダイオードの
信号を完全読み出しすることができるようになり、サー
フェスシールドされたフォトダイオードの信号電荷を、
５［Ｖ］や３．３［Ｖ］の低電源電圧で読み出すことが
出来る読み出しトランジスタ構造が得られる。

【００３４】従って、この発明によれば、単位セル部分
完全空乏化したフォトダイオード部とそのフォトダイオ
ードの信号電荷を読み出すトランジスタを有する構造に
おいて、完全空乏化したフォトダイオード部の信号を完
全読み出しすることの出来る、読み出しトランジスタを
持った固体撮像装置を提供できる。

【００３５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 （第１の実施形態）図１に、本発明の第１の実施例を示
す。

【００３６】この構造は、Ｓｉ（シリコン）半導体基板
１上に、例えば、ｐ型不純物を拡散した第１導電型のウ
ェル領域２が形成されている。このウェル領域２の不純
物濃度は、数Ｅ１５（Ｅ１５は１０の１５乗）程度の低
濃度である。

【００３７】このウェル領域２の一部には当該ウェル領
域２の内部に、フォトダイオード３を構成するための領
域（ＰＤ‐ｎ）７を第２導電型の不純物を注入すること
により形成してある。

【００３８】また、ウェル領域２には、フォトダイオー
ド３を構成するための第２導電型領域（ＰＤ‐ｎ）７の
近くに、所定距離を存して第２導電型の不純物による検
出ノード部（ＳＤ‐ｎ）１０が形成されており、この検
出ノード部（ＳＤ‐ｎ）１０とフォトダイオード３の第
２導電型領域（ＰＤ‐ｎ）７との間における半導体基板
１上には信号蓄積・読み出し用の読み出しトランジスタ
を構成するためのゲート電極４が形成されている。この
ゲート電極４は検出ノード（ＳＤ‐ｎ）１０とフォトダ
イオード３を構成する第２導電型領域（ＰＤ‐ｎ）７の
間に跨る配置構成であるため、検出ノード（ＳＤ‐ｎ）
１０をドレイン領域５とし、フォトダイオード３を構成
する第２導電型領域（ＰＤ‐ｎ）７をソース領域とする
ＭＯＳ型トランジスタを構成することになり、フォトダ
イオード３の第２導電型領域（ＰＤ‐ｎ）７に発生した
信号電荷１６をゲート電極４の電圧制御によってドレイ
ン領域５側であるＳＤ‐ｎ １０に流すことができ、Ｓ
Ｄ‐ｎ １０に例えば、増幅用ＭＯＳトランジスタのゲ
ート電極を接続した構成とすれば、ゲート電極４の制御
でフォトダイオード３の電荷を与えることができるよう
になる。従って、ＳＤ‐ｎ １０は、増幅用ＭＯＳトラ
ンジスタに対するフォトダイオード３の検出ノードとい
った意味合いを持つ。従って、ドレイン領域５を形成し
ている当該ＳＤ‐ｎ １０をここでは検出ノードと呼ん
でいる。同様の意味でゲート電極４はフォトダイオード
３の発生信号の転送ゲートであり、以下、ゲート電極４
を転送ゲート（ＴＧ）４と呼ぶこととする。

【００３９】また、フォトダイオード３と読み出しトラ
ンジスタなどを囲んで半導体基板１上には素子分離用の
チャネルストップ領域１１が形成されており、また、半
導体基板１のフォトダイオード３形成領域における第２
導電型領域（ＰＤ‐ｎ）７上面には表面保護のためのサ
ーフェスシールド領域（ＰＤ‐ｐ+ ）６が形成されてお
り、また、転送ゲート（ＴＧ）４下および読み出し先の
検出ノード部（ＳＤ‐ｎ）１０上面には、当該検出ノー
ド部（ＳＤ‐ｎ）１０および転送ゲート（ＴＧ）４のし
きい値を設定するためのチャネルインプラント（ＣＨ−
Ｉ／Ｉ）９が成された層が形成されている。

【００４０】素子分離領域１１がチャネルストップ（高
濃度の第１導電型層）としているが、この素子分離領域
は厚い酸化膜であるＬＯＣＯＳ（Local Oxidation of S
ilicon）領域で分離されていても、どちらでも良い。図
面ではチャネルストップで表されている。

【００４１】フォトダイオード部３における第２導電型
領域（ＰＤ‐ｎ）7 の不純物濃度はウェル領域２の不純
物濃度と、サーフェスシールド領域（ＰＤ‐ｐ+ ）６の
不純物濃度の、中間のレベルにある。また、フォトダイ
オード３の第２導電型領域（ＰＤ‐ｎ）７には、フォト
ダイオードで受光量対応に発生した電子電荷を蓄積する
必要があるので、正の電位に設定する必要がある。

【００４２】しかし、このようにすると、必ず空乏層が
第２導電型領域（ＰＤ‐ｎ）7 の表面（上面）に伸びる
ことになるが、空乏層が第２導電型領域（ＰＤ‐ｎ）7
の表面（上面）に達するとリーク電流が増加し、暗時む
らの増加を招くので、第２導電型領域（ＰＤ‐ｎ）7 の
表面（上面）に形成してあるサーフェスシールド領域
（ＰＤ‐ｐ+ ）６の部分での不純物濃度は、もっとも高
く設計する必要がある。

【００４３】このような、サーフェスシールドの構造で
は、フォトダイオード３の第２導電型領域（ＰＤ‐ｎ）
７を完全空乏化して形成することになるので、フォトダ
イオード３の第２導電型領域（ＰＤ‐ｎ）７に受光量対
応に光電変換されて生じた信号電荷１６は、リークされ
ることなく半導体基板１内部に蓄積される。

【００４４】但し、高濃度のサーフェスシールド領域
（ＰＤ- ｐ+ ）６は、半導体製造工程におけるイオン注
入形成後の熱処理により、必ず転送ゲート（ＴＧ）４下
まで伸びてくるので、ひとたび、このような状態になる
と高濃度のｐ領域によって、転送ゲート（ＴＧ）４をオ
ンさせても、転送ゲート４下の電位を、高い電圧にする
ことができなくなる。

【００４５】そのため、フォトダイオード（ＰＤ‐ｎ）
７の信号電荷１６を読み出すことができなくなってしま
う。さらに、低濃度のｐウェル領域２によって、転送ゲ
ート（ＴＧ）４のチャネル長Ｌが短くなると、ソース領
域に相当するフォトダイオード３の第２導電型領域（Ｐ
Ｄ‐ｎ）７と、ドレイン領域に相当する検出ノード部Ｓ
Ｄ‐ｎ １０から空乏層が延び、パンチスルーを起こし
てしまう。

【００４６】転送トランジスタのゲート（ＴＧ）４部分
でパンチスルーが発生すると、ドレイン領域の電位がチ
ャネル電位を変調する現象である“チャネル長変調効果
( ドレイン変調効果) ”が発生するので、信号光量‐出
力電荷特性のリニアリティを悪化させるなどの、問題が
発生する。

【００４７】そこで、この第１の実施例では、半導体基
板１上に形成された第１導電型のウェル領域２と、この
第１導電型のウェル領域と当該ウェル領域２上に形成さ
れた第１導電型のサーフェスシールド領域（ＰＤ‐ｐ+
）６とからなるフォトダイオード部３と、フォトダイ
オード３の第２導電型領域（ＰＤ‐ｎ）７の上部に形成
された第１導電型の表面層（サーフェスシールド領域
（ＰＤ‐ｐ+ ）６）とフォトダイオード３における第２
導電型領域（ＰＤ‐ｎ）７、そして、フォトダイオード
３部分に近接して形成された読み出しゲート（ＴＧ）４
部と、読み出しゲート（ＴＧ）４部の他方に近接して形
成される第２導電型のドレイン領域５（検出ノード部
（ＳＤ‐ｎ）１０）とを備える固体撮像装置の単位セル
部において、前記読み出しゲート（ＴＧ）４下の半導体
基板１内部に、前記第１導電型のウェル領域２よりも高
濃度の第１導電型バリア層（ＢＡ‐Ｐ）８を形成し、さ
らに、前記フォトダイオード３の第２導電型領域７と、
この第２導電型領域７に隣接し前記読み出しゲート（Ｔ
Ｇ）４下に形成される第２導電型の貫通チャネル層９を
有する構造とした。

【００４８】すなわち、チャネル長変調効果（ドレイン
変調効果）や、パンチスルーなどの問題を起こさないよ
うにするために、第１の実施例では、転送ゲート（Ｔ
Ｇ）４下にｐウェル層２と同型でｐウェル層２よりも高
濃度（ｐ型で高濃度）のバリア層（ＢＡ‐Ｐ層）８を設
けると共に、このバリア層（ＢＡ‐Ｐ層）８はフォトダ
イオード３の第２導電型領域（ＰＤ‐ｎ）７と検出ノー
ド（ＳＤ‐ｎ）１０の両方に繋がるように設けている。

【００４９】これにより、フォトダイオード３を構成す
る第２導電型領域（ＰＤ‐ｎ）７とトランジスタのドレ
イン側である検出ノード（ＳＤ‐ｎ）１０の両方から伸
びる空乏層を抑圧できる。

【００５０】さらに、高濃度のバリア層（ＢＡ‐Ｐ層）
８の影響により、フォトダイオード３における第２導電
型領域（ＰＤ‐ｎ）７の信号電荷が読み出せない可能性
が発生するので、その対策としてバリア層（ＢＡ‐Ｐ
層）８の上部側にチャネル形成層（ＴＧ‐Ｎ）１５を設
ける。このチャネル形成層（ＴＧ‐Ｎ）１５は、バリア
層（ＢＡ‐Ｐ層）８の上部側に位置させるようにし、フ
ォトダイオード３の第２導電型領域（ＰＤ‐ｎ）７から
トランジスタの転送ゲート（ＴＧ）４下に向けて一部迫
り出すように形成する。

【００５１】チャネル形成層（ＴＧ‐Ｎ）１５の形成範
囲は狭く、フォトダイオード３の第２導電型領域（ＰＤ
‐ｎ）７におけるトランジスタの転送ゲート（ＴＧ）４
近傍と転送ゲート４下の一部領域を占める程度である。

【００５２】このように構成することによって、チャネ
ル形成層（ＴＧ‐Ｎ）１５は信号読み出し経路１３の一
部を担うようになり、信号読み出し経路を確保すること
ができるようになる。

【００５３】（第２の実施例）図２に、他の例として第
２の実施例を示す。図２も構造は図１の場合と大体同じ
であるが、バリア領域（ＢＡ‐Ｐ）８が、フォトダイオ
ード３の第２導電型領域（ＰＤ‐ｎ）７に接続していな
い構造になっている。

【００５４】しかし、ドレイン領域５を構成する検出ノ
ード部（ＳＤ‐ｎ）１０からの空乏層の延びは抑える必
要があるため、バリア領域（ＢＡ‐Ｐ）８はドレイン領
域５を構成する検出ノード部（ＳＤ‐ｎ）１０の下部に
接続している。

【００５５】また、第１の実施例と同じ理由でバリア層
（ＢＡ‐Ｐ層）８の上部側にチャネル形成層（ＴＧ‐
Ｎ）１５を設ける。このチャネル形成層（ＴＧ‐Ｎ）１
５は、バリア層（ＢＡ‐Ｐ層）８の上部側に位置させる
ようにするが、但し、第１の実施例のように、フォトダ
イオード３の第２導電型領域（ＰＤ‐ｎ）７からトラン
ジスタの転送ゲート（ＴＧ）４下に向けて一部迫り出す
ようには形成せず、第２導電型領域（ＰＤ‐ｎ）７内に
とどめるようにする。

【００５６】チャネル形成層（ＴＧ‐Ｎ）１５の形成範
囲は狭く、フォトダイオード３の第２導電型領域（ＰＤ
‐ｎ）７におけるトランジスタの転送ゲート（ＴＧ）４
近傍の一部領域を占める程度である。

【００５７】このように構成することによって、チャネ
ル形成層（ＴＧ‐Ｎ）１５は信号読み出し経路１３の一
部を担うようになり、信号読み出し経路を確保すること
ができるようになる。

【００５８】なお、転送ゲート（ＴＧ）４の形成後のセ
ルフアライン工程によって、読み出しのためのｎ型のイ
オン注入領域（チャネル形成層（ＴＧ‐Ｎ）１５）を形
成するため、この構成のＭＯＳ固体撮像装置において
は、製造工程上のばらつきを抑えることが出来る。

【００５９】（第３の実施例）図３に、第３の実施例を
示す。この例は基本的には第１の実施例の構造を踏襲し
ている。但し、第１の実施例の構造から、チャネル形成
層（ＴＧ‐Ｎ）１５を除去し、代わりに転送ゲート（Ｔ
Ｇ）４下であって、かつ、バリア層（ＢＡ‐Ｐ）８上領
域に、第２導電型領域（ＰＤ‐ｎ）７と検出ノード部
（ＳＤ‐ｎ）１０間に跨るチャネル形成層（ＣＨ‐Ａ）
１２を設けるようにした。

【００６０】すなわち、図３に示すように、この例は半
導体基板１上に、低濃度のウェル領域（Ｐ‐ｗｅｌｌ領
域）２が形成されている。この場合も読み出しが非常に
問題となるため、読み出しゲート（ＴＧ）４の下に、フ
ォトダイオード３の第２導電型領域（ＰＤ‐ｎ）７とト
ランジスタのドレイン部５を構成する（ＳＤ‐ｎ）１０
の両方に接続して、バリア層（ＢＡ‐Ｐ）８を形成し、
これによってチャネル長変調効果（ドレイン変調効果）
やパンチスルーの発生を抑えるようにし、さらに、低電
圧の印加により、完全空乏化したフォトダイオード３の
第２導電型領域（ＰＤ‐ｎ）７から、当該第２導電型領
域（ＰＤ‐ｎ）７に発生した信号電荷１６を検出ノード
部（ＳＤ‐ｎ）１０へと読み出すことができるようにす
るために、チャネル領域におけるバリア層（ＢＡ‐Ｐ）
８上部側領域にイオン注入してチャネル形成層（ＣＨ‐
Ａ）１２を形成する。

【００６１】イオン注入は、第２導電型領域（ＰＤ‐
ｎ）７の一部と、検出ノード部（ＳＤ‐ｎ）１０の一部
にも跨るように実施することで、第２導電型領域（ＰＤ
‐ｎ）７と検出ノード部（ＳＤ‐ｎ）１０を繋ぐよう
に、チャネル領域におけるバリア層（ＢＡ‐Ｐ）８上部
側領域にチャネル形成層（ＣＨ‐Ａ）１２を形成するこ
とができる。

【００６２】このようなチャネル形成層（ＣＨ‐Ａ）１
２を設けたことにより、フォトダイオード３の第２導電
型領域（ＰＤ‐ｎ）７に発生した信号電荷１６は、この
チャネル形成層（ＣＨ‐Ａ）１２を電流パス１３として
これに沿って、ドレイン領域５の（ＳＤ‐ｎ）１０に読
み出されることになる。

【００６３】この第３の実施例の場合は、バリア層（Ｂ
Ａ‐Ｐ）８とチャネル形成層（ＣＨ‐Ａ）１２を、同一
マスクにより形成することができ、工程を簡素化でき
る。しかし、必ずしも同一マスクで形成する必要はな
く、ここに開示した発明は、バリア層（ＢＡ‐Ｐ）８を
チャネル形成層（ＣＨ‐Ａ）１２の下に形成するように
した構造を採用した点に、特徴があるものである。

【００６４】（第４の実施例）図４に、第４の実施例を
示す。この例は図３に示した第３の実施例の変形例に相
当する。図４の構成においては、図３におけるバリア層
（ＢＡ‐Ｐ）８の代わりに、バリアウェル（ＢＡ‐ｗｅ
ｌｌ）１４を形成したものである。

【００６５】このバリアウェル（ＢＡ‐ｗｅｌｌ）１４
は転送ゲート（ＴＧ）４下とその近傍を含む領域に亙っ
て形成され、フォトダイオード３の第２の導電型領域
（ＰＤ‐ｎ）７と、トランジスタのドレイン領域５用の
（ＳＤ‐ｎ）１０の両方に接続される構造となる。そし
て、このバリアウェル（ＢＡ‐ｗｅｌｌ）１４領域内に
おいて、第２導電型領域（ＰＤ‐ｎ）７と検出ノード部
（ＳＤ‐ｎ）１０間に跨るかたちでチャネルイオン注入
領域（ＣＨ‐Ａ）１２が形成される構造となる。

【００６６】この構造によっても、第３の実施例と同様
の効果が期待できる。 （第５の実施例）図５に、第５の実施例を示す。

【００６７】この実施例は、図５に示すように、半導体
基板１上に低濃度のｐウェル（ｐ‐ｗｅｌｌ）層２が形
成され、このｐウェル層２上に、フォトダイオード３の
第２導電型領域（ＰＤ‐ｎ）７とドレイン領域５を構成
するための検出ノード部（ＳＤ‐ｎ）１０が形成されて
いる。

【００６８】ｐウェル層２上には、更に、フォトダイオ
ード３の第２導電型領域（ＰＤ‐ｎ）７とドレイン領域
５を構成するための検出ノード部（ＳＤ‐ｎ）１０の形
成領域間を覆って転送ゲート（ＴＧ）４が形成される
が、第２導電型領域（ＰＤ‐ｎ）７に対しては一部が迫
り出すように、また、ドレイン領域５を構成するための
検出ノード部（ＳＤ‐ｎ）１０に対してはその領域に侵
入しないように、形成している。

【００６９】そして、フォトダイオード３の第２導電型
領域（ＰＤ‐ｎ）７の上部にｐ型のサーフェスシールド
部（ＰＤ‐ｐ+ ）領域６が形成されるが、このサーフェ
スシールド部（ＰＤ‐ｐ+ ）領域６は転送ゲート（Ｔ
Ｇ）４によってセルフアラインで形成されるようにする
のに対して、フォトダイオード３の第２導電型領域（Ｐ
Ｄ‐ｎ）７は転送ゲート（ＴＧ）４により、セルフアラ
インで形成されないようにする。そのため、フォトダイ
オード３の第２導電型領域（ＰＤ‐ｎ）７部分は転送ゲ
ート（ＴＧ）４の下まで広がっている構成となる。

【００７０】このようにフォトダイオード３の第２導電
型領域（ＰＤ‐ｎ）７部分が転送ゲート（ＴＧ）４の下
まで広がっている構造を採用することにより、フォトダ
イオード３の第２導電型領域（ＰＤ‐ｎ）７に発生した
信号電荷１６を、ドレイン領域５の（ＳＤ‐ｎ）１０に
読み出すことが出来る構成となる。

【００７１】すなわち、この第５の実施例の構成におい
ては、フォトダイオード３の第２導電型領域（ＰＤ‐
ｎ）７がトランジスタにおける転送ゲート（ＴＧ）４の
下まで入り込んでいるので、転送ゲート（ＴＧ）４によ
り読み出しチャネルの電位を変調することが出来る。

【００７２】この場合は、バリア層（ＢＡ‐Ｐ）８は、
構成上の必須要件とはならない。従って、図６のような
構成であっても良い。図６はＭＯＳトランジスタのＬＤ
Ｄ構造を採用したもので、１７はＬＤＤ構造のサイドウ
オールスペーサである。このサイドウオールスペーサ１
７を利用して第２導電型領域（ＰＤ‐ｎ）７にオフセッ
トをつけるようにし、ここを通して第２導電型領域（Ｐ
Ｄ‐ｎ）７から信号電荷１６がドレイン領域５の（ＳＤ
‐ｎ）１０に読み出されるようにしたものである。

【００７３】（第６の実施例）図７に、第６の実施例を
示す。図７に示すように、この例は半導体基板１上に、
低濃度のウェル層２を形成する。そして、低濃度ウェル
層２の上部に、フォトダイオード３を構成する第２導電
型領域（ＰＤ‐ｎ）７とトランジスタのドレイン領域５
を構成する検出ノード部（ＳＤ‐ｎ）１０を形成する。

【００７４】低濃度ウェル層２における第２導電型領域
（ＰＤ‐ｎ）７と検出ノード部（ＳＤ‐ｎ）１０の間の
領域に、絶縁層を介して転送ゲート（ＴＧ）４が形成さ
れる。

【００７５】この転送ゲート（ＴＧ）４の下には、読み
出しを良くするために、フォトダイオード３の第２導電
型領域（ＰＤ‐ｎ）７と同じ不純物タイプのチャネル形
成層（ＴＧ‐Ｎ）１５が、第２導電型領域（ＰＤ‐ｎ）
７の一部から転送ゲート（ＴＧ）下の一部領域にかけて
形成されている。

【００７６】この実施例においては、このチャネル形成
層（ＴＧ‐Ｎ）１５は、転送ゲート（ＴＧ）４に対して
セルフアラインでは形成しないようにする。そして、チ
ャネル形成層（ＴＧ‐Ｎ）１５は転送ゲート（ＴＧ）４
下の一部領域とサーフェスシールド層（ＰＤ‐Ｐ+ ）６
の一部に接続して形成されるようにすることが特徴であ
る。

【００７７】以上、種々の実施例を説明したが、要する
に本発明は、単位セルを光電変換用のフォトダイオード
と、フォトダイオードから信号電荷を読み出し用のＭＯ
Ｓトランジスタを介して取り出すようにしたＭＯＳ型固
体撮像装置において、サーフェスシールド構造でも、読
み出し用ＭＯＳトランジスタのゲートの構造を工夫する
ことで、駆動電圧が３．３［Ｖ］や５．０［Ｖ］の低電
圧であっても、完全転送が出来るようにした読み出しト
ランジスタの構造を提供するものであり、半導体基板上
に形成された第１導電型のウェル領域と、前記ウェル領
域上に形成された第２導電型のフォトダイオード部と、
第２導電型のフォトダイオード部の上部に形成された第
１導電型の表面層と、第２導電型のフォトダイオード部
に隣接して形成された読み出しゲート部と、読み出しゲ
ート部下部の第１導電型バリア層を形成し、さらに、前
記第２導電型のフォトダイオード部と、第２導電型フォ
トダイオード層に隣接し、前記読み出しゲート部の下に
形成された第２導電型の貫通チャネル層を備えた構造に
したものである。

【００７８】そして、このような構造とすることによ
り、フォトダイオード部分がサーフェスシールド構造で
あっても、フォトダイオードの信号を完全読み出しがで
きるようになるもので、本発明により、５［Ｖ］や３．
３［Ｖ］の低電源電圧でも、サーフェスシールドされた
フォトダイオードの信号電荷を、読み出すことが出来る
読み出しトランジスタ構造を提供出来る。

【００７９】また、本発明のＭＯＳ型固体撮像装置の電
源電圧は、１電源で小さいが、読み出しゲート（ＴＧ）
４に印加する電圧は昇圧回路などの回路技術によって高
くして良い。

【００８０】なお、この発明はＭＯＳ型の固体撮像装置
にかかわり、特に単位セル部分の読み出しトランジスタ
部分の構造の改良に関するものであるが、完全空乏化し
たフォトダイオード部の信号を読み出すことの出来る読
み出しトランジスタ構造を持ったサーフェスシールド構
造でも、読み出しゲートの構造を工夫することで、３．
３［Ｖ］や５．０［Ｖ］の低電源電圧で、完全転送が出
来るようにした読み出しトランジスタが実現できる。

【００８１】

【発明の効果】以上、詳述したように、本発明によれ
ば、フォトダイオードがサーフェスシールド構造であ
り、完全空乏化したフォトダイオードであっても、読み
出しゲートの構造を工夫したことで、３．３［Ｖ］や
５．０［Ｖ］の低電源電圧で、フォトダイオードの信号
電荷を完全転送することが出来るようになる読み出しト
ランジスタ構造を持つＭＯＳ型固体撮像装置を提供でき
る。

【図面の簡単な説明】

【図１】本発明を説明するための図であって、本発明の
第１の実施例を示す素子断面図である。

【図２】本発明を説明するための図であって、本発明の
第２の実施例を示す素子断面図である。

【図３】本発明を説明するための図であって、本発明の
第３の実施例を示す素子断面図である。

【図４】本発明を説明するための図であって、本発明の
第４の実施例を示す素子断面図である。

【図５】本発明を説明するための図であって、本発明の
第５の実施例を示す素子断面図である。

【図６】本発明を説明するための図であって、本発明の
第６の実施例を示す素子断面図である。

【図７】本発明を説明するための図であって、本発明の
第７の実施例を示す素子断面図である。

【符号の説明】

１…半導体基板 ２…低濃度のウェル層 ３…フォトダイオード ５…トランジスタのドレイン領域 ４…転送ゲート（ＴＧ） ６…サーフェスシールド層（ＰＤ‐Ｐ+ ） ７…フォトダイオード３を構成する第２導電型領域（Ｐ
Ｄ‐ｎ） ８…バリア層（ＢＡ‐Ｐ） ９…第２導電型の貫通チャネル層 １０…トランジスタのドレイン領域５を構成する（ＳＤ
‐ｎ） １１…素子分離用のチャネルストップ領域 １２…チャネル形成層（ＣＨ‐Ａ） １３…電流パス １４…バリアウェル（ＢＡ‐ｗｅｌｌ） １５…チャネル形成層（チャネルインプラント層（ＰＤ
‐Ｎ）） １６…信号電荷

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野崎 秀俊 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 山下 浩史 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 井上 郁子 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (5)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成された第１導電型のウ
   ェル領域と、このウェル領域上に形成された第２導電型
   領域とからなるフォトダイオード部と、フォトダイオー
   ド部の第２導電型領域上部に形成された第１導電型の表
   面層と、前記第１導電型のウェル領域における前記フォ
   トダイオード部の第２導電型領域近傍に形成された第２
   導電型のドレイン領域と、当該ドレイン領域と前記フォ
   トダイオード部の第２導電型領域との間における前記ウ
   ェル領域上部に設けられた読み出しトランジスタのゲー
   ト部とを有する固体撮像装置において、 前記フォトダイオード部の第２導電型領域と第２導電型
   のドレイン領域とを深層部で接続する第１導電型バリア
   層を形成し、かつ、この第１導電型バリア層と前記ゲー
   ト部下との間には、前記フォトダイオード部の第２導電
   型領域から迫り出す高濃度第２導電型のチャネル構成層
   を設ける構成としたことを特徴とする固体撮像装置。
2. 【請求項２】半導体基板上に形成された第１導電型のウ
   ェル領域と、このウェル領域上に形成された第２導電型
   領域とからなるフォトダイオード部と、フォトダイオー
   ド部の第２導電型領域上部に形成された第１導電型の表
   面層と、前記第１導電型のウェル領域における前記フォ
   トダイオード部の第２導電型領域近傍に形成された第２
   導電型のドレイン領域と、当該ドレイン領域と前記フォ
   トダイオード部の第２導電型領域との間における前記ウ
   ェル領域上部に設けられた読み出しトランジスタのゲー
   ト部とを有する固体撮像装置において、 第２導電型のドレイン領域における深層部から前記フォ
   トダイオード部の第２導電型領域側に迫り出すオフセッ
   トを以て形成された、第１導電型のバリア層を備えると
   共に、前記フォトダイオード部の第２導電型領域には前
   記バリア層位置よりも表層側に位置させ、かつ、前記ゲ
   ート部端に向けて高濃度第２導電型のチャネル構成層を
   設ける構成としたことを特徴とする固体撮像装置。
3. 【請求項３】半導体基板上に形成された第１導電型のウ
   ェル領域と、前記ウェル領域上に形成された第２導電型
   のフォトダイオード部と、第２導電型のフォトダイオー
   ド部の上部に形成された第1 導電型の表面層と、第２導
   電型のフォトダイオード部に隣接して形成された読み出
   しゲート部と、読み出しゲート部の他方に隣接して形成
   される第２導電型のドレイン領域とをもった、固体撮像
   装置の単位セル部において、 前記読み出しトランジスタのゲート部下に、前記第２導
   電型フォトダイオード部と前記第２導電型ドレイン領域
   の双方に隣接して形成された第１導電型バリア層を持
   ち、この第１導電型バリア層の上部に、前記第２導電型
   フォトダイオード部と前記第２導電型ドレイン領域の両
   方に隣接して形成された第２導電型の貫通チャネル層を
   持つことを特徴とする固体撮像装置。
4. 【請求項４】請求項３に記載の固体撮像装置において、 前記第１導電型バリア層に換えて、前記第１導電型のウ
   ェル層よりも高濃度の第２導電型のバリアウェルを設け
   ることを特徴とする固体撮像装置。
5. 【請求項５】半導体基板上に形成された第１導電型のウ
   ェル領域と、このウェル領域上に形成された第２導電型
   領域とからなるフォトダイオード部と、フォトダイオー
   ド部の第２導電型領域上部に形成された第１導電型の表
   面層と、前記第１導電型のウェル領域における前記フォ
   トダイオード部の第２導電型領域近傍に形成された第２
   導電型のドレイン領域と、当該ドレイン領域と前記フォ
   トダイオード部の第２導電型領域との間における前記ウ
   ェル領域上部に設けられた読み出しトランジスタのゲー
   ト部とを有する固体撮像装置において、 前記フォトダイオードの第２導電型領域の一部が、前記
   読み出しトランジスタのゲート部下の酸化膜と界面に至
   る構造とすることを特徴とする固体撮像装置。