JP2003258229A - 半導体装置、光電変換装置および撮像装置 - Google Patents
半導体装置、光電変換装置および撮像装置Info
- Publication number
- JP2003258229A JP2003258229A JP2002053945A JP2002053945A JP2003258229A JP 2003258229 A JP2003258229 A JP 2003258229A JP 2002053945 A JP2002053945 A JP 2002053945A JP 2002053945 A JP2002053945 A JP 2002053945A JP 2003258229 A JP2003258229 A JP 2003258229A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- semiconductor region
- conversion device
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 フォトダイオードのリーク電流を低減する。
【解決手段】 ｐ型半導体層102内に形成されたｎ型半
導体領域103を有するフォトダイオードと、フォトダイ
オードと隣接する素子との間に形成された素子分離絶縁
膜104と、素子分離絶縁膜の下部に形成されたｐ型半導
体層102よりも高濃度のチャネルストップ領域106と、素
子分離絶縁膜上の一部に配線層105が形成されている光
電変換装置において、配線層105が素子分離絶縁膜を挟
んで対向する領域の少なくとも一部にチャネルストップ
領域106よりも高濃度のｐ+暗電流低減領域を設けた。
導体領域103を有するフォトダイオードと、フォトダイ
オードと隣接する素子との間に形成された素子分離絶縁
膜104と、素子分離絶縁膜の下部に形成されたｐ型半導
体層102よりも高濃度のチャネルストップ領域106と、素
子分離絶縁膜上の一部に配線層105が形成されている光
電変換装置において、配線層105が素子分離絶縁膜を挟
んで対向する領域の少なくとも一部にチャネルストップ
領域106よりも高濃度のｐ+暗電流低減領域を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、光電変
換装置、およびそれを用いた増幅型固体撮像装置、シス
テムに関するものでありディジタルカメラ、ビデオカメ
ラ、複写機、ファクシミリなどの撮像装置およびシステ
ムに関する。
換装置、およびそれを用いた増幅型固体撮像装置、シス
テムに関するものでありディジタルカメラ、ビデオカメ
ラ、複写機、ファクシミリなどの撮像装置およびシステ
ムに関する。
【０００２】
【従来の技術】光電変換素子を含む固体撮像素子を１次
元あるいは２次元に配列したイメージセンサはディジタ
ルカメラ、ビデオカメラ、複写機、ファクシミリなどに
数多く搭載されている。固体撮像素子には例えばＣＣＤ
撮像素子や増幅型固体撮像素子がある。
元あるいは２次元に配列したイメージセンサはディジタ
ルカメラ、ビデオカメラ、複写機、ファクシミリなどに
数多く搭載されている。固体撮像素子には例えばＣＣＤ
撮像素子や増幅型固体撮像素子がある。
【０００３】これらの撮像素子は多画素化の傾向に有
り、１画素の面積の縮小にともないフォトダイオード面
積もまた減少していく傾向にある。したがってより小さ
な信号電荷量を扱う必要が生じると共にノイズ成分とな
るフォトダイオードのリーク電流をより小さくしていく
必要性が生じてきている。
り、１画素の面積の縮小にともないフォトダイオード面
積もまた減少していく傾向にある。したがってより小さ
な信号電荷量を扱う必要が生じると共にノイズ成分とな
るフォトダイオードのリーク電流をより小さくしていく
必要性が生じてきている。
【０００４】増幅型固体撮像素子の回路構成例を図１５
に示す。増幅型固体撮像素子では、単位画素内に少なく
ともフォトダイオードＰＤとフォトダイオードに蓄積さ
れた光信号を増幅するトランジスタＴｒを有している。
画素構成は後述する図３の画素構成と同じであり、垂直
走査回路（ＶＳＲ）により画素行に各画素の信号読み出
し、リセット動作が制御され、読み出された信号は容量
Ｃに保持され、水平走査回路（ＨＳＲ）によって画素列
ごとに水平出力線から順次出力される。
に示す。増幅型固体撮像素子では、単位画素内に少なく
ともフォトダイオードＰＤとフォトダイオードに蓄積さ
れた光信号を増幅するトランジスタＴｒを有している。
画素構成は後述する図３の画素構成と同じであり、垂直
走査回路（ＶＳＲ）により画素行に各画素の信号読み出
し、リセット動作が制御され、読み出された信号は容量
Ｃに保持され、水平走査回路（ＨＳＲ）によって画素列
ごとに水平出力線から順次出力される。
【０００５】図１６は従来の増幅型MOSセンサにおける
単位セル内のフォトダイオードの断面構造を示したもの
である。図１６に示されるように、ｎ型基板101上のｐ
型半導体層102とともにフォトダイオードを構成するｎ
型領域103は素子分離の選択酸化膜104に対して自己整合
的に作られており、フォトダイオードの面積に相当する
ｎ型領域103の面積を限界まで大きくする構造になって
いる。素子分離の選択酸化膜104の下には隣接するMOSト
ランジスタのソースドレイン領域107とフォトダイオー
ドのｎ型領域103とのパンチスルー耐圧を向上するため
のチャネルストップ領域106が形成されている。また、
素子分離の選択酸化膜104の上にはトランジスタの配線
層105が形成されている。
単位セル内のフォトダイオードの断面構造を示したもの
である。図１６に示されるように、ｎ型基板101上のｐ
型半導体層102とともにフォトダイオードを構成するｎ
型領域103は素子分離の選択酸化膜104に対して自己整合
的に作られており、フォトダイオードの面積に相当する
ｎ型領域103の面積を限界まで大きくする構造になって
いる。素子分離の選択酸化膜104の下には隣接するMOSト
ランジスタのソースドレイン領域107とフォトダイオー
ドのｎ型領域103とのパンチスルー耐圧を向上するため
のチャネルストップ領域106が形成されている。また、
素子分離の選択酸化膜104の上にはトランジスタの配線
層105が形成されている。
【０００６】
【発明が解決しようとする課題】ところが、図１６にお
いて、トランジスタの配線層105の電位がHIGHレベル
（例えば+５V）に印加された場合、その下のＰ型チャネ
ルストップ領域106の実効的な濃度が低下してしまい、
配線層105の下部において少数キャリア濃度が増加して
しまう。この少数キャリア（電子）がフォトダイオード
中に拡散することによりフォトダイオードの暗電流が増
大するという問題が発生する。
いて、トランジスタの配線層105の電位がHIGHレベル
（例えば+５V）に印加された場合、その下のＰ型チャネ
ルストップ領域106の実効的な濃度が低下してしまい、
配線層105の下部において少数キャリア濃度が増加して
しまう。この少数キャリア（電子）がフォトダイオード
中に拡散することによりフォトダイオードの暗電流が増
大するという問題が発生する。
【０００７】その対策としてＰ型のチャネルストップ領
域106の濃度を上げることが考えられるが、その際に隣
接するソースドレイン領域107のＮ++領域に対して接合
耐圧が低下する、あるいは接合間のリーク電流が増大し
てしまうという問題がある。
域106の濃度を上げることが考えられるが、その際に隣
接するソースドレイン領域107のＮ++領域に対して接合
耐圧が低下する、あるいは接合間のリーク電流が増大し
てしまうという問題がある。
【０００８】また、選択酸化により形成された素子分離
の選択酸化膜104の膜厚を増やすことも考えられるがそ
の際に配線層105の段差が増え、微細配線の形成に不向
きになり、断線や短絡しやすくなるという問題が生じ
る。
の選択酸化膜104の膜厚を増やすことも考えられるがそ
の際に配線層105の段差が増え、微細配線の形成に不向
きになり、断線や短絡しやすくなるという問題が生じ
る。
【０００９】従って、暗電流の増加によりノイズが増大
しS/Nの劣化が生じるという課題があった。
しS/Nの劣化が生じるという課題があった。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置は、第１導電型の第１の半導体領
域及び該第１の半導体領域内に形成された第２導電型の
第２の半導体領域を有する半導体素子と、前記半導体素
子と隣接する素子との間に形成された素子分離絶縁膜
と、前記素子分離絶縁膜の下部に形成された前記第１の
半導体領域の濃度よりも高い濃度の第１導電型の第３の
半導体領域と、前記素子分離絶縁膜上の一部に形成され
た導電体層とを有する半導体装置において、前記導電体
層が前記素子分離絶縁膜を挟んで対向する領域の少なく
とも一部に前記第３の半導体領域の濃度よりも高い濃度
の第１導電型の第４の半導体領域を設けたことを特徴と
する半導体装置である。
の本発明の半導体装置は、第１導電型の第１の半導体領
域及び該第１の半導体領域内に形成された第２導電型の
第２の半導体領域を有する半導体素子と、前記半導体素
子と隣接する素子との間に形成された素子分離絶縁膜
と、前記素子分離絶縁膜の下部に形成された前記第１の
半導体領域の濃度よりも高い濃度の第１導電型の第３の
半導体領域と、前記素子分離絶縁膜上の一部に形成され
た導電体層とを有する半導体装置において、前記導電体
層が前記素子分離絶縁膜を挟んで対向する領域の少なく
とも一部に前記第３の半導体領域の濃度よりも高い濃度
の第１導電型の第４の半導体領域を設けたことを特徴と
する半導体装置である。
【００１１】また本発明の光電変換装置は、第１導電型
の第１の半導体領域及び該第１の半導体領域内に形成さ
れた第２導電型の第２の半導体領域を有する光電変換素
子と、前記光電変換素子と隣接する素子との間に形成さ
れた素子分離絶縁膜と、前記素子分離絶縁膜の下部に形
成された前記第１の半導体領域の濃度よりも高い濃度の
第１導電型の第３の半導体領域と、前記素子分離絶縁膜
上の一部に形成された導電体層とを有する光電変換装置
において、前記導電体層が前記素子分離絶縁膜を挟んで
対向する領域の少なくとも一部に前記第３の半導体領域
の濃度よりも高い濃度の第１導電型の第４の半導体領域
を設けたことを特徴とする光電変換装置である。
の第１の半導体領域及び該第１の半導体領域内に形成さ
れた第２導電型の第２の半導体領域を有する光電変換素
子と、前記光電変換素子と隣接する素子との間に形成さ
れた素子分離絶縁膜と、前記素子分離絶縁膜の下部に形
成された前記第１の半導体領域の濃度よりも高い濃度の
第１導電型の第３の半導体領域と、前記素子分離絶縁膜
上の一部に形成された導電体層とを有する光電変換装置
において、前記導電体層が前記素子分離絶縁膜を挟んで
対向する領域の少なくとも一部に前記第３の半導体領域
の濃度よりも高い濃度の第１導電型の第４の半導体領域
を設けたことを特徴とする光電変換装置である。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、本発明は半導体装置一般に適用可能
であるが、以下の説明では一例として光電変換装置及び
撮像装置を取りあげて説明を行う。
て説明する。なお、本発明は半導体装置一般に適用可能
であるが、以下の説明では一例として光電変換装置及び
撮像装置を取りあげて説明を行う。
【００１３】（実施形態１）図１、図２及び図３に本発
明の光電変換装置の第１の実施形態の断面図、平面図お
よびその一画素の等価回路図を示す。
明の光電変換装置の第１の実施形態の断面図、平面図お
よびその一画素の等価回路図を示す。
【００１４】図１中、101は例えばｎ型の半導体基板、1
02はP型の半導体層であり、103のN型の半導体領域と共
に光電変換素子となるフォトダイオードを形成してい
る。104は素子分離絶縁膜、105は配線層であり、106は
Ｐ型のチャネルストップ領域であり、素子分離絶縁膜10
4の下に設けられている。107は隣接するMOSトランジス
タのソースドレイン領域である。108はＰ+の暗電流低減
領域でありこの部分の濃度はチャネルストップ領域106
の濃度よりも高い濃度になっている。
02はP型の半導体層であり、103のN型の半導体領域と共
に光電変換素子となるフォトダイオードを形成してい
る。104は素子分離絶縁膜、105は配線層であり、106は
Ｐ型のチャネルストップ領域であり、素子分離絶縁膜10
4の下に設けられている。107は隣接するMOSトランジス
タのソースドレイン領域である。108はＰ+の暗電流低減
領域でありこの部分の濃度はチャネルストップ領域106
の濃度よりも高い濃度になっている。
【００１５】次に図２及び図３を用いて回路構成を説明
する。図２のA-A'線の断面は図１の断面に対応するもの
である。図２及び図３において、201は光電変換をする
ためのフォトダイオード（図２に示す201は図１のN型の
半導体領域103に対応する）、202はフォトダイオード20
1およびフローティングディフュージョン（FD）領域206
をリセットするためのリセットトランジスタ、203はフ
ォトダイオード201の信号電荷を読み出すための転送MOS
トランジスタである。また、204は読み出した電荷を電
圧変換するためのソースフォロアアンプ（MOSトランジ
スタ）であり、FD領域206と接続されている。また、205
は行選択MOSトランジスタであり、ソースフォロアアン
プの出力を信号線に接続している。フォトダイオード20
1からの信号電荷は転送MOSトランジスタ203を介して、
フローティングディフュージョン（FD）領域206に転送
され、このFD領域206と接続されるソースフォロアアン
プ（MOSトランジスタ）204のゲートに入力される。そし
て、行選択MOSトランジスタ205を介してソースフォロア
アンプ（MOSトランジスタ）204により電圧変換された信
号が出力される。図２中「□」はコンタクトホールを示
す。
する。図２のA-A'線の断面は図１の断面に対応するもの
である。図２及び図３において、201は光電変換をする
ためのフォトダイオード（図２に示す201は図１のN型の
半導体領域103に対応する）、202はフォトダイオード20
1およびフローティングディフュージョン（FD）領域206
をリセットするためのリセットトランジスタ、203はフ
ォトダイオード201の信号電荷を読み出すための転送MOS
トランジスタである。また、204は読み出した電荷を電
圧変換するためのソースフォロアアンプ（MOSトランジ
スタ）であり、FD領域206と接続されている。また、205
は行選択MOSトランジスタであり、ソースフォロアアン
プの出力を信号線に接続している。フォトダイオード20
1からの信号電荷は転送MOSトランジスタ203を介して、
フローティングディフュージョン（FD）領域206に転送
され、このFD領域206と接続されるソースフォロアアン
プ（MOSトランジスタ）204のゲートに入力される。そし
て、行選択MOSトランジスタ205を介してソースフォロア
アンプ（MOSトランジスタ）204により電圧変換された信
号が出力される。図２中「□」はコンタクトホールを示
す。
【００１６】次に図３および図４を用いて回路動作を説
明する。図３及び図４において、φtx、φres、φselは
転送MOSトランジスタ203、リセットトランジスタ202、
行選択MOSトランジスタ205をオンオフ制御する制御信号
である。
明する。図３及び図４において、φtx、φres、φselは
転送MOSトランジスタ203、リセットトランジスタ202、
行選択MOSトランジスタ205をオンオフ制御する制御信号
である。
【００１７】図３のフォトダイオード201をリセットす
るためにリセットMOSトランジスタ202および転送MOSト
ランジスタ203をON状態にし、フォトダイオード201をリ
セットする。その後転送MOSトランジスタ203をOFF状態
とする。この状態からフォトダイオード201は蓄積状態
に入る。蓄積時間ｔｓだけ経過した後にリセットMOSト
ランジスタ202をOFF状態とし、選択MOSトランジスタ205
をON状態とすることによりソースフォロアアンプ204を
活性化させた状態で転送MOSトランジスタ203をON状態と
することによりフォトダイオード201の信号電荷を読み
出す。
るためにリセットMOSトランジスタ202および転送MOSト
ランジスタ203をON状態にし、フォトダイオード201をリ
セットする。その後転送MOSトランジスタ203をOFF状態
とする。この状態からフォトダイオード201は蓄積状態
に入る。蓄積時間ｔｓだけ経過した後にリセットMOSト
ランジスタ202をOFF状態とし、選択MOSトランジスタ205
をON状態とすることによりソースフォロアアンプ204を
活性化させた状態で転送MOSトランジスタ203をON状態と
することによりフォトダイオード201の信号電荷を読み
出す。
【００１８】蓄積状態では、FD領域206はVdd、例えば+
５Vの電圧が印加されたHIGHレベルの状態になっており
図２のMOSトランジスタ204およびリセットMOSトランジ
スタ202のゲート電位はHIGHレベルの状態であり、図１
の配線層105の電位はHIGHレベルになっている。なお、
ここでは配線層105はFD領域206とMOSトランジスタ204と
を接続する配線層である。このとき配線層105の下部で
はP型チャネルストップ領域106の濃度が実効的に下が
り、配線層105が上部にない領域106’に比べ少数キャリ
アの濃度が高くなる効果が生まれる。仮に、暗電流低減
領域108がなかった場合、発生したより多く発生した少
数キャリアはフォトダイオード201中に拡散しS/Nを劣化
させてしまう。
５Vの電圧が印加されたHIGHレベルの状態になっており
図２のMOSトランジスタ204およびリセットMOSトランジ
スタ202のゲート電位はHIGHレベルの状態であり、図１
の配線層105の電位はHIGHレベルになっている。なお、
ここでは配線層105はFD領域206とMOSトランジスタ204と
を接続する配線層である。このとき配線層105の下部で
はP型チャネルストップ領域106の濃度が実効的に下が
り、配線層105が上部にない領域106’に比べ少数キャリ
アの濃度が高くなる効果が生まれる。仮に、暗電流低減
領域108がなかった場合、発生したより多く発生した少
数キャリアはフォトダイオード201中に拡散しS/Nを劣化
させてしまう。
【００１９】本実施形態では、この配線層105の下部に
暗電流低減領域108を設け、配線層105の下に少数キャリ
アが発生される状態においても少数キャリアの濃度を抑
える効果がある。したがってP型チャネルストップ領域1
06から拡散によりフォトダイオード201中に蓄積される
暗電流を減少させることができ、高いS/Nをもつセンサ
を実現することができる。
暗電流低減領域108を設け、配線層105の下に少数キャリ
アが発生される状態においても少数キャリアの濃度を抑
える効果がある。したがってP型チャネルストップ領域1
06から拡散によりフォトダイオード201中に蓄積される
暗電流を減少させることができ、高いS/Nをもつセンサ
を実現することができる。
【００２０】暗電流低減領域108の濃度としては素子分
離絶縁膜104の厚さ、その比誘電率、配線層105の材料の
仕事関数などに依存するがPチャネルストップ領域106よ
りも高い濃度であれば効果がある。好ましくはPチャネ
ルストップ領域106’の少数キャリア密度をNp1としたと
き、配線層105の電位がHIGHレベルになった際の暗電流
低減領域108の少数キャリア密度Np2との関係がNp1≧Np2
であることがのぞましい。例えば、基板がSi（珪素）で
あり、Pチャネルストップ領域106’の多数キャリア濃度
が１×１０17ｃｍ-3で素子分離絶縁膜がＳｉＯ2（二酸
化珪素）で形成されその厚さが0.35μmの場合、暗電流
低減領域108のP型層の多数キャリア濃度は３×１０17ｃ
ｍ-3程度が好ましい。
離絶縁膜104の厚さ、その比誘電率、配線層105の材料の
仕事関数などに依存するがPチャネルストップ領域106よ
りも高い濃度であれば効果がある。好ましくはPチャネ
ルストップ領域106’の少数キャリア密度をNp1としたと
き、配線層105の電位がHIGHレベルになった際の暗電流
低減領域108の少数キャリア密度Np2との関係がNp1≧Np2
であることがのぞましい。例えば、基板がSi（珪素）で
あり、Pチャネルストップ領域106’の多数キャリア濃度
が１×１０17ｃｍ-3で素子分離絶縁膜がＳｉＯ2（二酸
化珪素）で形成されその厚さが0.35μmの場合、暗電流
低減領域108のP型層の多数キャリア濃度は３×１０17ｃ
ｍ-3程度が好ましい。
【００２１】また、図１に示したように108の領域は配
線層105の直下に部分的に配置するだけでも効果はあ
る。
線層105の直下に部分的に配置するだけでも効果はあ
る。
【００２２】さらに図５に示すように暗電流低減領域10
8が配線層105の直下の領域を内包する、あるいは図６の
ようにフォトダイオード側にのみはみ出した形状でも良
い。このことにより配線層105の電位がHIGHレベルの際
に基板側に向かって発生した電気力線の内、配線層105
の両端部で生じる水平方向に広がった電気力線がPチャ
ネルストップ領域108に終端することによる少数キャリ
アの増加を抑制することができるからである。また、図
６で示したように配線層105が上部に形成されていない
領域に暗電流低減領域108を形成しても何ら問題はない
し、蓄積時間中に配線層105の電位がLOWレベルである領
域に形成しても良い。しかしながらいずれの図において
も示したように、高濃度のＮ++領域であるソースドレイ
ン領域107と暗電流低減領域108の領域の間にはPチャネ
ルストップ領域106を介在させるかあるいは暗電流低減
領域108よりも低濃度なＰ層を形成することにより、Ｎ
++とＰ+の接合間の電界を緩和する層を形成し接合耐圧
の向上、あるいはリーク電流の低減をはかることが望ま
しい。このことはフォトダイオードから発生した光電荷
を保持するフローティングディフュージョン領域206の
一部を形成するＮ++領域との間では特に重要であり、暗
電流低減領域108とソースドレイン領域107の間にはPチ
ャネルストップ領域106の領域をはさむ、あるいは暗電
流低減領域108よりも低濃度なＰ層を形成することがよ
り望ましい。ソースドレイン領域107と暗電流低減領域1
08の間の距離としては望ましくは0.2μm以上、より望ま
しくは0.3μm〜0.4μm離すのが好ましい。
8が配線層105の直下の領域を内包する、あるいは図６の
ようにフォトダイオード側にのみはみ出した形状でも良
い。このことにより配線層105の電位がHIGHレベルの際
に基板側に向かって発生した電気力線の内、配線層105
の両端部で生じる水平方向に広がった電気力線がPチャ
ネルストップ領域108に終端することによる少数キャリ
アの増加を抑制することができるからである。また、図
６で示したように配線層105が上部に形成されていない
領域に暗電流低減領域108を形成しても何ら問題はない
し、蓄積時間中に配線層105の電位がLOWレベルである領
域に形成しても良い。しかしながらいずれの図において
も示したように、高濃度のＮ++領域であるソースドレイ
ン領域107と暗電流低減領域108の領域の間にはPチャネ
ルストップ領域106を介在させるかあるいは暗電流低減
領域108よりも低濃度なＰ層を形成することにより、Ｎ
++とＰ+の接合間の電界を緩和する層を形成し接合耐圧
の向上、あるいはリーク電流の低減をはかることが望ま
しい。このことはフォトダイオードから発生した光電荷
を保持するフローティングディフュージョン領域206の
一部を形成するＮ++領域との間では特に重要であり、暗
電流低減領域108とソースドレイン領域107の間にはPチ
ャネルストップ領域106の領域をはさむ、あるいは暗電
流低減領域108よりも低濃度なＰ層を形成することがよ
り望ましい。ソースドレイン領域107と暗電流低減領域1
08の間の距離としては望ましくは0.2μm以上、より望ま
しくは0.3μm〜0.4μm離すのが好ましい。
【００２３】また、これらの構造はフォトダイオードの
N型の半導体領域103の表面にP+層を形成した埋め込み型
のフォトダイオードに適用しても良い。
N型の半導体領域103の表面にP+層を形成した埋め込み型
のフォトダイオードに適用しても良い。
【００２４】また、これらの光電変換装置を図１５に示
すごとく２次元のアレイ状に配置することができる。ま
た、図１５では、単位画素が３×４個配列された回路を
示しているが、本発明はその画素数、及び単位画素の回
路構成はこれに限定されず、この発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
すごとく２次元のアレイ状に配置することができる。ま
た、図１５では、単位画素が３×４個配列された回路を
示しているが、本発明はその画素数、及び単位画素の回
路構成はこれに限定されず、この発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
【００２５】（実施形態２）図７に本発明の光電変換装
置の第２の実施形態を示す。本実施形態の特徴は暗電流
低減領域701が領域702で示したように、フォトダイオー
ドの一部まで拡張されていることにある。図１と同一構
成部材については同一符号を付する。
置の第２の実施形態を示す。本実施形態の特徴は暗電流
低減領域701が領域702で示したように、フォトダイオー
ドの一部まで拡張されていることにある。図１と同一構
成部材については同一符号を付する。
【００２６】第１の実施形態を示す図５を用いて述べた
ように、ソースドレイン107の形状は配線層105の直下の
領域を内包するように形成することが望ましいが、図７
に示すように配線層105が素子分離絶縁膜104上でフォト
ダイオードに近接して形成されている際には領域702の
ように一部、素子分離絶縁膜104の直下にとどまらず、
フォトダイオード側にはみ出すことが望ましい。
ように、ソースドレイン107の形状は配線層105の直下の
領域を内包するように形成することが望ましいが、図７
に示すように配線層105が素子分離絶縁膜104上でフォト
ダイオードに近接して形成されている際には領域702の
ように一部、素子分離絶縁膜104の直下にとどまらず、
フォトダイオード側にはみ出すことが望ましい。
【００２７】また、これらの構造をフォトダイオードの
表面にP+層801を形成した埋め込み型のフォトダイオー
ドに適用した例を図８に示す。図８に示すように、P+層
801の端部ではその上に暗電流低減領域701が延びて形成
されている。
表面にP+層801を形成した埋め込み型のフォトダイオー
ドに適用した例を図８に示す。図８に示すように、P+層
801の端部ではその上に暗電流低減領域701が延びて形成
されている。
【００２８】また、図９に示すように暗電流低減領域90
1の形状をフォトダイオード側で深く形成しても良い、
その際には図中aで示すP型のチャネルストップ領域106
の深さ（表面からの距離）よりも、フォトダイオードに
接する暗電流低減領域901部分の深さｂが深いほうが好
ましい。このことにより、配線層105の直下で発生した
わずかな少数キャリアに対しポテンシャルバリアを形成
することができ、フォトダイオード内にこれらのキャリ
アが拡散してくる量をさらに減らすことができる。
1の形状をフォトダイオード側で深く形成しても良い、
その際には図中aで示すP型のチャネルストップ領域106
の深さ（表面からの距離）よりも、フォトダイオードに
接する暗電流低減領域901部分の深さｂが深いほうが好
ましい。このことにより、配線層105の直下で発生した
わずかな少数キャリアに対しポテンシャルバリアを形成
することができ、フォトダイオード内にこれらのキャリ
アが拡散してくる量をさらに減らすことができる。
【００２９】図７および図９ではフォトダイオードのＮ
型領域103と暗電流低減領域701，901が直接接している
例を示したが近接すればよく、必ずしも接している必要
はない。
型領域103と暗電流低減領域701，901が直接接している
例を示したが近接すればよく、必ずしも接している必要
はない。
【００３０】図８および図９の暗電流低減領域の形状は
以下のようにして形成できる。
以下のようにして形成できる。
【００３１】図１０(a)、(b)は図８の暗電流低減領域を
形成する工程を示した断面図である。ｎ型の半導体基板
101の表面にP型の半導体層102を形成し、その表面に犠
牲酸化膜1001をたとえば200Å成長させる。その後、窒
化シリコン（Ｓｉ3Ｎ4）膜1002を1500Å堆積後、素子分
離用のマスクを用いて窒化シリコン膜1002を通常のフォ
トリソグラフィ技術でパタンニングし、そのパタンに対
して自己整合的にP型のチャネルストップ領域106になる
不純物、例えばホウ素イオン（B+）を１．５×１０13ｃ
ｍ-2、60 ｋeVで領域1003に注入し図１０(a)に至る。
さらにレジスト塗布後、パタンニングしてレジスト領域
1004を形成する。この状態で犠牲酸化膜1001と窒化シリ
コン1002の膜を突き抜ける条件、たとえばホウ素
（Ｂ+）イオンを135ｋeVで３×１０13ｃｍ-2注入すると
犠牲酸化膜1001のみがある部分は領域1005aに示す様に
深く、犠牲酸化膜1001と窒化シリコン膜1002の両方の膜
がある部分に関しては領域1005bのごとく浅く形成され
図１０(b)が形成される。この注入後、レジスト領域100
4を剥離し選択酸化膜を形成することにより図８の形状
の暗電流低減領域701が形成される。
形成する工程を示した断面図である。ｎ型の半導体基板
101の表面にP型の半導体層102を形成し、その表面に犠
牲酸化膜1001をたとえば200Å成長させる。その後、窒
化シリコン（Ｓｉ3Ｎ4）膜1002を1500Å堆積後、素子分
離用のマスクを用いて窒化シリコン膜1002を通常のフォ
トリソグラフィ技術でパタンニングし、そのパタンに対
して自己整合的にP型のチャネルストップ領域106になる
不純物、例えばホウ素イオン（B+）を１．５×１０13ｃ
ｍ-2、60 ｋeVで領域1003に注入し図１０(a)に至る。
さらにレジスト塗布後、パタンニングしてレジスト領域
1004を形成する。この状態で犠牲酸化膜1001と窒化シリ
コン1002の膜を突き抜ける条件、たとえばホウ素
（Ｂ+）イオンを135ｋeVで３×１０13ｃｍ-2注入すると
犠牲酸化膜1001のみがある部分は領域1005aに示す様に
深く、犠牲酸化膜1001と窒化シリコン膜1002の両方の膜
がある部分に関しては領域1005bのごとく浅く形成され
図１０(b)が形成される。この注入後、レジスト領域100
4を剥離し選択酸化膜を形成することにより図８の形状
の暗電流低減領域701が形成される。
【００３２】図１１は図９の暗電流低減領域を形成する
工程を示した断面図である。まず、図８の暗電流低減領
域の形成工程と同様に、領域1003にP型のチャネルスト
ップ領域106を形成し図１０(a)に至る。その後、選択酸
化膜を例えば4000Å形成し、必要箇所をレジストでパタ
ンニングし選択酸化膜の素子分離絶縁膜を突き抜ける条
件、たとえばホウ素（Ｂ+）イオンを135keVで注入し図
１１に至り、暗電流低減領域901の形状がフォトダイオ
ード側で深い1101aの部分と、素子分離絶縁膜側で浅い1
101bの部分をもつ構造を同時に形成することができる。
さらにN型の半導体領域103、ソースドレイン107のＮ++
層等を形成し、図９に示す形状が形成される。
工程を示した断面図である。まず、図８の暗電流低減領
域の形成工程と同様に、領域1003にP型のチャネルスト
ップ領域106を形成し図１０(a)に至る。その後、選択酸
化膜を例えば4000Å形成し、必要箇所をレジストでパタ
ンニングし選択酸化膜の素子分離絶縁膜を突き抜ける条
件、たとえばホウ素（Ｂ+）イオンを135keVで注入し図
１１に至り、暗電流低減領域901の形状がフォトダイオ
ード側で深い1101aの部分と、素子分離絶縁膜側で浅い1
101bの部分をもつ構造を同時に形成することができる。
さらにN型の半導体領域103、ソースドレイン107のＮ++
層等を形成し、図９に示す形状が形成される。
【００３３】（実施形態３）図１２は本発明の光電変換
装置の第３の実施形態を示したものである。図１２にお
いて、1201は所謂メサ分離により形成された素子分離絶
縁膜である。その他の構成は図１に示した第１実施形態
と同じである。なお、第２実施形態で説明した各形状の
暗電流低減領域としてもよい。本実施形態においても、
本発明の第１及び第２の実施形態と同様の効果が得られ
る。
装置の第３の実施形態を示したものである。図１２にお
いて、1201は所謂メサ分離により形成された素子分離絶
縁膜である。その他の構成は図１に示した第１実施形態
と同じである。なお、第２実施形態で説明した各形状の
暗電流低減領域としてもよい。本実施形態においても、
本発明の第１及び第２の実施形態と同様の効果が得られ
る。
【００３４】（実施形態４）図１３は本発明の光電変換
装置の第４の実施例を示したものである。
装置の第４の実施例を示したものである。
【００３５】図１３において、1301は所謂トレンチ分離
により形成された素子分離絶縁膜である。その他の構成
は図１に示した第１実施形態と同じである。なお、第２
実施形態で説明した各形状の暗電流低減領域としてもよ
い。
により形成された素子分離絶縁膜である。その他の構成
は図１に示した第１実施形態と同じである。なお、第２
実施形態で説明した各形状の暗電流低減領域としてもよ
い。
【００３６】本実施形態においても、本発明の第１及び
第２の実施形態と同様の効果が得られる。
第２の実施形態と同様の効果が得られる。
【００３７】（実施形態５）以下、本発明の撮像装置の
実施形態について説明する。
実施形態について説明する。
【００３８】図１４は、本発明の撮像装置として、前述
した各実施形態の光電変換装置を用いた撮像装置のシス
テムの構成図である。撮像装置は、レンズのプロテクト
とメインスイッチを兼ねるバリア１、被写体の光学像を
固体撮像素子４に結像させるレンズ２、レンズ２を通っ
た光量を可変するための絞り３、レンズ２で結像された
被写体を画像信号として取り込むための固体撮像素子４
（上記の各実施形態で説明した光電変換装置が１次元あ
るいは２次元のマトリックス状に配置されて構成され
る）、固体撮像素子４から出力される画像信号に各種の
補正、クランプ等の処理を行う撮像信号処理回路５、固
体撮像素子４より出力される画像信号のアナログ−ディ
ジタル変換を行うＡ／Ｄ変換器６、Ａ／Ｄ変換器６より
出力された画像データに各種の補正を行ったりデータを
圧縮する信号処理部７、固体撮像素子４及び撮像信号処
理回路５及びＡ／Ｄ変換器６及び信号処理部７に各種タ
イミング信号を出力するタイミング発生部８で構成され
る。なお、撮像信号処理回路５、Ａ／Ｄ変換器６、信号
処理部７、タイミング発生部８の各回路は固体撮像素子
４と同一チップ上に形成しても良い。また、各種演算と
スチルビデオカメラ全体を制御する全体制御・演算部
９、画像データを一時的に記憶するためのメモリ部１
０、記録媒体に記録又は読み出しを行うための記録媒体
制御インターフェース部１１、画像データの記録又は読
み出しを行うための半導体メモリ等の着脱可能な記録媒
体１２、外部コンピュータ等と通信するための外部イン
ターフェース（Ｉ／Ｆ）部１３で固体撮像システムは構
成される。
した各実施形態の光電変換装置を用いた撮像装置のシス
テムの構成図である。撮像装置は、レンズのプロテクト
とメインスイッチを兼ねるバリア１、被写体の光学像を
固体撮像素子４に結像させるレンズ２、レンズ２を通っ
た光量を可変するための絞り３、レンズ２で結像された
被写体を画像信号として取り込むための固体撮像素子４
（上記の各実施形態で説明した光電変換装置が１次元あ
るいは２次元のマトリックス状に配置されて構成され
る）、固体撮像素子４から出力される画像信号に各種の
補正、クランプ等の処理を行う撮像信号処理回路５、固
体撮像素子４より出力される画像信号のアナログ−ディ
ジタル変換を行うＡ／Ｄ変換器６、Ａ／Ｄ変換器６より
出力された画像データに各種の補正を行ったりデータを
圧縮する信号処理部７、固体撮像素子４及び撮像信号処
理回路５及びＡ／Ｄ変換器６及び信号処理部７に各種タ
イミング信号を出力するタイミング発生部８で構成され
る。なお、撮像信号処理回路５、Ａ／Ｄ変換器６、信号
処理部７、タイミング発生部８の各回路は固体撮像素子
４と同一チップ上に形成しても良い。また、各種演算と
スチルビデオカメラ全体を制御する全体制御・演算部
９、画像データを一時的に記憶するためのメモリ部１
０、記録媒体に記録又は読み出しを行うための記録媒体
制御インターフェース部１１、画像データの記録又は読
み出しを行うための半導体メモリ等の着脱可能な記録媒
体１２、外部コンピュータ等と通信するための外部イン
ターフェース（Ｉ／Ｆ）部１３で固体撮像システムは構
成される。
【００３９】次に、図１４の動作について説明する。バ
リア１がオープンされるとメイン電源がオンされ、次に
コントロール系の電源がオンし、さらに、Ａ／Ｄ変換器
６などの撮像系回路の電源がオンされる。それから、露
光量を制御するために、全体制御・演算部９は絞り３を
開放にし、固体撮像素子４から出力された信号は、撮像
信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力され
る。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信
号処理部７に出力する。信号処理部７は、そのデータを
基に露出の演算を全体制御・演算部９で行う。
リア１がオープンされるとメイン電源がオンされ、次に
コントロール系の電源がオンし、さらに、Ａ／Ｄ変換器
６などの撮像系回路の電源がオンされる。それから、露
光量を制御するために、全体制御・演算部９は絞り３を
開放にし、固体撮像素子４から出力された信号は、撮像
信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力され
る。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信
号処理部７に出力する。信号処理部７は、そのデータを
基に露出の演算を全体制御・演算部９で行う。
【００４０】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部９は絞り３を制
御する。次に、固体撮像素子４から出力された信号をも
とに、高周波成分を取り出し被写体までの距離の演算を
全体制御・演算部９で行う。その後、レンズ２を駆動し
て合焦か否かを判断し、合焦していないと判断したとき
は、再びレンズ２を駆動し測距を行う。
し、その結果に応じて全体制御・演算部９は絞り３を制
御する。次に、固体撮像素子４から出力された信号をも
とに、高周波成分を取り出し被写体までの距離の演算を
全体制御・演算部９で行う。その後、レンズ２を駆動し
て合焦か否かを判断し、合焦していないと判断したとき
は、再びレンズ２を駆動し測距を行う。
【００４１】そして、合焦が確認された後に本露光が始
まる。露光が終了すると、固体撮像素子４から出力され
た画像信号は、撮像信号処理回路５において補正等がさ
れ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理
部７を通り全体制御・演算部９によりメモリ部１０に蓄
積される。その後、メモリ部１０に蓄積されたデータ
は、全体制御・演算部９の制御により記録媒体制御Ｉ／
Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体１
２に記録される。また外部Ｉ／Ｆ部１３を通り直接コン
ピュータ等に入力して画像の加工を行ってもよい。
まる。露光が終了すると、固体撮像素子４から出力され
た画像信号は、撮像信号処理回路５において補正等がさ
れ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理
部７を通り全体制御・演算部９によりメモリ部１０に蓄
積される。その後、メモリ部１０に蓄積されたデータ
は、全体制御・演算部９の制御により記録媒体制御Ｉ／
Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体１
２に記録される。また外部Ｉ／Ｆ部１３を通り直接コン
ピュータ等に入力して画像の加工を行ってもよい。
【００４２】
【発明の効果】以上述べたように、本発明によれば、光
電変換素子のリーク電流を低減でき高いS/Nを有する光
電変換装置および固体撮像装置を提供することができ
る。
電変換素子のリーク電流を低減でき高いS/Nを有する光
電変換装置および固体撮像装置を提供することができ
る。
【図１】本発明の光電変換装置の第１の実施形態の断面
図である。
図である。
【図２】本発明の光電変換装置の第１の実施形態の平面
図である。
図である。
【図３】本発明の光電変換装置の第１の実施形態の１画
素の回路図である。
素の回路図である。
【図４】本発明の光電変換装置のタイミング図である。
【図５】本発明の光電変換装置の第１の実施形態の変形
例の断面図である。
例の断面図である。
【図６】本発明の光電変換装置の第１の実施形態の他の
変形例の断面図である。
変形例の断面図である。
【図７】本発明の光電変換装置の第２の実施形態の断面
図である。
図である。
【図８】本発明の光電変換装置の第２の実施形態の変形
例の断面図である。
例の断面図である。
【図９】本発明の光電変換装置の第２の実施形態の他の
変形例の断面図である。
変形例の断面図である。
【図１０】本発明の光電変換装置のプロセスフロー図で
ある。
ある。
【図１１】本発明の光電変換装置のプロセスフロー図で
ある。
ある。
【図１２】本発明の光電変換装置の第３の実施形態の断
面図である。
面図である。
【図１３】本発明の光電変換装置の第４の実施形態の断
面図である。
面図である。
【図１４】本発明の撮像装置のシステム図である。
【図１５】増幅型固体撮像素子の回路構成例である。
【図１６】従来の光電変換装置の断面図である。
１ バリア
２ レンズ
３ 絞り
４ 固体撮像素子
５ 撮像信号処理回路
６ Ａ／Ｄ変換器
７ 信号処理部
８ タイミング発生部
９ 全体制御・演算部
１０ メモリ部
１１ 記録媒体制御インターフェース（Ｉ／Ｆ）部
１２ 記録媒体
１３ 外部インターフェース（Ｉ／Ｆ）部
２０ 欠陥領域
101 ｎ型基板
02 ｐ型半導体層
103 ｎ型半導体領域
104 素子分離絶縁膜
105 配線層
106 ｐ型のチャネルストップ領域
106’ 上部に配線層のないｐ型のチャネルストップ領
域 107 高濃度N領域 108 ｐ+暗電流低減領域 201 フォトダイオード 202 リセットトランジスタ 203 転送MOSトランジスタ 204 ソースフォロアアンプ 205 行選択MOSトランジスタ 206 フローティングディフュージョン（FD）領域 701 暗電流低減領域 702 フォトダイオード側に拡張された暗電流低減領域 801 ｐ+層 901 暗電流低減領域 1001 犠牲酸化膜 1002 窒化シリコン膜 1003 不純物イオン注入領域 1004 レジスト層 1005a 深くイオン注入された不純物イオン 1005b 浅くイオン注入された不純物イオン 1101a 深くイオン注入された不純物イオン 1101b 浅くイオン注入された不純物イオン 1201 メサ形状の素子分離絶縁膜 1301 トレンチ形状の素子分離絶縁膜
域 107 高濃度N領域 108 ｐ+暗電流低減領域 201 フォトダイオード 202 リセットトランジスタ 203 転送MOSトランジスタ 204 ソースフォロアアンプ 205 行選択MOSトランジスタ 206 フローティングディフュージョン（FD）領域 701 暗電流低減領域 702 フォトダイオード側に拡張された暗電流低減領域 801 ｐ+層 901 暗電流低減領域 1001 犠牲酸化膜 1002 窒化シリコン膜 1003 不純物イオン注入領域 1004 レジスト層 1005a 深くイオン注入された不純物イオン 1005b 浅くイオン注入された不純物イオン 1101a 深くイオン注入された不純物イオン 1101b 浅くイオン注入された不純物イオン 1201 メサ形状の素子分離絶縁膜 1301 トレンチ形状の素子分離絶縁膜
Claims (15)
- 【請求項１】 第１導電型の第１の半導体領域及び該第
１の半導体領域内に形成された第２導電型の第２の半導
体領域を有する半導体素子と、前記半導体素子と隣接す
る素子との間に形成された素子分離絶縁膜と、前記素子
分離絶縁膜の下部に形成された前記第１の半導体領域の
濃度よりも高い濃度の第１導電型の第３の半導体領域
と、前記素子分離絶縁膜上の一部に形成された導電体層
とを有する半導体装置において、 前記導電体層が前記素子分離絶縁膜を挟んで対向する領
域の少なくとも一部に前記第３の半導体領域の濃度より
も高い濃度の第１導電型の第４の半導体領域を設けたこ
とを特徴とする半導体装置。 - 【請求項２】 第１導電型の第１の半導体領域及び該第
１の半導体領域内に形成された第２導電型の第２の半導
体領域を有する光電変換素子と、前記光電変換素子と隣
接する素子との間に形成された素子分離絶縁膜と、前記
素子分離絶縁膜の下部に形成された前記第１の半導体領
域の濃度よりも高い濃度の第１導電型の第３の半導体領
域と、前記素子分離絶縁膜上の一部に形成された導電体
層とを有する光電変換装置において、 前記導電体層が前記素子分離絶縁膜を挟んで対向する領
域の少なくとも一部に前記第３の半導体領域の濃度より
も高い濃度の第１導電型の第４の半導体領域を設けたこ
とを特徴とする光電変換装置。 - 【請求項３】 請求項２に記載の光電変換装置におい
て、前記導電体層の少なくとも一部が、前記光電変換素
子が信号を蓄積している期間の少なくとも一部で前記第
３の半導体領域中の少数キャリア濃度を高める電圧印加
動作を行っている光電変換装置。 - 【請求項４】 請求項２又は請求項３に記載の光電変換
装置において、前記素子分離絶縁膜により前記第２の半
導体領域と分離された、第２導電型の第２の半導体領域
の濃度より高濃度の第５の半導体領域を有し、前記第５
の半導体領域と前記第４の半導体領域との間に前記第１
の半導体領域及び／又は第３の半導体領域が存在する光
電変換装置。 - 【請求項５】 請求項４に記載の光電変換装置におい
て、前記第５の半導体領域が前記光電変換素子の電荷を
保持する機能を有している光電変換装置。 - 【請求項６】 請求項２から５のいずれか１項に記載の
光電変換装置において、前記第４の半導体領域が、前記
導電体層が前記素子分離絶縁膜を挟んで対向する領域を
内包する形状であることを特徴とする光電変換装置。 - 【請求項７】 請求項２から６のいずれか１項に記載の
光電変換装置において、前記第４の半導体領域の一部が
前記第２の半導体領域に近接又は接して形成されている
光電変換装置。 - 【請求項８】 請求項７に記載の光電変換装置におい
て、前記第４の半導体領域のうち前記第２の半導体領域
に近接又は接した部分の表面からの深さが、前記素子分
離絶縁膜の下に位置する、前記第３の半導体層よりも深
く、もしくは第４の半導体層の前記近接又は接した部分
以外の領域よりも深く形成されている光電変換装置。 - 【請求項９】 請求項２から８のいずれか１項に記載の
光電変換装置において、前記光電変換素子が、前記第２
の半導体領域の表面に第１導電型の半導体領域を形成し
た埋め込み型フォトダイオードである光電変換装置。 - 【請求項１０】 請求項２から９のいずれか１項に記載
の光電変換装置において、前記素子分離絶縁膜は選択酸
化分離により形成されている光電変換装置。 - 【請求項１１】 請求項２から９のいずれか１項に記載
の光電変換装置において、前記素子分離絶縁膜はメサ分
離により形成されている光電変換装置。 - 【請求項１２】 請求項２から９のいずれか１項に記載
の光電変換装置において、前記素子分離絶縁膜はトレン
チ分離により形成されている光電変換装置。 - 【請求項１３】 請求項２から１２のいずれか１項に記
載の光電変換装置において、前記光電変換素子からの信
号を増幅する増幅用のトランジスタを有していることを
特徴とする光電変換装置。 - 【請求項１４】 請求項２から１３のいずれか１項に記
載の光電変換装置において、前記光電変換装置が１次
元、あるいは２次元のマトリックス状に配置されている
光電変換装置。 - 【請求項１５】 請求項２から１４のいずれか１項に記
載の光電変換装置と、前記光電変換装置に画像を結像す
る光学系と、前記光電変換装置からの画像信号を記憶す
る手段とを有することを特徴とする撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053945A JP4282049B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置、光電変換装置及びカメラ |
| US10/369,551 US6774453B2 (en) | 2002-02-28 | 2003-02-21 | Semiconductor device, image pickup device using the same, and photoelectric conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053945A JP4282049B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置、光電変換装置及びカメラ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008005842A Division JP4863517B2 (ja) | 2008-01-15 | 2008-01-15 | 光電変換装置及びカメラ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003258229A true JP2003258229A (ja) | 2003-09-12 |
| JP2003258229A5 JP2003258229A5 (ja) | 2005-06-30 |
| JP4282049B2 JP4282049B2 (ja) | 2009-06-17 |
Family
ID=27750938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053945A Expired - Fee Related JP4282049B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置、光電変換装置及びカメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6774453B2 (ja) |
| JP (1) | JP4282049B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142503A (ja) * | 2003-11-10 | 2005-06-02 | Canon Inc | 光電変換装置及び撮像装置 |
| WO2005069377A1 (ja) * | 2004-01-19 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその製造方法 |
| JP2006093319A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | Ｃｍｏｓ固体撮像素子とその製造方法、並びにｃｍｏｓ固体撮像素子の駆動方法 |
| JP2006339643A (ja) * | 2005-05-31 | 2006-12-14 | Internatl Business Mach Corp <Ibm> | ドープされた分離構造体側壁を有するピクセル・センサ |
| US7227208B2 (en) | 2004-08-04 | 2007-06-05 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus |
| EP1879231A2 (en) | 2006-07-10 | 2008-01-16 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pickup system with photoelectric conversion device |
| JP2009054696A (ja) * | 2007-08-24 | 2009-03-12 | Canon Inc | 光電変換装置及びマルチチップイメージセンサ |
| KR101103179B1 (ko) | 2003-12-25 | 2012-01-04 | 소니 주식회사 | 고체 촬상 소자 |
| US8164668B2 (en) | 2009-07-27 | 2012-04-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and image capturing system |
| JP2014045219A (ja) * | 2007-06-04 | 2014-03-13 | Sony Corp | 固体撮像装置 |
| JP2014170956A (ja) * | 2014-04-30 | 2014-09-18 | Sony Corp | 撮像素子、撮像装置 |
| JP2015037096A (ja) * | 2013-08-12 | 2015-02-23 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| US9236508B2 (en) | 2010-03-29 | 2016-01-12 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
| JP2016225597A (ja) * | 2015-06-03 | 2016-12-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP2017195409A (ja) * | 2017-07-13 | 2017-10-26 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP2019080081A (ja) * | 2019-02-14 | 2019-05-23 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP2020017682A (ja) * | 2018-07-26 | 2020-01-30 | キヤノン株式会社 | 固体撮像装置、基板および撮像システム |
| JP2021002621A (ja) * | 2019-06-24 | 2021-01-07 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4067054B2 (ja) * | 2004-02-13 | 2008-03-26 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| US7605415B2 (en) | 2004-06-07 | 2009-10-20 | Canon Kabushiki Kaisha | Image pickup device comprising photoelectric conversation unit, floating diffusion region and guard ring |
| JP2006073736A (ja) * | 2004-09-01 | 2006-03-16 | Canon Inc | 光電変換装置、固体撮像装置及び固体撮像システム |
| JP4916101B2 (ja) * | 2004-09-01 | 2012-04-11 | キヤノン株式会社 | 光電変換装置、固体撮像装置及び固体撮像システム |
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| KR100699844B1 (ko) * | 2005-06-10 | 2007-03-27 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| KR102356913B1 (ko) * | 2017-07-03 | 2022-02-03 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| JP7361452B2 (ja) | 2018-02-19 | 2023-10-16 | キヤノン株式会社 | 撮像装置およびカメラ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098176A (ja) | 1996-09-19 | 1998-04-14 | Toshiba Corp | 固体撮像装置 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
-
2002
- 2002-02-28 JP JP2002053945A patent/JP4282049B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-21 US US10/369,551 patent/US6774453B2/en not_active Expired - Lifetime
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142503A (ja) * | 2003-11-10 | 2005-06-02 | Canon Inc | 光電変換装置及び撮像装置 |
| US7531885B2 (en) | 2003-11-10 | 2009-05-12 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pick-up system using the photoelectric conversion apparatus |
| US7187052B2 (en) | 2003-11-10 | 2007-03-06 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pick-up system using the photoelectric conversion apparatus |
| KR101103179B1 (ko) | 2003-12-25 | 2012-01-04 | 소니 주식회사 | 고체 촬상 소자 |
| WO2005069377A1 (ja) * | 2004-01-19 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその製造方法 |
| US7227208B2 (en) | 2004-08-04 | 2007-06-05 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus |
| JP2006093319A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | Ｃｍｏｓ固体撮像素子とその製造方法、並びにｃｍｏｓ固体撮像素子の駆動方法 |
| US7879637B2 (en) | 2004-09-22 | 2011-02-01 | Sony Corporation | CMOS solid-state imaging device and method of manufacturing the same as well as drive method of CMOS solid-state imaging device |
| JP2006339643A (ja) * | 2005-05-31 | 2006-12-14 | Internatl Business Mach Corp <Ibm> | ドープされた分離構造体側壁を有するピクセル・センサ |
| TWI416714B (zh) * | 2005-05-31 | 2013-11-21 | Ibm | 具摻雜隔離結構側壁的畫素感應器 |
| US7749790B2 (en) | 2006-07-10 | 2010-07-06 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pickup system with photoelectric conversion device |
| US7459760B2 (en) | 2006-07-10 | 2008-12-02 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pickup system with photoelectric conversion device |
| EP2445009A2 (en) | 2006-07-10 | 2012-04-25 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pickup system with photoelectric conversion device |
| EP1879231A2 (en) | 2006-07-10 | 2008-01-16 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pickup system with photoelectric conversion device |
| US9362321B2 (en) | 2007-06-04 | 2016-06-07 | Sony Corporation | Solid-state imaging device and manufacturing method thereof |
| US10115761B2 (en) | 2007-06-04 | 2018-10-30 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and manufacturing method thereof |
| JP2014045219A (ja) * | 2007-06-04 | 2014-03-13 | Sony Corp | 固体撮像装置 |
| US9620552B2 (en) | 2007-06-04 | 2017-04-11 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and manufacturing method thereof |
| JP2009054696A (ja) * | 2007-08-24 | 2009-03-12 | Canon Inc | 光電変換装置及びマルチチップイメージセンサ |
| US8164668B2 (en) | 2009-07-27 | 2012-04-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and image capturing system |
| US10224362B2 (en) | 2010-03-29 | 2019-03-05 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
| US9406707B2 (en) | 2010-03-29 | 2016-08-02 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
| US9728576B2 (en) | 2010-03-29 | 2017-08-08 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
| US9236508B2 (en) | 2010-03-29 | 2016-01-12 | Sony Corporation | Solid-state image pickup element and image pickup apparatus |
| JP2015037096A (ja) * | 2013-08-12 | 2015-02-23 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP2014170956A (ja) * | 2014-04-30 | 2014-09-18 | Sony Corp | 撮像素子、撮像装置 |
| JP2016225597A (ja) * | 2015-06-03 | 2016-12-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP2017195409A (ja) * | 2017-07-13 | 2017-10-26 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP2020017682A (ja) * | 2018-07-26 | 2020-01-30 | キヤノン株式会社 | 固体撮像装置、基板および撮像システム |
| JP7097773B2 (ja) | 2018-07-26 | 2022-07-08 | キヤノン株式会社 | 固体撮像装置、基板および撮像システム |
| JP2019080081A (ja) * | 2019-02-14 | 2019-05-23 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP2021002621A (ja) * | 2019-06-24 | 2021-01-07 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
| JP7176483B2 (ja) | 2019-06-24 | 2022-11-22 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6774453B2 (en) | 2004-08-10 |
| JP4282049B2 (ja) | 2009-06-17 |
| US20030160295A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282049B2 (ja) | 半導体装置、光電変換装置及びカメラ | |
| JP3840203B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| US9620545B2 (en) | Solid-state image pickup device and method for producing the same | |
| US8546902B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP7649754B2 (ja) | 固体撮像素子及び電子機器 | |
| JP2008060356A (ja) | 光電変換装置及び撮像システム | |
| US6486498B2 (en) | Solid-state imaging device | |
| JP2005268814A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP5241759B2 (ja) | 固体撮像装置 | |
| CN100435343C (zh) | 固体摄象装置和用固体摄象装置的摄象机系统 | |
| JP4863517B2 (ja) | 光電変換装置及びカメラ | |
| JP4435063B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP2007134639A (ja) | 光電変換装置及びそれを用いた撮像素子 | |
| JP2005123280A (ja) | 固体撮像素子 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JP2005317639A (ja) | 光電変換装置及びその製造方法 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH03101164A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090312 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4282049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |