JP2003133499A - リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 - Google Patents
リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法Info
- Publication number
- JP2003133499A JP2003133499A JP2001328528A JP2001328528A JP2003133499A JP 2003133499 A JP2003133499 A JP 2003133499A JP 2001328528 A JP2001328528 A JP 2001328528A JP 2001328528 A JP2001328528 A JP 2001328528A JP 2003133499 A JP2003133499 A JP 2003133499A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame
- lead
- adhesive tape
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/047—Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07502—Connecting or disconnecting of bond wires using an auxiliary member
- H10W72/07504—Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＱＦＮ等のリードレス・パッケージに使用さ
れ、パッケージの組み立ての際に一括モールディング方
式により樹脂封止が行われるリードフレームの製造方法
において、テーピング工程の負荷を増やすことなく部分
的なテーピングを可能とし、フレームの反りを減少させ
ることを目的とする。 【解決手段】 一方の面に搭載される複数個の半導体素
子を樹脂封止する領域がランド状に分割され、該分割さ
れた各樹脂封止領域ＭＲｉにおいて搭載される個々の半
導体素子に対応してダイパッド部１２及びその周囲のリ
ード部１３が画定された基板フレーム１１を形成し、こ
の基板フレーム１１の他方の面全体に接着テープ１７を
貼り付けた後、この接着テープ１７の、各樹脂封止領域
ＭＲｉ間の領域ＳＲに対応する部分に、切り込みＣＰを
入れる。
れ、パッケージの組み立ての際に一括モールディング方
式により樹脂封止が行われるリードフレームの製造方法
において、テーピング工程の負荷を増やすことなく部分
的なテーピングを可能とし、フレームの反りを減少させ
ることを目的とする。 【解決手段】 一方の面に搭載される複数個の半導体素
子を樹脂封止する領域がランド状に分割され、該分割さ
れた各樹脂封止領域ＭＲｉにおいて搭載される個々の半
導体素子に対応してダイパッド部１２及びその周囲のリ
ード部１３が画定された基板フレーム１１を形成し、こ
の基板フレーム１１の他方の面全体に接着テープ１７を
貼り付けた後、この接着テープ１７の、各樹脂封止領域
ＭＲｉ間の領域ＳＲに対応する部分に、切り込みＣＰを
入れる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を実装
するパッケージの基板として用いられるリードフレーム
に係り、より詳細には、ＱＦＮ（Quad Flat Non-leaded
package）やＳＯＮ（Small Outline Non-leaded packa
ge）等のリードレス・パッケージに使用され、パッケー
ジの組み立ての際に一括モールディング方式により樹脂
封止が行われるリードフレーム及びその製造方法並びに
該リードフレームを用いた半導体装置の製造方法に関す
る。
するパッケージの基板として用いられるリードフレーム
に係り、より詳細には、ＱＦＮ（Quad Flat Non-leaded
package）やＳＯＮ（Small Outline Non-leaded packa
ge）等のリードレス・パッケージに使用され、パッケー
ジの組み立ての際に一括モールディング方式により樹脂
封止が行われるリードフレーム及びその製造方法並びに
該リードフレームを用いた半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】ＱＦＮ等のリードレス・パッケージ（半
導体装置）を作製する場合、その基本的なプロセスとし
て、リードフレームのダイパッド部に半導体素子を搭載
する処理（ダイ・ボンディング）、半導体素子の電極と
リードフレームのリード部とをボンディングワイヤによ
り電気的に接続する処理（ワイヤ・ボンディング）、半
導体素子、ボンディングワイヤ等を封止樹脂により封止
する処理（モールディング）、リードフレームを各パッ
ケージ（半導体装置）単位に分割する処理（ダイシン
グ）などを含む。
導体装置）を作製する場合、その基本的なプロセスとし
て、リードフレームのダイパッド部に半導体素子を搭載
する処理（ダイ・ボンディング）、半導体素子の電極と
リードフレームのリード部とをボンディングワイヤによ
り電気的に接続する処理（ワイヤ・ボンディング）、半
導体素子、ボンディングワイヤ等を封止樹脂により封止
する処理（モールディング）、リードフレームを各パッ
ケージ（半導体装置）単位に分割する処理（ダイシン
グ）などを含む。
【０００３】また、モールディングの形態としては、個
々の半導体素子毎に樹脂封止を行う個別モールディング
方式、複数個の半導体素子単位で樹脂封止を行う一括モ
ールディング方式などがある。しかし、個別モールディ
ング方式では単体（半導体素子）毎に樹脂封止を行うた
め、一括モールディング方式と比べると、パッケージの
組み立ての効率化という点で難点がある。そこで、最近
のトレンドとして、一括モールディング方式が主流とな
っている。
々の半導体素子毎に樹脂封止を行う個別モールディング
方式、複数個の半導体素子単位で樹脂封止を行う一括モ
ールディング方式などがある。しかし、個別モールディ
ング方式では単体（半導体素子）毎に樹脂封止を行うた
め、一括モールディング方式と比べると、パッケージの
組み立ての効率化という点で難点がある。そこで、最近
のトレンドとして、一括モールディング方式が主流とな
っている。
【０００４】従来の技術では、このような一括モールデ
ィングを行うに際し、封止樹脂のフレーム裏面への漏れ
出し（「モールドフラッシュ」ともいう。）を防止する
ために、フレーム裏面全体に接着テープを貼り付けた状
態でモールディングを行うのが一般的である。つまり、
パッケージの組み立て工程に先立って、リードフレーム
の片面全体に接着テープを貼り付けておくこと（テーピ
ング）が一般に行われている。
ィングを行うに際し、封止樹脂のフレーム裏面への漏れ
出し（「モールドフラッシュ」ともいう。）を防止する
ために、フレーム裏面全体に接着テープを貼り付けた状
態でモールディングを行うのが一般的である。つまり、
パッケージの組み立て工程に先立って、リードフレーム
の片面全体に接着テープを貼り付けておくこと（テーピ
ング）が一般に行われている。
【０００５】
【発明が解決しようとする課題】一括モールディング方
式を用いた場合、パッケージの組み立ての効率化という
点では有利であるが、上述したようにリードフレームの
片面全体に接着テープが貼り付けられているため、モー
ルディング時の加熱処理の際に、リードフレームを構成
する材料（金属）と接着テープを構成する材料（有機樹
脂等）との熱膨張率の差に起因して、リードフレームが
反ってしまうという問題が発生する。このような反りが
あると、パッケージの組み立てを安定して行うことがで
きず、ひいては半導体装置としての信頼性が低下するこ
とになる。
式を用いた場合、パッケージの組み立ての効率化という
点では有利であるが、上述したようにリードフレームの
片面全体に接着テープが貼り付けられているため、モー
ルディング時の加熱処理の際に、リードフレームを構成
する材料（金属）と接着テープを構成する材料（有機樹
脂等）との熱膨張率の差に起因して、リードフレームが
反ってしまうという問題が発生する。このような反りが
あると、パッケージの組み立てを安定して行うことがで
きず、ひいては半導体装置としての信頼性が低下するこ
とになる。
【０００６】そこで、かかる不都合に対処する方法とし
て、接着テープをリードフレームの片面全体に貼り付け
るのではなく、リードフレーム上で樹脂封止に必要な各
領域毎に対応して接着テープを切り分けて貼り付ける方
法が採られている。接着テープを小さく分割して貼るこ
とで、分割した個々のテープ収縮量を小さくし、ひいて
はリードフレーム全体の反りを減少させることができる
からである。
て、接着テープをリードフレームの片面全体に貼り付け
るのではなく、リードフレーム上で樹脂封止に必要な各
領域毎に対応して接着テープを切り分けて貼り付ける方
法が採られている。接着テープを小さく分割して貼るこ
とで、分割した個々のテープ収縮量を小さくし、ひいて
はリードフレーム全体の反りを減少させることができる
からである。
【０００７】しかしながら、これまで１回で済んでいた
テーピング工程を接着テープの分割数だけ増やす必要が
ある（つまり、テーピング工程の負荷が増える）ため、
リードフレームの製造に係る工程の効率が低下しまうと
いった課題があった。
テーピング工程を接着テープの分割数だけ増やす必要が
ある（つまり、テーピング工程の負荷が増える）ため、
リードフレームの製造に係る工程の効率が低下しまうと
いった課題があった。
【０００８】本発明は、かかる従来技術における課題に
鑑み創作されたもので、テーピング工程の負荷を増やす
ことなく部分的なテーピングを可能とし、ひいてはフレ
ームの反りを減少させることができるリードフレーム及
びその製造方法並びに該リードフレームを用いた半導体
装置の製造方法を提供することを目的とする。
鑑み創作されたもので、テーピング工程の負荷を増やす
ことなく部分的なテーピングを可能とし、ひいてはフレ
ームの反りを減少させることができるリードフレーム及
びその製造方法並びに該リードフレームを用いた半導体
装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の従来技術の課題を
解決するため、本発明の一形態によれば、一方の面に搭
載される複数個の半導体素子を樹脂封止する領域がラン
ド状に分割され、該分割された各樹脂封止領域において
搭載される個々の半導体素子に対応してダイパッド部及
びその周囲のリード部が画定された基板フレームを形成
する工程と、前記基板フレームの他方の面全体に接着テ
ープを貼り付ける工程と、前記接着テープの、前記各樹
脂封止領域間の領域に対応する部分に、切り込みを入れ
る工程とを含むことを特徴とするリードフレームの製造
方法が提供される。
解決するため、本発明の一形態によれば、一方の面に搭
載される複数個の半導体素子を樹脂封止する領域がラン
ド状に分割され、該分割された各樹脂封止領域において
搭載される個々の半導体素子に対応してダイパッド部及
びその周囲のリード部が画定された基板フレームを形成
する工程と、前記基板フレームの他方の面全体に接着テ
ープを貼り付ける工程と、前記接着テープの、前記各樹
脂封止領域間の領域に対応する部分に、切り込みを入れ
る工程とを含むことを特徴とするリードフレームの製造
方法が提供される。
【００１０】また、変形形態によれば、上記のダイパッ
ド部及びその周囲のリード部が画定された基板フレーム
を形成する工程に代えて、一方の面に搭載される複数個
の半導体素子を樹脂封止する領域がランド状に分割さ
れ、該分割された各樹脂封止領域において搭載される個
々の半導体素子に対応して開口部及びその周囲のリード
部が画定された基板フレームを形成する工程を含むこと
を特徴とするリードフレームの製造方法が提供される。
ド部及びその周囲のリード部が画定された基板フレーム
を形成する工程に代えて、一方の面に搭載される複数個
の半導体素子を樹脂封止する領域がランド状に分割さ
れ、該分割された各樹脂封止領域において搭載される個
々の半導体素子に対応して開口部及びその周囲のリード
部が画定された基板フレームを形成する工程を含むこと
を特徴とするリードフレームの製造方法が提供される。
【００１１】本発明に係るリードフレームの製造方法に
よれば、基板フレームの片面全体に接着テープを１回の
工程で貼り付けた後、接着テープの、各樹脂封止領域間
の領域に対応する部分に切り込みを入れている。
よれば、基板フレームの片面全体に接着テープを１回の
工程で貼り付けた後、接着テープの、各樹脂封止領域間
の領域に対応する部分に切り込みを入れている。
【００１２】従って、１回のテーピングで済むことによ
り、従来のようにテーピング工程の負荷が増えるといっ
た問題を解消することができ、また、接着テープの所定
の部分に切り込みを入れることにより、各樹脂封止領域
毎に別々にテーピングを行った状態（部分的なテーピン
グ）と同等の状態が実現され、これによってフレームの
反りを減少させることが可能となる。
り、従来のようにテーピング工程の負荷が増えるといっ
た問題を解消することができ、また、接着テープの所定
の部分に切り込みを入れることにより、各樹脂封止領域
毎に別々にテーピングを行った状態（部分的なテーピン
グ）と同等の状態が実現され、これによってフレームの
反りを減少させることが可能となる。
【００１３】また、本発明の他の形態によれば、上記の
リードフレームの製造方法によって製造されたことを特
徴とするリードフレームが提供される。
リードフレームの製造方法によって製造されたことを特
徴とするリードフレームが提供される。
【００１４】また、本発明の更に他の形態によれば、上
記のリードフレームを用いた半導体装置の製造方法であ
って、前記リードフレームの各ダイパッド部上（又は、
前記基板フレームの各開口部内の前記接着テープ上）に
それぞれ半導体素子を搭載する工程と、前記各半導体素
子の電極と前記リードフレームの該電極と対応するリー
ド部とをそれぞれボンディングワイヤにより電気的に接
続する工程と、前記各半導体素子、前記各ボンディング
ワイヤ及び前記リードフレームの各リード部を封止樹脂
により封止する工程と、前記接着テープを剥離する工程
と、前記各半導体素子が搭載されたリードフレームをそ
れぞれ１個の半導体素子が含まれるように各半導体装置
に分割する工程とを含むことを特徴とする半導体装置の
製造方法が提供される。
記のリードフレームを用いた半導体装置の製造方法であ
って、前記リードフレームの各ダイパッド部上（又は、
前記基板フレームの各開口部内の前記接着テープ上）に
それぞれ半導体素子を搭載する工程と、前記各半導体素
子の電極と前記リードフレームの該電極と対応するリー
ド部とをそれぞれボンディングワイヤにより電気的に接
続する工程と、前記各半導体素子、前記各ボンディング
ワイヤ及び前記リードフレームの各リード部を封止樹脂
により封止する工程と、前記接着テープを剥離する工程
と、前記各半導体素子が搭載されたリードフレームをそ
れぞれ１個の半導体素子が含まれるように各半導体装置
に分割する工程とを含むことを特徴とする半導体装置の
製造方法が提供される。
【００１５】
【発明の実施の形態】図１は本発明の第１の実施形態に
係るリードフレームの構成を模式的に示したものであ
る。図中、（ａ）はリードフレームを一方の面（搭載さ
れる半導体素子を樹脂封止する領域が画定される側）か
ら平面的に見た構成、（ｂ）は（ａ）のＢ−Ｂ’線に沿
って見たリードフレームの断面構造、（ｃ）はリードフ
レームを他方の面（樹脂封止領域が画定される側と反対
側）から平面的に見た構成を示している。
係るリードフレームの構成を模式的に示したものであ
る。図中、（ａ）はリードフレームを一方の面（搭載さ
れる半導体素子を樹脂封止する領域が画定される側）か
ら平面的に見た構成、（ｂ）は（ａ）のＢ−Ｂ’線に沿
って見たリードフレームの断面構造、（ｃ）はリードフ
レームを他方の面（樹脂封止領域が画定される側と反対
側）から平面的に見た構成を示している。
【００１６】本実施形態に係るリードフレーム１０は、
基本的には、ＱＦＮの基板として用いられる基板フレー
ム１１からなっており、この基板フレーム１１の一方の
面には、図１（ａ）に示すように、複数の樹脂封止領域
ＭＲｉ（ｉ＝１〜４）がランド状に分離して画定されて
いる。各樹脂封止領域ＭＲｉには、後述するように複数
個の半導体素子が搭載され、一括モールディング方式に
より樹脂封止が行われる。従って、基板フレーム１１
は、図１（ａ）の上側に示すように、各樹脂封止領域Ｍ
Ｒｉにおいて搭載される個々の半導体素子に対応してダ
イパッド部１２及びその周囲のリード部１３が画定され
るように形成されている。
基本的には、ＱＦＮの基板として用いられる基板フレー
ム１１からなっており、この基板フレーム１１の一方の
面には、図１（ａ）に示すように、複数の樹脂封止領域
ＭＲｉ（ｉ＝１〜４）がランド状に分離して画定されて
いる。各樹脂封止領域ＭＲｉには、後述するように複数
個の半導体素子が搭載され、一括モールディング方式に
より樹脂封止が行われる。従って、基板フレーム１１
は、図１（ａ）の上側に示すように、各樹脂封止領域Ｍ
Ｒｉにおいて搭載される個々の半導体素子に対応してダ
イパッド部１２及びその周囲のリード部１３が画定され
るように形成されている。
【００１７】また、１４はフレーム部を示し、このフレ
ーム部１４からダイパッド部１２に向かって各リード部
１３が櫛歯状に延在し、さらにフレーム部１４の四隅か
ら延在する４本のサポートバー１５によってダイパッド
部１２が支持されている。各リード部１３は、半導体素
子の電極に電気的に接続されるインナーリード部と、実
装用基板の配線に電気的に接続されるアウターリード部
（外部接続端子）とからなっている。
ーム部１４からダイパッド部１２に向かって各リード部
１３が櫛歯状に延在し、さらにフレーム部１４の四隅か
ら延在する４本のサポートバー１５によってダイパッド
部１２が支持されている。各リード部１３は、半導体素
子の電極に電気的に接続されるインナーリード部と、実
装用基板の配線に電気的に接続されるアウターリード部
（外部接続端子）とからなっている。
【００１８】さらに、基板フレーム１１の表面には金属
膜１６が形成されている。
膜１６が形成されている。
【００１９】一方、基板フレーム１１の他方の面には、
接着テープ１７が貼り付けられており、この接着テープ
１７の、各樹脂封止領域ＭＲｉ間の領域ＳＲ（「セクシ
ョン部」ともいう。）に対応する部分には、本発明の特
徴をなす切り込みＣＰが入れられている。この切り込み
ＣＰは、図１（ｃ）に示すように、接着テープ１７が一
体的に繋がっている状態が維持されるように接着テープ
１７に部分的に入れられている。
接着テープ１７が貼り付けられており、この接着テープ
１７の、各樹脂封止領域ＭＲｉ間の領域ＳＲ（「セクシ
ョン部」ともいう。）に対応する部分には、本発明の特
徴をなす切り込みＣＰが入れられている。この切り込み
ＣＰは、図１（ｃ）に示すように、接着テープ１７が一
体的に繋がっている状態が維持されるように接着テープ
１７に部分的に入れられている。
【００２０】以下、本実施形態に係るリードフレーム１
０を製造する方法について、その製造工程を示す図２を
参照しながら説明する。
０を製造する方法について、その製造工程を示す図２を
参照しながら説明する。
【００２１】先ず最初の工程では（図２（ａ）参照）、
金属板をエッチング又はプレスによりパターニング加工
して基板フレーム１１を形成する。
金属板をエッチング又はプレスによりパターニング加工
して基板フレーム１１を形成する。
【００２２】形成する基板フレーム１１は、図２（ａ）
の上側に模式的に示すように、その一方の面において複
数の樹脂封止領域ＭＲ１〜ＭＲ４がランド状に分離して
画定された構造を有している。さらに各樹脂封止領域Ｍ
Ｒｉ（ｉ＝１〜４）においては、図１（ａ）に示したよ
うに、搭載される複数個の半導体素子の各個に対応して
それぞれダイパッド部１２及びその周囲のリード部１３
が画定されている。
の上側に模式的に示すように、その一方の面において複
数の樹脂封止領域ＭＲ１〜ＭＲ４がランド状に分離して
画定された構造を有している。さらに各樹脂封止領域Ｍ
Ｒｉ（ｉ＝１〜４）においては、図１（ａ）に示したよ
うに、搭載される複数個の半導体素子の各個に対応して
それぞれダイパッド部１２及びその周囲のリード部１３
が画定されている。
【００２３】なお、金属板の材料としては、例えば、銅
（Ｃｕ）又はＣｕをベースにした合金、鉄−ニッケル
（Ｆｅ−Ｎｉ）又はＦｅ−Ｎｉをベースにした合金等が
用いられる。また、金属板（基板フレーム１１）の厚さ
としては、２００μｍ程度のものが選定される。
（Ｃｕ）又はＣｕをベースにした合金、鉄−ニッケル
（Ｆｅ−Ｎｉ）又はＦｅ−Ｎｉをベースにした合金等が
用いられる。また、金属板（基板フレーム１１）の厚さ
としては、２００μｍ程度のものが選定される。
【００２４】次の工程では（図２（ｂ）参照）、基板フ
レーム１１の全面又は部分的に、電解めっきにより金属
膜１６を形成する。
レーム１１の全面又は部分的に、電解めっきにより金属
膜１６を形成する。
【００２５】例えば、基板フレーム１１を給電層とし
て、その表面に密着性向上のためのニッケル（Ｎｉ）め
っきを施した後、このＮｉ層上に導電性向上のためのパ
ラジウム（Ｐｄ）めっきを施し、さらにＰｄ層上に金
（Ａｕ）フラッシュを施して金属膜（Ｎｉ／Ｐｄ／Ａ
ｕ）１６を形成する。
て、その表面に密着性向上のためのニッケル（Ｎｉ）め
っきを施した後、このＮｉ層上に導電性向上のためのパ
ラジウム（Ｐｄ）めっきを施し、さらにＰｄ層上に金
（Ａｕ）フラッシュを施して金属膜（Ｎｉ／Ｐｄ／Ａ
ｕ）１６を形成する。
【００２６】次の工程では（図２（ｃ）参照）、基板フ
レーム１１の樹脂封止領域ＭＲｉが画定される側と反対
側の面（図示の例では下側の面）に、エポキシ樹脂、ポ
リイミド樹脂、ポリエステル樹脂等からなる接着テープ
１７を貼り付ける（テーピング）。
レーム１１の樹脂封止領域ＭＲｉが画定される側と反対
側の面（図示の例では下側の面）に、エポキシ樹脂、ポ
リイミド樹脂、ポリエステル樹脂等からなる接着テープ
１７を貼り付ける（テーピング）。
【００２７】このテーピングは、基本的には、後の段階
で行うパッケージの組み立て工程においてモールディン
グの際に封止樹脂のフレーム裏面への漏れ出し（「モー
ルドフラッシュ」ともいう。）を防止するための対策と
して行われる。
で行うパッケージの組み立て工程においてモールディン
グの際に封止樹脂のフレーム裏面への漏れ出し（「モー
ルドフラッシュ」ともいう。）を防止するための対策と
して行われる。
【００２８】最後の工程では（図２（ｄ）参照）、接着
テープ１７の、樹脂封止領域ＭＲ１〜ＭＲ４の各領域間
のセクション部ＳＲに対応する部分に、切り込みＣＰを
入れる。
テープ１７の、樹脂封止領域ＭＲ１〜ＭＲ４の各領域間
のセクション部ＳＲに対応する部分に、切り込みＣＰを
入れる。
【００２９】切り込みＣＰを入れる手段としては、例え
ば、カッタを用いてもよいし、或いは、先端部が鋭角も
しくは楔状に加工された金型（ポンチ）を当該部分に押
し付けるようにしてもよい。
ば、カッタを用いてもよいし、或いは、先端部が鋭角も
しくは楔状に加工された金型（ポンチ）を当該部分に押
し付けるようにしてもよい。
【００３０】これらの手段により切り込みＣＰを入れた
とき、その押し付ける力によっては基板フレーム１１に
傷が付く場合もあるが、切り込みＣＰを入れる箇所は樹
脂封止領域ＭＲｉ間のセクション部ＳＲに対応する領域
であるため、特に問題は生じない。
とき、その押し付ける力によっては基板フレーム１１に
傷が付く場合もあるが、切り込みＣＰを入れる箇所は樹
脂封止領域ＭＲｉ間のセクション部ＳＲに対応する領域
であるため、特に問題は生じない。
【００３１】以上の工程により、本実施形態に係るリー
ドフレーム１０（図１）が作製されたことになる。
ドフレーム１０（図１）が作製されたことになる。
【００３２】本実施形態に係るリードフレーム１０及び
その製造方法によれば、従来のように各樹脂封止領域毎
に対応してテープを切り分けて貼り付けることなく、１
回のテーピングで済ますことができるので、従来のよう
にテーピング工程の負荷が増えるといった問題を解消す
ることができる。
その製造方法によれば、従来のように各樹脂封止領域毎
に対応してテープを切り分けて貼り付けることなく、１
回のテーピングで済ますことができるので、従来のよう
にテーピング工程の負荷が増えるといった問題を解消す
ることができる。
【００３３】また、接着テープ１７を１回の工程で貼り
付けた後、接着テープ１６の、各樹脂封止領域ＭＲｉ間
の領域（セクション部ＳＲ）に対応する部分に、部分的
に切り込みＣＰを入れているので、各樹脂封止領域ＭＲ
ｉ毎に別々にテーピングを行った状態（部分的なテーピ
ング）と同等の状態が実現される。その結果、リードフ
レーム１０の反りを減少させることが可能となる。
付けた後、接着テープ１６の、各樹脂封止領域ＭＲｉ間
の領域（セクション部ＳＲ）に対応する部分に、部分的
に切り込みＣＰを入れているので、各樹脂封止領域ＭＲ
ｉ毎に別々にテーピングを行った状態（部分的なテーピ
ング）と同等の状態が実現される。その結果、リードフ
レーム１０の反りを減少させることが可能となる。
【００３４】さらに、切り込みＣＰは、図１（ｃ）に示
すように接着テープ１７が一体的に繋がっている状態が
維持されるように部分的に入れられているので、後の段
階でパッケージの組み立て工程においてモールディング
を行った後にこの接着テープ１７を剥がすときに、その
処理が１回で済む。これは、工程の負荷の軽減に寄与す
る。
すように接着テープ１７が一体的に繋がっている状態が
維持されるように部分的に入れられているので、後の段
階でパッケージの組み立て工程においてモールディング
を行った後にこの接着テープ１７を剥がすときに、その
処理が１回で済む。これは、工程の負荷の軽減に寄与す
る。
【００３５】上述した実施形態（図１，図２）では、接
着テープ１７が一体的に繋がっている状態が維持される
ように接着テープ１７に部分的に切り込みＣＰを入れた
場合について説明したが、本発明の要旨（接着テープを
１回の工程で貼り付けた後、接着テープの所定の部分に
切り込みを入れることで、「部分的なテーピング」と同
等の状態を実現すること）からも明らかなように、切り
込みの形態はこれに限定されないことはもちろんであ
る。例えば、接着テープを完全に切断するように切り込
みを入れてもよい。その場合の一例（第２の実施形態）
を図３に示す。
着テープ１７が一体的に繋がっている状態が維持される
ように接着テープ１７に部分的に切り込みＣＰを入れた
場合について説明したが、本発明の要旨（接着テープを
１回の工程で貼り付けた後、接着テープの所定の部分に
切り込みを入れることで、「部分的なテーピング」と同
等の状態を実現すること）からも明らかなように、切り
込みの形態はこれに限定されないことはもちろんであ
る。例えば、接着テープを完全に切断するように切り込
みを入れてもよい。その場合の一例（第２の実施形態）
を図３に示す。
【００３６】第２の実施形態に係るリードフレーム１０
ａは、接着テープ１７ａ，１７ｂ，１７ｃ及び１７ｄが
それぞれ樹脂封止領域ＭＲ１，ＭＲ２，ＭＲ３及びＭＲ
４に対応して分割される（完全に切断される）ように切
り込みＣＰ’を入れている点で、図１に示したリードフ
レーム１０と相違する。他の構成については、第１の実
施形態（図１）の場合と同じであるので、その説明は省
略する。また、リードフレーム１０ａの製造方法につい
ても、基本的には図２に示した製造工程と同じであるの
で、その説明は省略する。
ａは、接着テープ１７ａ，１７ｂ，１７ｃ及び１７ｄが
それぞれ樹脂封止領域ＭＲ１，ＭＲ２，ＭＲ３及びＭＲ
４に対応して分割される（完全に切断される）ように切
り込みＣＰ’を入れている点で、図１に示したリードフ
レーム１０と相違する。他の構成については、第１の実
施形態（図１）の場合と同じであるので、その説明は省
略する。また、リードフレーム１０ａの製造方法につい
ても、基本的には図２に示した製造工程と同じであるの
で、その説明は省略する。
【００３７】図４は本発明の第３の実施形態に係るリー
ドフレームの構成を模式的に示したものである。
ドフレームの構成を模式的に示したものである。
【００３８】本実施形態に係るリードフレーム１０ｂ
は、基板フレーム１１ａの、接着テープ１７に切り込み
ＣＰを入れる部分に対応する部分に、スリットＳＬを形
成している点で、図１に示したリードフレーム１０と相
違する。他の構成については、第１の実施形態（図１）
の場合と同じであるので、その説明は省略する。
は、基板フレーム１１ａの、接着テープ１７に切り込み
ＣＰを入れる部分に対応する部分に、スリットＳＬを形
成している点で、図１に示したリードフレーム１０と相
違する。他の構成については、第１の実施形態（図１）
の場合と同じであるので、その説明は省略する。
【００３９】以下、本実施形態に係るリードフレーム１
０ｂを製造する方法について、その製造工程を示す図５
を参照しながら説明する。
０ｂを製造する方法について、その製造工程を示す図５
を参照しながら説明する。
【００４０】先ず最初の工程では（図５（ａ）参照）、
図２（ａ）の工程で行った処理と同様にして、金属板
（例えば、Ｃｕ又はＣｕをベースにした合金板）をエッ
チング又はプレスによりパターニング加工して基板フレ
ーム１１ａを形成する。
図２（ａ）の工程で行った処理と同様にして、金属板
（例えば、Ｃｕ又はＣｕをベースにした合金板）をエッ
チング又はプレスによりパターニング加工して基板フレ
ーム１１ａを形成する。
【００４１】この基板フレーム１１ａは、図５（ａ）の
上側に模式的に示すように、その一方の面において各樹
脂封止領域ＭＲｉ（ｉ＝１〜４）がランド状に分離して
画定された構造を有しており、各樹脂封止領域ＭＲｉに
おいては、図１（ａ）に示したように、搭載される個々
の半導体素子に対応してそれぞれダイパッド部１２及び
その周囲のリード部１３が画定されている。
上側に模式的に示すように、その一方の面において各樹
脂封止領域ＭＲｉ（ｉ＝１〜４）がランド状に分離して
画定された構造を有しており、各樹脂封止領域ＭＲｉに
おいては、図１（ａ）に示したように、搭載される個々
の半導体素子に対応してそれぞれダイパッド部１２及び
その周囲のリード部１３が画定されている。
【００４２】さらに、金属板をエッチング又はプレスに
よりパターニング加工する際に、基板フレーム１１ａの
セクション部ＳＲ（各樹脂封止領域ＭＲｉ間の領域）に
スリットＳＬを形成する。
よりパターニング加工する際に、基板フレーム１１ａの
セクション部ＳＲ（各樹脂封止領域ＭＲｉ間の領域）に
スリットＳＬを形成する。
【００４３】次の工程では（図５（ｂ）参照）、スリッ
トＳＬが形成された基板フレーム１１ａの全面に、図２
（ｂ）の工程で行った処理と同様にして、電解めっきに
より金属膜（Ｎｉ／Ｐｄ／Ａｕ）１６を形成する。
トＳＬが形成された基板フレーム１１ａの全面に、図２
（ｂ）の工程で行った処理と同様にして、電解めっきに
より金属膜（Ｎｉ／Ｐｄ／Ａｕ）１６を形成する。
【００４４】次の工程では（図５（ｃ）参照）、基板フ
レーム１１ａの樹脂封止領域ＭＲｉが画定される側と反
対側の面（図示の例では下側の面）に、エポキシ樹脂、
ポリイミド樹脂、ポリエステル樹脂等からなる接着テー
プ１７を貼り付ける（テーピング）。
レーム１１ａの樹脂封止領域ＭＲｉが画定される側と反
対側の面（図示の例では下側の面）に、エポキシ樹脂、
ポリイミド樹脂、ポリエステル樹脂等からなる接着テー
プ１７を貼り付ける（テーピング）。
【００４５】最後の工程では（図５（ｄ）参照）、接着
テープ１７の、基板フレーム１１ａのスリットＳＬが形
成されている部分に対応する部分に、図２（ｄ）の工程
で行った処理と同様にして、切り込みＣＰを部分的に入
れる。
テープ１７の、基板フレーム１１ａのスリットＳＬが形
成されている部分に対応する部分に、図２（ｄ）の工程
で行った処理と同様にして、切り込みＣＰを部分的に入
れる。
【００４６】以上の工程により、本実施形態に係るリー
ドフレーム１０ｂ（図４）が作製されたことになる。
ドフレーム１０ｂ（図４）が作製されたことになる。
【００４７】本実施形態に係るリードフレーム１０ｂ及
びその製造方法によれば、基板フレーム１１ａの、接着
テープ１７に切り込みＣＰを入れる部分に対応する部分
に、スリットＳＬが形成されているので、このスリット
ＳＬの位置に合わせて、例えば先端部が楔状に加工され
た金型（ポンチ）を押し付けることで、接着テープ１７
の当該部分に切り込みＣＰを入れ易くなる。
びその製造方法によれば、基板フレーム１１ａの、接着
テープ１７に切り込みＣＰを入れる部分に対応する部分
に、スリットＳＬが形成されているので、このスリット
ＳＬの位置に合わせて、例えば先端部が楔状に加工され
た金型（ポンチ）を押し付けることで、接着テープ１７
の当該部分に切り込みＣＰを入れ易くなる。
【００４８】また、金型（ポンチ）の代わりに、カッタ
を用いて切り込みＣＰを入れるようにしてもよい。この
場合、第１，第２の実施形態（図１〜図３）に係るリー
ドフレーム１０，１０ａでは基板フレーム１１にスリッ
トが設けられていないので、カッタを用いて切り込みＣ
Ｐを直線状に入れることが困難になる場合も想定される
が、この第３の実施形態（図４，図５）ではスリットＳ
Ｌの存在により、このスリットＳＬの位置に合わせてカ
ッタを操作することで、接着テープ１７の当該部分に容
易に切り込みＣＰを直線状に入れることができる。
を用いて切り込みＣＰを入れるようにしてもよい。この
場合、第１，第２の実施形態（図１〜図３）に係るリー
ドフレーム１０，１０ａでは基板フレーム１１にスリッ
トが設けられていないので、カッタを用いて切り込みＣ
Ｐを直線状に入れることが困難になる場合も想定される
が、この第３の実施形態（図４，図５）ではスリットＳ
Ｌの存在により、このスリットＳＬの位置に合わせてカ
ッタを操作することで、接着テープ１７の当該部分に容
易に切り込みＣＰを直線状に入れることができる。
【００４９】すなわち第３の実施形態によれば、第１，
第２の実施形態（図１〜図３）の場合と比べて、接着テ
ープ１７への切り込みが容易に行えるという利点があ
る。
第２の実施形態（図１〜図３）の場合と比べて、接着テ
ープ１７への切り込みが容易に行えるという利点があ
る。
【００５０】図６は、第１の実施形態に係るリードフレ
ーム１０（図１，図２）を用いて作製されたＱＦＮのパ
ッケージ構造を有する半導体装置の一構成例を示したも
のである。
ーム１０（図１，図２）を用いて作製されたＱＦＮのパ
ッケージ構造を有する半導体装置の一構成例を示したも
のである。
【００５１】図６において、２０は半導体装置、２１は
ダイパッド部１２上に搭載された半導体素子、２２は半
導体素子２１の電極とリード部１３とを電気的に接続す
るボンディングワイヤ、２３は半導体素子２１、ボンデ
ィングワイヤ２２等を保護するための封止樹脂を示す。
ダイパッド部１２上に搭載された半導体素子、２２は半
導体素子２１の電極とリード部１３とを電気的に接続す
るボンディングワイヤ、２３は半導体素子２１、ボンデ
ィングワイヤ２２等を保護するための封止樹脂を示す。
【００５２】以下、半導体装置２０を製造する方法につ
いて、その製造工程を示す図７を参照しながら説明す
る。
いて、その製造工程を示す図７を参照しながら説明す
る。
【００５３】先ず最初の工程では（図７（ａ）参照）、
リードフレーム１０の接着テープ１７が貼り付けられて
いる側の面を下にして保持用の治具（図示せず）で保持
し、リードフレーム１０の各ダイパッド部１２上にそれ
ぞれ半導体素子２１を搭載する。具体的には、ダイパッ
ド部１２にエポキシ系樹脂等の接着剤を塗布し、半導体
素子２１の裏面（電極が形成されている側と反対側の
面）を下にして、接着剤によりダイパッド部１２に半導
体素子２１を接着する。
リードフレーム１０の接着テープ１７が貼り付けられて
いる側の面を下にして保持用の治具（図示せず）で保持
し、リードフレーム１０の各ダイパッド部１２上にそれ
ぞれ半導体素子２１を搭載する。具体的には、ダイパッ
ド部１２にエポキシ系樹脂等の接着剤を塗布し、半導体
素子２１の裏面（電極が形成されている側と反対側の
面）を下にして、接着剤によりダイパッド部１２に半導
体素子２１を接着する。
【００５４】次の工程では（図７（ｂ）参照）、各半導
体素子２１の電極とリードフレーム１０の一方の面側
（図示の例では上側）の対応するリード部１３とをそれ
ぞれボンディングワイヤ２２により電気的に接続する。
これによって、半導体素子２１がリードフレーム１０に
実装されたことになる。
体素子２１の電極とリードフレーム１０の一方の面側
（図示の例では上側）の対応するリード部１３とをそれ
ぞれボンディングワイヤ２２により電気的に接続する。
これによって、半導体素子２１がリードフレーム１０に
実装されたことになる。
【００５５】なお、この段階では、図１（ａ）に示した
平面構成から理解されるように、リード部１３は隣合う
２つのダイパッド部１２によって共有されている。
平面構成から理解されるように、リード部１３は隣合う
２つのダイパッド部１２によって共有されている。
【００５６】次の工程では（図７（ｃ）参照）、一括モ
ールディング方式により、リードフレーム１０の半導体
素子２１が搭載されている側の全面を封止樹脂２３で封
止する。これは、特に図示はしないが、モールディング
金型（１組の上型及び下型）の下型上にリードフレーム
１０を載せ、上方から上型で挟み込むようにして、封止
樹脂２３を充填しながら加熱及び加圧処理することによ
り行われる。封止の手法としては、例えばトランスファ
モールドが用いられる。
ールディング方式により、リードフレーム１０の半導体
素子２１が搭載されている側の全面を封止樹脂２３で封
止する。これは、特に図示はしないが、モールディング
金型（１組の上型及び下型）の下型上にリードフレーム
１０を載せ、上方から上型で挟み込むようにして、封止
樹脂２３を充填しながら加熱及び加圧処理することによ
り行われる。封止の手法としては、例えばトランスファ
モールドが用いられる。
【００５７】次の工程では（図７（ｄ）参照）、封止樹
脂２３で封止されたリードフレーム１０（図７（ｃ））
をモールディング金型から取り出し、接着テープ１７を
基板フレーム１１から剥離して除去する。
脂２３で封止されたリードフレーム１０（図７（ｃ））
をモールディング金型から取り出し、接着テープ１７を
基板フレーム１１から剥離して除去する。
【００５８】このとき、基板フレーム１１に貼り付けら
れた接着テープ１７が図１に示したような形態（つま
り、部分的に切り込みＣＰを入れた形態）を有している
場合には、接着テープ１７が一体的に繋がっているの
で、接着テープ１７の剥離に係る作業は一回で済む。つ
まり、剥離作業の簡素化を図ることができる。
れた接着テープ１７が図１に示したような形態（つま
り、部分的に切り込みＣＰを入れた形態）を有している
場合には、接着テープ１７が一体的に繋がっているの
で、接着テープ１７の剥離に係る作業は一回で済む。つ
まり、剥離作業の簡素化を図ることができる。
【００５９】最後の工程では（図７（ｅ）参照）、ダイ
サー等により、破線で示すように分割線Ｄ−Ｄ’に沿っ
て基板フレーム１１（各半導体素子２１が搭載されたリ
ードフレーム）をそれぞれ１個の半導体素子２１が含ま
れるように各パッケージ単位に分割し、半導体装置２０
（図６）を得る。なお、分割線Ｄ−Ｄ’は、図１に示す
フレーム部１４の中心を通る線に沿っている。
サー等により、破線で示すように分割線Ｄ−Ｄ’に沿っ
て基板フレーム１１（各半導体素子２１が搭載されたリ
ードフレーム）をそれぞれ１個の半導体素子２１が含ま
れるように各パッケージ単位に分割し、半導体装置２０
（図６）を得る。なお、分割線Ｄ−Ｄ’は、図１に示す
フレーム部１４の中心を通る線に沿っている。
【００６０】上述した半導体装置２０の製造方法では、
第１の実施形態に係るリードフレーム１０（図１，図
２）を用いた場合を例にとって説明したが、この製造方
法は、第２の実施形態に係るリードフレーム１０ａ（図
３）又は第３の実施形態に係るリードフレーム１０ｂ
（図４，図５）を用いた場合についても同様に適用する
ことが可能である。
第１の実施形態に係るリードフレーム１０（図１，図
２）を用いた場合を例にとって説明したが、この製造方
法は、第２の実施形態に係るリードフレーム１０ａ（図
３）又は第３の実施形態に係るリードフレーム１０ｂ
（図４，図５）を用いた場合についても同様に適用する
ことが可能である。
【００６１】また、上述した各実施形態では、それぞれ
リードフレームを構成する基板フレーム１１，１１ａの
形状として半導体素子搭載用のダイパッド部１２（図
１，図３，図４参照）を備えている場合を例にとって説
明したが、本発明は、その要旨構成（基板フレームの片
面全体に接着テープを１回の工程で貼り付けた後、接着
テープの、各樹脂封止領域間の領域に対応する部分に切
り込みを入れること）からも明らかなように、ダイパッ
ド部を備えていない場合にも同様に適用することが可能
である。その場合の一例を図８，図９に示す。
リードフレームを構成する基板フレーム１１，１１ａの
形状として半導体素子搭載用のダイパッド部１２（図
１，図３，図４参照）を備えている場合を例にとって説
明したが、本発明は、その要旨構成（基板フレームの片
面全体に接着テープを１回の工程で貼り付けた後、接着
テープの、各樹脂封止領域間の領域に対応する部分に切
り込みを入れること）からも明らかなように、ダイパッ
ド部を備えていない場合にも同様に適用することが可能
である。その場合の一例を図８，図９に示す。
【００６２】図８は、本発明の第４の実施形態に係るリ
ードフレーム（ダイパッド部の無いリードフレーム）を
用いて作製されたＱＦＮのパッケージ構造を有する半導
体装置２０ａの一構成例を示したものである。また、図
９は、その半導体装置２０ａの製造工程を示したもので
ある。
ードフレーム（ダイパッド部の無いリードフレーム）を
用いて作製されたＱＦＮのパッケージ構造を有する半導
体装置２０ａの一構成例を示したものである。また、図
９は、その半導体装置２０ａの製造工程を示したもので
ある。
【００６３】図８に示す半導体装置２０ａは、図６に示
した半導体装置２０と比べて、ダイパッド部１２を備え
ていない点で相違するのみである。他の構成について
は、図６に示した半導体装置２０と同じであるので、そ
の説明は省略する。また、図９に示す半導体装置２０ａ
の製造方法についても、基本的には図７に示した半導体
装置２０の製造工程と同じであるので、その説明は省略
する。
した半導体装置２０と比べて、ダイパッド部１２を備え
ていない点で相違するのみである。他の構成について
は、図６に示した半導体装置２０と同じであるので、そ
の説明は省略する。また、図９に示す半導体装置２０ａ
の製造方法についても、基本的には図７に示した半導体
装置２０の製造工程と同じであるので、その説明は省略
する。
【００６４】但し、この第４の実施形態では、リードフ
レーム１０ｃを構成する基板フレーム１１ｂの形状とし
て（図９（ｄ），（ｅ）参照）、各半導体素子に対応し
て開口部及びその周囲のリード部１３が画定されたもの
が用いられる。このため、最初の工程では（図９（ａ）
参照）、リードフレーム１０ｃの接着テープ１７が貼り
付けられている側の面を下にして保持用の治具（図示せ
ず）で保持した後、基板フレーム１１ｂの各開口部内の
接着テープ１７上にそれぞれ半導体素子２１を搭載する
ことになる。図９（ｂ）以降の工程で行う処理について
は、図７（ｂ）以降の工程で行った処理と全く同じであ
る。
レーム１０ｃを構成する基板フレーム１１ｂの形状とし
て（図９（ｄ），（ｅ）参照）、各半導体素子に対応し
て開口部及びその周囲のリード部１３が画定されたもの
が用いられる。このため、最初の工程では（図９（ａ）
参照）、リードフレーム１０ｃの接着テープ１７が貼り
付けられている側の面を下にして保持用の治具（図示せ
ず）で保持した後、基板フレーム１１ｂの各開口部内の
接着テープ１７上にそれぞれ半導体素子２１を搭載する
ことになる。図９（ｂ）以降の工程で行う処理について
は、図７（ｂ）以降の工程で行った処理と全く同じであ
る。
【００６５】
【発明の効果】以上説明したように本発明によれば、リ
ードフレーム（基板フレーム）の片面全体に接着テープ
を１回の工程で貼り付け、接着テープの所定の部分に切
り込みを入れることにより、テーピング工程の負荷を増
やすことなく部分的なテーピングと同等の状態を実現す
ることができ、これによって、フレームの反りを減少さ
せることが可能となる。
ードフレーム（基板フレーム）の片面全体に接着テープ
を１回の工程で貼り付け、接着テープの所定の部分に切
り込みを入れることにより、テーピング工程の負荷を増
やすことなく部分的なテーピングと同等の状態を実現す
ることができ、これによって、フレームの反りを減少さ
せることが可能となる。
【図１】本発明の第１の実施形態に係るリードフレーム
の構成を示す図である。
の構成を示す図である。
【図２】図１のリードフレームの製造工程を示す断面図
（一部は平面図）である。
（一部は平面図）である。
【図３】本発明の第２の実施形態に係るリードフレーム
の構成を示す図である。
の構成を示す図である。
【図４】本発明の第３の実施形態に係るリードフレーム
の構成を示す図である。
の構成を示す図である。
【図５】図４のリードフレームの製造工程を示す断面図
（一部は平面図）である。
（一部は平面図）である。
【図６】図１のリードフレームを用いて作製された半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図７】図６の半導体装置の製造工程を示す断面図であ
る。
る。
【図８】本発明の第４の実施形態に係るリードフレーム
を用いて作製された半導体装置の構成を示す断面図であ
る。
を用いて作製された半導体装置の構成を示す断面図であ
る。
【図９】図８の半導体装置の製造工程を示す断面図であ
る。
る。
１０，１０ａ，１０ｂ，１０ｃ…リードフレーム、
１１，１１ａ，１１ｂ…基板フレーム、
１２…ダイパッド部、
１３…リード部、
１４…フレーム部、
１５…サポートバー、
１６…金属膜、
１７，１７ａ，１７ｂ，１７ｃ，１７ｄ…接着テープ、
２０，２０ａ…半導体装置、
２１…半導体素子、
２２…ボンディングワイヤ、
２３…封止樹脂、
ＣＰ，ＣＰ’…切り込み、
ＭＲｉ（ｉ＝１〜４）…樹脂封止領域、
ＳＬ…スリット、
ＳＲ…セクション部（隣合う樹脂封止領域間の領域）。
フロントページの続き
(72)発明者 田中 秀登
長野県須坂市大字小河原２，150番地１
株式会社鈴木内
Ｆターム(参考） 5F061 AA01 BA01 CA21 CB13 DD13
5F067 AA01 AA09 AB04 BA03 BA08
BC12 DA11 DA16 DC11 DC19
DE14 EA04
Claims (10)
- 【請求項１】 一方の面に搭載される複数個の半導体素
子を樹脂封止する領域がランド状に分割され、該分割さ
れた各樹脂封止領域において搭載される個々の半導体素
子に対応してダイパッド部及びその周囲のリード部が画
定された基板フレームを形成する工程と、 前記基板フレームの他方の面全体に接着テープを貼り付
ける工程と、 前記接着テープの、前記各樹脂封止領域間の領域に対応
する部分に、切り込みを入れる工程とを含むことを特徴
とするリードフレームの製造方法。 - 【請求項２】 前記ダイパッド部及びその周囲のリード
部が画定された基板フレームを形成する工程に代えて、 一方の面に搭載される複数個の半導体素子を樹脂封止す
る領域がランド状に分割され、該分割された各樹脂封止
領域において搭載される個々の半導体素子に対応して開
口部及びその周囲のリード部が画定された基板フレーム
を形成する工程を含むことを特徴とする請求項１に記載
のリードフレームの製造方法。 - 【請求項３】 前記接着テープに切り込みを入れる際
に、該接着テープが一体的に繋がっている状態が維持さ
れるように切り込みを部分的に入れることを特徴とする
請求項１又は２に記載のリードフレームの製造方法。 - 【請求項４】 前記基板フレームを形成する際に、該基
板フレームの前記各樹脂封止領域間の領域にスリットを
形成し、 前記接着テープの、前記基板フレームのスリットが形成
されている部分に対応する部分に、前記切り込みを部分
的に入れることを特徴とする請求項３に記載のリードフ
レームの製造方法。 - 【請求項５】 前記接着テープに切り込みを入れる際
に、該接着テープが各樹脂封止領域に対応して分割され
るように切り込みを入れることを特徴とする請求項１又
は２に記載のリードフレームの製造方法。 - 【請求項６】 前記基板フレームを形成する工程と前記
接着テープを貼り付ける工程との間に、該基板フレーム
の全面に金属膜を形成する工程をさらに含むことを特徴
とする請求項１又は２に記載のリードフレームの製造方
法。 - 【請求項７】 請求項１及び３から６のいずれか一項に
記載のリードフレームの製造方法によって製造されたこ
とを特徴とするリードフレーム。 - 【請求項８】 請求項７に記載のリードフレームを用い
た半導体装置の製造方法であって、 前記リードフレームの各ダイパッド部上にそれぞれ半導
体素子を搭載する工程と、 前記各半導体素子の電極と前記リードフレームの該電極
と対応するリード部とをそれぞれボンディングワイヤに
より電気的に接続する工程と、 前記各半導体素子、前記各ボンディングワイヤ及び前記
リードフレームの各リード部を封止樹脂により封止する
工程と、 前記接着テープを剥離する工程と、 前記各半導体素子が搭載されたリードフレームをそれぞ
れ１個の半導体素子が含まれるように各半導体装置に分
割する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項９】 請求項２から６のいずれか一項に記載の
リードフレームの製造方法によって製造されたことを特
徴とするリードフレーム。 - 【請求項１０】 請求項９に記載のリードフレームを用
いた半導体装置の製造方法であって、 前記基板フレームの各開口部内の前記接着テープ上にそ
れぞれ半導体素子を搭載する工程と、 前記各半導体素子の電極と前記リードフレームの該電極
と対応するリード部とをそれぞれボンディングワイヤに
より電気的に接続する工程と、 前記各半導体素子、前記各ボンディングワイヤ及び前記
リードフレームの各リード部を封止樹脂により封止する
工程と、 前記接着テープを剥離する工程と、 前記各半導体素子が搭載されたリードフレームをそれぞ
れ１個の半導体素子が含まれるように各半導体装置に分
割する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328528A JP3704304B2 (ja) | 2001-10-26 | 2001-10-26 | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 |
| TW091124733A TWI222730B (en) | 2001-10-26 | 2002-10-24 | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same |
| US10/279,032 US6875630B2 (en) | 2001-10-26 | 2002-10-24 | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same |
| CNB021471894A CN1309072C (zh) | 2001-10-26 | 2002-10-25 | 引线框架,其制造方法与使用其的半导体器件制造方法 |
| MYPI20023989A MY136323A (en) | 2001-10-26 | 2002-10-25 | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same |
| KR1020020065436A KR20030035952A (ko) | 2001-10-26 | 2002-10-25 | 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법 |
| US11/020,036 US7259044B2 (en) | 2001-10-26 | 2004-12-23 | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328528A JP3704304B2 (ja) | 2001-10-26 | 2001-10-26 | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133499A true JP2003133499A (ja) | 2003-05-09 |
| JP3704304B2 JP3704304B2 (ja) | 2005-10-12 |
Family
ID=19144581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328528A Expired - Fee Related JP3704304B2 (ja) | 2001-10-26 | 2001-10-26 | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6875630B2 (ja) |
| JP (1) | JP3704304B2 (ja) |
| KR (1) | KR20030035952A (ja) |
| CN (1) | CN1309072C (ja) |
| MY (1) | MY136323A (ja) |
| TW (1) | TWI222730B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244219A (ja) * | 2004-02-23 | 2005-09-08 | Samsung Techwin Co Ltd | 半導体パッケージ用のリードフレームとその製造方法 |
| KR101070890B1 (ko) | 2004-04-16 | 2011-10-06 | 삼성테크윈 주식회사 | 다열리드형 반도체 팩키지 제조 방법 |
| US9013048B2 (en) | 2013-05-17 | 2015-04-21 | Fujitsu Limited | Semiconductor device manufacturing method and semiconductor device |
| WO2017038913A1 (ja) * | 2015-09-01 | 2017-03-09 | リンテック株式会社 | 粘着シート及び半導体装置の製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184934A (ja) * | 2000-12-13 | 2002-06-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4611569B2 (ja) * | 2001-05-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | リードフレーム及び半導体装置の製造方法 |
| JP2003124420A (ja) * | 2001-10-16 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 |
| US6710246B1 (en) | 2002-08-02 | 2004-03-23 | National Semiconductor Corporation | Apparatus and method of manufacturing a stackable package for a semiconductor device |
| US6723585B1 (en) * | 2002-10-31 | 2004-04-20 | National Semiconductor Corporation | Leadless package |
| US6781243B1 (en) * | 2003-01-22 | 2004-08-24 | National Semiconductor Corporation | Leadless leadframe package substitute and stack package |
| US7095621B2 (en) * | 2003-02-24 | 2006-08-22 | Avago Technologies Sensor Ip (Singapore) Pte. Ltd. | Leadless leadframe electronic package and sensor module incorporating same |
| JP2005026466A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置およびリードフレーム |
| US7241414B2 (en) * | 2004-06-25 | 2007-07-10 | Asm Technology Singapore Pte Ltd. | Method and apparatus for molding a semiconductor device |
| WO2006068642A1 (en) * | 2004-12-20 | 2006-06-29 | Semiconductor Components Industries, L.L.C. | Semiconductor package structure having enhanced thermal dissipation characteristics |
| US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
| CN100409418C (zh) * | 2006-08-01 | 2008-08-06 | 上海凯虹科技电子有限公司 | Qfn芯片封装工艺 |
| CN100407384C (zh) * | 2006-11-24 | 2008-07-30 | 宁波康强电子股份有限公司 | 三极管引线框架的制造方法 |
| JP5197953B2 (ja) * | 2006-12-27 | 2013-05-15 | 新光電気工業株式会社 | リードフレーム及びその製造方法、及び半導体装置 |
| CN100440463C (zh) * | 2007-03-21 | 2008-12-03 | 宁波康强电子股份有限公司 | 表面贴装用的引线框架的制造方法 |
| US8022516B2 (en) * | 2008-08-13 | 2011-09-20 | Atmel Corporation | Metal leadframe package with secure feature |
| TWM357705U (en) * | 2008-12-30 | 2009-05-21 | Lingsen Precision Ind Ltd | Lead frame for quad flat leadless package |
| US20100221574A1 (en) * | 2009-02-27 | 2010-09-02 | Rochester Thomas H | Zinc alloy mechanically deposited coatings and methods of making the same |
| CN102299083B (zh) * | 2010-06-23 | 2015-11-25 | 飞思卡尔半导体公司 | 薄半导体封装及其制造方法 |
| US8803302B2 (en) * | 2012-05-31 | 2014-08-12 | Freescale Semiconductor, Inc. | System, method and apparatus for leadless surface mounted semiconductor package |
| US20140332940A1 (en) * | 2013-05-07 | 2014-11-13 | Sts Semiconductor & Telecommunications Co., Ltd. | Quad Flat No-Lead Integrated Circuit Package and Method for Manufacturing the Package |
| US10665475B2 (en) * | 2014-06-11 | 2020-05-26 | Texas Instruments Incorporated | Quad flat no lead package and method of making |
| JP6406787B2 (ja) * | 2014-10-23 | 2018-10-17 | 株式会社三井ハイテック | リードフレーム及びその製造方法 |
| TWM551755U (zh) * | 2017-06-20 | 2017-11-11 | 長華科技股份有限公司 | 泛用型導線架 |
| CN111326424A (zh) * | 2018-12-14 | 2020-06-23 | 无锡华润矽科微电子有限公司 | Qfn框架的布置及封装生产方法 |
| CN110120354B (zh) * | 2019-05-06 | 2024-05-28 | 珠海零边界集成电路有限公司 | 智能功率模块的封装方法及智能功率模块 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04259520A (ja) * | 1991-02-13 | 1992-09-16 | Nippon Steel Corp | 樹脂成形金型及びフレキシブルテープ |
| US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
| JPH1012773A (ja) | 1996-06-24 | 1998-01-16 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP3402969B2 (ja) | 1996-11-19 | 2003-05-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US6121674A (en) * | 1998-02-23 | 2000-09-19 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
| US6075283A (en) * | 1998-07-06 | 2000-06-13 | Micron Technology, Inc. | Downset lead frame for semiconductor packages |
| AU6000699A (en) * | 1998-12-02 | 2000-06-19 | Hitachi Limited | Semiconductor device, method of manufacture thereof, and electronic device |
| JP3575001B2 (ja) * | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
| JP3581814B2 (ja) * | 2000-01-19 | 2004-10-27 | Ｔｏｗａ株式会社 | 樹脂封止方法及び樹脂封止装置 |
| JP3429246B2 (ja) | 2000-03-21 | 2003-07-22 | 株式会社三井ハイテック | リードフレームパターン及びこれを用いた半導体装置の製造方法 |
| JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2003086750A (ja) * | 2001-09-11 | 2003-03-20 | Rohm Co Ltd | 電子部品の製造方法 |
| US6700206B2 (en) * | 2002-08-02 | 2004-03-02 | Micron Technology, Inc. | Stacked semiconductor package and method producing same |
| JP4086607B2 (ja) * | 2002-09-26 | 2008-05-14 | 三洋電機株式会社 | 回路装置の製造方法 |
-
2001
- 2001-10-26 JP JP2001328528A patent/JP3704304B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-24 US US10/279,032 patent/US6875630B2/en not_active Expired - Fee Related
- 2002-10-24 TW TW091124733A patent/TWI222730B/zh not_active IP Right Cessation
- 2002-10-25 CN CNB021471894A patent/CN1309072C/zh not_active Expired - Fee Related
- 2002-10-25 MY MYPI20023989A patent/MY136323A/en unknown
- 2002-10-25 KR KR1020020065436A patent/KR20030035952A/ko not_active Ceased
-
2004
- 2004-12-23 US US11/020,036 patent/US7259044B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244219A (ja) * | 2004-02-23 | 2005-09-08 | Samsung Techwin Co Ltd | 半導体パッケージ用のリードフレームとその製造方法 |
| KR101070890B1 (ko) | 2004-04-16 | 2011-10-06 | 삼성테크윈 주식회사 | 다열리드형 반도체 팩키지 제조 방법 |
| US9013048B2 (en) | 2013-05-17 | 2015-04-21 | Fujitsu Limited | Semiconductor device manufacturing method and semiconductor device |
| WO2017038913A1 (ja) * | 2015-09-01 | 2017-03-09 | リンテック株式会社 | 粘着シート及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1414629A (zh) | 2003-04-30 |
| MY136323A (en) | 2008-09-30 |
| CN1309072C (zh) | 2007-04-04 |
| JP3704304B2 (ja) | 2005-10-12 |
| US20030082854A1 (en) | 2003-05-01 |
| TWI222730B (en) | 2004-10-21 |
| KR20030035952A (ko) | 2003-05-09 |
| US6875630B2 (en) | 2005-04-05 |
| US7259044B2 (en) | 2007-08-21 |
| US20050101055A1 (en) | 2005-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704304B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP3878781B2 (ja) | 半導体装置の製造方法 | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP2003124421A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2003124420A (ja) | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 | |
| JP2003078094A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP2017028333A (ja) | 半導体装置の製造方法 | |
| CN102742009A (zh) | 裸片附着垫接地接合增强 | |
| US9418920B2 (en) | Integrated circuit (IC) package with thick die pad functioning as a heat sink | |
| CN215377403U (zh) | 半导体器件和引线框架 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4317665B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH06132442A (ja) | 半導体装置およびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2006216993A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |