JP2003152003A - 構造体、及び、その構造体を用いた実装方法 - Google Patents

構造体、及び、その構造体を用いた実装方法

Info

Publication number
JP2003152003A
JP2003152003A JP2001348865A JP2001348865A JP2003152003A JP 2003152003 A JP2003152003 A JP 2003152003A JP 2001348865 A JP2001348865 A JP 2001348865A JP 2001348865 A JP2001348865 A JP 2001348865A JP 2003152003 A JP2003152003 A JP 2003152003A
Authority
JP
Japan
Prior art keywords
solder
spacer
circuit board
metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001348865A
Other languages
English (en)
Other versions
JP3913531B2 (ja
Inventor
Satoshi Ohama
聡 大浜
Kiyohito Endou
貴代仁 遠藤
Shuhei Yamamoto
修平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Optech Co Ltd
Original Assignee
Seiko Instruments Inc
Optech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc, Optech Co Ltd filed Critical Seiko Instruments Inc
Priority to JP2001348865A priority Critical patent/JP3913531B2/ja
Publication of JP2003152003A publication Critical patent/JP2003152003A/ja
Application granted granted Critical
Publication of JP3913531B2 publication Critical patent/JP3913531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 BGAパッケージの多ピンに対応した高密度
のエリア実装の半田接合性を確保する構造体を提供する
こと。 【解決手段】 構造体5は、基材1と該基材1に貫通
されたホールをグリットアレイ形状に配置された貫通孔
2を有する。BGAパッケージ6に形成されているソル
ダーバンプ8とプリント回路基板11に配線されたラン
ド10とを半田接合させる実装プロセスとしては、マス
クをプリント回路基板11上に装着し、該マスクの上か
ら半田ペーストを塗り込ませることにより、前記マスク
板に開けた穴の開口部よりプリント回路基板11に配線
されたランド上に半田ペーストが印刷される。半田ペー
ストが印刷された該ランド10の位置と、貫通孔2の位
置とが合わさった状態にてプリント配線基板に貼り合せ
る。貫通孔2の位置と、BGAパッケージ6に形成され
ている各ソルダーバンプの位置とが合わさった状態に
て、BGAパッケージを搭載する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高密度かつ小型化
が要求される半導体のパッケージング、高性能且つ高機
能化及び小型携帯化が急速に進んでいる携帯電話、およ
び、ビデオカメラ等のモバイル電子機器に関し、詳しく
は、これらからの要求によりさらなる高密度で軽薄短小
なエリア実装技術及びエリア実装装置など広範なニーズ
に対応可能な構造体及びその構造体を用いた実装方法に
関する。
【0002】
【従来の技術】従来のエリア実装方式の一種であるリフ
ロー実装について図6に基づき説明する。図6(a)の
ように、プリント回路基板101上には、半導体パッケ
ージの一種であるBGAパッケージ106(Ball・
Grid・Array)のソルダーバンプ105に対応
するようにランド102が形成されている。BGAパッ
ケージのソルダーバンプ105とプリント回路基板上の
ランド102を半田接合させるエリア実装では、初め
に、マスクを用いたスクリーン印刷によって、マスクの
開口部から半田ペースト103がランド102の上部に
印刷される。
【0003】この時、半田ペースト103の印刷量はマ
スクの開口部の形状、マスク厚さ、及び半田ペースト1
03を印刷するスキージ速度の管理などでコントロール
しているが、安定且つ定量的に半田ペースト103の印
刷量を保つまでには至っていない。次工程での半田接合
不良の発生は、半田ペースト103の印刷状態に起因す
る為、半田ペースト103を印刷した後で、その印刷状
態を外観的に検査する必要がある。このような外観検査
は、BGAパッケージ106がプリント回路基板101
に実装された時、半田接合部分がBGAパッケージ10
1の裏側に隠れてしまうような場合、すなわち、実装後
に半田接合の不良を外観で発見することが困難な場合に
特に必要になる。
【0004】図7(a)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良の第1の状態
図である。半田ペースト103がランド102上に印刷
された形状が高さ方向にて十分でなく、且つ半田ペース
ト103印刷量が足りないために半田接合が不十分にな
り、導通不良が発生する。
【0005】これは、プリント回路基板101上のラン
ド102形状を小さくすると同時にマスクの開口寸法を
小さくする為、印刷形状が円錐形状となりランド102
に対する印刷面積は良品と同程度であっても半田ペース
ト103印刷量が不十分になることからソルダーバンプ
105とランド102間が導通不良になる。
【0006】上記の導通不良は、全ランド102の印刷
状態の中で、ある一部のランド102だけに発生するた
め検出が困難である。
【0007】さらに半田接合が不十分な状態にて、プリ
ント回路基板101に何らかの外的衝撃が加わった時
に、半田接合部分が破断して二次的な導通不良を発生さ
せる。
【0008】図7(b)は、半田ペースト103の印刷
量のバラツキにより生じる半田接合不良を示す状態図で
ある。ランド102の面積に対して半田ペースト103
を多めに印刷したために、ランド102から半田ペース
ト103がはみ出した状態になり、隣接するランド10
2間にてショートし導通不良になる。量産作業では、半
田ペースト103印刷量が安定しない要因として使用さ
れているマスクとスキージの繰り返し作業による接触部
での磨耗現象によるものである。よって、マスク開口形
状及びスキージ形状が変形し、印圧が変化する事で半田
ペースト103印刷量が安定しなくなる。さらに、半田
ペースト103印刷量が安定しない要因として、半田ペ
ースト103の印刷工程を繰り返し実施していくと、マ
スク開口部に半田ペースト103が付着、残存し、やが
て固着してしまう為である。よって、マスク開口部とラ
ンドとの密着性が損なわれて半田ペースト103印刷量
が安定しない。上記の要因は、微細なランド102への
半田ペースト103印刷であるほど発生する。よって、
微細なランド102の半田ペースト103印刷にはスキ
ージ速度の管理及びマスク開口部からの半田ペースト1
03の抜け性を確保する必要がある。
【0009】図7(c)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良を示す状態図
である。BGAパッケージ106の接合端子のピッチが
従来の0.8mmから0.5mm、0.3mm、さらにそれ以下にフ
ァイン化されると半田ペースト103の印刷量を確保す
るために、半田粒子も同様に小径に推移せざるを得な
い。これは、微細なマスク開口部に対して半田ペースト
103の抜け性を確保し、安定的に半田ペースト103
量を印刷するためである。
【0010】尚、半田ペースト103の抜け性は、マス
ク開口部の面積に対して半田粒子が最低5粒子並ぶ位を
目安としている。半田粒度を小さくすることは、半田粒
子の充填密度が上がり総粒子の表面積は、大きくなるた
め粒子一個当りのフラックス量は減少する事となる。よ
って、半田粒子及びフラックスの酸化は従来よりも速く
なる。酸化された半田粒子と被酸化半田粒子とが混在し
た状態にて半田接合を実施した場合、半田粒子個々の溶
融温度にバラツキが発生し、フィレット形成が出来なか
った半田粒子がソルダーボール108として発生する。
この固着していないソルダーボール108がプリント回
路基板101のランド102周辺に発生することによ
り、隣接するランド102間にてショートされ導通不良
となる。
【0011】図6(b)のように、BGAパッケージ1
06のグリットアレイ形状に配列された端子104上に
ソルダーバンプ105が形成されている。ソルダーバン
プ105と半田ペースト103を印刷したプリント回路
基板101のランド102とを位置合わせしながら載せ
る。尚、BGAパッケージの端子104径とプリント回
路基板101のランド102径の関係は、1:1にて対
応するのが通常となっている。
【0012】図8(a)は、ソルダーバンプ105とラ
ンド102の搭載のバラツキによる半田接合不良の第1
の状態図である。これは、BGAパッケージ106を搭
載した時に、BGAパッケージの端子104であるソル
ダーバンプ105が所定のランド102と位置がずれ
て、搭載された場合を示す。この時、ソルダーバンプ1
05とランド102の位置ズレによって、隣接するラン
ド102間にてショートされ導通不良となる。
【0013】図8(b)は、ソルダーバンプ105とラ
ンド102の搭載のバラツキによる半田接合不良の第2
の状態図である。これは、ランド102上の半田ペース
ト103量が多い場合、BGAパッケージ106を搭載
した時の衝撃力にて塗布されていた半田ペースト103
が飛び散ることによりソルダーボール108が発生す
る。この原因によって、隣接するランド102間にてシ
ョートされ導通不良となる。
【0014】次に図6(c)のように、ソルダーバンプ
105とプリント回路基板101のランド102とが接
触された状態にて、リフロー装置に流動される。リフロ
ー装置内にて、ソルダーバンプ105とランド102上
の半田ペースト103とが溶融化され半田接合される。
通常のリフロー半田接合方式としては、まずリフロー装
置を一定温度まで上昇させる。さらに、プリヒート工程
にてプリント回路基板101及びBGAパッケージ10
6の表面温度を均一化させる。上記のプリヒートの加熱
時間を必要以上に実施した場合は、図8(b)のような
ソルダーボール108が発生する。また、プリヒートの
温度を急激に上昇させた場合も同様にソルダーボール1
08等の実装不良が発生する。その後、半田溶融温度ま
で加熱させ、半田が溶融化する。その際、ソルダーバン
プ105及び半田ペースト103が溶融化した状態に
て、半田自身の表面張力がセルフアライメント効果を発
生させ所定のランド102へ半田接合することができ
る。
【0015】BGAパッケージ106の表面温度とソル
ダーバンプ105の温度は、BGAパッケージ106の
サイズによって差が生じるため、BGAパッケージ10
6のサイズ違いを混載実装する場合には、各BGAパッ
ケージ106の耐熱温度範囲内で十分な半田接合性が得
られるような半田接合条件を設定する必要がある。ま
た、近年、鉛レス半田が採用され、その半田組成は単一
金属がその成分の90%を占めており、従来のSn-Pb半
田よりも半田流動性が劣っており、前記セルフアライメ
ント効果が低下する。さらにまた、鉛レス半田は、従来
の半田温度では溶融接合できない高温域での接合条件と
なる為、BGAパッケージ106の端子及び他電子部品
等の耐熱性が問題となる。その為、鉛レス半田の溶融温
度と部品耐熱温度の範囲内にて半田接合性を確保する必
要がある。
【0016】次に図6(d)のように、BGAパッケー
ジ106とプリント回路基板101との隙間に、アンダ
ーフィル材107と称される樹脂材を流し込む。上記の
アンダーフィル材107を塗布することにより、外部か
らの応力等が半田接合部に加わった場合に半田接合部の
不良を発生させないための応力緩和及び保護を目的とす
る。その後、流し込まれるアンダーフィル材107に
は、熱硬化型の樹脂を使用するのが一般的であり、その
熱硬化に適した加熱条件にて処理させることにより、樹
脂が硬化される。今後のBGAパッケージ106は、小
面積且つ要求仕様を満足させるための入出力端子の多ピ
ン化及びそれに対応した端子のファインピッチ化の方向
に進んでいる。上記のBGAパッケージ106の要求に
対し、エリア実装専用のリフロー装置が必要となってく
る。
【0017】
【発明が解決しようとする課題】従来のBGAパッケー
ジによるエリア実装においては、下記の課題があった。 (1)半田ペーストの印刷精度のバラツキが、半田接合
性に影響し実装不良となる。 (2)半田ペースト印刷工程を量産した時に、マスク開
口部に半田ペーストが固着していくため、ランドとマス
ク開口部との密着性が損なわれる。 (3)半田粒子を小さくすることにより酸化する速度が
速くなる。この酸化の影響により、ソルダーボールが発
生する。 (4)鉛レス半田の採用により、限られた温度範囲内に
て半田接合性を確保する必要がある。
【0018】そこで、本発明はこれらの課題を解決し
て、下記を実現しようとするものである。 (1)BGAパッケージの多ピンに対応した高密度のエ
リア実装の半田接合性を確保する。 (2)半田ペーストの印刷精度に影響さらずに、半田接
合性を確保する。 (3)半田粒子の酸化が発生しにくいプロセスにて、半
田接合性を確保する。 (4)半田接合部を封止することにより、外部応力等に
よる半田不具合を緩和及び保護させる。
【0019】
【課題を解決するための手段】上記課題を解決するため
に、本発明の構造体は、素子のソルダーバンプと回路基
板との間に設けられる構造体であって、加熱によりアン
ダーフィル機能の役割をする基材を備え、前記基材には
素子に設けられたソルダーバンプの配置に対応するよう
に貫通孔が設けられることとした。また、本発明による
実装方法は、回路基板に設けられたランドの上に半田ペ
ーストを設ける工程と、素子に設けられたソルダーバン
プと、ソルダーバンプと対応する位置に貫通孔が設けら
れたスペーサーと、ランドとの位置が合うように貼り合
せる工程と、ソルダーバンプを加熱することにより、ソ
ルダーバンプを溶かしてランド上の半田ペーストと溶融
一体化する工程とを有することとした。また、回路基板
に設けられたランドの上に半田ペーストを設ける工程
と、素子に設けられたソルダーバンプと、ソルダーバン
プと対応する位置に貫通孔が設けられるとともに貫通孔
の少なくとも一部に金属が設けられたスペーサーと、回
路基板を、貫通孔の金属と前記ソルダーバンプが接触す
るように位置を合わせて貼り合せる工程と、ソルダーバ
ンプを加熱することにより、前記ソルダーバンプを溶か
して金属及び半田ペーストを溶融一体化する工程と、を
備える実装方法とした。さらに、スペーサーを加熱する
ことによりスペーサーを溶かして半田接合箇所に流れ出
させる工程と、スペーサーを熱硬化する工程とを有する
ことにより、ソルダーバンプとランドの半田接合箇所を
封止することとした。
【0020】本発明の構造体の第1の構成として、基材
と該基材に半導体素子のパッケージであるBGAパッケ
ージのソルダーバンプの配置にホールを貫通させた貫通
孔にて構成されたスペーサーを該ソルダーバンプとプリ
ント回路基板の間に挟み込むことにより該スペーサーが
該ソルダーバンプのマスク機能を果たし、且つ加熱する
ことによりアンダーフィル機能の役割をする構造体とし
た。
【0021】この発明の構造体の第2の構成として、前
記第1の構成の構造体の前記貫通孔の少なくとも一部分
に金属が塗布される構造体とした。
【0022】この発明の構造体の第3の構成として、前
記第2の構成の構造体の前記金属として、金属有機化合
物を有する構造体とした。
【0023】この発明は、前記第1の構成の構造体を用
いた、BGAパッケージのソルダーバンプとプリント回
路基板に配線されたランドとを接続させる実装方法とし
て、該ランド上にスクリーン印刷法を用いて半田ペース
トを印刷する工程と、次に貫通孔及びプリント回路基板
に配線されたランド及びソルダーバンプを位置を合せて
貼り合せる工程と、更に該ソルダーバンプに熱源を供給
させる工程と、加熱により該ソルダーバンプが溶かさ
れ、該ランド上の半田ペーストと溶融一体化する工程と
を有する実装方法とした。
【0024】この発明は、第1の構成の構造体を用いた
実装手段であって更に、ソルダーバンプとランドの半田
接合箇所を封止する実装方法として、該スペーサーに熱
源を供給させる工程と、加熱によりスペーサーが溶けて
前記半田接合箇所に流れ出す工程と、該スペーサーが熱
硬化される工程とを有する実装方法とした。
【0025】この発明は、前記第2〜3の構成の構造体
を用いた、BGAパッケージのソルダーバンプとプリン
ト回路基板に配線されたランドとを接続させる実装方法
の第1手段として、該ランド上にスクリーン印刷法を用
いて半田ペーストを印刷する工程と、次に貫通孔内の金
属塗布箇所とソルダーバンプが接触状態にて、プリント
回路基板に配線されたランドと位置を合せて貼り合せる
工程と、更に該ソルダーバンプに熱源を供給させる工程
と、加熱によりソルダーバンプが溶かされ金属及び該ラ
ンド上の半田ペーストとが溶融一体化する工程とを有す
る実装方法とした。
【0026】この発明は、第2〜3の構成の構造体を用
いた実装手段であって更に、ソルダーバンプとランドの
半田接合箇所を封止する実装方法として、該スペーサー
に熱源を供給させる工程と、加熱によりスペーサーが溶
けて前記半田接合箇所に流れ出す工程と、該スペーサー
が熱硬化される工程とを有する実装方法とした。
【0027】この発明は、第1〜3の構成の構造体を用
いた実装手段であって更に、ソルダーバンプとランドの
半田接合箇所を封止する実装方法として、BGAパッケ
ージとプリント回路基板との隙間にアンダーフィル材を
塗布する工程と、アンダーフィル剤が熱硬化される工程
とを有する実装方法とした。
【0028】
【発明の実施の形態】本発明の構造体は、基材と該基材
に半導体素子のパッケージであるBGAパッケージのソ
ルダーバンプの配置にホールを貫通させた貫通孔にて構
成されたスペーサーである。このスペーサーを使用し
て、BGAパッケージに形成されているソルダーバンプ
とプリント回路基板に配線されたランドとを半田接合さ
せる実装プロセスとしては、マスクをプリント回路基板
上に装着し、該マスクの上から半田ペーストを塗り込ま
せることにより、マスクに開けた穴の開口部よりプリン
ト回路基板に配線されたランド上に半田ペーストが印刷
される。次に、半田ペーストが印刷された該ランドの位
置と、本発明であるスペーサーに設けられた貫通孔の位
置とが合わさった状態にて本発明品のスペーサーをプリ
ント配線基板に貼り合せる。さらに、貫通孔の位置と、
BGAパッケージに形成されている各ソルダーバンプの
位置とが合わさった状態にてスペーサー上にBGAパッ
ケージを搭載する。BGAパッケージの上部より加圧す
ることにより、ソルダーバンプがスペーサーの貫通孔内
輪に挿入された図2(b)のような状態になる。
【0029】本発明のスペーサーは、微細形状の貫通孔
が個々のランドに分断させる枠組みの役割を果たす。要
するに、ランド上の半田ペーストが個々に隔離され、該
スペーサーの上にBGAパッケージ端子のソルダーバン
プを存在させることで半田接合の為の閉ざされた空間を
確立する事ができる。
【0030】次に、上記の貼り合わさった状態にてリフ
ロー装置内に流動し、プリヒートによりBGAパッケー
ジ及びプリント回路基板を加熱させる。この時、BGA
パッケージに形成されている端子を介してソルダーバン
プも加熱され、尚且つプリント回路基板のランドを介し
て半田ペーストも加熱される。リフロー装置の温度設定
は、ソルダーバンプが溶融する温度まで上昇させる。溶
融温度にて加熱されたソルダーバンプは溶融化され、前
記スペーサーの貫通孔の内部にてランド上の半田ペース
トと接触し、溶融一体化される。本発明によるスペーサ
ーの貫通孔の範囲内にて半田接合されるため、隣接して
いるランドから隔離でき、確実な半田接合を実施するこ
とが出来る。
【0031】次に、リフロー装置を該スペーサーが溶解
する温度まで上昇させる。半田溶融温度にて加熱された
該スペーサーは溶解化し、その後に熱硬化する。本発明
のスペーサーは、外部からの応力等が半田接合部に加わ
った場合に半田接合部の不良を発生させないための応力
緩和及び保護を目的とする。これは、プリント回路基板
を搭載した製品が落下により衝撃ストレスを受けた場
合、このストレスはBGAパッケージとその半田接合部
に集中することになる。BGAパッケージの半田接合部
は、QFPパッケージのようなリードフレームを持たな
いため、一番弱い箇所に応力が集中し接合部周辺で破壊
が発生する。要するに、半田接合部の周辺を本発明のス
ペーサーにて固定させ保護することにより、強度アップ
が図れる。さらに、本発明のスペーサー自体がアンダー
フィル材の役割を兼ね備えているので、製造工程への負
担が減少できる。上述のスペーサーの貫通孔のグリット
アレイ配列に関しては、BGAパッケージのソルダーバ
ンプの配列によって決定される。BGAパッケージのソ
ルダーバンプの配列は、入出力仕様及びサイズ等により
端子数が異なり、限られた面積内に多くの端子を配列さ
せている。よって、本発明のスペーサーの貫通孔をBG
Aパッケージの仕様に合わせて配列させることにより、
多品種なBGAパッケージに使用することができる。
【0032】さらに、本発明のスペーサーを使用した半
田接合プロセスに於いて、貫通孔の開口率とソルダーバ
ンプとの関係は非常に重要である。要するに、貫通孔の
開口率で枠取りされた範囲内にて、ソルダーバンプを半
田接合させる実装プロセスである。上記のような第2構
成の構造体に於いては、該貫通孔の内輪部の少なくとも
一部分に金属が塗布した構成のスペーサーである。この
スペーサーを用いて、BGAパッケージに形成されてい
るソルダーバンプとプリント回路基板に配線されたラン
ドとを半田接合させる。
【0033】実装プロセスとしては、マスクをプリント
回路基板上に装着し、該マスクの上から半田ペーストを
塗り込ませることにより、マスク板に開けた穴の開口部
よりプリント回路基板に配線されたランド上に半田ペー
ストが印刷される。
【0034】次に、半田ペーストが印刷された該ランド
の位置と、本発明であるスペーサーに設けられた貫通孔
の内輪に形成されている金属の位置とが合わさった状態
にて本発明品のスペーサーをプリント配線基板に貼り合
せる。さらに、前記貫通孔の金属の位置と、BGAパッ
ケージに形成されているソルダーバンプの位置とが合わ
さった状態にてスペーサー上にBGAパッケージを搭載
する。
【0035】本発明のスペーサーは、微細形状の貫通孔
が個々のランドに分断させる枠組みの役割を果たす。要
するに、ランド上の半田ペーストが個々に隔離され、該
スペーサーの上にBGAパッケージ端子のソルダーバン
プを存在させることで半田接合の為の閉ざされた空間を
確立することができる。
【0036】さらに、前記BGAパッケージの上部より
加圧することにより、該ソルダーバンプが該スペーサー
の貫通孔内輪に形成されている金属部が接触された状態
になる。本発明のスペーサー内の該金属と前記ソルダー
バンプとを接触させることにより、個々の表面に形成さ
れている酸化膜を破壊することになる。よって、該金属
と該ソルダーバンプとの接触部分は、導通性及び熱伝導
性が良くなって、確実な半田接合を実施することが出来
る。
【0037】次に、貼り合わさった状態にてリフロー装
置内に流動し、プリヒートによりBGAパッケージ及び
プリント回路基板を加熱させる。この時、BGAパッケ
ージに形成されている端子を介してソルダーバンプも加
熱され、さらにプリント回路基板のランドを介して半田
ペーストも加熱される。リフロー装置の温度設定をソル
ダーバンプが溶融する温度まで上昇させる。溶融温度に
て加熱されたソルダーバンプは溶融化され、スペーサー
の貫通孔内輪の金属と合金化反応を起し、ソルダーバン
プと金属は金属溶融接合される。さらに、金属溶融接合
されたソルダーバンプ及び金属は、スペーサーの貫通孔
内部にてランド上の半田ペーストと接触し、溶融一体化
される。本発明によるスペーサーの貫通孔の範囲内にて
半田接合されるため、隣接しているランドから隔離で
き、確実な半田接合を実施することが出来る。これは、
貫通孔の限られた範囲にて半田接合を実施する事は、余
分な半田ペーストが隣接するランドに流れ込むことを防
ぐの都合がよい。
【0038】さらに、半田ペースト内のフラックスは、
スペーサーによって個々にランドとソルダーボールを一
対で隔離している為、環境温度が上昇する事で確実にソ
ルダーボールに付着することができる。
【0039】よって、環境温度が上がることにより、プ
リント回路基板上のランドに熱が伝わって半田ペースト
の活性化が良くなり、確実な半田接合を実施することが
出来る。環境温度を上げる手段としては、プリント回路
基板側から加熱する方法があるが、本発明のスペーサー
を使用することにより同様の効果を得られることとな
る。次に、リフロー装置を該スペーサーが溶解する温度
まで上昇させる。半田溶融温度にて加熱された該スペー
サーは溶解し、その後に熱硬化する。本発明のスペーサ
ーは、外部からの応力等が半田接合部に加わった場合
に、半田接合部の不良を発生させないための応力緩和及
び保護を目的とする。さらに、本発明のスペーサー自体
がアンダーフィル材の役割を兼ね備えているので、製造
工程への負担が減少できる。
【0040】本発明のスペーサーに形成する金属を薄膜
形状にすることにより、該ソルダーバンプと金属部の接
触範囲が安定する。それにより、接触部分の導電性及び
熱伝導性が安定的に良くなり、確実な半田接合を実施す
ることが出来る。
【0041】さらに、従来技術にて半田接合不良の原因
であった、半田ペーストの印刷量のバラツキを改善する
ために、半田溶融化する金属の厚みにてランド面積に対
する半田量を代用して、半田ペースト側は予備半田程度
に抑えることにより、確実な半田接合を実施することが
出来る。
【0042】さらに、図4は貫通孔の内輪に金属及び該
金属上に半田フラックスを塗布した構成のスペーサーで
ある。金属の内輪にフラックスを塗布することにより、
金属の酸化防止及び半田塗れ性の維持などの役割を果た
す。プリント回路基板のランド表面にプリフラックッス
を塗布することにより、ランドの酸化防止及び半田塗れ
性の維持などの役割を果たす。さらにまた、本発明の実
装プロセスにて、ランド上の表面状態のバラツキは非常
に重要であり、プリフラックスを塗布させることにより
ソルダーボールの防止、及び、ランド上の半田接合性を
確保するための補助手段になる。さらに、金属はBGA
パッケージの耐熱温度より低く溶融する材質にする必要
がある。要するに、実装プロセスに於いてリフロー装置
内でBGAパッケージの樹脂が加熱される環境が発生た
めに、金属部分が溶融される温度をBGAパッケージの
耐熱温度より低く設定する必要がある。よって、本発明
の実装プロセスの最大加熱温度を、BGAパッケージの
耐熱温度以下とする。
【0043】上述した第3構成の構造体に於いては、金
属として、金属有機化合物を焼成させて形成した金属化
合物及び金属単体を使用する構成のスペーサーである。
本発明の実装プロセスで要求される金属の特徴として
は、半田ペースト及びソルダーバンプとの溶融性が良好
で且つ半田と同一成分が含まれていること。本発明の金
属としては、スズ、銀、亜鉛、銅、ビスマス等を主成分
とした金属化合物及び金属単体である。さらに、上記構
造体に於いては、前記基材に方向性の意味を持ったアラ
イメントマークを形成する必要がある。本発明の実装プ
ロセスに於いて、BGAパッケージ及びスペーサー及び
プリント回路基板との方向性を考慮しなければならな
い。よって、基材にスペーサーの方向性を持たせたアラ
イメントマークを取り付けることで、位置ズレ等を防止
することが可能となる。
【0044】
【実施例】以下図面に基づいて本発明の実施例を説明す
る。
【0045】本発明による第1〜3構成のスペーサー5
の断面構成を図1に示す。スペーサー5は、基材1に貫
通孔2が設けられた構造である。貫通孔2は半導体素子
のパッケージであるBGAパッケージのソルダーバンプ
8の配置に対応するように基材1に設けられている。基
材1は熱硬化性の樹脂であり、熱及び湿度による膨張
性、収縮性が少なく吸湿性が低い特性を持っている。さ
らに基材1は、加熱されることにより接着力が増す特徴
を持っている。図1(a)は基材1の構成の断面構成図
である。
【0046】図1(b)は、基材1が、ポリイミド等を
ベースに前述の特徴を持つ熱硬化性樹脂を背面処理した
構成である場合を示している。貫通孔2は、基材1に対
して円錐形状のホールを開けたものである。貫通孔2の
配列は、グリットアレイ形状に構成されている。貫通孔
2の加工手段としては、メカニカルに貫通させる手段ま
たは溶剤により溶かす手段さらにレーザー加工手段があ
る。貫通孔のグリットアレイの配列としては、ソルダー
バンプ8配列の座標を元にして、基材1に貫通孔2を設
けることにより多品種なBGAパッケージ6にスペーサ
ー5を活用できる。貫通孔2の開口率としては、ソルダ
ーバンプ8の球径によって違いがある。BGAパッケー
ジ6に形成されているソルダーバンプ8は、限られたパ
ッケージエリアに多ピンの入出力信号を配線している。
【0047】ソルダーバンプ8の球径に合わせて貫通孔
2の開口率を決定することにより多品種なBGAパッケ
ージ6にスペーサー5を活用できる。本発明の第2構成
のスペーサーとして、該貫通孔2の内輪部の少なくとも
一部分に金属が塗布した構成になっている。金属4を貫
通孔2に塗布させる手段として、ディスペンサーにより
金属4を個々の貫通孔2に対して塗布する。その後、ス
ペーサー5全体を焼成することにより、貫通孔2の少な
くとも一部分に金属4が塗布される。この時、金属が焼
成されることにより有機成分が乾燥され、貫通孔2の内
輪部分に薄膜形状に塗布される事となる。さらに、貫通
孔2に対して金属4を塗布後にフラックッス材14を塗
布する構成がある。
【0048】図4(a)のように、スペーサー5に形成
する金属4の内輪にフラックス14を塗布することによ
り、金属4の酸化防止及び半田塗れ性の維持などの役割
を果たす。
【0049】図4(b)のように、プリント回路基板1
1のランド10表面にプリフラックッス15を塗布する
ことにより、ランド10の酸化防止及び半田塗れ性の維
持などの役割を果たす。ランド10上の表面状態のバラ
ツキは非常に重要であり、プリフラックス15を塗布す
ることによりソルダーボールの防止、及び、ランド10
上の半田接合性の確保するための補助手段になる。金属
4の溶融化する温度として、BGAパッケージ6表面が
加熱され、表面樹脂の形状変化が発生する耐熱温度より
低い溶融温度にて溶融化する材質を選定することによ
り、多品種なBGAパッケージ6にスペーサー5を活用
できる。
【0050】本発明の第3構成のスペーサーとして、金
属4を金属有機化合物から焼成させて形成した金属化合
物及び金属単体を使用する構成となっている。金属4と
しては、スズ、銀、亜鉛、銅、ビスマス等を主成分とし
た金属化合物及び金属単体である。金属4の主成分とし
ては、半田ペースト材9と同等の溶融温度特性をもって
いるのが好ましい。さらに、図1のように、スペーサー
5の一角に切り欠きを設けることにより、BGAパッケ
ージ6及びプリント回路基板11との搭載する向きを合
わせることが可能となる。本発明の第1構成のスペーサ
ー5を使用した実装プロセスの第1の実施例を以下に記
載する。
【0051】図5(a)のように、プリント回路基板1
1とマスク16を張り合わせ、マスク16上の半田ペー
スト9をスキージ17により矢印18方向に移動させる
ことにより、マスク16の開口部より半田ペースト9が
押し出され、プリント回路基板11に配線されているラ
ンド10上に印刷される。
【0052】次に、図5(b)のように、スペーサー5
に設けられたアライメントマーク3を、アライメントマ
ーク認識手段19により読み取ってスペーサー5とプリ
ント回路基板11とを貼り合せる。この時、半田ペース
ト9が印刷されたランド10の位置と、スペーサー5に
設けられた貫通孔2の位置とが合わさった状態にて貼り
合せる。さらに、スペーサー5に設けられたアライメン
トマーク3を、アライメントマーク認識手段19により
読み取ってスペーサー5とBGAパッケージ6を貼り合
せる。
【0053】図2(a)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、BGAパッケ
ージ6とスペーサー5及びプリント回路基板11が貼り
合わさった状態である。この時のスペーサー5は、微細
形状の貫通孔2が個々のランド10に分断させる枠組み
の役割を果たす。
【0054】次に、図5(c)で示すように、加圧手段
20により矢印21方向に加圧することにより、ソルダ
ーバンプ8がスペーサー5の貫通孔2内輪に挿入された
状態になる。
【0055】図2(b)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、ランド10上
の半田ペースト9が個々に隔離され、スペーサー5の上
にBGAパッケージ端子7のソルダーバンプ8を存在さ
せることで半田接合の為の閉ざされた空間の形態を確立
できる。
【0056】次に、図5(d)のように、BGAパッケ
ージ6とスペーサー5及びプリント回路基板11が貼り
合わさった状態で、搬送手段25により加熱手段22に
流動される。さらに、加熱温度制御手段23によりプリ
ヒートの温度まで上昇させ、BGAパッケージ6及びプ
リント回路基板11を加熱させる。加熱手段22として
は、リフロー炉に流動させ環境温度を上昇させる方式及
びリフロー炉に流動させスポット的にエアーを吹付ける
エアーリフロー方式及び温風を直接吹付ける温風供給方
式がある。
【0057】図2(c)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、BGAパッケ
ージ端子7を介してソルダーバンプ8も加熱され、尚且
つプリント回路基板11のランド10を介して半田ペー
スト9も加熱される。次に、加熱温度制御手段23によ
って、ソルダーバンプ8が溶融する温度まで上昇させ
る。
【0058】図2(d)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、溶融温度にて
加熱されたソルダーバンプ8は溶融化され、スペーサー
5の貫通孔2の内部にてランド10上の半田ペースト9
と接触し、溶融一体化される。スペーサー5の貫通孔2
の範囲内にて半田接合されるため、隣接しているランド
10から隔離でき、確実な半田接合を実施することが出
来る。
【0059】次に、図5(e)のように、加熱温度制御
手段23によって、スペーサー5が溶融する温度まで上
昇させる。
【0060】図2(e)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、溶融温度に加
熱されたスペーサー5は熱容量に反応してマスク形状を
崩しながら、BGAパッケージ6とプリント回路基板1
1の空間に流れ込み、その後に熱硬化する。スペーサー
5は、外部からの応力等が半田接合部に加わった場合に
半田接合部の不良を発生させないための応力緩和及び保
護を目的とする。さらに、スペーサー5自体がアンダー
フィル材の役割を兼ね備えているので、製造工程への負
担が減少できる。尚、図2(d)の状態から、アンダー
フィル材をBGAパッケージ6の周辺に塗布し、再度熱
処理を実施し、硬化させる方法も好ましい。
【0061】本発明の第2および第3構成のスペーサー
5を使用した実装プロセスの第2の実施例を以下に記載
する。図5(a)のように、プリント回路基板11とマ
スク16を張り合わせ、マスク16上の半田ペースト9
をスキージ17により矢印18方向に移動させることに
より、マスク16の開口部より半田ペースト9が押し出
され、プリント回路基板11に配線されているランド1
0上に印刷される。次に、図5(b)のように、スペー
サー5に設けられたアライメントマーク3を、アライメ
ントマーク認識手段19により読み取ってスペーサー5
とプリント回路基板11とを貼り合せる。この時、半田
ペースト9が印刷されたランド10の位置と、スペーサ
ー5に設けられた貫通孔2の内輪に形成されている金属
4の位置とが合わさった状態にて貼り合せる。この時、
半田ペースト9が印刷されたランド10の位置と、スペ
ーサー5に設けられた貫通孔2の位置とが合わさった状
態にて貼り合せる。さらに、スペーサー5に設けられた
アライメントマーク3を、アライメントマーク認識手段
19により読み取ってスペーサー5とBGAパッケージ
6を貼り合せる。
【0062】図3(a)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ6とスペーサー5及びプリント回路基板11が
貼り合わさった状態である。この時のスペーサー5は、
微細形状の貫通孔2が個々のランド10に分断させる枠
組みの役割を果たす。次に、図5(c)のように、加圧
手段20により矢印21方向に加圧することにより、ソ
ルダーバンプ8がスペーサー5の貫通孔2内輪に挿入さ
れた状態になる。
【0063】図3(b)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、ランド1
0上の半田ペースト9が個々に隔離され、スペーサー5
の上にBGAパッケージ端子7のソルダーバンプ8を存
在させることで半田接合の為の閉ざされた空間を確立す
る事ができる。さらに、BGAパッケージ6の上部より
加圧することにより、ソルダーバンプ8がスペーサー5
の貫通孔2内輪に形成されている金属4部が接触された
状態になる。スペーサー5内の金属4とソルダーバンプ
8とを接触させることにより、個々の表面に形成されて
いる酸化膜を破壊することになる。よって、金属4とソ
ルダーバンプ8との接触部分は、導通性及び熱伝導性が
良くなって、確実な半田接合を実施することが出来る。
次に、図5(d)のように、BGAパッケージ6とスペ
ーサー5及びプリント回路基板11が貼り合わさった状
態で、搬送手段25により加熱手段22に流動される。
さらに、加熱温度制御手段23によりプリヒートの温度
まで上昇させ、BGAパッケージ6及びプリント回路基
板11を加熱させる。
【0064】図3(c)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ端子7を介してソルダーバンプ8も加熱され、
尚且つプリント回路基板11のランド10を介して半田
ペースト9も加熱される。
【0065】次に、加熱温度制御手段23によって、ソ
ルダーバンプ8が溶融する温度まで温度を上昇させる。
溶融温度にて加熱されたソルダーバンプ8は溶融化さ
れ、スペーサー5の貫通孔2内輪の金属4と合金化反応
を起し、ソルダーバンプ8と金属4は金属溶融接合され
る。さらに、金属溶融接合されたソルダーバンプ8及び
金属4は、スペーサー5の貫通孔2内部にてランド10
上の半田ペースト9と接触し、溶融一体化される。スペ
ーサー5の貫通孔2の範囲内にて半田接合されるため、
隣接しているランド10から隔離でき、確実な半田接合
を実施することが出来る。これは、貫通孔2の限られた
範囲にて半田接合を実施するため、環境温度を封じ込め
る役割を果たし、プリント回路基板11上のランド10
に熱が伝わって半田ペースト9の活性化が良くなり、確
実な半田接合を実施することが出来る。次に図5(e)
のように、加熱温度制御手段23によって、スペーサー
5が溶融する温度まで上昇させる。
【0066】図3(d)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、溶融温度
に加熱されたスペーサー5は熱容量に反応してマスク形
状を崩しながら、BGAパッケージ6とプリント回路基
板11の空間に流れ込み、その後に熱硬化する。スペー
サー5は、外部からの応力等が半田接合部に加わった場
合に半田接合部の不良を発生させないための応力緩和及
び保護を目的とする。さらに、スペーサー5自体がアン
ダーフィル材の役割を兼ね備えているので、製造工程へ
の負担が減少できる。
【0067】尚、図3(c)の状態から、アンダーフィ
ル材をBGAパッケージ6の周辺に塗布し、再度熱処理
を実施し、硬化させる方法も好ましい。
【0068】
【発明の効果】この発明は、以上説明したように、スペ
ーサーの第1構成を基材と該基材に半導体素子のパッケ
ージであるBGAパッケージのソルダーバンプの配置に
ホールを貫通させた貫通孔にて構成されたスペーサーを
該ソルダーバンプとプリント回路基板の間に挟み込むこ
とにより該スペーサーが該ソルダーバンプのマスク機能
を果たし、且つ加熱することによりアンダーフィル機能
の役割をする構造体とした。
【0069】この発明の構造体の第2の構成として、前
記第1の構成の構造体の前記貫通孔の少なくとも一部分
に金属が塗布される構造体とした。
【0070】この発明の構造体の第3の構成として、前
記第2の構成の構造体の前記金属として、金属有機化合
物を有する構造体とした。
【0071】これにより、次のような効果が得られる。
【0072】貫通孔の配列をBGAパッケージの仕様に
合わせることにより多品種なBGAパッケージに本発明
のスペーサーを活用することができる。
【0073】さらに、貫通孔の開口率をソルダーバンプ
の球径に合わせて決定させることにより多品種なBGA
パッケージに本発明のスペーサーを活用することができ
る。
【0074】さらにまた、ランド上の半田ペーストが個
々に隔離され、本発明のスペーサー上にBGAパッケー
ジ端子のソルダーバンプを存在させることで半田接合の
為の閉ざされた空間の形態を確立する事ができる。
【0075】さらに、本発明のスペーサー内の金属とソ
ルダーバンプとを接触させることにより、個々の表面に
形成されている酸化膜を破壊することになり、接触部分
が導通性及び熱伝導性が良くなって、確実な半田接合を
実施できる。さらに、半田ペーストの印刷量のバラツキ
を改善するために、半田溶融化する金属の厚みにてラン
ド面積に対する半田量を代用して、半田ペースト側は予
備半田程度に抑えることにより、確実な半田接合を実施
できる。
【0076】本発明によるスペーサーの貫通孔の範囲内
にて半田接合されるため、隣接しているランドから隔離
でき、確実な半田接合を実施できる。
【0077】BGAパッケージの半田接合部は、QFP
パッケージのようなリードフレームを持たないため、一
番弱い箇所に応力が集中し接合部周辺で破壊が発生する
よって、半田接合部の周辺を本発明のスペーサーにて固
定させ保護することにより、強度アップがはかれる。
【0078】さらに、本発明のスペーサー自体がアンダ
ーフィル材の役割を兼ね備えているので、製造工程への
負担が減少できる。
【図面の簡単な説明】
【図1】本発明によるスペーサーの構成を示す断面図で
ある。
【図2】本発明によるスペーサーを用いてパッケージと
回路基板を実装する、本発明における工程を模式的に示
す状態図である。
【図3】本発明によるスペーサーを用いてパッケージと
回路基板を実装する、本発明における工程を模式的に示
す状態図である。
【図4】貫通孔の内輪に金属、及び、フラックスが設け
られたスペーサーを用いて実装する場合を模式的に示す
状態図である。
【図5】本発明の実装プロセスを模式的に示す工程図で
ある。
【図6】従来の実装プロセスを模式的に示す工程図であ
る。
【図7】従来技術に於ける半田ペースト印刷量にバラツ
キが発生した時の半田接合不良を説明する状態図であ
る。
【図8】従来技術に於けるソルダーバンプとランドの搭
載のバラツキによる半田接合不良を説明する状態図であ
る。
【符号の説明】
1 基材 2 貫通孔 4 金属 5 スペーサー 6 BGAパッケージ 8 ソルダーバンプ 10 ランド 11 回路基板
フロントページの続き (72)発明者 遠藤 貴代仁 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 山本 修平 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 Fターム(参考) 5E319 AA03 AC01 BB05 CC02 CC22 GG01 GG05 5E336 AA04 CC32 DD22 DD32 EE02 EE05 GG06 GG10 GG16 5F044 LL13 LL17 RR18 RR19 5F061 AA01 BA04 CA26

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 素子のソルダーバンプと回路基板との間
    に設けられる構造体であって、加熱によりアンダーフィ
    ル機能の役割をする基材を備え、前記基材には素子に設
    けられたソルダーバンプの配置に対応するように貫通孔
    が設けられたことを特徴とする構造体。
  2. 【請求項2】 前記貫通孔の少なくとも一部分に金属が
    塗布されることを特徴とする請求項1に記載の構造体。
  3. 【請求項3】 前記金属として、金属有機化合物を有す
    ることを特徴とする請求項2に記載の構造体。
  4. 【請求項4】 回路基板に設けられたランドの上に半田
    ペーストを設ける工程と、 素子に設けられたソルダーバンプと、前記ソルダーバン
    プと対応する位置に貫通孔が設けられたスペーサーと、
    前記ランドとの位置が合うように貼り合せる工程と、 前記ソルダーバンプを加熱することにより、前記ソルダ
    ーバンプを溶かして前記ランド上の半田ペーストと溶融
    一体化する工程とを有することにより、ソルダーバンプ
    とランドを半田接合させることを特徴とする実装方法。
  5. 【請求項5】 回路基板に設けられたランドの上に半田
    ペーストを設ける工程と、 素子に設けられたソルダーバンプと、前記ソルダーバン
    プと対応する位置に貫通孔が設けられるとともに前記貫
    通孔の少なくとも一部に金属が設けられたスペーサー
    と、前記回路基板とを、前記貫通孔の金属と前記ソルダ
    ーバンプが接触するように位置を合わせて貼り合せる工
    程と、 前記ソルダーバンプを加熱することにより、前記ソルダ
    ーバンプを溶かして前記金属、及び、前記半田ペースト
    を溶融一体化する工程と、を備えることにより前記ソル
    ダーバンプと前記ランドが半田接合することを特徴とす
    る実装方法。
  6. 【請求項6】 前記スペーサーを加熱することによりス
    ペーサーを溶かして半田接合箇所に流れ出させる工程
    と、前記スペーサーを熱硬化する工程とを有することに
    より、ソルダーバンプとランドの半田接合箇所を封止す
    ることを特徴とする請求項4または請求項5に記載の実
    装方法。
  7. 【請求項7】 BGAパッケージとプリント回路基板と
    の隙間にアンダーフィル材を塗布する工程と、アンダー
    フィル剤が熱硬化される工程とを有することを特徴とす
    る請求項4〜6のいずれか一項に記載の実装方法。
JP2001348865A 2001-11-14 2001-11-14 スペーサー、及びこれを用いた実装方法 Expired - Fee Related JP3913531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001348865A JP3913531B2 (ja) 2001-11-14 2001-11-14 スペーサー、及びこれを用いた実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001348865A JP3913531B2 (ja) 2001-11-14 2001-11-14 スペーサー、及びこれを用いた実装方法

Publications (2)

Publication Number Publication Date
JP2003152003A true JP2003152003A (ja) 2003-05-23
JP3913531B2 JP3913531B2 (ja) 2007-05-09

Family

ID=19161618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001348865A Expired - Fee Related JP3913531B2 (ja) 2001-11-14 2001-11-14 スペーサー、及びこれを用いた実装方法

Country Status (1)

Country Link
JP (1) JP3913531B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723529B1 (ko) 2006-05-10 2007-05-30 삼성전자주식회사 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지
JP2011077195A (ja) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd 部品実装基板、部品実装基板の製造方法
JP2014060279A (ja) * 2012-09-18 2014-04-03 Nec Corp 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
CN115714089A (zh) * 2022-08-19 2023-02-24 西安华芯微半导体有限公司 一种smd封装的真空搪锡方法
WO2023125455A1 (zh) * 2021-12-27 2023-07-06 深圳中科四合科技有限公司 一种bga元件自对位结构及对位方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723529B1 (ko) 2006-05-10 2007-05-30 삼성전자주식회사 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지
JP2011077195A (ja) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd 部品実装基板、部品実装基板の製造方法
JP2014060279A (ja) * 2012-09-18 2014-04-03 Nec Corp 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
WO2023125455A1 (zh) * 2021-12-27 2023-07-06 深圳中科四合科技有限公司 一种bga元件自对位结构及对位方法
CN115714089A (zh) * 2022-08-19 2023-02-24 西安华芯微半导体有限公司 一种smd封装的真空搪锡方法

Also Published As

Publication number Publication date
JP3913531B2 (ja) 2007-05-09

Similar Documents

Publication Publication Date Title
US7368817B2 (en) Bump-on-lead flip chip interconnection
US9545013B2 (en) Flip chip interconnect solder mask
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH0888245A (ja) 半導体装置
KR101140518B1 (ko) 배선 기판 및 반도체 장치
JPH04192596A (ja) 電子部品の表面実装構造
US11342259B2 (en) Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP4356581B2 (ja) 電子部品実装方法
US7968801B2 (en) Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure
JP4051570B2 (ja) 半導体装置の製造方法
JP3913531B2 (ja) スペーサー、及びこれを用いた実装方法
KR101607675B1 (ko) 패키지 결합 방법
JP2003046230A (ja) 構造体及びこの構造体を用いた実装方法
CN101164162A (zh) 半导体装置、基板及半导体装置的制造方法
JP2019220679A (ja) 電子モジュール、電子機器、電子モジュールの製造方法、及び電子機器の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3178401B2 (ja) パッケージのbga型電極の形成および接続方法
JPH0349211A (ja) 電子部品
JP2741611B2 (ja) フリップチップボンディング用基板
KR100702449B1 (ko) 발광소자의 제조방법
JPH0750480A (ja) 電子部品の半田付け方法
JP2006005208A (ja) 半導体装置およびその実装方法
JPH08222845A (ja) 半導体装置の実装方法
JP2009176769A (ja) 半導体装置、及びその製造方法、並びにそれに用いるはんだ供給装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040419

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees