JP2003167549A

JP2003167549A - プラズマディスプレイパネルの駆動装置

Info

Publication number: JP2003167549A
Application number: JP2001368665A
Authority: JP
Inventors: Shigeo Ide; 茂生井手
Original assignee: Pioneer Electronic Corp; Shizuoka Pioneer Corp
Current assignee: Pioneer Corp; Pioneer Display Products Corp
Priority date: 2001-12-03
Filing date: 2001-12-03
Publication date: 2003-06-13
Anticipated expiration: 2021-12-03
Also published as: JP4136364B2

Abstract

(57)【要約】【課題】コントラストの向上を図ることができるプラ
ズマディスプレイの駆動装置を提供することを目的とす
る。【解決手段】プラズマディスプレイパネルの全放電セ
ルを初期化するリセット放電を生起させるリセットパル
スの前縁部におけるレベル変化率を、プラズマディスプ
レイパネルの周辺の照度に応じて調整する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネル（以下、ＰＤＰと称す
る）の駆動装置に関する。

【０００２】

【従来の技術】かかるマトリクス表示方式のディスプレ
イパネルの１つとしてＡＣ（交流放電）型のＰＤＰが知
られている。ＡＣ型のＰＤＰは、複数の列電極と、これ
ら列電極と直交して配列されて且つ一対にて１走査ライ
ンを形成する複数の行電極とを備えている。これら各行
電極及び列電極は、放電空間に対して誘電体層で被覆さ
れており、１対の行電極と列電極との各交叉部に画素を
担う放電セルが形成される構造を採る。

【０００３】ここで、かかるＰＤＰに対して中間輝度表
示を実施させる方法の一つとしてサブフィールド法が知
られている。サブフィールド法では、１フィールドの表
示期間を、Ｎビットの画素データの各ビット桁の重み付
けに対応した時間だけ発光するＮ個のサブフィールドに
分割して表示する。サブフィールド法を用いる場合、例
えば供給される画素データが６ビットで構成されると想
定すると、１フィールドの期間をＳＦ１、ＳＦ２...、
ＳＦ６なる６個のサブフィールドに分割して各サブフィ
ールド毎に発光駆動を行う。

【０００４】各サブフィールドは、一斉リセット行程、
画素データ書込行程、発光維持行程にて構成される。一
斉リセット行程では、上記ＰＤＰの全放電セルを一斉に
放電励起（リセット放電）せしめることにより、全放電
セルの壁電荷を一様に消去する。次の画素データ書込行
程では、各放電セル毎に、画素データに応じた選択的な
書込み放電を生起せしめる。この時、書込み放電が生起
された放電セル内には壁電荷が形成され、この放電セル
は「発光セル」に設定される。一方、書込み放電が生起
されなかった放電セルには壁電荷が形成されないので
「非発光セル」となる。発光維持行程では、「発光セ
ル」に設定された放電セルのみを、各サブフィールドの
重み付けに対応した期間に亘り繰り返し放電せしめる。
この際、サブフィールドＳＦ１〜ＳＦ６各々の発光維持
行程において実施された放電期間の合計に対応した輝度
が視覚される。つまり、サブフィールドＳＦ１〜ＳＦ６
各々に、１：２：４：８：１６：３２なる放電の期間を
割り当てれば、６４階調分の中間輝度を表現することが
可能となるのである。

【０００５】ところが、かかる一斉リセット行程にて全
放電セルに対して実施されるリセット放電は、比較的強
い放電、すなわち輝度レベルの高い発光を伴うものであ
る。この際、リセット放電により、画素データには何等
関与しない発光が生じるので、特に、暗い室内で暗めの
画像を観賞する際には暗コントラストの低下を招くとい
う問題があった。

【０００６】

【発明が解決しようとする課題】本発明の目的は、コン
トラストの向上を図ることができるプラズマディスプレ
イの駆動装置を提供することである。

【０００７】

【課題を解決するための手段】本発明の第１の特徴によ
るプラズマディスプレイパネルの駆動装置は、表示画素
を担う複数の放電セルがマトリクス状に配列されてなる
プラズマディスプレイパネルを映像信号に応じて駆動す
るプラズマディスプレイパネルの駆動装置であって、前
記放電セルの各々を発光セル状態又は非発光セル状態の
いずれか一方に初期化するリセット放電を生起させるべ
きリセットパルスを発生してこれを前記放電セル各々に
印加するリセット手段と、前記映像信号に対応した画素
データに応じて前記放電セルを選択的に前記非発光セル
状態又は前記発光セル状態に設定する選択放電を生起さ
せるべき走査パルスを前記放電セル各々に印加する画素
データ書込手段と、前記発光セル状態にある前記放電セ
ルのみを繰り返し発光させる維持放電を生起させるべき
維持パルスを前記放電セル各々に印加する発光維持手段
と、前記プラズマディスプレイパネルの周辺の照度を検
出する光センサと、前記照度に応じて前記リセットパル
スの前縁部におけるレベル変化率を調整するリセットパ
ルス波形調整手段と、を有する。

【０００８】又、本発明の第２の特徴によるプラズマデ
ィスプレイパネルの駆動装置は、表示画素を担う複数の
放電セルがマトリクス状に配列されてなるプラズマディ
スプレイパネルを映像信号に応じて駆動するプラズマデ
ィスプレイパネルの駆動装置であって、前記放電セルの
各々を発光セル状態又は非発光セル状態のいずれか一方
に初期化するリセット放電を生起させるべきリセットパ
ルスを発生してこれを前記放電セル各々に印加するリセ
ット手段と、前記映像信号に対応した画素データに応じ
て前記放電セルを選択的に前記非発光セル状態又は前記
発光セル状態に設定する選択放電を生起させるべき走査
パルスを前記放電セル各々に印加する画素データ書込手
段と、前記発光セル状態にある前記放電セルのみを繰り
返し発光させる維持放電を生起させるべき維持パルスを
前記放電セル各々に印加する発光維持手段と、前記プラ
ズマディスプレイパネルの周辺の照度を検出する光セン
サと、を有し、前記リセット手段は、前記照度に応じて
前記リセットパルスを前記放電セル各々に印加する回数
を変更する。

【０００９】

【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ説明する。図１は、プラズマディスプレイパネ
ル(以下、ＰＤＰと称す)を駆動する駆動装置を備えたプ
ラズマディスプレイ装置の概略構成を示す図である。図
１に示すように、かかるプラズマディスプレイ装置は、
プラズマディスプレイパネルとしてのＰＤＰ１０と、各
種機能モジュールからなる駆動部とから構成されてい
る。

【００１０】図１において、ＰＤＰ１０は、アドレス電
極としてのｍ個の列電極Ｄ₁〜Ｄ_mと、これら列電極の各
々と交叉して配列された夫々ｎ個の行電極Ｘ₁〜Ｘ_n及び
行電極Ｙ₁〜Ｙ_nを備えている。これら行電極Ｘ₁〜Ｘ_n及
び行電極Ｙ₁〜Ｙ_nは、夫々一対の行電極Ｘ_i(1≦i≦n)及
びＹ_i(1≦i≦n)にてＰＤＰ１０における第１表示ライン
乃至第ｎ表示ラインを担っている。列電極Ｄと、行電極
Ｘ及びＹとの間には、放電ガスが封入されている放電空
間が形成される。そして、この放電空間を含む各行電極
対と列電極との交差部に画素に対応した放電セルが形成
される構造となっている。つまり、１表示ライン上には
列電極Ｄの数、すなわちｍ個の放電セルが存在する。

【００１１】駆動部は、Ａ／Ｄ変換器１、メモリ３、駆
動制御回路４、外光センサ５、アドレスドライバ６、Ｘ
行電極ドライバ７及びＹ行電極ドライバ８から構成され
る。Ａ／Ｄ変換器１は、アナログの入力映像信号をサン
プリングしてこれを各画素に対応した例えば８ビットの
画素データＰＤに変換して、これをメモリ３に供給す
る。メモリ３は、駆動制御回路４から供給された書込信
号に従って上記画素データＰＤを順次書き込む。そし
て、１画面分、つまり第１行・第１列の画素に対応した
画素データＰＤ₁₁から、第ｎ行・第ｍ列の画素に対応し
た画素データＰＤ _nmまでの(ｎ×ｍ)個分の画素データＰ
Ｄの書き込みが終了すると、メモリ３は、以下の如き読
み出し動作を行う。先ず、メモリ３は、画素データＰＤ
₁₁〜ＰＤ_nm各々の第１ビット目を画素駆動データビット
ＤＢ１₁₁〜ＤＢ１_nmと捉え、これらを駆動制御回路４か
ら供給された読出アドレスに従って１表示ライン分ずつ
読み出してアドレスドライバ６に供給する。次に、メモ
リ３は、画素データＰＤ₁₁〜ＰＤ_nm各々の第２ビット目
を画素駆動データビットＤＢ２₁₁〜ＤＢ２_nmと捉え、こ
れらを駆動制御回路４から供給された読出アドレスに従
って１表示ライン分ずつ読み出してアドレスドライバ６
に供給する。以下、同様にしてメモリ３は、画素データ
ＰＤ₁₁〜ＰＤ_nm各々の第３〜第Ｎビットを夫々画素駆動
データビットＤＢ３〜ＤＢ(Ｎ)と捉え、各ＤＢ毎に１表
示ライン分ずつ読み出してアドレスドライバ６に供給し
て行く。尚、メモリ３は、画素駆動データビットＤＢ１
₁₁〜ＤＢ１_nmに対する読み出し動作を後述するサブフィ
ールドＳＦ１において実行し、ＤＢ２₁₁〜ＤＢ２_nmに対
する読み出し動作をサブフィールドＳＦ２において実行
する。同様に、ＤＢ３₁₁〜ＤＢ３_nmをサブフィールドＳ
Ｆ３、ＤＢ４₁₁〜ＤＢ４_nmをサブフィールドＳＦ４、・
・・、ＤＢ(Ｎ)₁₁〜ＤＢ(Ｎ)_nmをサブフィールドＳＦ
(Ｎ)において夫々実行する。

【００１２】外光センサ５は、このＰＤＰ１０の周辺の
明るさを検出し、その明るさに対応した信号レベルを有
する照度信号ＬＬを駆動制御回路４に供給する。駆動制
御回路４は、上記照度信号ＬＬに応じたレベルを有する
リセットパルス波形調整信号ＲＷを発生し、Ｘ行電極ド
ライバ７及びＹ行電極ドライバ８の各々に供給する。

【００１３】更に、駆動制御回路４は、図２に示す如き
サブフィールド法に基づく発光駆動フォーマットに従っ
てＰＤＰ１０を階調駆動すべき各種スイッチング信号を
アドレスドライバ６、Ｘ行電極ドライバ７及びＹ行電極
ドライバ８各々に供給する。尚、図２に示す発光駆動フ
ォーマットでは、１フィールドの表示期間をＮ個のサブ
フィールドＳＦ１〜ＳＦ(Ｎ)に分割し、各サブフィール
ド内において前述した如き画素データ書込行程Ｗc及び
発光維持行程Ｉcの各々を実行する。更に、先頭のサブ
フィールドＳＦ１においてのみで一斉リセット行程Ｒc
を実行し、最後尾のサブフィールドＳＦ(Ｎ)においての
みで、各放電セル内に残留している壁電荷を消滅させる
消去行程Ｅを実行する。

【００１４】Ｘ行電極ドライバ７及びＹ行電極ドライバ
８各々は、上記駆動制御回路４から供給された各種スイ
ッチング信号に応じて各種駆動パルスを発生し、ＰＤＰ
１０の行電極Ｘ及びＹに印加する。図３は、Ｘ行電極ド
ライバ７及びＹ行電極ドライバ８各々の内部構成を示す
図である。

【００１５】図３に示すように、Ｘ行電極ドライバ７に
は、駆動パルスのパルス電圧の源となる直流電圧Ｖ_S1を
発生する電源Ｂ１が備えられている。電源Ｂ１の正端子
はスイッチング素子Ｓ３を介してＰＤＰ１０の行電極Ｘ
に接続され、その負端子は接地されている。スイッチン
グ素子Ｓ４は選択的に行電極Ｘを接地する。コンデンサ
Ｃ１の一端は接地されており、その他端及び行電極Ｘ間
には、コイルＬ１、ダイオードＤ１及びスイッチング素
子Ｓ１からなる第１直列回路と、コイルＬ２、ダイオー
ドＤ２及びスイッチング素子Ｓ２からなる第２直列回路
とが並列に接続されている。

【００１６】更に、Ｘ行電極ドライバ７には、可変抵抗
Ｒ１、スイッチング素子Ｓ５、及び電源Ｂ２からなるリ
セットパルス発生回路ＲＸが設けられている。電源Ｂ２
は、後述するリセットパルスＲＰ_Xのパルス電圧を担う
直流電圧Ｖ_rを発生する。電源Ｂ２は、その正端子は接
地されており、負端子はスイッチング素子Ｓ５に接続さ
れている。スイッチング素子Ｓ５は、オン状態に設定さ
れている間に限り、電源Ｂ２の負端子に生じた負の直流
電圧−Ｖ_rを可変抵抗Ｒ１を介してＰＤＰ１０の行電極
Ｘに印加する。尚、可変抵抗Ｒ１は、上記駆動制御回路
４から供給されたリセットパルス波形調整信号ＲＷに応
じた抵抗値に設定されている。

【００１７】一方、Ｙ行電極ドライバ８には、駆動パル
スのパルス電圧の源となる直流電圧Ｖ_S1を発生する電源
Ｂ３が備えられている。電源Ｂ３の正端子はスイッチン
グ素子Ｓ１３を介してスイッチング素子Ｓ１５への接続
ライン１２に接続され、その負端子は接地されている。
接続ライン１２は、スイッチング素子Ｓ１４を介して接
地されている。コンデンサＣ２の一端は接地されてお
り、その他端及び接続ライン１２間には、コイルＬ３、
ダイオードＤ３及びスイッチング素子Ｓ１１からなる第
１直列回路と、コイルＬ４、ダイオードＤ４及びスイッ
チング素子Ｓ１２からなる第２直列回路とが並列に接続
されている。スイッチング素子Ｓ１５は、オン状態にあ
る場合には接続ライン１２及び接続ライン１３間を接続
する一方、オフ状態にある場合には両者の接続を遮断す
る。かかる接続ライン１３には、直流電圧Ｖ_hを発生す
る電源Ｂ６の正端子、スイッチング素子Ｓ２１、及びダ
イオードＤ５のカソード端が接続されている。電源Ｂ６
の負端子には、スイッチング素子Ｓ２２及びダイオード
Ｄ６のアノード端が接続されている。ダイオードＤ６の
カソード端、ダイオードＤ５のアノード端、スイッチン
グ素子Ｓ２１及びＳ２２は互いに接続されており、その
接続点にＰＤＰ１０の行電極Ｙが接続されている。

【００１８】更に、Ｙ行電極ドライバ８には、可変抵抗
Ｒ２、スイッチング素子Ｓ１６、及び電源Ｂ４からなる
リセットパルス発生回路ＲＹが設けられている。電源Ｂ
４は、後述するリセットパルスＲＰ_Yのパルス電圧を担
う直流電圧Ｖ_rを発生する。電源Ｂ４は、その負端子は
接地されており、正端子はスイッチング素子Ｓ１６に接
続されている。スイッチング素子Ｓ１６は、オン状態に
設定されている間に限り、電源Ｂ４の正端子に生じた直
流電圧Ｖ_rを可変抵抗Ｒ２を介して上記接続ライン１３
に印加する。尚、可変抵抗Ｒ２は、上記駆動制御回路４
から供給されたリセットパルス波形調整信号ＲＷに応じ
た抵抗値に設定されている。

【００１９】図４は、駆動制御回路４から供給された各
種スイッチング信号に応じた上記スイッチング素子Ｓ１
〜Ｓ５、Ｓ１１〜Ｓ１６、Ｓ２１及びＳ２２各々のスイ
ッチング動作と、このスイッチング動作に応じて生成さ
れる各種駆動パルスと、その印加タイミングを示す図で
ある。尚、図４においては、図２に示す発光駆動フォー
マットにおける先頭のサブフィールドＳＦ１内での動作
のみを抜粋して示している。

【００２０】図４において、一斉リセット行程Ｒcで
は、駆動制御回路４がＸ行電極ドライバ７のスイッチン
グ素子Ｓ５、及びＹ行電極ドライバ８のスイッチング素
子Ｓ１６、Ｓ２１を夫々オン状態にし、その他のスイッ
チング素子をオフ状態にする。Ｘ行電極ドライバ７のス
イッチング素子Ｓ５がオン状態になることにより、行電
極Ｘ、可変抵抗Ｒ１、スイッチング素子Ｓ５、電源Ｂ２
なる経路に電流が流れ込む。この際、行電極Ｘ上の電圧
は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗
Ｒ１の抵抗値に基づく時定数に従った傾斜にて徐々に下
降して行く。更に、Ｙ行電極ドライバ８のスイッチング
素子Ｓ１６がオン状態になることにより、電源Ｂ４、ス
イッチング素子Ｓ１６、可変抵抗Ｒ２及びスイッチング
素子Ｓ２１を介してＰＤＰ１０の行電極Ｙに電流が流れ
込む。この際、行電極Ｙ上の電圧は、ＰＤＰ１０の行電
極間の負荷容量Ｃ０及び可変抵抗Ｒ２の抵抗値に基づく
時定数に従った傾斜にて徐々に上昇して行く。そして、
行電極Ｘ上の電圧が電源Ｂ２の発生する直流電圧Ｖ_rに
基づく負の電圧−Ｖ_rに到るタイミングで、スイッチン
グ素子Ｓ５をオフ状態、スイッチング素子Ｓ４をオン状
態に夫々切り換える。これにより、その前縁部(立ち下
がり時)のレベル変化が後述する走査パルスＳＰ及び維
持パルスＩＰ各々のそれよりも緩やかに負極性の電圧−
Ｖ_rに到るリセットパルスＲＰ_Xが生成される。そして、
かかるリセットパルスＲＰ_Xは、行電極Ｘ₁〜Ｘ_nの各々
に一斉に印加される。更に、駆動制御回路４は、行電極
Ｙ上の電圧が電源Ｂ４の発生する直流電圧Ｖ_rに到るタ
イミングで、スイッチング素子Ｓ１６をオフ状態、スイ
ッチング素子Ｓ１４及びＳ１５を夫々オン状態に切り換
える。これにより、その前縁部(立ち上がり時)のレベル
変化が後述する走査パルスＳＰ及び維持パルスＩＰ各々
のそれよりも緩やかに正極性の電圧Ｖ_rに到るリセット
パルスＲＰ_Yが生成される。そして、かかるリセットパ
ルスＲＰ_Yは、行電極Ｙ ₁〜Ｙ_nの各々に一斉に印加され
る。

【００２１】上述した如きリセットパルスＲＰ_x及びＲ
Ｐ_Yの同時印加に応じて、ＰＤＰ１０の全ての放電セル
がリセット放電し、その放電終息後、各放電セル内には
一様に所定量の壁電荷が形成され保持される。これによ
り、ＰＤＰ１０における全放電セルは、後述する発光維
持行程Ｉcにおいて発光(維持放電)可能な状態(以下、発
光セル状態と称する)に初期化される。

【００２２】次に、図４に示す画素データ書込行程Ｗc
では、アドレスドライバ６が、上記メモリ３から供給さ
れた画素駆動データビットＤＢ１に応じたパルス電圧を
有する画素データパルスを生成する。例えば、アドレス
ドライバ６は、画素駆動データビットＤＢの論理レベル
が"１"である場合には高電圧、"０"である場合には低電
圧(０ボルト)の画素データパルスを生成する。そして、
アドレスドライバ６は、上記画素データパルスを１表示
ライン分(ｍ個)毎にグループ化した画素データパルス群
ＤＰ₁、ＤＰ₂、・・・、ＤＰ_nを順次、列電極Ｄ₁〜Ｄ_mに印
加する。更に、かかる画素データ書込行程Ｗcでは、Ｙ
行電極ドライバ８が、上記画素データパルス群ＤＰ₁〜
ＤＰ_n各々の印加タイミングと同一タイミングにて負極
性の走査パルスＳＰを発生し、これを行電極Ｙ₁〜Ｙ_nへ
と順次印加して行く。尚、かかる走査パルスＳＰは、図
４に示すように、上記スイッチング素子Ｓ２１をオフ状
態、スイッチング素子Ｓ２２をオン状態にすることによ
って発生する。この際、上記走査パルスＳＰが印加され
た表示ラインと、高電圧の画素データパルスが印加され
た"列"との交差部の放電セルにのみ放電(選択消去放電)
が生じる。かかる選択消去放電により、放電セル内に保
持されていた壁電荷は消滅し、この放電セルは、後述す
る発光維持行程Ｉcにおいて発光(維持放電)することが
できない状態(以下、非発光セル状態と称する)に設定さ
れる。一方、走査パルスＳＰが印加されながらも低電圧
の画素データパルスが印加された放電セルには上記選択
消去放電は生起されず、この放電セルは、上記一斉リセ
ット行程Ｒcにおいて初期化された状態、つまり発光セ
ル状態を維持する。

【００２３】上記画素データ書込行程Ｗcによれば、Ｐ
ＤＰ１０の各放電セルは、入力映像信号に基づく画素デ
ータに応じて発光セル状態又は非発光セル状態のいずれ
か一方の状態に設定される。次に、図４に示す発光維持
行程Ｉcにおいては、Ｘ行電極ドライバ７及びＹ行電極
ドライバ８各々内のスイッチング素子Ｓ１〜Ｓ４及びＳ
１１〜Ｓ１４を図の如きオン・オフシーケンスにて動作
させることにより、正極性の維持パルスＩＰ _X及びＩＰ_Y
を発生する。Ｘ行電極ドライバ７及びＹ行電極ドライバ
８各々は、これら正極性の維持パルスＩＰ_X及びＩＰ_Yを
交互に繰り返し行電極Ｘ及びＹに印加する。この際、各
発光維持行程Ｉc内で印加すべき維持パルスＩＰの回数
(又は期間)は、各サブフィールドの重み付けに応じて設
定されている。ここで、ＰＤＰ１０内の全放電セルの内
で、上記壁電荷が形成されている放電セル、すなわち発
光セル状態にある放電セルのみが、上記維持パルスＩＰ
_X及びＩＰ_Yが印加される度に維持放電する。つまり、上
記画素データ書込行程Ｗcにおいて発光セル状態に設定
された放電セルのみが、そのサブフィールドの重み付け
に対応して設定された回数分だけ維持放電に伴う発光を
繰り返し、その発光状態を維持する。

【００２４】すなわち、各サブフィールドの画素データ
書込行程Ｗcにおいて発光セル状態に設定された放電セ
ルのみが、そのサブフィールドの発光維持行程Ｉcで、
このサブフィールドの重み付けに対応した期間だけ発光
するのである。この際、サブフィールドＳＦ１〜ＳＦ
(Ｎ)各々の発光維持行程Ｉcで生起された発光の、１フ
ィールド表示期間内での総発光期間に対応した中間輝度
が視覚される。尚、図２及び図３に示す駆動では、一
旦、非発光セル状態に設定された放電セルを発光セル状
態に戻すことができるのは、先頭のサブフィールドＳＦ
１の一斉リセット行程Ｒcだけである。従って、かかる
駆動によると、輝度レベル０を表現する場合を除き必ず
サブフィールドＳＦ１の発光維持行程Ｉcで発光が生起
され、それ以降、表現すべき輝度レベルに応じた数だけ
連続したサブフィールドＳＦ各々の発光維持行程Ｉcで
発光が生起される。すなわち、Ｎ個のサブフィールドＳ
Ｆ１〜ＳＦ(Ｎ)によれば、全てのサブフィールドを消灯
状態に維持して輝度レベル０を表現する場合を含め、
(Ｎ＋１)段階で中間調の輝度を表現することができるの
ある。

【００２５】ここで、上記一斉リセット行程Ｒcにおい
て全放電セルに対して生起されるリセット放電は比較的
強い放電であり、輝度レベルの高い発光を伴う。このリ
セット放電は画素データには拘わらずに全放電セルに対
して一斉に生起されるので、暗コントラストを低下させ
る原因になっている。そこで、本発明においては、ＰＤ
Ｐ１０の周辺の明るさに応じて、リセット放電の強度を
適切に調整するようにしている。

【００２６】例えば、このＰＤＰ１０を備えたプラズマ
ディスプレイ装置の設置されている部屋が所定の基準照
度範囲内の明るさである場合には、外光センサ５は、こ
の部屋の明るさに応じた信号レベルを有する照度信号Ｌ
Ｌを駆動制御回路４に供給する。すると、駆動制御回路
４は、かかるリセットパルスＲＰ_X及びＲＰ_Y各々の前縁
部でのレベル変化を上記照度信号ＬＬに応じた傾斜にす
べきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドラ
イバ７及びＹ行電極ドライバ８の各々に供給する。これ
により、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各
々のリセット回路ＲＸ及びＲＹに夫々設けられている可
変抵抗Ｒ１及びＲ２は、かかるリセットパルス波形調整
信号ＲＷに応じた抵抗値に設定される。よって、この
際、リセット回路ＲＸ及びＲＹ各々は、前縁部でのレベ
ル変化率がリセットパルス波形調整信号ＲＷに対応した
波形となる図５(ｂ)に示す如きリセットパルスＲＰ_X及
びＲＰ_Yを生成する。

【００２７】又、このプラズマディスプレイ装置の設置
されている部屋が比較的明るい場合には、外光センサ５
は、この部屋の明るさに応じた高レベルの照度信号ＬＬ
を駆動制御回路４に供給する。すると、駆動制御回路４
は、リセットパルスＲＰ_X及びＲＰ_Y各々の前縁部でのレ
ベル変化を上記照度信号ＬＬに応じた分だけ急峻にすべ
きリセットパルス波形調整信号ＲＷを、Ｘ行電極ドライ
バ７及びＹ行電極ドライバ８各々に供給する。かかるリ
セットパルス波形調整信号ＲＷに応じてリセット回路Ｒ
Ｘ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値は小
となり時定数が小になる。よって、この際、リセット回
路ＲＸ(又はＲＹ)は、図５(ｂ)に示す波形に比して前縁
部でのレベル変化率が大、つまり電圧−Ｖ_r(又はＶ_r)に
到るまでの時間が短い図５(ａ)に示す如き波形のリセッ
トパルスＲＰ_X及びＲＰ_Yを生成する。これらリセットパ
ルスＲＰ_X及びＲＰ_Yの同時印加により、全放電セルには
比較的強いリセット放電が生起される。

【００２８】一方、このプラズマディスプレイ装置の設
置されている部屋が比較的暗い場合には、外光センサ５
は、この部屋の明るさに応じた低レベルの照度信号ＬＬ
を駆動制御回路４に供給する。すると、駆動制御回路４
は、リセットパルスＲＰ_X及びＲＰ_Y各々の前縁部でのレ
ベル変化を上記照度信号ＬＬに応じた分だけ緩やかにす
べきリセットパルス波形調整信号ＲＷを、Ｘ行電極ドラ
イバ７及びＹ行電極ドライバ８の各々に供給する。かか
るリセットパルス波形調整信号ＲＷに応じてリセット回
路ＲＸ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値
は大となり時定数が大きくなる。よって、この際、リセ
ット回路ＲＸ(又はＲＹ)は、図５(ｂ)に示す波形に比し
て前縁部でのレベル変化率が小、つまり電圧−Ｖ_r(又は
Ｖ_r)に到るまでの時間が長い図５(ｃ)に示す如き波形の
リセットパルスＲＰ_X及びＲＰ_Yを生成する。これらリセ
ットパルスＲＰ_X及びＲＰ_Yの同時印加により全放電セル
には発光を伴うリセット放電が生起されるが、その放電
強度はリセットパルスＲＰ_X及びＲＰ_Yの前縁部でのレベ
ル変化が緩やかなほど弱くなるので、このリセット放電
に伴う発光輝度も低い。

【００２９】このように、プラズマディスプレイパネル
の周辺が暗い場合には、リセットパルスの前縁部でのレ
ベル変化率を小にすることによりリセット放電を弱め
て、その放電に伴う発光輝度を低下させる。よって、比
較的暗い画像を暗い室内で観賞する際に目立つことにな
る暗コントラストが向上するのである。ところで、上記
駆動によれば、１フィールドの表示期間が一定であるに
も拘わらず、図５(ａ)〜図５(ｃ)に示す如くリセットパ
ルスＲＰ_X及びＲＰ_Yのパルス幅が変化することになる。
そこで、駆動制御回路４は、リセットパルスＲＰ_X及び
ＲＰ_Yのパルス幅の変化分だけ、各サブフィールドの発
光維持行程Ｉcにおいて印加すべき維持パルスＩＰ_X及び
ＩＰ_Yの回数を変更する。例えば、図５(ａ)に示す如
く、リセットパルスＲＰ_X及びＲＰ_Yのパルス幅が狭まる
場合には、その分だけサブフィールドＳＦ１〜ＳＦ(Ｎ)
各々の発光維持行程Ｉcにおいて印加すべき維持パルス
ＩＰ_X及びＩＰ_Yの回数を増加する。一方、図５(ｃ)に示
す如く、リセットパルスＲＰ_X及びＲＰ_Yのパルス幅が広
がる場合には、その分だけサブフィールドＳＦ１〜ＳＦ
(Ｎ)各々の発光維持行程Ｉcにおいて印加すべき維持パ
ルスＩＰ_X及びＩＰ_Yの回数を減少させるのである。

【００３０】すなわち、駆動制御回路４は、プラズマデ
ィスプレイパネルの周辺が比較的明るい場合には各サブ
フィールド内において印加すべき維持パルスの回数を増
加し、暗い場合には減らすべくＸ行電極ドライバ７及び
Ｙ行電極ドライバ８を制御するのである。尚、上記実施
例においては、画素データの書込方法として、予め各放
電セルに壁電荷を形成させておき、画素データに応じて
選択的にその壁電荷を消去することにより画素データの
書込を為す、いわゆる選択消去アドレス法を採用した場
合について述べた。

【００３１】しかしながら、本発明は、画素データの書
込方法として、画素データに応じて選択的に壁電荷を形
成させるようにした、いわゆる選択書込アドレス法を採
用した場合についても同様に適用可能である。かかる選
択書込アドレス法を採用した場合には、上記一斉リセッ
ト行程Ｒc内において、リセットパルスＲＰ_Yの印加直後
に、負極性の消去パルスＥＰを図６(ａ)〜図６(ｃ)に示
す如く行電極Ｙ₁〜Ｙ_nの各々に一斉に印加する。尚、図
６(ａ)はＰＤＰ１０の周辺が比較的明るい場合、図９
(ｂ)は基準照度範囲内である場合、図９(ｃ)は比較的暗
い場合各々で印加されるリセットパルスＲＰ_Y及びＲ
Ｐ_X、消去パルスＥＰ各々の波形と、その印加タイミン
グを示す図である。

【００３２】選択書込アドレス法を採用した場合の一斉
リセット行程Ｒcでは、リセットパルスＲＰ_Y及びＲＰ_X
の同時印加によって全放電セル内に形成された壁電荷
が、図６に示される消去パルスＥＰの印加により全て消
滅する。すなわち、かかる消去パルスＥＰに印加に応じ
て全ての放電セルが非発光セル状態に初期化されるので
ある。次に、選択書込アドレス法を採用した場合の画素
データ書込行程Ｗcでは、上述した如き走査パルスＳＰ
と、高電圧の画素データパルスとが同時に印加された放
電セルのみに放電(選択書込放電)が生じる。この際、か
かる選択書込放電の生起された放電セル内のみに壁電荷
が形成され、この放電セルは発光セル状態に設定され
る。尚、選択書込アドレス法を採用した場合の各発光維
持行程Ｉc内での動作は、選択消去アドレス方を採用し
た場合と同様なので、その説明は省略する。ここで、選
択書込アドレス法を採用した場合には、各サブフィール
ドの最後尾において、全ての放電セル内に残留している
壁電荷を消滅させる消去放電を生起させる消去行程Ｅを
実行するようにしても良い。

【００３３】又、図５(ａ)〜図５(ｃ)及び図６(ａ)〜図
６(ｃ)に示す実施例においては、リセットパルスＲＰ_Y
及びＲＰ_Xの前縁部でのレベル変化を曲線状にしている
が、図７(ａ)〜図７(ｃ)の如き直線状であっても構わな
い。要するに、ＰＤＰ１０の周辺が比較的明るい場合に
はリセットパルスＲＰ_Y及びＲＰ_Xの前縁部でのレベル変
化を図７(ａ)に示す如く急峻にし、一方、暗い場合には
そのレベル変化を図７(ｃ)に示す如く緩やかにするので
ある。

【００３４】又、上記実施例においては、１フィールド
表示期間内で生起させるべきリセット放電の回数は１回
であるが、ＰＤＰの周辺の明るさに応じてその実行回数
を変更するようにしても良い。例えば、ＰＤＰ１０の周
辺の明るさが所定照度よりも明るい場合には、図８(ａ)
に示す如く一斉リセット行程Ｒc内において印加するリ
セットパルス(ＲＰ_X1、ＲＰ_Y1、ＲＰ_Y2、ＲＰ_X3、ＲＰ
_Y4)の回数を４回にする。一方、ＰＤＰ周辺の明るさが
所定照度よりも暗い場合には、図８(ｂ)に示す如く一斉
リセット行程Ｒc内において印加するリセットパルス(Ｒ
Ｐ_X1、ＲＰ_Y1、ＲＰ_Y2)の回数を２回にする。この際、
ＰＤＰ周辺の明るさが所定照度よりも暗い場合には生起
されるリセット放電の回数が図８(ａ)の場合に比して少
ないので、暗コントラストが向上する。尚、図８(ａ)〜
図８(ｃ)に示される発光駆動フォーマットは、画素デー
タの書き込み方法として前述した如き選択書込アドレス
法を採用した場合の一例を示すものである。

【００３５】あるいは、ＰＤＰの周辺の明るさに応じ
て、１フィールド表示期間内で実行すべき一斉リセット
行程Ｒcの回数を例えば図９(ａ)〜図９(ｃ)に示される
ように変更しても良い。尚、図９(ａ)〜図９(ｃ)に示さ
れる一例においては、１フィールドの表示期間をサブフ
ィールドＳＦ１〜ＳＦ６なる６つのサブフィールドに分
割し、選択書込アドレス法を採用してＰＤＰ１０に対す
る階調駆動を実施するものである。この際、ＰＤＰ周辺
の明るさが所定照度よりも明るい場合には、図９(ａ)に
示す如く、全てのサブフィールドＳＦ１〜ＳＦ６各々の
先頭位置において一斉リセット行程Ｒcを実行する。一
方、ＰＤＰ周辺の明るさが所定の基準照度範囲内にある
場合には、図９(ｂ)に示す如く、サブフィールドＳＦ１
〜ＳＦ６各々の内のＳＦ１、ＳＦ３及びＳＦ５各々の先
頭位置において一斉リセット行程Ｒcを実行する。そし
て、ＰＤＰ周辺の明るさが所定照度よりも暗い場合に
は、図９(ｃ)に示す如く、サブフィールドＳＦ１〜ＳＦ
６各々の内のＳＦ１及びＳＦ４各々の先頭位置において
一斉リセット行程Ｒcを実行するのである。尚、図９
(ａ)〜図９(ｃ)に示されている全ての一斉リセット行程
Ｒc内で生成されるリセットパルスＲＰ_X及びＲＰ_Yの波
形は、例えば図６(ｂ)に示すものである。

【００３６】このように、ＰＤＰ周辺が暗い場合には、
図８(ｂ)又は図９(ｃ)に示す如く、リセットパルスの印
加によって生起すべきリセット放電の回数を減らすこと
によりリセット放電に伴う発光を弱めて、暗コントラス
トの向上を図るのである。

【００３７】

【発明の効果】以上、詳述した如く本発明においては、
プラズマディスプレイパネルの周辺が暗い場合にはリセ
ット放電を弱くしてその放電に伴う発光を弱めるので、
暗い室内で比較的暗い画像を観賞する際の暗コントラス
トを向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明によるプラズマディスプレイパネルの駆
動装置を搭載したプラズマディスプレイ装置を示す図で
ある。

【図２】図１に示されるプラズマディスプレイ装置で採
用される発光駆動フォーマットの一例を示す図である。

【図３】Ｘ行電極ドライバ７及びＹ行電極ドライバ８の
内部構成を示す図である。

【図４】サブフィールドＳＦ１内においてＰＤＰ１０に
印加される各種駆動パルスと、その印加タイミングの一
例を示す図である。

【図５】ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの
波形を示す図である。

【図６】選択書込アドレス法を採用した場合における、
ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの波形を示
す図である。

【図７】ＰＤＰ周辺の明るさ毎のリセットパルスＲＰの
波形の他の一例を示す図である。

【図８】ＰＤＰ周辺の明るさに応じて一斉リセット行程
Ｒc内において印加すべきリセットパルスＲＰの回数を
変更した場合の波形の一例を示す図である。

【図９】ＰＤＰ周辺の明るさに応じて１フィールド表示
期間内で実行すべき一斉リセット行程Ｒcの回数を変更
した場合の発光駆動フォーマットの一例を示す図であ
る。

【符号の説明】

４駆動制御回路５外光センサ７Ｘ行電極ドライバ８Ｙ行電極ドライバ１０ＰＤＰ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/28 Ｇ０９Ｇ 3/28 ＫＦターム(参考） 5C080 AA05 BB05 DD03 DD04 DD14 EE29 FF12 GG12 HH01 HH02 HH05 HH07 JJ02 JJ03 JJ04 KK43

Claims

【特許請求の範囲】

【請求項１】表示画素を担う複数の放電セルがマトリ
クス状に配列されてなるプラズマディスプレイパネルを
映像信号に応じて駆動するプラズマディスプレイパネル
の駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態
のいずれか一方に初期化するリセット放電を生起させる
べきリセットパルスを発生してこれを前記放電セル各々
に印加するリセット手段と、前記映像信号に対応した画素データに応じて前記放電セ
ルを選択的に前記非発光セル状態又は前記発光セル状態
に設定する選択放電を生起させるべき走査パルスを前記
放電セル各々に印加する画素データ書込手段と、前記発光セル状態にある前記放電セルのみを繰り返し発
光させる維持放電を生起させるべき維持パルスを前記放
電セル各々に印加する発光維持手段と、前記プラズマディスプレイパネルの周辺の照度を検出す
る光センサと、前記照度に応じて前記リセットパルスの前縁部における
レベル変化率を調整するリセットパルス波形調整手段
と、を有することを特徴とするプラズマディスプレイパ
ネルの駆動装置。
【請求項２】前記リセットパルスの前縁部でのレベル
変化は、前記走査パルス及び前記維持パルス各々の前縁
部でのレベル変化よりも緩やかであることを特徴とする
請求項１記載のプラズマディスプレイパネルの駆動装
置。
【請求項３】前記リセットパルス波形調整手段は、前
記プラズマディスプレイパネルの周辺の照度が低い場合
には高い場合に比して前記レベル変化率を小にすること
を特徴とする請求項１記載のプラズマディスプレイパネ
ルの駆動装置。
【請求項４】前記発光維持手段は、前記プラズマディ
スプレイパネルの周辺の照度に応じて前記維持パルスを
前記放電セル各々に印加する回数を変更することを特徴
とする請求項１記載のプラズマディスプレイパネルの駆
動装置。
【請求項５】前記発光維持手段は、前記プラズマディ
スプレイパネルの周辺の照度が低い場合には高い場合に
比して前記維持パルスを前記放電セル各々に印加する回
数を少なくすることを特徴とする請求項１及び４記載の
プラズマディスプレイパネルの駆動装置。
【請求項６】表示画素を担う複数の放電セルがマトリ
クス状に配列されてなるプラズマディスプレイパネルを
映像信号に応じて駆動するプラズマディスプレイパネル
の駆動装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態
のいずれか一方に初期化するリセット放電を生起させる
べきリセットパルスを発生してこれを前記放電セル各々
に印加するリセット手段と、前記映像信号に対応した画
素データに応じて前記放電セルを選択的に前記非発光セ
ル状態又は前記発光セル状態に設定する選択放電を生起
させるべき走査パルスを前記放電セル各々に印加する画
素データ書込手段と、前記発光セル状態にある前記放電
セルのみを繰り返し発光させる維持放電を生起させるべ
き維持パルスを前記放電セル各々に印加する発光維持手
段と、前記プラズマディスプレイパネルの周辺の照度を
検出する光センサと、を有し、前記リセット手段は、前記照度に応じて前記リセットパ
ルスを前記放電セル各々に印加する回数を変更すること
を特徴とするプラズマディスプレイパネルの駆動装置。
【請求項７】前記リセット手段は、前記プラズマディ
スプレイパネルの周辺の照度が低い場合には高い場合に
比して前記リセットパルスを前記放電セル各々に印加す
る回数を少なくすることを特徴とする請求項６記載のプ
ラズマディスプレイパネルの駆動装置。