JP2003173977A - 化合物半導体の製造方法 - Google Patents
化合物半導体の製造方法Info
- Publication number
- JP2003173977A JP2003173977A JP2001373578A JP2001373578A JP2003173977A JP 2003173977 A JP2003173977 A JP 2003173977A JP 2001373578 A JP2001373578 A JP 2001373578A JP 2001373578 A JP2001373578 A JP 2001373578A JP 2003173977 A JP2003173977 A JP 2003173977A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- cap layer
- crystal
- layer
- inp substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 Ｐ系対応の特別な設備なしにＩｎＰ結晶上に
目的とする化合物半導体を製作することができる化合物
半導体の製造方法を提供すること。 【解決手段】 ＩｎＰ基板２上にＰを含まない所要の化
合物半導体結晶層４をＭＯＣＶＤ法により成長させて形
成する場合、先ずキャップ層３を、ＩｎＰ基板２からの
Ｐの脱離が少ない低温度の成長条件でＭＯＣＶＤ法によ
り成長させ、これによりＰＨ3 の供給なしにＩｎＰ基板
２からのＰの脱離を有効に抑えつつキャップ層３を形成
し、ＩｎＰ基板２の表面をキャップ層３で覆って高温下
でもＩｎＰ基板２からのＰの脱離を良好に抑えることが
できる構成とした上で、キャップ層３の上に化合物半導
体結晶層４を高い成長温度にて成長させるようにした。
目的とする化合物半導体を製作することができる化合物
半導体の製造方法を提供すること。 【解決手段】 ＩｎＰ基板２上にＰを含まない所要の化
合物半導体結晶層４をＭＯＣＶＤ法により成長させて形
成する場合、先ずキャップ層３を、ＩｎＰ基板２からの
Ｐの脱離が少ない低温度の成長条件でＭＯＣＶＤ法によ
り成長させ、これによりＰＨ3 の供給なしにＩｎＰ基板
２からのＰの脱離を有効に抑えつつキャップ層３を形成
し、ＩｎＰ基板２の表面をキャップ層３で覆って高温下
でもＩｎＰ基板２からのＰの脱離を良好に抑えることが
できる構成とした上で、キャップ層３の上に化合物半導
体結晶層４を高い成長温度にて成長させるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩｎＰ結晶上に化
合物半導体膜を作成するための化合物半導体の製造方法
に関する。
合物半導体膜を作成するための化合物半導体の製造方法
に関する。
【０００２】
【従来の技術】一般式Ｉｎx Ｇａy Ａｌ1-x-y Ａｓで表
される化合物半導体は赤外領域のバンドギャップを有す
ることから、赤外領域の発光素子、受光素子などに用い
られる。またその格子定数は、組成比ｘおよびｙを調整
することでＩｎＰ結晶に格子整合させることができるた
め、ＩｎＰ基板上にＩｎx Ｇａy Ａｌ1-x-y Ａｓを用い
た各種半導体装置を形成することができる。結晶成長方
法としては一般に有機金属気相成長法（ＭＯＣＶＤ
法）、分子線エピタキシー法（ＭＢＥ法）等が用いられ
る。
される化合物半導体は赤外領域のバンドギャップを有す
ることから、赤外領域の発光素子、受光素子などに用い
られる。またその格子定数は、組成比ｘおよびｙを調整
することでＩｎＰ結晶に格子整合させることができるた
め、ＩｎＰ基板上にＩｎx Ｇａy Ａｌ1-x-y Ａｓを用い
た各種半導体装置を形成することができる。結晶成長方
法としては一般に有機金属気相成長法（ＭＯＣＶＤ
法）、分子線エピタキシー法（ＭＢＥ法）等が用いられ
る。
【０００３】ところで、一般に受光素子のＰＩＮダイオ
ード等に用いられるＩｎＧａＡｓ結晶では高い結晶品質
が要求される。具体的には、結晶中に転位のような結晶
欠陥や、不純物等が存在すると、電子や正孔のトラップ
として働くため、理想的な電気特性が得られないからで
ある。受光用ＰＩＮダイオードでは受光時のみ電流が流
れ、それ以外は流れないことが理想であるが、Ｉ層中に
電気的に活性な不純物が多くなるとキャリア濃度が高く
なり、受光していない時に素子にも電流が流れてしまう
ことになり好ましくない。従ってデバイス特性を考えた
場合、結晶欠陥、及び不純物の少ない結晶を得ることが
必須である。
ード等に用いられるＩｎＧａＡｓ結晶では高い結晶品質
が要求される。具体的には、結晶中に転位のような結晶
欠陥や、不純物等が存在すると、電子や正孔のトラップ
として働くため、理想的な電気特性が得られないからで
ある。受光用ＰＩＮダイオードでは受光時のみ電流が流
れ、それ以外は流れないことが理想であるが、Ｉ層中に
電気的に活性な不純物が多くなるとキャリア濃度が高く
なり、受光していない時に素子にも電流が流れてしまう
ことになり好ましくない。従ってデバイス特性を考えた
場合、結晶欠陥、及び不純物の少ない結晶を得ることが
必須である。
【０００４】したがって、ＩｎＰ結晶であるＩｎＰ基板
上にＩｎＧａＡｓ層を結晶成長させようとする場合であ
ってダイオード等の製造目的のように高い結晶性が要求
される場合には、少なくとも６００℃以上の成長温度が
必要とされるのであるが、ＩｎＰ基板はリン（Ｐ）の蒸
気圧が高いためこのような６００℃以上となる成長温度
を採用した場合にはＩｎＰ基板よりＰの脱離が生じやす
くなり、この脱離したＰの影響で所定の電気的特性を有
する素子の製作が困難となる。
上にＩｎＧａＡｓ層を結晶成長させようとする場合であ
ってダイオード等の製造目的のように高い結晶性が要求
される場合には、少なくとも６００℃以上の成長温度が
必要とされるのであるが、ＩｎＰ基板はリン（Ｐ）の蒸
気圧が高いためこのような６００℃以上となる成長温度
を採用した場合にはＩｎＰ基板よりＰの脱離が生じやす
くなり、この脱離したＰの影響で所定の電気的特性を有
する素子の製作が困難となる。
【０００５】そこで、従来においては、ＩｎＰ基板が６
００℃以上の高温にさらされてもＰの脱離を生じさせな
いようにするため、所要の化合物半導体膜の成長を開始
する直前までＰＨ3 等のリン系原料を反応炉内に供給し
ておくようにした成長プロセスが採用されている。
００℃以上の高温にさらされてもＰの脱離を生じさせな
いようにするため、所要の化合物半導体膜の成長を開始
する直前までＰＨ3 等のリン系原料を反応炉内に供給し
ておくようにした成長プロセスが採用されている。
【０００６】
【発明が解決しようとする課題】しかし、ＰＨ3 を反応
炉内に供給しておくことによってＩｎＰ結晶からのＰの
脱離を抑える従来の方法によると、Ｐ系の原料ガスの供
給、処理のためにＰ系対応の特別な設備が必要となり、
このような特別な設備を備えた製造装置を用意しなけれ
ばＩｎＰ結晶上に目的とする化合物半導体を製作するこ
とができないので、製品の製造コストを上昇させるほ
か、汎用の設備が使用できないことから様々の製造要求
に対して柔軟に対応できないという種々の問題点を有し
ている。
炉内に供給しておくことによってＩｎＰ結晶からのＰの
脱離を抑える従来の方法によると、Ｐ系の原料ガスの供
給、処理のためにＰ系対応の特別な設備が必要となり、
このような特別な設備を備えた製造装置を用意しなけれ
ばＩｎＰ結晶上に目的とする化合物半導体を製作するこ
とができないので、製品の製造コストを上昇させるほ
か、汎用の設備が使用できないことから様々の製造要求
に対して柔軟に対応できないという種々の問題点を有し
ている。
【０００７】本発明の目的は、従来技術における上述の
問題点を解決することができる化合物半導体の製造方法
を提供することにある。
問題点を解決することができる化合物半導体の製造方法
を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明によれば、ＩｎＰ結晶上にＰを含ま
ない化合物半導体結晶をＭＯＣＶＤ法により成長させる
化合物半導体の製造方法において、前記ＩｎＰ結晶上に
前記ＩｎＰ結晶からＰが離脱しない程度の比較的低い成
長温度でキャップ層を成長させる工程と、続けて所要の
半導体素子の形成に必要な化合物半導体結晶層を成長さ
せる工程とを含むことを特徴とする化合物半導体の製造
方法が提案される。
め、請求項１の発明によれば、ＩｎＰ結晶上にＰを含ま
ない化合物半導体結晶をＭＯＣＶＤ法により成長させる
化合物半導体の製造方法において、前記ＩｎＰ結晶上に
前記ＩｎＰ結晶からＰが離脱しない程度の比較的低い成
長温度でキャップ層を成長させる工程と、続けて所要の
半導体素子の形成に必要な化合物半導体結晶層を成長さ
せる工程とを含むことを特徴とする化合物半導体の製造
方法が提案される。
【０００９】ＩｎＰ結晶上には、低い成長温度でキャッ
プ層が成長せしめられ、これによりＩｎＰ結晶からのＰ
の脱離を有効に抑えてキャップ層が形成される。これに
続く次の工程では、ＩｎＰ結晶の表面がキャップ層で覆
われている状態で所要の半導体素子の形成に必要な化合
物半導体結晶層の成長を行うことができる。したがっ
て、ここでの成長温度を高くしてもＩｎＰ結晶からのＰ
の脱離はキャップ層で抑えられ、またキャップ層はＰを
含まないので、キャップ層からＰの脱離が生じることが
ない。この結果、ＰＨ3 等のガスを供給することなしに
所要の半導体素子の形成に必要な化合物半導体結晶層の
高品質化を図ることができる。
プ層が成長せしめられ、これによりＩｎＰ結晶からのＰ
の脱離を有効に抑えてキャップ層が形成される。これに
続く次の工程では、ＩｎＰ結晶の表面がキャップ層で覆
われている状態で所要の半導体素子の形成に必要な化合
物半導体結晶層の成長を行うことができる。したがっ
て、ここでの成長温度を高くしてもＩｎＰ結晶からのＰ
の脱離はキャップ層で抑えられ、またキャップ層はＰを
含まないので、キャップ層からＰの脱離が生じることが
ない。この結果、ＰＨ3 等のガスを供給することなしに
所要の半導体素子の形成に必要な化合物半導体結晶層の
高品質化を図ることができる。
【００１０】請求項２の発明によれば、請求項１の発明
において、前記所要の半導体素子の形成に必要な化合物
半導体結晶層が一般式Ｉｎx Ｇａy Ａｌ1-X-Y Ａｓ（０
≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される化
合物半導体の製造方法が提案される。
において、前記所要の半導体素子の形成に必要な化合物
半導体結晶層が一般式Ｉｎx Ｇａy Ａｌ1-X-Y Ａｓ（０
≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される化
合物半導体の製造方法が提案される。
【００１１】請求項３の発明によれば、請求項１又は２
の発明において、前記キャップ層が一般式Ｉｎx Ｇａy
Ａｌ1-X-Y Ａｓ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ
≦１）で表される化合物半導体の製造方法が提案され
る。
の発明において、前記キャップ層が一般式Ｉｎx Ｇａy
Ａｌ1-X-Y Ａｓ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ
≦１）で表される化合物半導体の製造方法が提案され
る。
【００１２】請求項４の発明によれば、請求項１、２又
は３の発明において、前記キャップ層の成長温度が４５
０℃以上５５０℃以下である化合物半導体の製造方法が
提案される。
は３の発明において、前記キャップ層の成長温度が４５
０℃以上５５０℃以下である化合物半導体の製造方法が
提案される。
【００１３】請求項５の発明によれば、請求項１、２、
３又は４の発明において、前記キャップ層の膜厚が１０
Å以上である化合物半導体の製造方法が提案される。
３又は４の発明において、前記キャップ層の膜厚が１０
Å以上である化合物半導体の製造方法が提案される。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例につき詳細に説明する。
施の形態の一例につき詳細に説明する。
【００１５】図１は、本発明の方法により製造された化
合物半導体の実施の形態の一例を示す断面図である。化
合物半導体１は、予め用意されたＩｎＰ基板２上に比較
的低い成長温度でキャップ層３をＭＯＣＶＤ法によって
成長させて設けてある。本実施の形態では、キャップ層
３はＰを含まない、Ｉｎ0.53Ｇａ0.47Ａｓの単結晶成長
層であり、４５０℃〜５５０℃の範囲内の成長温度で形
成する。
合物半導体の実施の形態の一例を示す断面図である。化
合物半導体１は、予め用意されたＩｎＰ基板２上に比較
的低い成長温度でキャップ層３をＭＯＣＶＤ法によって
成長させて設けてある。本実施の形態では、キャップ層
３はＰを含まない、Ｉｎ0.53Ｇａ0.47Ａｓの単結晶成長
層であり、４５０℃〜５５０℃の範囲内の成長温度で形
成する。
【００１６】キャップ層３を上述の如き比較的低い温度
で成長させることにより、キャップ層３の成長の前、及
び成長中にＩｎＰ基板２から脱離するＰの量を極めて小
さく抑えることができる。なお、キャップ層３の成長温
度を４７５℃〜５００℃とするとＰの脱離をより一層小
さく抑えることができる。
で成長させることにより、キャップ層３の成長の前、及
び成長中にＩｎＰ基板２から脱離するＰの量を極めて小
さく抑えることができる。なお、キャップ層３の成長温
度を４７５℃〜５００℃とするとＰの脱離をより一層小
さく抑えることができる。
【００１７】このようにしてＭＯＣＶＤ法によりＩｎＰ
基板２からのＰの脱離を抑制しつつキャップ層３を成長
させた後、キャップ層３の上に、ダイオードデバイスの
形成のために必要な、一般式Ｉｎx Ｇａy Ａｌ1-X-Y Ａ
ｓ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表さ
れる化合物半導体結晶層４を形成する。本実施の形態に
あっては、化合物半導体結晶層４はＩｎ0.53Ｇａ0.47Ａ
ｓ層であり、その組成はキャップ層３と全く同様であ
る。
基板２からのＰの脱離を抑制しつつキャップ層３を成長
させた後、キャップ層３の上に、ダイオードデバイスの
形成のために必要な、一般式Ｉｎx Ｇａy Ａｌ1-X-Y Ａ
ｓ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表さ
れる化合物半導体結晶層４を形成する。本実施の形態に
あっては、化合物半導体結晶層４はＩｎ0.53Ｇａ0.47Ａ
ｓ層であり、その組成はキャップ層３と全く同様であ
る。
【００１８】しかし、本発明は、キャップ層３と化合物
半導体結晶層４との組成が同一であることを要求するも
のではなく、Ｐを含まないのであれば、キャップ層３は
任意の組成のものを適宜に選択することができる。この
場合にはＩｎＰ基板との格子整合性及び低成長温度での
結晶成長の観点から選択する必要があり、例えば、Ｇａ
Ａｓ、ＡｌＡｓ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂ、Ｇａ
Ｎ、ＡｌＮ、ＩｎＮ、及びこれらの混晶とすることがで
きる。いずれにしても、キャップ層３の厚みは、１００
Å程度でその目的を充分に達成することができ、図１に
示した実施の形態においてはキャップ層３の厚みは１０
０Åとなっている。
半導体結晶層４との組成が同一であることを要求するも
のではなく、Ｐを含まないのであれば、キャップ層３は
任意の組成のものを適宜に選択することができる。この
場合にはＩｎＰ基板との格子整合性及び低成長温度での
結晶成長の観点から選択する必要があり、例えば、Ｇａ
Ａｓ、ＡｌＡｓ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂ、Ｇａ
Ｎ、ＡｌＮ、ＩｎＮ、及びこれらの混晶とすることがで
きる。いずれにしても、キャップ層３の厚みは、１００
Å程度でその目的を充分に達成することができ、図１に
示した実施の形態においてはキャップ層３の厚みは１０
０Åとなっている。
【００１９】化合物半導体結晶層４を結晶性の点から高
品質なものとするため、化合物半導体結晶層４の成長温
度は少なくとも６００℃以上の高い温度に選ばれてい
る。したがって、ＩｎＰ基板２もまた６００℃以上の高
温となるが、キャップ層３を形成してあるのでＩｎＰ基
板２からＰが脱離しようとするのをこれにより有効に抑
え、極めて良好な環境の下で化合物半導体結晶層４をＭ
ＯＣＶＤ法によりエピタキシャル成長させることができ
る。ここでは、化合物半導体結晶層４は１００００Åの
厚さに形成されている。
品質なものとするため、化合物半導体結晶層４の成長温
度は少なくとも６００℃以上の高い温度に選ばれてい
る。したがって、ＩｎＰ基板２もまた６００℃以上の高
温となるが、キャップ層３を形成してあるのでＩｎＰ基
板２からＰが脱離しようとするのをこれにより有効に抑
え、極めて良好な環境の下で化合物半導体結晶層４をＭ
ＯＣＶＤ法によりエピタキシャル成長させることができ
る。ここでは、化合物半導体結晶層４は１００００Åの
厚さに形成されている。
【００２０】図２には、上述した化合物半導体１の製造
プロセスの成長シーケンスが示されている。図２に示さ
れるように、反応炉内にアルシン（ＡｓＨ3 ）を供給し
ておき、先ずプロセス開始（ｔ＝０）後、反応炉中の温
度を上昇させ、４５０℃程度の比較的低い温度に達した
ときに反応炉内にトリメチルインジュウム（ＴＭＩ）及
びトリメチルガリウム（ＴＭＧ）を供給してキャップ層
３の成膜を行う。ｔ＝ｔ2 でキャップ層３の成膜が終了
したならば、反応炉の温度をさらに上昇させ、ｔ＝ｔ3
において６５０℃程度の高温度に達したならば、再び反
応炉内にトリメチルインジュウム（ＴＭＩ）及びトリメ
チルガリウム（ＴＭＧ）を供給して化合物半導体結晶層
４の成膜を行う。
プロセスの成長シーケンスが示されている。図２に示さ
れるように、反応炉内にアルシン（ＡｓＨ3 ）を供給し
ておき、先ずプロセス開始（ｔ＝０）後、反応炉中の温
度を上昇させ、４５０℃程度の比較的低い温度に達した
ときに反応炉内にトリメチルインジュウム（ＴＭＩ）及
びトリメチルガリウム（ＴＭＧ）を供給してキャップ層
３の成膜を行う。ｔ＝ｔ2 でキャップ層３の成膜が終了
したならば、反応炉の温度をさらに上昇させ、ｔ＝ｔ3
において６５０℃程度の高温度に達したならば、再び反
応炉内にトリメチルインジュウム（ＴＭＩ）及びトリメ
チルガリウム（ＴＭＧ）を供給して化合物半導体結晶層
４の成膜を行う。
【００２１】以上の説明から判るように、ＩｎＰ基板２
上にＰを含まない所要の化合物半導体結晶層４をＭＯＣ
ＶＤ法により成長させて形成しようとする場合、これに
先立って先ずキャップ層３を、ＩｎＰ基板２からのＰの
脱離が少ない低温度の成長条件でＭＯＣＶＤ法により成
長させ、これによりＰＨ3 の供給なしにＩｎＰ基板２か
らのＰの脱離を有効に抑えつつキャップ層３を形成し、
ＩｎＰ基板２の表面をキャップ層３で覆って高温下でも
ＩｎＰ基板２からのＰの脱離を良好に抑えることができ
る構成とした上で、キャップ層３の上に化合物半導体結
晶層４を高い成長温度にて成長させるようにした。した
がって、ＰＨ3 の使用なしでＩｎＰ基板２からのＰの脱
離を有効に抑え、電気的性能の良好な、ダイオードとし
て働く化合物半導体１を製造することができる。
上にＰを含まない所要の化合物半導体結晶層４をＭＯＣ
ＶＤ法により成長させて形成しようとする場合、これに
先立って先ずキャップ層３を、ＩｎＰ基板２からのＰの
脱離が少ない低温度の成長条件でＭＯＣＶＤ法により成
長させ、これによりＰＨ3 の供給なしにＩｎＰ基板２か
らのＰの脱離を有効に抑えつつキャップ層３を形成し、
ＩｎＰ基板２の表面をキャップ層３で覆って高温下でも
ＩｎＰ基板２からのＰの脱離を良好に抑えることができ
る構成とした上で、キャップ層３の上に化合物半導体結
晶層４を高い成長温度にて成長させるようにした。した
がって、ＰＨ3 の使用なしでＩｎＰ基板２からのＰの脱
離を有効に抑え、電気的性能の良好な、ダイオードとし
て働く化合物半導体１を製造することができる。
【００２２】この結果、化合物半導体１を製造するの
に、ＰＨ3 の供給、除去、処理のためのＰ系対応の設備
を特別に設ける必要がないので設備コストが安くて済
み、またその製造プロセスも簡単になるので、低コスト
で高性能のダイオード、その他の素子として働く化合物
半導体を製造できる。
に、ＰＨ3 の供給、除去、処理のためのＰ系対応の設備
を特別に設ける必要がないので設備コストが安くて済
み、またその製造プロセスも簡単になるので、低コスト
で高性能のダイオード、その他の素子として働く化合物
半導体を製造できる。
【００２３】
【実施例】以下に、図１に示した構造の化合物半導体を
キャップ層３の成長温度を４２５℃、４５０℃、４７５
℃、５００℃、５５０℃として製作した実施例１〜５及
びキャップ層３の膜厚を１０Å、２５Å、５０Åとして
製作した実施例６〜８について説明する。
キャップ層３の成長温度を４２５℃、４５０℃、４７５
℃、５００℃、５５０℃として製作した実施例１〜５及
びキャップ層３の膜厚を１０Å、２５Å、５０Åとして
製作した実施例６〜８について説明する。
【００２４】実施例１〜８のいずれも、原料は、ＴＭ
Ｉ、ＴＥＧ、ＡｓＨ3 である。実施例１〜５について
は、キャップ層３の膜厚はいずれも５０Å、化合物半導
体結晶層４の成長温度は６５０℃である。一方、実施例
６〜８については、キャップ層３の成長温度はいずれも
４７５℃、化合物半導体結晶層４の成長温度は６００℃
である。
Ｉ、ＴＥＧ、ＡｓＨ3 である。実施例１〜５について
は、キャップ層３の膜厚はいずれも５０Å、化合物半導
体結晶層４の成長温度は６５０℃である。一方、実施例
６〜８については、キャップ層３の成長温度はいずれも
４７５℃、化合物半導体結晶層４の成長温度は６００℃
である。
【００２５】以上の各実施例１〜８につき、ＩｎＰ基板
２上に成長させるキャップ層３の温度条件及び膜厚によ
る結晶品質への影響を調べる目的で、結晶の評価は７７
Ｋのフォトルミネッセンスによる結晶品質評価を行っ
た。さらに、ホール測定による残留キャリア濃度と移動
度との評価を各実施例について行った。また、キャップ
層３の温度条件によるＩｎＰ基板２とキャップ層３との
界面の不純物濃度への影響を調べる目的で、ＳＩＭＳに
よる界面酸素濃度の評価を実施例１〜４につき行った。
２上に成長させるキャップ層３の温度条件及び膜厚によ
る結晶品質への影響を調べる目的で、結晶の評価は７７
Ｋのフォトルミネッセンスによる結晶品質評価を行っ
た。さらに、ホール測定による残留キャリア濃度と移動
度との評価を各実施例について行った。また、キャップ
層３の温度条件によるＩｎＰ基板２とキャップ層３との
界面の不純物濃度への影響を調べる目的で、ＳＩＭＳに
よる界面酸素濃度の評価を実施例１〜４につき行った。
【００２６】実施例１〜５の各電気的特性を測定した結
果を図３に、実施例６〜８の各電気的特性を測定した結
果を図４にそれぞれ示す。ここで、結晶のキャリア濃度
はホール測定法を用いて見積もった。なお、キャリア濃
度は表面空乏層の補正を加えず、化合物半導体結晶層４
およびキャップ層３中で均一であるとして見積もった。
なお、図３及び図４中には、ＰＨ3 を用いて従来の製造
方法で製作した比較例についての測定結果も合わせて示
されている。
果を図３に、実施例６〜８の各電気的特性を測定した結
果を図４にそれぞれ示す。ここで、結晶のキャリア濃度
はホール測定法を用いて見積もった。なお、キャリア濃
度は表面空乏層の補正を加えず、化合物半導体結晶層４
およびキャップ層３中で均一であるとして見積もった。
なお、図３及び図４中には、ＰＨ3 を用いて従来の製造
方法で製作した比較例についての測定結果も合わせて示
されている。
【００２７】図５及び図６はこれらの測定結果を示すも
ので、図５は実施例１〜５の測定結果を示し、図６は実
施例６〜８の測定結果を示している。これらの結果より
以下の傾向が見られる。
ので、図５は実施例１〜５の測定結果を示し、図６は実
施例６〜８の測定結果を示している。これらの結果より
以下の傾向が見られる。
【００２８】１） キャリア濃度はキャップ層３の成長
温度を上げることで低下するが５００℃より高温では再
び上昇に転じる。また、４７５℃、５００℃、５５０℃
では比較例より小さい値になっている。 ２） また実施例６〜８において、キャリア濃度はキャ
ップ層３の厚さ１０Å、２５Å、５０Åのいずれも比較
例より小さい値になっている。 ３） 移動度はキャップ層３の成長温度を上げることで
上昇するが５００℃より高温では逆に低下する。また、
４７５℃では比較例に近く、５００℃では比較例より大
きい値になっている。 ４） また実施例６〜８において、移動度はキャップ層
３の厚さを１０Å、２５Å、５０Åとした場合のいずれ
の場合でも、比較例のそれより大きいになっている。
温度を上げることで低下するが５００℃より高温では再
び上昇に転じる。また、４７５℃、５００℃、５５０℃
では比較例より小さい値になっている。 ２） また実施例６〜８において、キャリア濃度はキャ
ップ層３の厚さ１０Å、２５Å、５０Åのいずれも比較
例より小さい値になっている。 ３） 移動度はキャップ層３の成長温度を上げることで
上昇するが５００℃より高温では逆に低下する。また、
４７５℃では比較例に近く、５００℃では比較例より大
きい値になっている。 ４） また実施例６〜８において、移動度はキャップ層
３の厚さを１０Å、２５Å、５０Åとした場合のいずれ
の場合でも、比較例のそれより大きいになっている。
【００２９】上記の結果より、キャップ層３の成長温度
を４７５℃から５００℃にすることで化合物半導体結晶
層４中の残留キャリア濃度が少なく移動度の大きい電気
的に良質な結晶が得られていることがわかる。またその
レベルは比較例と比べて同等のレベルであるといえる。
一方、キャップ層３の厚さを１０Åまで小さくしても、
電気的な特性が比較例と同等のレベルの結晶を得られる
ことがわかる。
を４７５℃から５００℃にすることで化合物半導体結晶
層４中の残留キャリア濃度が少なく移動度の大きい電気
的に良質な結晶が得られていることがわかる。またその
レベルは比較例と比べて同等のレベルであるといえる。
一方、キャップ層３の厚さを１０Åまで小さくしても、
電気的な特性が比較例と同等のレベルの結晶を得られる
ことがわかる。
【００３０】図７は、実施例１〜５につき、ＩｎＰ基板
２とキャップ層３との界面の酸素濃度をＳＩＭＳを用い
て見積もった結果を示すグラフである。この結果より以
下の傾向が見られる。キャップ層３の成長温度を４７５
℃以上にすることでＩｎＰ基板２とキャップ層３との界
面の酸素濃度が大幅に低減されていることがわかる。
２とキャップ層３との界面の酸素濃度をＳＩＭＳを用い
て見積もった結果を示すグラフである。この結果より以
下の傾向が見られる。キャップ層３の成長温度を４７５
℃以上にすることでＩｎＰ基板２とキャップ層３との界
面の酸素濃度が大幅に低減されていることがわかる。
【００３１】図８〜図９は、化合物半導体結晶層４の結
晶品質を評価する目的で７７Ｋフォトルミネッセンス測
定を実施した結果を示すグラフで、図８は実施例１、
３、４についての測定結果を示すグラフ、図９は実施例
６〜８についての測定結果を示すグラフ、図１０は比較
例の場合の測定結果を示すグラフである。これらの結果
より以下の傾向が見られる。
晶品質を評価する目的で７７Ｋフォトルミネッセンス測
定を実施した結果を示すグラフで、図８は実施例１、
３、４についての測定結果を示すグラフ、図９は実施例
６〜８についての測定結果を示すグラフ、図１０は比較
例の場合の測定結果を示すグラフである。これらの結果
より以下の傾向が見られる。
【００３２】キャップ層３の成長温度が４５０℃、４７
５℃の条件である実施例１、３の場合、およびキャップ
層３の厚さが１０Å、２５Å、５０Åの条件である実施
例６、７、８の場合において、それぞれ単一のシャープ
な発光ピークが得られており、また図１０に示した比較
例と同程度の半値幅が得られていることがわかる。上記
の結果よりキャップ層３の成長温度が４７５℃では比較
例と同等レベルの光学的結晶品質の化合物半導体結晶層
４が得られているものと考えられる。またキャップ層３
の厚さを10Åまで小さくしても比較例と同等レベルの結
晶が得られているものと考えられる。また発光強度につ
いては比較例より小さい例があるが、これはキャリア濃
度とも関係するために厳密な比較は現段階ではできな
い。
５℃の条件である実施例１、３の場合、およびキャップ
層３の厚さが１０Å、２５Å、５０Åの条件である実施
例６、７、８の場合において、それぞれ単一のシャープ
な発光ピークが得られており、また図１０に示した比較
例と同程度の半値幅が得られていることがわかる。上記
の結果よりキャップ層３の成長温度が４７５℃では比較
例と同等レベルの光学的結晶品質の化合物半導体結晶層
４が得られているものと考えられる。またキャップ層３
の厚さを10Åまで小さくしても比較例と同等レベルの結
晶が得られているものと考えられる。また発光強度につ
いては比較例より小さい例があるが、これはキャリア濃
度とも関係するために厳密な比較は現段階ではできな
い。
【００３３】以上の通り、ＩｎＰ基板２上にＩｎＧａＡ
ｓ層である化合物半導体結晶層４をＭＯＣＶＤ結晶成長
させる場合において、ＩｎＧａＡｓの低温キャップ層で
あるキャップ層３の成長温度を適正化することで電気
的、光学的にＰＨ3 を用いて製造された従来のものと同
等レベルの結晶が得られる。
ｓ層である化合物半導体結晶層４をＭＯＣＶＤ結晶成長
させる場合において、ＩｎＧａＡｓの低温キャップ層で
あるキャップ層３の成長温度を適正化することで電気
的、光学的にＰＨ3 を用いて製造された従来のものと同
等レベルの結晶が得られる。
【００３４】
【発明の効果】本発明によれば、上述の如く、ＩｎＰ基
板上には、低い成長温度でキャップ層が成長せしめら
れ、これによりＩｎＰ基板からのＰの脱離を有効に抑え
てキャップ層が形成される。次の工程では、ＩｎＰ基板
の表面がキャップ層で覆われている状態で所要の半導体
素子の形成に必要な化合物半導体結晶層の成長を行うこ
とができるので、ここでの成長温度を高くしてもＩｎＰ
基板からのＰの脱離はキャップ層で抑えられ、またキャ
ップ層はＰを含まないので、キャップ層からＰの脱離が
生じることがない。この結果、ＰＨ3 等のガスを供給す
ることなしに所要の半導体素子の形成に必要な化合物半
導体結晶層の高品質化を図ることができる。このよう
に、ＰＨ3 の供給、除去、処理のためのＰ系対応の設備
を特別に設ける必要がないので、設備コストが安くて済
み、またその製造プロセスも簡単になるので、低コスト
で高性能のダイオード、その他の素子として働く化合物
半導体を製造できる。
板上には、低い成長温度でキャップ層が成長せしめら
れ、これによりＩｎＰ基板からのＰの脱離を有効に抑え
てキャップ層が形成される。次の工程では、ＩｎＰ基板
の表面がキャップ層で覆われている状態で所要の半導体
素子の形成に必要な化合物半導体結晶層の成長を行うこ
とができるので、ここでの成長温度を高くしてもＩｎＰ
基板からのＰの脱離はキャップ層で抑えられ、またキャ
ップ層はＰを含まないので、キャップ層からＰの脱離が
生じることがない。この結果、ＰＨ3 等のガスを供給す
ることなしに所要の半導体素子の形成に必要な化合物半
導体結晶層の高品質化を図ることができる。このよう
に、ＰＨ3 の供給、除去、処理のためのＰ系対応の設備
を特別に設ける必要がないので、設備コストが安くて済
み、またその製造プロセスも簡単になるので、低コスト
で高性能のダイオード、その他の素子として働く化合物
半導体を製造できる。
【図１】本発明の方法により製造された化合物半導体の
実施の形態の一例を示す断面図。
実施の形態の一例を示す断面図。
【図２】図１に示した化合物半導体の製造プロセスの成
長シーケンスを示す図。
長シーケンスを示す図。
【図３】本発明による実施例の電気的特性を測定した結
果を比較例とともに示す図。
果を比較例とともに示す図。
【図４】本発明による別の実施例の電気的特性を測定し
た結果を比較例とともに示す図。
た結果を比較例とともに示す図。
【図５】図３に示した各実施例につき、キャリア濃度と
移動度とのキャップ層成長温度の依存性を説明するため
比較例の測定結果ともに示すグラフ。
移動度とのキャップ層成長温度の依存性を説明するため
比較例の測定結果ともに示すグラフ。
【図６】図４に示した各実施例につき、キャリア濃度と
移動度とのキャップ層膜厚の依存性を説明するため比較
例の測定結果ともに示すグラフ。
移動度とのキャップ層膜厚の依存性を説明するため比較
例の測定結果ともに示すグラフ。
【図７】実施例１〜５につき、ＩｎＰ基板とキャップ層
との界面の酸素濃度をＳＩＭＳを用いて見積もった結果
を示すグラフ。
との界面の酸素濃度をＳＩＭＳを用いて見積もった結果
を示すグラフ。
【図８】実施例１、３、４についての化合物半導体結晶
層の結晶品質の評価のためのフォトルミネッセンス測定
結果を示すグラフ。
層の結晶品質の評価のためのフォトルミネッセンス測定
結果を示すグラフ。
【図９】実施例６、７、８についての化合物半導体結晶
層の結晶品質の評価のためのフォトルミネッセンス測定
結果を示すグラフ。
層の結晶品質の評価のためのフォトルミネッセンス測定
結果を示すグラフ。
【図１０】比較例についての化合物半導体結晶層の結晶
品質の評価のためのフォトルミネッセンス測定結果を示
すグラフ。
品質の評価のためのフォトルミネッセンス測定結果を示
すグラフ。
１ 化合物半導体
２ ＩｎＰ基板
３ キャップ層
４ 化合物半導体結晶層
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K030 AA11 BB13 CA04 CA12 FA10
JA01 JA10 LA12
5F041 AA14 CA34 CA57
5F045 AA04 AB17 AB18 AC08 AD08
AD09 AF04 AF05 BB06 BB12
CA13 DA53 DA63
5F049 MA04 MB07 NA08 PA04 PA18
SS04 WA01
Claims (5)
- 【請求項１】 ＩｎＰ結晶上にＰを含まない化合物半導
体結晶をＭＯＣＶＤ法により成長させる化合物半導体の
製造方法において、 前記ＩｎＰ結晶上に前記ＩｎＰ結晶からＰが離脱しない
程度の比較的低い成長温度でキャップ層を成長させる工
程と、続けて所要の半導体素子の形成に必要な化合物半
導体結晶層を成長させる工程とを含むことを特徴とする
化合物半導体の製造方法。 - 【請求項２】 前記所要の半導体素子の形成に必要な化
合物半導体結晶層が一般式Ｉｎx Ｇａy Ａｌ1-x-y Ａｓ
（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表され
る請求項１記載の化合物半導体の製造方法。 - 【請求項３】 前記キャップ層が一般式Ｉｎx Ｇａy Ａ
ｌ1-x-y Ａｓ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦
１）で表される請求項１又は２記載の化合物半導体の製
造方法。 - 【請求項４】 前記キャップ層の成長温度が４５０℃以
上５５０℃以下である請求項１、２又は３記載の化合物
半導体の製造方法。 - 【請求項５】 前記キャップ層の膜厚が１０Å以上であ
る請求項１、２、３又は４記載の化合物半導体の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373578A JP2003173977A (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373578A JP2003173977A (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173977A true JP2003173977A (ja) | 2003-06-20 |
Family
ID=19182275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001373578A Pending JP2003173977A (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003173977A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012073934A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 |
| WO2012073539A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 |
| JP2012256826A (ja) * | 2010-12-01 | 2012-12-27 | Sumitomo Electric Ind Ltd | 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 |
| WO2013179901A1 (ja) * | 2012-05-30 | 2013-12-05 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 |
| JP2022536292A (ja) * | 2019-06-06 | 2022-08-15 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | ビーム変換素子を備えた半導体部品およびビーム変換素子を製造するための方法 |
-
2001
- 2001-12-07 JP JP2001373578A patent/JP2003173977A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012073934A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 |
| WO2012073539A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 |
| JP2012256826A (ja) * | 2010-12-01 | 2012-12-27 | Sumitomo Electric Ind Ltd | 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 |
| US9312422B2 (en) | 2010-12-01 | 2016-04-12 | Sumitomo Electric Industries, Ltd. | Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device |
| WO2013179901A1 (ja) * | 2012-05-30 | 2013-12-05 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 |
| CN103843158A (zh) * | 2012-05-30 | 2014-06-04 | 住友电气工业株式会社 | 光接收元件、半导体外延晶片、检测装置和制造光接收元件的方法 |
| US9391229B2 (en) | 2012-05-30 | 2016-07-12 | Sumitomo Electric Industries, Ltd. | Light receiving element, semiconductor epitaxial wafer, detecting device, and method for manufacturing light receiving element |
| CN103843158B (zh) * | 2012-05-30 | 2016-09-28 | 住友电气工业株式会社 | 光接收元件、半导体外延晶片、检测装置和制造光接收元件的方法 |
| JP2022536292A (ja) * | 2019-06-06 | 2022-08-15 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | ビーム変換素子を備えた半導体部品およびビーム変換素子を製造するための方法 |
| JP7311639B2 (ja) | 2019-06-06 | 2023-07-19 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | ビーム変換素子を備えた半導体部品およびビーム変換素子を製造するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8709925B2 (en) | Method for conductivity control of (Al,In,Ga,B)N | |
| US10490696B2 (en) | III-nitride LED with tunnel junction | |
| US20090001416A1 (en) | Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD) | |
| EP0497350A1 (en) | Crystal growth method for gallium nitride-based compound semiconductor | |
| US20140159112A1 (en) | Method for forming group iii/v conformal layers on silicon substrates | |
| US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
| US20120021549A1 (en) | Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device | |
| US7951694B2 (en) | Semiconductor structure and method of manufacture of same | |
| JP2000091234A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| US20110179993A1 (en) | Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device | |
| US20160087153A1 (en) | ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS "QUANTUM DOTS") IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS "CUBIC CRYSTAL-TYPE") AlyInxGal-y-xN CRYSTAL(Y . 0, X>0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD) | |
| US20060175681A1 (en) | Method to grow III-nitride materials using no buffer layer | |
| KR100604617B1 (ko) | Ⅲ-ⅴ족화합물반도체의제조방법 | |
| JP4100759B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05109621A (ja) | 窒化ガリウム系薄膜の成長方法 | |
| JP3458625B2 (ja) | 半導体の成長方法 | |
| JP2003173977A (ja) | 化合物半導体の製造方法 | |
| JPH08293473A (ja) | エピタキシャルウェハおよび化合物半導体発光素子ならびにそれらの製造方法 | |
| KR101391960B1 (ko) | 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법 | |
| KR20090053549A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
| US8003421B2 (en) | Method for manufacturing compound semiconductor substrate, compound semiconductor substrate and light emitting device | |
| TWI446574B (zh) | A compound semiconductor substrate, a light-emitting element using the same, and a method for producing a compound semiconductor substrate | |
| JP3152152B2 (ja) | 化合物半導体エピタキシャルウエハ | |
| JP4342573B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPH08335555A (ja) | エピタキシャルウエハの製造方法 |