JP2012256826A - 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 - Google Patents

受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 Download PDF

Info

Publication number
JP2012256826A
JP2012256826A JP2011248788A JP2011248788A JP2012256826A JP 2012256826 A JP2012256826 A JP 2012256826A JP 2011248788 A JP2011248788 A JP 2011248788A JP 2011248788 A JP2011248788 A JP 2011248788A JP 2012256826 A JP2012256826 A JP 2012256826A
Authority
JP
Japan
Prior art keywords
layer
light receiving
inp substrate
buffer layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011248788A
Other languages
English (en)
Other versions
JP5975417B2 (ja
Inventor
Kohei Miura
広平 三浦
Hiroshi Inada
博史 稲田
Yasuhiro Inoguchi
康博 猪口
Itaru Saito
格 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011248788A priority Critical patent/JP5975417B2/ja
Priority to US13/991,129 priority patent/US9312422B2/en
Priority to EP11844996.6A priority patent/EP2648234A4/en
Priority to PCT/JP2011/077481 priority patent/WO2012073934A1/ja
Publication of JP2012256826A publication Critical patent/JP2012256826A/ja
Application granted granted Critical
Publication of JP5975417B2 publication Critical patent/JP5975417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】近赤外域〜中赤外域にわたって高い受光感度を持ち、安定した品質、経済性を有する受光素子を提供する。
【解決手段】波長3μm〜12μmの光に透明なInP基板1と、InP基板1に接して位置するバッファ層2と、バッファ層2に格子整合するカットオフ波長3μm以上の多重量子井戸構造を有する受光層3とを備え、バッファ層2とInP基板1とが、形式的な格子整合条件の範囲を超えながら、バッファ層2がInP基板1にエピタキシャル成長しており、バッファ層2が、GaSb層から構成されている。
【選択図】図1

Description

本発明は、近赤外域〜中赤外域の光を受光対象とする、受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置に関するものである。
近赤外域〜中赤外域の光は、動植物などの生体や環境に関連した吸収スペクトル域に対応するため、受光層にIII−V族化合物半導体を用いた近赤外域〜中赤外域の光の検出器の開発が行われている。たとえば受光層にExtended−InGaAsを用いることで波長2.6μmまで感度を持たせた受光素子アレイに、読み出し回路(ROIC:Read-out IC)であるCMOS(Complementary Metal−Oxide Semiconductor)を接続して、光電荷を出力信号に変換する検出器の例が発表されている(非特許文献1)。その受光素子アレイでは、窓層にはInGaAs受光層に格子整合するInAsPを用いている。
また受光層にInGaAs/GaAsSbのタイプ2型の多重量子井戸構造(MQW:Multi-Quantum Wells)を用い、画素領域をp型としたpin型フォトダイオードについて、波長2.5μmまで感度を持つことが報告されている(非特許文献2)。
また、GaSb基板上に(InAs/GaSb)のタイプ2の多重量子井戸構造(MQW:Multiple Quantum Well)を受光層とする受光素子の提案がなされている(非特許文献3)。この受光素子によれば、波長12μmの近くにまで感度を持つことが示されている。
また、GaSb基板上に(InAs/GaSb)のタイプ2のMQWを受光層として、その受光層の中間にバリア層を配置したnBn(n型層/バリア層/n型層)構造の受光素子が提案されている(非特許文献4)。nBn構造はpin構造と比較して、光の検出に正孔の拡散を用いるため画素分離のためのメサエッチングが浅くて済み、メサ構造の側壁を流れるノイズ電流を小さくできる利点がある。
高橋秀夫ら「近赤外用InGaAs光検出器」,OPTRONICS(1997),No.3, pp.107-113 R.Sidhu, N.Duan,J.C.Campbell, and A.L.Holmes,Jr.," A 2.3μm cutoff wavelength photodiode on InP using lattice-matched GaInAs-GaAsSbtype II quantum wells"2005International Conference on Indium Phosphide andRelated Materials Binh-Minh Nguyen, Darin Hoffman, Yajun Wei, Pierre-Yves Delaunay, Andrew Hood, and Manijeh Razeghi, "Very high quantumefficiency in type-II InAs/GaSb superlatticephotodiode with cutoff of 12 μm" Appl. Phys. Lett., Vol.90, 231108 H.S.Kim, E.Plis, J.B.Rodriguez, G.D.Bishop, Y.D.Sharma, L.R.Dawson, S.Krishna, J.Bundas, R.Cook, D.Burrows, R.Dennis, K.Patnaude, A.Reisinger and M.Sundaram, "Mid-IR focal plane arraybased on type-II InAs/GaSbstrain layer superlattice detector with nBn design" Appl. Phys. Lett., Vol.92, 183502
しかし、上記の非特許文献1の近赤外用InGaAs光検出器(イメージセンサ)では、InP基板に格子整合しない組成のInGaAsを受光層としているため、暗電流が大きくなりノイズが大きい。また検出可能な波長は、2.6μmを超えることは難しい。
また、非特許文献2の受光素子についても、実際に波長3μmにまで届いた例は報告されていない。
非特許文献3の受光素子については、GaSb基板は高価であり、品質にも大きなばらつきがみられ、量産性という点で問題がある。とくに本質的な問題は、GaSbは中赤外域に自由キャリアによる吸収があるため、アレイ化した画素において必然となる基板裏面入射において感度の低下を生じる。
非特許文献4の受光素子については、上記の非特許文献3と同様の問題があり、量産性という点で、困難に遭遇する。
本発明は、近赤外域〜中赤外域にわたって高い受光感度を持ち、安定して高品質が得られる、受光素子、そこで用いられる半導体エピタキシャルウエハ、これらの製造方法、および検出装置を提供することを目的とする。
本発明の受光素子は、III−V族化合物半導体により形成される。この受光素子は、波長3μm〜12μmの光に透明なInP基板と、InP基板に接して位置するバッファ層と、バッファ層に接して位置する多重量子井戸構造を有する受光層とを備える。そして受光層は、カットオフ波長が3μm以上であり、かつバッファ層に格子整合している。格子定数aを持つバッファ層および格子定数aを持つInP基板において、|a−a|/aの値が、形式的な格子整合条件の範囲を超えながら、当該バッファ層が前記InP基板にエピタキシャル成長しており、前記バッファ層が、GaSb層から構成されていることを特徴とする。
III−V族化合物半導体では、元素の組成を変えることにより格子定数が変化するので、エピタキシャル層を成長するとき下層の格子定数に整合するようにエピタキシャル層の組成をきめ細かく変えるのが普通である。これによって、格子欠陥密度の小さいIII−V族化合物半導体の積層体が形成され、受光素子において最重要視される指標の1つである暗電流を低くすることができる。受光素子に限らず他の半導体素子でも格子欠陥密度を低くすることは一定レベルの特性を得るために必要である。このようなIII−V族化合物半導体に特有の、またはIII−V族に限らず化合物半導体に特有の事情を反映して、低い格子欠陥密度を重視することを考える。その場合、下層の格子定数sとその上に成長される上層の格子定数sで表される格子不整合度:|s−s|/(sまたはs)はできるだけ低い値、たとえば、InGaAs/InP系では(0.002乃至0.003)以下が望ましい。また、一般に、格子整合は上記の格子不整合度が0.005以下ということが知られている。これらを考え合わせて、格子不整合度が0.005以下という範囲を、上述の形式的な格子整合条件の範囲とみることができる。形式的な格子整合条件の範囲を超える、とは、格子不整合度が0.005を超えるということである。
しかしながら、実際には、格子不整合度の限界値は、材料系に依存するため、本発明が対象とするGaSb/InP系では、格子不整合度が大きくても結晶性の良好なIII−V族化合物半導体の積層体を形成することができる。これまでの形式的に格子定数のみを取り入れた格子整合条件では、下層に対して上層がエピタキシャル成長するか否かは決めることができない。本発明は、まさにこのような例が現れた実証データに基づく発明である。
ここで、バッファ層がInP基板に格子整合している、と述べずに、エピタキシャル成長している、としたのは、格子整合という用語には、成長層および被成長層の両方の格子定数が近い範囲にあることを暗黙に意味する場合もあり、そのような誤解を避けるためにエピタキシャル成長の語を用いた。換言すれば、成長層および被成長層の両方の格子定数が大きく相違するにもかかわらず、低い格子欠陥密度で、“格子整合”または“ほぼ格子整合”を保ちながら成長する場合をエピタキシャル成長と呼ぶ。
上記の構成によれば、良好な結晶性で知られるInP基板を用いて、格子整合条件に適合しないバッファ層を形成して、そのバッファ層上に格子整合するMQWの受光層を得ることができる。InPのバンドギャップは1.35eVなので、カットオフ波長3μmの受光層が受光対象とする波長域の光は吸収しない。バンドギャップ1.35eVは波長1μm弱の短い波長に対応する。このため、基板裏面入射が必然となる二次元配列された画素を備える受光素子において、基板に対象光をまったく吸収されないので、高い受光感度を保持できる。カットオフ波長が3μm以上のMQWには、たとえタイプ2のMQWであっても、InP(格子定数5.869Å)よりも格子定数が大きいIII−V族化合物半導体の基板を用いるのが普通である。タイプ2のMQWを用いて受光における電子の遷移エネルギを小さくしても、カットオフ波長3μmという長い波長(小さい遷移エネルギ)を実現するには、InPよりも格子定数の大きい基板が必要である。InP基板よりも格子定数の大きい基板は、大きな格子定数も含む種々の要因により近赤外〜中赤外の光を吸収する。基板は厚みが厚いため、基板による対象光の吸収は、大きな感度低下の要因となる。
上記のようにGaSb層からなるバッファ層を挿入することによって、InP基板に形成したカットオフ波長3μm以上のMQWによって、近赤外〜中赤外において高い感度を持つ受光素子を得ることができる。また、上記のようにInP基板は結晶性が安定して良好なものを得られるので、格子欠陥密度の上層への継承が生じても、安定して結晶性の良いMQWを得ることができ、暗電流を低くすることができる。また上記のInP基板の安定した良好な結晶性は、受光素子特性の均一化、および歩留まり向上をもたらす。さらに他のIII−V族化合物半導体の基板に比べて大口径の基板を得ることができるので、量産性にも優れる。
なお、MQWの格子定数は、a層とb層との対の繰り返しでMQWが構成される場合、XRD(Xray Diffraction)パターンの周期性から決定される。バッファ層の格子定数については、InP基板上に成長した所定厚みのバッファ層の厚み全体にわたる平均値であるが、ハンドブック等に記載される材料固有の格子定数とほとんど同じである。
上記のバッファ層は、GaSb層から構成される。または、InP基板との関係において結晶特性がGaSb層と同じである層(以下、GaSb同等層)、から構成されてもよい。ここで、InP基板との関係において結晶特性がGaSb層(以下、GaSb同等層)と同じである、とは、Sbを含み、格子定数がGaSb層とほぼ同じであり、InP基板とは格子整合条件を逸脱しているが、上述の意味でエピタキシャル成長していることをいう。そして、当該GaSb同等層に格子整合して受光層を形成できることをいう。
これによって、InP(格子定数a=5.869Å)よりも格子定数が大きいGaSb(格子定数a=6.095Å)層、または、GaSb同等層、を介在させて、長波長側に受光感度を持つ、受光層をエピタキシャル成長することができる。バッファ層の厚みは、とくに限定しないが、厚み0.2μm以上とするのがよい。バッファ層の厚みが0.2μm以上ないと、つぎの問題を生じる。すなわち、バッファ層にグランド電極を設けるとき、エピタキシャル層を上層からバッファ層の所定厚みまでエッチングする際、バッファ層内でエッチング停止をする必要がある。バッファ層の厚みが0.2μm以上ないとエッチング停止のばらつき範囲に収まらなくなる。また、厚いほうは、所定範囲内で厚いほうが表層の結晶性を良好にできるので、1μm以上、好ましくは1.5μm以上または2μm以上とするのがよい。
実施の形態において詳しく説明するが、上記のバッファ層の厚み0.2μm以上は、上記InP/GaSbにおける臨界膜厚との関係でいえば、臨界膜厚をはるかに大きく超えている。格子不整合度が0.038のとき、臨界膜厚は厚く見積もって4nm(0.004μm)程度である。したがって、バッファ層の膜厚は臨界膜厚の数十倍以上ということができる。GaSbバッファ層は、少なくとも臨界膜厚の50倍以上の厚みを有する。100倍以上であってもよい。これはSb元素がもつサーファクタント効果などの特異性も関係していると考えられる。
上記のInP基板/GaSb層またはGaSb同等層のバッファ層は、格子整合の立場からはGaSb基板の代わりをしているとみることができる。GaSb基板を用いた場合、しかしながら、GaSbは、中赤外域に自由キャリアによる吸収が存在するので、この受光層の対象光を吸収する。基板は厚みが厚いため、GaSb基板による対象光の吸収は大きな感度低下を生じる。InP基板は、上述のように波長3μm以上の光を吸収しないので、良好な感度を保持することができる。
また、InP基板はGaSb基板に比べて、安定して結晶性が良好であり、受光素子の特性の均一化および歩留まり向上を得ることができる。また、InP基板はGaSb基板に比べて大口径が可能であり、量産性の点でも優れている。さらに非常に安価なので、経済性に優れた高品質の受光素子を提供することができる。
波長3μm〜12μmの光に透明なInP基板を、硫黄(S)を添加していないInP基板とするのがよい。
硫黄(S)を含むInP基板は、波長3μm以上から透過率が減少して波長5μmで透過率がほとんどゼロに近づき、波長5μm以上でゼロになる。このため、InP基板には硫黄を含有しないものを用いなければならない。
波長3μm〜12μmの光に透明なInP基板としては、とくに、Fe含有InP基板またはノンドープInP基板とするのがよい。
Fe含有InP基板またはノンドープInP基板を用いることで、InP基板は波長3μm〜12μmの光に透明になり、この波長域の光を受光対象にする本発明の受光素子の感度を高めることができる。
受光層内にpn接合を有するようにできる。
上記の構成によって、高い受光感度を持つpin構造の赤外域の受光素子を提供することができる。
または、受光層に、その受光層に格子整合しているIII−V族化合物半導体からなる挿入層を有し、該挿入層の伝導帯の底を、該受光層の伝導帯の底より高いものとすることができる。
これによって、高い受光感度を持つnBn(n型層/バリア層/n型層)構造の赤外域の受光素子を提供することができる。また、画素の独立性を確保しながらリーク電流を小さくすることができる。
受光素子の受光層における多重量子井戸構造を、タイプ2のMQW、{(InAs/GaSb)、(InAs/InGaSb)、(InAsSb/GaSb)および(InAsSb/InGaSb)}のいずれかとすることができる。
これによって、受光素子は、近赤外〜中赤外(波長3μm〜12μm)に感度をもつ受光層を得ることができる。なお、InAsの格子定数6.058Å、GaSbの格子定数6.095Å、In0.2Ga0.8Sbの格子定数6.172Å、InAs0.92Sb0.08の格子定数6.092Åである。
InP基板の裏面から光が入射される構造を有することができる。
InP基板の裏面を入射面とすることで、二次元配列された受光素子(画素)をマイクロバンプ接続方式で読み出し回路(ROIC)の読み出し電極とコンパクトな構造で接続して小型化されたハイブリッド検出装置を得ることができる。というよりは、マイクロバンプ接続方式によらなければ、小型で使いやすいハイブリッド検出装置を得ることができない。その上で、InP基板が近赤外〜中赤外の光を吸収しないので、当該波長域に高い感度をもつ受光素子を得ることができる。
ここで、基板の側から光が入射される構造とは、基板裏面に設けた反射防止膜(AR(Anti-reflection)膜などが該当する。また、二次元配列された画素(受光素子)自体も基板裏面入射を予定しているので、当該構造に該当する。
本発明の検出装置は、上記のいずれかの受光素子と、読み出し回路(ROIC:Read Out IC)とを備え、受光素子における画素電極と、読み出し回路における読み出し電極とがバンプを介在させて接続されていることを特徴とする。
これによって、近赤外〜中赤外に高い受光感度をもち、コンパクトで小型化された検出装置を得ることができる。
本発明の半導体エピタキシャルウエハは、III−V族化合物半導体により形成されている。この半導体エピタキシャルウエハは、波長3μm〜12μmの光に透明なInP基板と、InP基板に接して位置するバッファ層とを備える。そして格子定数aを持つバッファ層および格子定数aを持つInP基板において、|a−a|/aの値が、形式的な格子整合条件の範囲を超えていて、バッファ層が、GaSb層から構成されていることを特徴とする。
III−V族化合物半導体におけるエピタキシャル成長、および形式的な格子整合条件などについては、上記受光素子での説明がそのまま当てはまる。また、バッファ層をGaSb層で構成することの技術的意味についても、上述のとおりである。そして、GaSb同等層で形成することの技術的意味についても、上述のとおりである。
上記の構成によって、良好な結晶性で知られるInP基板を用いて、InPと格子整合しないとされる格子定数をもつバッファ層をGaSb層などで形成することでそのバッファ層の結晶性を比較的良好なものとできる。この半導体エピタキシャルウエハ上に当該バッファ層に格子整合するエピタキシャル層を成長させることができる。いわば、InP基板を用いながら、InPと格子定数が異なる基板を実現することができる。
上記のエピタキシャルウエハにおいて、波長3μm〜12μmの光に透明なInP基板を、Fe含有InP基板またはノンドープInP基板とすることができる。
これによって、厚みが大きい基板が、波長3μm〜12μmの範囲の光を吸収しないので、この波長域を受光対象とする本発明に係る受光素子の感度を高めることができる。
上記のエピタキシャルウエハにおいて、バッファ層に格子整合する、多重量子井戸構造を含む第1半導体層を備えることができる。
上記の構成によって、結晶性の良好な多重量子井戸構造を含む第1半導体層を格子整合させて成長することができる。このため透過率の高いInP基板を用いて、受光感度の高い赤外域の受光素子を得ることができる。
半導体エピタキシャルウエハの第1半導体層に含まれる多重量子井戸構造を、タイプ2の多重量子井戸構造、{(InAs/GaSb)、(InAs/InGaSb)、(InAsSb/GaSb)および(InAsSb/InGaSb)}のいずれかとすることができる。
これによって、近赤外〜中赤外(波長3μm〜12μm)に高い感度をもつ受光素子を作製するための半導体エピタキシャルウエハを提供することができる。
本発明の受光素子の製造方法は、InP基板にIII−V族化合物半導体が積層された受光素子を製造する。この製造方法は、波長3μm〜12μmの光に透明なInP基板を準備する工程と、InP基板に接してバッファ層を形成する工程と、バッファ層に接して該バッファ層に格子整合する、カットオフ波長3μm以上の多重量子井戸構造を含む受光層を形成する工程とを備える。そしてバッファ層形成工程において、バッファ層の格子定数aおよびInP基板の格子定数a、が形式的な格子整合条件の範囲を超えながら、当該バッファ層が前記InP基板からエピタキシャル成長し、バッファ層を、GaSb層から構成することを特徴とする。
上記の方法によれば、InP基板に格子整合しないとされる材料であるGaSb層などをバッファ層に用いることで、InP基板上に、MQWをエピタキシャル成長できるほど結晶性の良いバッファ層とすることができる。この結果、上記の理由により波長3μm以上に高い受光感度をもつ受光素子を得ることができる。また、InP基板は安定して結晶性が良好な大口径のもの得ることができ、高品質、高経済性の受光素子を提供することができる。なお、バッファ層はGaSb同等層で形成してもよいことは上記のとおりである。
受光素子の製造方法において、受光層に含まれる多重量子井戸構造を、タイプ2の多重量子井戸構造、{(InAs/GaSb)、(InAs/InGaSb)、(InAsSb/GaSb)および(InAsSb/InGaSb)}のいずれかとすることができる。
これによって、近赤外〜中赤外(波長3μm〜12μm)に高い感度をもつ受光素子を容易に製造することができる。
受光層の形成工程において、受光層内にpn接合を形成することができる。
上記の構成によって、高い受光感度を持つpin構造の赤外域の受光素子を提供することができる。
受光層の形成工程において、該受光層に、その受光層に格子整合しているIII−V族化合物半導体からなる格子整合している挿入層を挿入し、該挿入層の伝導帯の底を該受光層の伝導帯の底より高いものとすることができる。
これによって、メサ構造の溝の深さを浅くすることでリーク電流を小さくしながら、高い受光感度を持つnBn(n型層/バリア層/n型層)構造の赤外域の受光素子を製造することができる。
本発明の半導体エピタキシャルウエハの製造方法は、InP基板にIII−V族化合物半導体の半導体エピタキシャルウエハを製造する。この製造方法は、波長3μm〜12μmの光に透明なInP基板を準備する工程と、InP基板に接してバッファ層を形成する工程を備え、バッファ層形成工程において、バッファ層の格子定数aおよびInP基板の格子定数a、が形式的な格子整合条件の範囲を超えながら、当該バッファ層がInP基板からエピタキシャル成長し、バッファ層を、GaSb層から構成することを特徴とする。
上記の方法によって、良好な結晶性で知られるInP基板を用いて、InPと格子定数が大きく異なる材料であるGaSbなどによってバッファ層を形成することで、格子整合条件を大きく逸脱しながら、比較的良好な結晶性のバッファ層を得ることができる。バッファ層の厚みは、とくに限定しないが、たとえば1μm以上とすることができる、さらに1.5μm以上、さらに2μm以上としてもよい。この半導体エピタキシャルウエハ上に当該バッファ層に格子整合するエピタキシャル層を成長させることができる。なお、バッファ層はGaSb同等層で形成してもよいことは上記のとおりである。
本発明の受光素子等によれば、カットオフ波長3μm以上の受光層を得ながら、InP基板を用いているためその対象波長域の光を基板が吸収することがない。このため波長域3μm以上で感度が高い受光素子を得ることができる。また、InP基板は安定して良好な結晶性を有するので、安定して高品質の受光素子等を得ることができる。また、大口径のInP基板を得られるので量産性にも優れる。
本発明の実施の形態1における受光素子を示し、(a)は二次元配列された画素を備える受光素子、(b)は単一画素の受光素子、を示す図である。 InP基板の透過率を示す図である。 GaSb基板の透過率を示す図である。 図1(a)の受光素子と読み出し回路とを組み合わせたハイブリッド検出装置を示す断面図である。 本発明の半導体エピタキシャルウエハを示す図である。 図1に示す受光素子の製造方法のフローチャートである。 本発明の実施の形態2における受光素子を示す断面図である。 本発明の実施の形態3を示し、(a)はエピタキシャルウエハ、(b)は受光素子、である。 実施例における本発明例の半導体エピタキシャルウエハのXRDの結果を示す図である。
(実施の形態1)
図1は、本発明の実施の形態1における受光素子10を示す図であり、(a)は画素が二次元配列された受光素子、(b)は単一画素の受光素子、を示す図である。どちらも本発明の受光素子であるが、二次元配列された画素をもつ受光素子の説明は、単一画素の受光素子の説明を包含するので、以下では、二次元配列された画素をもつ受光素子について説明する。
図1(a)によれば、受光素子10は次のIII−V族半導体積層構造を備える。
<InP基板1/p型GaSbバッファ層2/タイプ2の(InAs/GaSb)MQW/n型コンタクト層5>
このうち、タイプ2の(InAs/GaSb)MQWが、受光層3である。カットオフ波長3μm以上であり、近赤外〜中赤外(たとえば波長3μm〜12μm)の光に受光感度をもつ。このMQWは、たとえば単一の(InAs/GaSb)を1ペアとして、100〜300ペア程度形成されるのがよい。InAsおよびGaSbの厚みは、2nm〜7nmの範囲、たとえば5nm程度とするのがよい。全体のMQWのうち、InP基板1の側の数十ペアのGaSbにはp型不純物たとえばBeをドープするのがよい。また、全体のMQWのうちコンタクト層5の側の数十ペアをn型層とするためにInAsにSiなどのn型不純物をドープするのがよい。両方の中間の層は、i(intrinsic)型とするために不純物をドープしない。このようなMQWの中の導電型領域の形成によって、pinフォトダイオードを得ることができる。
pn接合またはpin接合は、上記の不純物ドープまたはアンドープにより、MQW3内に形成される。
画素Pの電極11は、n型コンタクト層5にオーミック接触するようにAuGeNi合金等で形成するのがよい。またグランド電極12は、p型GaSbバッファ層2にオーミック接触するようにTi/Pt/Au合金等で形成するのがよい。この際、バッファ層には電極を形成するので、バッファ層は1E18cm−3以上のキャリア濃度を有するのが望ましい。
光は、InP基板1の裏面から入射される。入射光の反射を防止するためにAR(Anti-reflection)膜35がInP基板1の裏面を被覆する。このInP基板1の裏面にAR膜35を配置する構造は、基板側から入射するための構造といってよい。また画素Pの二次元配列自体、読み出し回路との接続に用いられるマイクロバンプ接続方式のため、基板側入射は必然であり、上記の基板側から入射するための構造といってよい。
本実施の形態における特徴は、次の点にある。
(1)InP基板1の格子定数a=5.869Åであり、GaSbの格子定数a=6.095Åであるので、|a−a|/a=0.038(3.8%)である。下層と上層の格子定数の相違が、非常に大きいにもかかわらず、GaSbバッファ層2は、比較的良好な結晶性を有して、InP基板にエピタキシャル成長している。この理由は、現時点で、明らかでない。これまでの研究結果等を総合して推測すると、このような良好な結晶性はGaSbバッファ層の厚みが厚いこと、および、Sb元素がもつサーファクタント効果などの特異性も関係している、と考えられる。
一般に、格子不整合度が大きいほど、成長する層の膜厚は薄くしないとミスフィット転位が増大して結晶性のよいエピタキシャル膜は得られない。このため結晶成長の分野では、臨界膜厚という概念を設けて、その臨界膜厚の厚み以上では、結晶性の良好なエピタキシャル膜は得られないという考え方が一般的となっている。その臨界膜厚は、力学的平衡理論によるMatthews and Blakesleeの式(例えば、A.Braun et.al. Journal of Crystal Growth 241(2002)231-234)、またはエネルギー平衡理論によるPeople and Beanの式によって求められる。これらの式に基づいて臨界膜厚と、格子不整合度との関係を示した図が、「梅野正義、蘇我哲夫:結晶成長ハンドブック(小松啓編,共立出版,1995)p.699」に示されている。InP/GaSbにおいては、上記のように格子不整合度0.038である。上記結晶成長ハンドブックの図によれば、この場合、People and Beanの式によれば約4nm(0.004μm)であり、Matthews and Blakesleeの式によれば約1nm(0.001μm)である。
上記したように、GaSbバッファ層2の厚みは0.2μm以上とするのがよい。したがって、本実施の形態では、GaSbバッファ層2の厚みは、臨界膜厚の数十倍以上あることになる。臨界膜厚を厚く算定するPeople and Beanの式による約4nmに基づいても、50倍以上の厚みを有する。100倍以上の厚みでもよい。
なお、InP基板1上に成長したGaSbバッファ層2は、鏡面を呈して、凹凸がなく平坦である。XRDの主回折ピークのFWHM(半値全幅)は、300秒以下とするのがよい。p型GaSbバッファ層2におけるキャリア濃度は上記オーミック接触を確実に実現するために、1E18cm−3以上とする。
(2)InP基板1は、バンドギャップエネルギが1.35eVである。このバンドギャップは波長1μm弱に対応する。このため、受光層3が対象とする光を吸収しない。図2は、厚み350μmのInP基板の透過率(室温)を、フーリエ変換赤外分光光度計(FT−IR)で測定した結果を示す図である。Feドープ(高抵抗)InP基板は波長2μm〜12μmの波長域で透明であり、吸収帯がない。なお、図2は、硫黄ドープInP基板の透過率も記載するが、波長5μm以上ではほとんど透過率はゼロである。波長5μm未満において透過率が低いのは裏面粗研磨の影響である。波長5μm以上で透過率がゼロであるため、硫黄含有InP基板は、本発明が対象とする赤外域の受光素子の基板には使用することはできない。
カットオフ波長3μm以上のタイプ2のMQWを形成する場合、MQWの層を構成する材料には、InPよりも格子定数の大きいIII−V族化合物半導体を用いるのが普通である。InPに格子整合するIII−V族化合物半導体を用いたのでは、たとえタイプ2のMQWによって受光の際の電子の遷移エネルギ差を小さくしたとしても、カットオフ波長3μm以上を実現することはできない。
カットオフ波長3μm以上を、タイプ2のMQWで実現する場合、たとえばGaSb基板を用いるのが普通である。このような格子定数の大きいIII−V族化合物半導体は、近赤外〜中赤外の波長域に吸収帯を持つ場合が多い。たとえば、GaSbは、図3に示すように中赤外域に自由キャリアによる吸収を持つ。図3は、厚み500μmのGaSb基板の透過率(室温)をFT−IRで測定した結果を示す図である。図3によれば、アンドープGaSb基板は、波長5μm以上で透過率はほとんどゼロである。また、アンドープGaSb基板よりも少し透過率が高いTeドープGaSb基板についても、透過率は、波長5μm付近の70%程度から徐々に低下し、波長6.5μm付近で50%程度になり、波長8μm以上で25%以下に低下している。このような透過率を示すGaSb基板を赤外域を対象とする受光素子用いることは難しい。たとえば、エピタキシャルウエハを製造したあと、GaSb基板を削除するか、大幅に減厚する必要があり、工数の増大および品質劣化を招く。
しかし、上記によれば、近赤外〜中赤外に吸収帯を持たないInP基板に結晶性の良いGaSbバッファ層2を成長でき、そのGaSbバッファ層2上にカットオフ波長3μm以上のタイプ2の(InAs/GaSb)MQWを形成している。この結果、厚みが大きいInP基板1が、対象とする光を吸収することはない。この結果、受光対象の光に対する感度を向上させることができる。
(3)GaSb基板に比べて、良好な結晶性のInP基板を安定して得ることができる。このため、InP基板1/GaSbバッファ層2/(InAs/GaSb)MQWからなる受光層3、とエピタキシャル成長しても、良好な結晶性の(InAs/GaSb)MQWからなる受光層3を、どの部分でも、またどの機会にも得ることができる。この結果、特性が均一な素子を、歩留まり良く製造することができる。
さらにInP基板はGaSb基板に比べて、大口径のものを得られるので量産性に優れている。さらに、InP基板はGaSb基板に比べて安価であるので、経済性に優れた受光素子10、ひいては検出装置50を提供することができる。
図4は、図1の受光素子10と、シリコン(Si)に形成された読み出し回路70とを接続したハイブリッド検出装置を示す図である。読み出し回路70はCMOS(Complimentary Metal Oxide Semiconductor)である。n型コンタクト層5に導電接続する画素電極11は、読み出し電極71と、それぞれのバンプ9,79を介在させて導電接続されている。またp型バッファ層2に導電接続するグランド電極12は、配線電極12eを保護膜43に沿って伝わらせて画素電極11の高さに揃えて、CMOSのグランド電極72と、バンプを介在させて導電接続させている。
上記のようなバンプを介在させたマイクロバンプ接続方式の接続によれば、画素ピッチを小さくして高密度の画素としても、コンパクトな小型化した検出装置を得ることができる。
図5は、図1の受光素子10を作製する途中の工程における半導体エピタキシャルウエハ1aを示す平面図である。受光素子10の仕様によるが、30μmピッチで約8万個の画素が縦横に配列された、8.5mm×10mmのチップ(受光素子)の場合、2インチ径のInP基板から、約11個、取得することができる。4インチ径のInP基板からは約52個を取得することができる。上記のように、GaSb基板を用いるよりも大口径のInP基板を用いることで高い量産性を得ることができる。
図5に示す半導体エピタキシャルウエハ1aは、InP基板上にGaSbバッファ層が成長された状態である。GaSbバッファ層は、厚み1μm以上であり、鏡面を呈しており、凹凸がなく平坦である。かつ、XRDによる主ピークのFWHMは300秒以下である。しかしながら、|a−a|/a=約0.038(3.8%)である。このような良好な結晶性は、GaSbバッファ層の厚みが厚いことに由来すると考えられる。
受光素子10は、受光層3、コンタクト層5、メサ構造、電極11,12を形成されて、チップの輪郭が次第に明確になった状態で、半導体エピタキシャルウエハ1aから個片化される。図5は、GaSbバッファ層2を形成した段階の図である。
図6は、図1の受光素子10の製造方法を示すフローチャートである。まず、InP基板を準備して、洗浄をしたあとGaSbバッファ層2を厚み1μm以上に成長する。成長法は、とくに限定はないが、MBE(Molecular Beam Epitaxy)法、MOVPE(Metal Organic Vapor Phase Epitaxy)法などを用いることができる。バッファ層成長後、タイプ2の(InAs/GaSb)MQWの受光層3を成長する。タイプ2の遷移(受光)は、InAsとGaSbとの界面を挟んで行われるので、界面の数が多いほうが長波長側の受光感度を高くする。このため、長波長側の感度を重視する場合、MQWは全体で150ペア程度以上とするのがよい。受光層3すなわち上記のMQW内にpn接合を形成するために、MQW成長中に、InP基板1に近い側のMQW50ペア程度のGaSbにp型不純物Beをドープする。そのあとに形成するMQWは、アンドープとして真性半導体(i型:intrinsic)とする。その後、最終のMQW50ペア程度のInAsにn型不純物Siをドープする。これによって、pin型またはnip型フォトダイオードを得ることができる。pin接合もpn接合の中の一種である。また、構造によっては受光層内にはpi接合しかない場合もあるが、電極が接触する領域まで考えれば、pin接合となる。これも受光層内に位置するpn接合と解釈することができる。
次いで、エッチングによって、画素Pの間にトレンチを入れたメサ構造を形成する。エッチングは、リン酸+過酸化水素水+水によるウエットエッチング、もしくはヨウ化水素や塩化シリコンガスによるドライエッチングで行う。これによって、各画素Pは周りの画素から独立して、クロストークなどを防ぐことができる。次いで、図1に示すように、メサ構造の表面を保護する保護膜(パッシベーション膜)43によって表面を被覆する。保護膜(パッシベーション膜)43には、SiO膜などを用いるのがよい。
このあと、フォトリソグラフィによって画素電極11およびグランド電極12を形成する。
上記の受光素子10は、InP基板1上のGaSbバッファ層2上に、カットオフ波長3μm以上のタイプ2の(InAs/GaSb)MQWの受光層3を備えることで、基板裏面入射の場合でも、厚みの大きいInP基板1が対象波長の光を吸収しないので、受光感度を高めることができる。
また、結晶性に優れたInP基板を用いることで、確実な理由は不明であるが、格子欠陥密度の小さいタイプ2の(InAs/GaSb)MQWの受光層3を得ることができ、受光素子の暗電流を低くすることができる。
さらに、InP基板はGaSbに比べて安価であるので、経済性に優れた受光素子および検出装置を提供することができる。
(実施の形態2)
図7は、本発明の実施の形態2における受光素子10を示す断面図である。この受光素子10では、画素Pは、SiN選択拡散マスクパターン36の開口部から選択拡散されたn型領域6およびそのn型領域6の先端に位置するpn接合15を、主要部分として備える。pn接合15は、受光層3の中に届いている。また上述のように、pi接合であってもよい。各画素Pは、周りの画素と選択拡散されていない領域によって隔てられている。
III−V族化合物半導体の積層体の構成は、<InP基板1/p型GaSbバッファ層2/タイプ2の(InAs/GaSb)MQWの受光層3/p型コンタクト層55>、である。本実施の形態では、画素電極11が接触する領域はn型不純物が選択拡散されたn型領域6である。各画素Pは、選択拡散されていない領域で隔てられ、結晶層はそのままの状態を保つ。このため、メサ構造のように画素の側壁が露出されることがないので、結晶が損傷されにくい。この結果、低い暗電流を実現しやすい。
その他の構成および作用については、実施の形態1の説明がそのまま当てはまる。
(実施の形態3)
図8(a)は、本発明の実施の形態3におけるエピタキシャルウエハ、また図8(b)は本発明の実施の形態3における受光素子10、を示す断面図である。図8(a)のエピタキシャルウエハは、次の積層構造を有する。
<FeドープInP(100)基板101/TeドープGaSbバッファ層2/(InAs/GaSb)のn型MQW21からなる受光層/(InAs/GaSb)のn型MQW22からなる受光層/上下のMQWよりも、伝導帯の底が高いバリア層23/(InAs/GaSb)のn型MQW24からなるコンタクト層>
受光層を形成するn型MQW21,n型MQW22のうち、バッファ層2に接する側の数十ペア、たとえば60ペアのn型MQW21は、n型キャリア濃度2e18cm−3以上とする。この場合、InAsにn型不純物のシリコン(Si)をドープしてGaSbにはドープしない。n型MQW21の上に位置する(InAs/GaSb)のn型MQW22は、たとえば100ペアであり、n型キャリア濃度1E16cm−3とする。バリア層23は、広いバンドギャップを持ち、伝導帯の底が、上下のMQWの伝導帯の底より高いAlGaSb、AlAsSbなどを用いることができる。単層を用いるのが普通であるが、MQWでもよい。画素電極11が配置されることになるコンタクト層は、たとえば20ペアであり、キャリア濃度2e18cm−3以上のn型MQW24である。
図8(b)に示す受光素子10において、画素Pは、n型MQW24のコンタクト層のみ、またはバリア層の一部に至るまで、をメサエッチングすることで、周縁部から分離する。図示していないが、画素がアレイ化されている場合は、n型MQW24のコンタクト層のみをメサエッチングすることで、隣の画素から分離する。画素電極11は、n型MQW24のn型コンタクト層にオーミック接触するようにTi/Pt/Au合金等で形成する。またグランド電極12は、バッファ層2に接して位置するn型MQW21にオーミック接触するように、Ti/Pt/Au合金等を用いるのがよい。本実施の形態では、画素電極11およびグランド電極12ともに、n側電極である。
本実施の形態における受光素子10では、受光によって生成する電子−正孔対のうち、拡散して画素電極に到達する正孔を捕捉することで、受光を検出する。正孔の画素電極への移動は拡散によるため、画素分離をするメサ構造の溝を浅くすることができる。この結果、メサ構造の側壁を流れるノイズ電流を低く抑えることができる。
検出装置を構成するには、実施の形態1と同様に、AR膜、保護膜等で表面を被覆する。そして、バンプを介在させて、画素電極11と、読み出し回路(ROIC:Read-out IC)の読み出し電極とを導電接続させる。グランド電極同士も導電接続する。
本実施の形態において、InP基板上にGaSbバッファ層2を設ける利点等は、実施の形態1、2と共通する。
図5に示す半導体エピタキシャルウエハ1aを作製して検証を行った。本発明例の半導体エピタキシャルウエハの作製方法は、次のとおりである。
<作製方法>:
InP基板上にMBE法によってGaSbバッファ層を成長した。V/III比は3.9とし、基板温度400℃で、厚み2μmにGaSbバッファ層を成長した。成長速度は、1.1μm/時間(約1ML/秒)とした。上記の方法で作製した半導体エピタキシャルウエハに対して、金属顕微鏡による観察と、XRD測定とを行った。
<金属顕微鏡による観察>:
GaSbバッファ層の表面は鏡面であった。かつ平滑であった。さらに微小な凹凸などまったく観察されなかった。
<XRD>:
結果を図9に示す。図9には、InP基板の鋭い主ピーク(100)と共に、GaSbバッファ層の主ピークも得られている。GaSbバッファ層の主ピークは、InP基板ほど良好ではないが、結晶性の指標であるFWHMは、218.5秒である。良好な結晶性を示しているといえる。InP基板全面をGaSbバッファ層で被覆した状態で、InP基板およびGaSbの主回折ピークが得られたことから、GaSbバッファ層の主回折ピークは、当該GaSbバッファ層の厚み全体に由来すると考えられる。
InP基板の主ピークとGaSbバッファ層の主ピークとの回折角の差Δωから、|a−a|/a=Δa/aを算出することができ、0.0382であった。このような大きい格子定数差の下層(InP基板)と上層(GaSbバッファ層)とでは、鏡面を呈するGaSbバッファ層を得られることは通常は難しい。バッファ層の膜厚を厚くすることが好影響を及ぼしていると考えられる。
上記の半導体エピタキシャルウエハ1aによれば、良好な結晶性のGaSbバッファ層に接して格子定数の大きいタイプ2のMQWの受光層を成長することができる。この受光層はカットオフ波長3μm以上であり、InP基板は、当該波長域の光を吸収しない。これに対してGaSb基板を用いた場合、上記波長域に自由キャリアによる吸収帯をもつ。基板は厚みが大きいためこの吸収は深刻な感度低下を生じる。本発明例のように、InP基板を用いることで、基板による吸収の問題を回避して、波長3μm以上に高い感度を保持することができる。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の受光素子等によれば、近赤外域〜中赤外域にわたって高い受光感度を保持することができる。また、基板に、安定した品質、大口径、および経済性に優れたInP基板を用いるので、高品質の受光素子等を安価に提供することができる。
1 InP基板、2 GaSbバッファ層、3 受光層、5 n型コンタクト層、6 n型領域、9 受光素子のバンプ、10 受光素子、11 画素電極、12 グランド電極、12e 配線電極、15 pn接合、21 n型MQW、22 n型MQW、23 バリア層、24 n型MQW、35 反射防止膜、36 選択拡散マスクパターン、43 保護膜、50 ハイブリッド検出装置、55 p型コンタクト層、70 読み出し回路、71 読み出し電極、72 グランド電極、73 絶縁膜、79 バンプ、101 FeドープInP(100)基板、P 画素。

Claims (17)

  1. III−V族化合物半導体により形成された受光素子であって、
    波長3μm〜12μmの光に透明なInP基板と、
    前記InP基板に接して位置するバッファ層と、
    前記バッファ層に接して位置する多重量子井戸構造を有する受光層とを備え、
    前記受光層は、カットオフ波長が3μm以上であり、かつ前記バッファ層に格子整合しており、
    格子定数aを持つ前記バッファ層および格子定数aを持つ前記InP基板において、|a−a|/aの値が、形式的な格子整合条件の範囲を超えながら、当該バッファ層が前記InP基板にエピタキシャル成長しており、
    前記バッファ層が、GaSb層から構成されていることを特徴とする、受光素子。
  2. 前記波長3μm〜12μmの光に透明なInP基板が、硫黄(S)を添加していないInP基板であることを特徴とする、請求項1に記載の受光素子。
  3. 前記波長3μm〜12μmの光に透明なInP基板が、Fe含有InP基板またはノンドープInP基板であることを特徴とする、請求項1または2に記載の受光素子。
  4. 前記受光層内にpn接合を有することを特徴とする、請求項1〜3のいずれか1項に記載の受光素子。
  5. 前記受光層に、該受光層に格子整合しているIII−V族化合物半導体からなる挿入層を有し、該挿入層の伝導帯の底が、該受光層の伝導帯の底より高いことを特徴とする、請求項1〜3のいずれか1項に記載の受光素子。
  6. 前記多重量子井戸構造が、タイプ2の多重量子井戸構造、{(InAs/GaSb)、(InAs/InGaSb)、(InAsSb/GaSb)および(InAsSb/InGaSb)}のいずれかであることを特徴とする、請求項1〜5のいずれか1項に記載の受光素子。
  7. 前記InP基板の裏面から光が入射される構造を有することを特徴とする、請求項1〜6のいずれか1項に記載の受光素子。
  8. 請求項1〜7のいずれか1項に記載の受光素子と、読み出し回路(ROIC:Read Out IC)とを備え、前記受光素子における画素電極と、前記読み出し回路における読み出し電極とがバンプを介在させて接続されていることを特徴とする、検出装置。
  9. III−V族化合物半導体により形成された半導体エピタキシャルウエハであって、
    波長3μm〜12μmの光に透明なInP基板と、
    前記InP基板に接して位置するバッファ層とを備え、
    格子定数aを持つ前記バッファ層および格子定数aを持つ前記InP基板において、|a−a|/aの値が、形式的な格子整合条件の範囲を超えていて、
    前記バッファ層が、GaSb層から構成されていることを特徴とする、半導体エピタキシャルウエハ。
  10. 前記波長3μm〜12μmの光に透明なInP基板が、Fe含有InP基板またはノンドープInP基板であることを特徴とする、請求項9に記載の半導体エピタキシャルウエハ。
  11. 前記バッファ層に格子整合する、多重量子井戸構造を含む第1半導体層を備えることを特徴とする、請求項9または10に記載の半導体エピタキシャルウエハ。
  12. 前記多重量子井戸構造が、タイプ2の多重量子井戸構造、{(InAs/GaSb)、(InAs/InGaSb)、(InAsSb/GaSb)および(InAsSb/InGaSb)}のいずれかであることを特徴とする、請求項11に記載の半導体エピタキシャルウエハ。
  13. III−V族化合物半導体が積層された受光素子の製造方法であって、
    波長3μm〜12μmの光に透明なInP基板を準備する工程と、
    前記InP基板に接してバッファ層を形成する工程と、
    前記バッファ層に接して該バッファ層に格子整合する、カットオフ波長3μm以上の多重量子井戸構造を含む受光層を形成する工程とを備え、
    前記バッファ層形成工程において、前記バッファ層の格子定数aおよび前記InP基板の格子定数a、が形式的な格子整合条件の範囲を超えながら、当該バッファ層が前記InP基板にエピタキシャル成長し、前記バッファ層を、GaSb層から構成することを特徴とする、受光素子の製造方法。
  14. 前記多重量子井戸構造を、タイプ2の多重量子井戸構造、{(InAs/GaSb)、(InAs/InGaSb)、(InAsSb/GaSb)および(InAsSb/InGaSb)}のいずれかとすることを特徴とする、請求項13に記載の受光素子の製造方法。
  15. 前記受光層の形成工程において、前記受光層内にpn接合を形成することを特徴とする、請求項13または14に記載の受光素子の製造方法。
  16. 前記受光層の形成工程において、該受光層に、その受光層に格子整合しているIII−V族化合物半導体からなる挿入層を挿入し、該挿入層の伝導帯の底を該受光層の伝導帯の底より高いものとすることを特徴とする、請求項13または14に記載の受光素子の製造方法。
  17. III−V族化合物半導体の半導体エピタキシャルウエハを製造する方法であって、
    波長3μm〜12μmの光に透明なInP基板を準備する工程と、
    前記InP基板に接してバッファ層を形成する工程を備え、
    前記バッファ層形成工程において、前記バッファ層の格子定数aおよび前記InP基板の格子定数a、が形式的な格子整合条件の範囲を超えながら、当該バッファ層が前記InP基板からエピタキシャル成長し、前記バッファ層を、GaSb層から構成することを特徴とする、半導体エピタキシャルウエハの製造方法。
JP2011248788A 2010-12-01 2011-11-14 受光素子の製造方法 Active JP5975417B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011248788A JP5975417B2 (ja) 2010-12-01 2011-11-14 受光素子の製造方法
US13/991,129 US9312422B2 (en) 2010-12-01 2011-11-29 Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device
EP11844996.6A EP2648234A4 (en) 2010-12-01 2011-11-29 Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element and the semiconductor epitaxial wafer, and detecting apparatus
PCT/JP2011/077481 WO2012073934A1 (ja) 2010-12-01 2011-11-29 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010268614 2010-12-01
JP2010268614 2010-12-01
JP2012512142 2011-05-18
JP2012512142 2011-05-18
JP2011248788A JP5975417B2 (ja) 2010-12-01 2011-11-14 受光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012256826A true JP2012256826A (ja) 2012-12-27
JP5975417B2 JP5975417B2 (ja) 2016-08-23

Family

ID=47528100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248788A Active JP5975417B2 (ja) 2010-12-01 2011-11-14 受光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5975417B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084361A (ja) * 2013-10-25 2015-04-30 住友電気工業株式会社 半導体素子
JP2015090901A (ja) * 2013-11-05 2015-05-11 浜松ホトニクス株式会社 赤外線検出素子
JP2016009716A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体装置
JP2016129225A (ja) * 2015-01-05 2016-07-14 住友電気工業株式会社 半導体受光装置、半導体受光素子
TWI553843B (zh) * 2013-06-17 2016-10-11 波音公司 用於乾蝕刻光偵測器陣列的系統和方法
JP2017107975A (ja) * 2015-12-09 2017-06-15 住友電気工業株式会社 フォトダイオード
US9887310B2 (en) 2014-02-05 2018-02-06 Sumitomo Electric Industries, Ltd. Semiconductor layered structure, method for producing semiconductor layered structure, and method for producing semiconductor device
US10008620B1 (en) 2017-03-16 2018-06-26 United Arab Emirates University Method of making gallium antimonide near infrared photodetector
CN110061076A (zh) * 2018-12-25 2019-07-26 深圳市芯思杰智慧传感技术有限公司 背入射式共面电极多单元芯片及其制备方法
CN110071185A (zh) * 2018-01-23 2019-07-30 中国科学院物理研究所 多量子阱红外探测器
JP2021525961A (ja) * 2018-05-29 2021-09-27 アイキューイー ピーエルシーIQE plc 緩衝材にわたって形成される光電子デバイス
US12433066B2 (en) 2019-06-21 2025-09-30 Dowa Electronics Materials Co., Ltd. Semiconductor optical device and method of producing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103409B2 (ja) 2018-05-11 2022-07-20 日本電気株式会社 光検出素子および赤外線検出装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239679A (ja) * 1985-04-15 1986-10-24 Takeshi Kobayashi 半導体装置
JPH02254731A (ja) * 1989-03-28 1990-10-15 Matsushita Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
JP2003173977A (ja) * 2001-12-07 2003-06-20 Sumitomo Chem Co Ltd 化合物半導体の製造方法
US20070160110A1 (en) * 2006-01-11 2007-07-12 Foxconn Technology Co., Ltd. Performance testing apparatus for heat pipes
US20070160100A1 (en) * 2006-01-11 2007-07-12 Huffaker Diana L Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-Sb alloys
JP2010157667A (ja) * 2009-01-05 2010-07-15 Sumitomo Electric Ind Ltd 検出装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239679A (ja) * 1985-04-15 1986-10-24 Takeshi Kobayashi 半導体装置
JPH02254731A (ja) * 1989-03-28 1990-10-15 Matsushita Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
JP2003173977A (ja) * 2001-12-07 2003-06-20 Sumitomo Chem Co Ltd 化合物半導体の製造方法
US20070160110A1 (en) * 2006-01-11 2007-07-12 Foxconn Technology Co., Ltd. Performance testing apparatus for heat pipes
US20070160100A1 (en) * 2006-01-11 2007-07-12 Huffaker Diana L Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-Sb alloys
JP2010157667A (ja) * 2009-01-05 2010-07-15 Sumitomo Electric Ind Ltd 検出装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015023330; B.M.Nguyen: '"Very high quantum efficiency in type-II InAs/GaSb superlattice photodiode with cutoff of 12mum"' Applied Physics Letters Vol.90, No.23 (2007), 231108 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553843B (zh) * 2013-06-17 2016-10-11 波音公司 用於乾蝕刻光偵測器陣列的系統和方法
US9123843B2 (en) 2013-10-25 2015-09-01 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2015084361A (ja) * 2013-10-25 2015-04-30 住友電気工業株式会社 半導体素子
KR102264753B1 (ko) 2013-11-05 2021-06-11 하마마츠 포토닉스 가부시키가이샤 적외선 검출 소자
JP2015090901A (ja) * 2013-11-05 2015-05-11 浜松ホトニクス株式会社 赤外線検出素子
WO2015068658A1 (ja) * 2013-11-05 2015-05-14 浜松ホトニクス株式会社 赤外線検出素子
KR20160083016A (ko) * 2013-11-05 2016-07-11 하마마츠 포토닉스 가부시키가이샤 적외선 검출 소자
US9768332B2 (en) 2013-11-05 2017-09-19 Hamamatsu Photonics K.K. Infrared detection element
US9887310B2 (en) 2014-02-05 2018-02-06 Sumitomo Electric Industries, Ltd. Semiconductor layered structure, method for producing semiconductor layered structure, and method for producing semiconductor device
JP2016009716A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体装置
JP2016129225A (ja) * 2015-01-05 2016-07-14 住友電気工業株式会社 半導体受光装置、半導体受光素子
JP2017107975A (ja) * 2015-12-09 2017-06-15 住友電気工業株式会社 フォトダイオード
US10008620B1 (en) 2017-03-16 2018-06-26 United Arab Emirates University Method of making gallium antimonide near infrared photodetector
CN110071185A (zh) * 2018-01-23 2019-07-30 中国科学院物理研究所 多量子阱红外探测器
CN110071185B (zh) * 2018-01-23 2022-08-02 中国科学院物理研究所 多量子阱红外探测器
JP2021525961A (ja) * 2018-05-29 2021-09-27 アイキューイー ピーエルシーIQE plc 緩衝材にわたって形成される光電子デバイス
CN110061076A (zh) * 2018-12-25 2019-07-26 深圳市芯思杰智慧传感技术有限公司 背入射式共面电极多单元芯片及其制备方法
CN110061076B (zh) * 2018-12-25 2024-05-24 芯思杰技术(深圳)股份有限公司 背入射式共面电极多单元芯片及其制备方法
US12433066B2 (en) 2019-06-21 2025-09-30 Dowa Electronics Materials Co., Ltd. Semiconductor optical device and method of producing the same

Also Published As

Publication number Publication date
JP5975417B2 (ja) 2016-08-23

Similar Documents

Publication Publication Date Title
JP6080092B2 (ja) 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
JP5975417B2 (ja) 受光素子の製造方法
US9312422B2 (en) Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device
US7755079B2 (en) Strained-layer superlattice focal plane array having a planar structure
US8022390B1 (en) Lateral conduction infrared photodetector
US9178089B1 (en) Strain-balanced extended-wavelength barrier detector
JP2012191130A (ja) 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置
JP2014236067A (ja) 半導体素子およびその製造方法
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
JP6589662B2 (ja) 半導体積層体および受光素子
Rehm et al. InAs/(GaIn) Sb short-period superlattices for focal plane arrays
WO2016171009A1 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488855B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
US9929301B2 (en) Semiconductor stack and semiconductor device
WO2016067996A1 (ja) 半導体積層体、受光素子およびセンサ
WO2012073934A1 (ja) 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置
JP7147570B2 (ja) 半導体積層体および受光素子
US9171978B2 (en) Epitaxial wafer, method for producing the same, photodiode, and optical sensor device
JP7078049B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP2012191135A (ja) 受光素子、その製造方法および検出装置
JP2020096064A (ja) 化合物半導体装置及びその製造方法、赤外線検出器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5975417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160710

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250