JP2003187401A - 磁気記録回路 - Google Patents

Abstract

(57)【要約】 【課題】 コストダウン、回路面積の縮小、及び、制御
手段を構成するマイクロコンピュータのポートを使用す
ることなく記録動作の許可／禁止の切り換えを実現する
とともに、同マイクロコンピュータの負担を軽減させる
ことを可能とした磁気記録回路を提供する。 【解決手段】 磁気記録用の記録ヘッド５と、記録ヘッ
ド５を用いて記録する対象となる記録信号を生成する記
録信号生成回路２と、記録ヘッド５を駆動するための駆
動信号を前記記録信号に基づいて生成する駆動信号生成
回路３と、前記駆動信号に応じて記録ヘッド５を駆動す
る記録ヘッド駆動回路４と、記録信号生成回路２の動作
を制御するマイクロコンピュータ１と、を備えた磁気記
録回路において、記録信号生成回路２が、マイクロコン
ピュータ１からの命令に応じて前記記録信号を出力する
／しないを切り換える。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、磁気記録媒体に信
号を記録する磁気記録回路に関するものである。 【０００２】 【従来の技術】従来の磁気記録回路の構成を図２に示
す。同図において、１０１はシステムを制御するマイク
ロコンピュータ（以下、「マイコン」と記す）、１０２
は信号処理回路、１０３は駆動信号生成回路、１０４は
記録ヘッド駆動回路、１０５はコイルで構成された磁気
記録用の記録ヘッド、１０６はデジトラ（抵抗入りシリ
コントランジスタ）、１０７は抵抗である。 【０００３】尚、マイコン１０１、信号処理回路１０
２、及び、記録ヘッド駆動回路１０４の電源電圧は２.
５[V]、駆動信号生成回路１０３の電源電圧は４.５[V]
である。また、マイコン１０１、信号処理回路１０２、
駆動信号生成回路１０３はそれぞれ１チップのＩＣとな
っている。 【０００４】マイコン１０１と信号処理回路１０２とは
複数本の信号線から成るマイコンインターフェース１１
によって双方向に通信を行う。マイコン１０１はレジス
タ１５を有しており、このレジスタ１５に格納される値
を、記録動作を許可するときには「１」にし、一方、記
録動作を禁止するときには「０」にする。 【０００５】そして、マイコン１０１の出力ポート１６
の電圧は、レジスタ１５に格納されている値が「１」で
あるときにはハイレベル（＝２.５[V]）になり、一方、
レジスタ１５に格納されている値が「０」であるときに
はローレベル（＝０[V]）になる。 【０００６】マイコン１０１の出力ポート１６にはデジ
トラ１０６の入力側が接続されている。デジトラ１０６
の出力側は抵抗１０７を介して４.５[V]の電源電圧に接
続されている。 【０００７】信号処理回路１０２は、不図示の回路から
入力される信号をＥＦＭ（Eight toFourteen Modulatio
n）することによって記録信号を生成するＥＦＭ信号生
成部２０１を有しており、信号処理回路１０２では、マ
イコン１０１からマイコンインターフェース１１を介し
て記録信号を生成する旨の命令を受けると、ＥＦＭ信号
生成部２０１によって記録信号が生成されて出力端子２
０２から出力される。 【０００８】駆動信号生成回路１０３は、２入力のＮＯ
Ｒゲート３０１、３０２、３０３、及び、３０４で構成
されている。ＮＯＲゲート３０１、３０２、３０３、及
び、３０４の一方の入力端子はデジトラ１０６と抵抗１
０７との接続点Ａに接続されている。ＮＯＲゲート３０
１及び３０４の他方の入力端子は、信号処理回路１０２
の出力端子２０２に接続されている。ＮＯＲゲート３０
２及び３０３の他方の入力端子は、ＮＯＲゲート３０４
の出力端子に接続されている。 【０００９】記録ヘッド駆動回路１０４は、ｎチャネル
のＭＯＳ型ＦＥＴ（以下、「ｎＭＯＳトランジスタ」と
記す）４０１、４０２、４０３、及び、４０４、ダイオ
ード４０５及び４０６、コンデンサ４０７及び４０８、
並びに、抵抗４０９で構成されている。ｎＭＯＳトラン
ジスタ４０１、４０２、４０３、４０４のゲートはそれ
ぞれ駆動信号生成回路１０３内のＮＯＲゲート３０１、
３０２、３０３、３０４の出力端子に接続されている。 【００１０】ｎＭＯＳトランジスタ４０１及び４０３の
ドレインには２.５[V]の電源電圧が印加されている。ｎ
ＭＯＳトランジスタ４０１、４０３のソースはそれぞれ
ダイオード４０５、４０６のアノードに接続されてい
る。ｎＭＯＳトランジスタ４０２、４０４のドレインは
それぞれダイオード４０５、４０６のカソードに接続さ
れている。ｎＭＯＳトランジスタ４０２及び４０４のソ
ースはグランドに接続されている。 【００１１】ダイオード４０５、４０６のカソード間に
は、コンデンサ４０７及び４０８が直列に接続されてい
る。抵抗４０９はコンデンサ４０８と並列に接続されて
いる。記録ヘッド１０５はコンデンサ４０７と並列に接
続されている。 【００１２】以上の構成において、マイコン１０１内の
レジスタ１５に格納されている値が「１」であるときに
は、デジトラ１０６と抵抗１０７との接続点Ａの電圧は
ローレベル（＝０[V]）になり、これにより、駆動信号
生成回路１０３内のＮＯＲゲート３０１、３０２、３０
３、及び、３０４では、一方の入力がローレベル（＝０
[V]）になるので、ＮＯＲゲート３０１、３０２、３０
３、及び、３０４はインバータとして動作する。 【００１３】したがって、信号処理回路１０２の出力端
子２０２がハイレベル（＝２.５[V]）であるときには、
ＮＯＲゲート３０１及び３０４の出力がローレベル（＝
０[V]）になり、また、ＮＯＲゲート３０２及び３０３
の出力がハイレベル（＝４.５[V]）になるので、記録ヘ
ッド駆動回路１０４内のｎＭＯＳトランジスタ４０１及
び４０４がＯＦＦで、ｎＭＯＳトランジスタ４０２及び
４０３がＯＮである状態になり、記録ヘッド１０５には
図２に示す−から＋の方向にダイオード４０６を通って
電流が流れる。尚、この電流は、コンデンサ４０７及び
４０８、並びに、抵抗４０９によって適切な値に調整さ
れる。 【００１４】一方、信号処理回路１０２の出力端子２０
２がローレベル（＝０[V]）であるときには、ＮＯＲゲ
ート３０１及び３０４の出力がハイレベル（＝４.５
[V]）になり、また、ＮＯＲゲート３０２及び３０３の
出力がローレベル（＝０[V]）になるので、記録ヘッド
駆動回路１０４内のｎＭＯＳトランジスタ４０１及び４
０４がＯＮで、ｎＭＯＳトランジスタ４０２及び４０３
がＯＦＦである状態になり、記録ヘッド１０５には図２
に示す＋から−の方向にダイオード４０５を通って電流
が流れる。尚、この電流は、コンデンサ４０７及び４０
８、並びに、抵抗４０９によって適切な値に調整され
る。 【００１５】したがって、信号処理回路１０２で生成さ
れた記録信号に応じて記録ヘッド１０５に流れる電流の
方向が切り換えられて記録ヘッド１０５に発生する磁界
の方向が切り換えられるので、信号処理回路１０２で生
成された記録信号が不図示の磁気記録媒体に記録される
ことになる。 【００１６】これに対して、マイコン１０１のレジスタ
１５に格納されている値が「０」であるときには、デジ
トラ１０６と抵抗１０７との接続点Ａの電圧はハイレベ
ル（＝４.５[V]）になり、これにより、駆動信号生成回
路１０３内のＮＯＲゲート３０１、３０２、３０３、及
び、３０４では、一方の入力がハイレベル（＝２.５
[V]）になるので、他方の入力にかかわらず、出力はロ
ーレベルになる（＝０[V]）。 【００１７】したがって、信号処理回路１０２から出力
される記録信号によらず、記録ヘッド駆動回路１０４内
のｎＭＯＳトランジスタ４０１、４０２、４０３、及
び、４０４がＯＦＦになり、記録ヘッド１０５には電流
が流れず、記録動作は行われない。 【００１８】 【発明が解決しようとする課題】このように、上述した
従来の磁気記録回路の構成では、駆動信号生成回路で生
成される駆動信号を出力する／しないをマイコンが切り
換えることによって記録動作の許可／禁止を切り換えて
いたため、記録動作の許可／禁止の切り換え信号をマイ
コンから駆動信号生成回路に供給する経路にバッファ
（デジトラ１０６及び抵抗１０７）が必要となり、その
分だけコストが余分にかかる（デジトラ：数円、抵抗：
数十銭）とともに回路面積が余分に大きくなる（５[mm]
×５[mm]程度）という問題があった。 【００１９】また、マイコンは、通常、システム内に搭
載される他の回路の制御も行うようになっており、多く
の制御信号の入出力が必要になるが、上述した従来の磁
気記録回路の構成では、制御手段の貴重なポートの１つ
を記録動作の許可／禁止の切り換えに費やしてしまうと
いう問題があった。また、マイコンには、信号処理回路
の動作の制御と、記録動作の許可／禁止の切り換えとの
２つの処理が必要となるという問題があった。 【００２０】そこで、本発明は、コストダウン、回路面
積の縮小、及び、制御手段を構成するマイクロコンピュ
ータのポートを使用することなく記録動作の許可／禁止
の切り換えを実現するとともに、同マイクロコンピュー
タの負担を軽減させることを可能とした磁気記録回路を
提供することを目的とする。 【００２１】 【課題を解決するための手段】上記の目的を達成するた
め、本発明では、磁気記録用の記録ヘッドと、該記録ヘ
ッドを用いて記録する対象となる記録信号を生成する記
録信号生成手段と、前記記録ヘッドを駆動するための駆
動信号を前記記録信号に基づいて生成する駆動信号生成
手段と、前記駆動信号に応じて前記記録ヘッドを駆動す
る記録ヘッド駆動手段と、前記記録信号生成手段の動作
を制御する制御手段と、を備えた磁気記録回路におい
て、前記記録信号生成手段が、前記制御手段からの命令
に応じて前記記録信号を出力する／しないを切り換える
ようにしている。 【００２２】 【発明の実施の形態】以下に本発明の実施形態を図面を
参照しながら説明する。本発明の一実施形態である磁気
記録回路の構成を図１に示す。１はシステムを制御する
マイクロコンピュータ（以下、「マイコン」と記す）、
２は信号処理回路、３は駆動信号生成回路、４は記録ヘ
ッド駆動回路、５はコイルで構成された磁気記録用の記
録ヘッドである。 【００２３】尚、マイコン１、信号処理回路２、及び、
記録ヘッド駆動回路４の電源電圧は２.５[V]、駆動信号
生成回路３の電源電圧は４.５[V]である。また、マイコ
ン１、信号処理回路２、駆動信号生成回路３はそれぞれ
１チップのＩＣとなっている。 【００２４】マイコン１と信号処理回路２とは複数本の
信号線から成るマイコンインターフェース１１によって
双方向に通信を行う。マイコン１は、信号処理回路２に
対して記録信号を生成する動作の開始及び停止を指示す
るとともに、記録動作を許可するときには、信号処理回
路２内の後述するレジスタ２５に「１」が格納され、一
方、記録動作を禁止するときには、レジスタ２５に
「０」が格納されるように信号処理回路２を制御する。 【００２５】信号処理回路２は、ＥＦＭ信号生成部２
１、インバータ２２、２入力のＡＮＤゲート２３及び２
４、レジスタ２５、並びに、２つの出力端子２６及び２
７を有している。信号処理回路２では、マイコンインタ
ーフェース１１を介してマイコン１から記録信号を生成
する旨の指示を受けると、ＥＦＭ信号生成部２１が不図
示の回路から入力される信号をＥＦＭ（Eight to Fourt
een Modulation）することによって記録信号を生成す
る。 【００２６】ＥＦＭ信号生成部２１で生成される記録信
号は、インバータ２２に入力されるとともにＡＮＤゲー
ト２３の一方の入力端子に入力される。インバータ２２
から出力される信号は、ＡＮＤゲート２４の一方の入力
端子に入力される。ＡＮＤゲート２３及び２４の他方の
入力端子はレジスタ２５に接続されており、ＡＮＤゲー
ト２３及び２４の他方の入力端子は、レジスタ２５の格
納されている値が「１」であるときにはハイレベル（＝
２.５[V]）になり、一方、レジスタ２５に格納されてい
る値が「０」であるときにはローレベル（＝０[V]）に
なる。ＡＮＤゲート２３、２４から出力される信号は、
それぞれ出力端子２６、２７を介して信号処理回路２の
外部に出力される。尚、レジスタ２５には、マイコンイ
ンターフェース１１を介してマイコン１から受ける指示
に応じて「１」または「０」が格納される。 【００２７】駆動信号生成回路３は、バッファ３１、３
２、３３、及び、３４で構成されている。バッファ３
１、３２、３３、及び、３４は、それぞれ入力がローレ
ベル（＝０[V]）であるときには出力がローレベル（＝
０[V]）になり、一方、入力がハイレベル（＝２.５
[V]）であるときには出力がハイレベル（＝４.５[V]）
になる。バッファ３１及び３４の入力端子は、信号処理
回路２の出力端子２６に接続されている。バッファ３２
及び３３の入力端子は、信号処理回路２の出力端子２７
に接続されている。 【００２８】記録ヘッド駆動回路４は、ｎチャネルのＭ
ＯＳ型ＦＥＴ（以下、「ｎＭＯＳトランジスタ」と記
す）４１、４２、４３、及び、４４、ダイオード４５及
び４６、コンデンサ４７及び４８、並びに、抵抗４９で
構成されている。ｎＭＯＳトランジスタ４１、４２、４
３、４４のゲートはそれぞれ駆動信号生成回路３のバッ
ファ３１、３２、３３、３４の出力端子に接続されてい
る。 【００２９】ｎＭＯＳトランジスタ４１及び４３のドレ
インには２.５[V]の電源電圧が印加されている。ｎＭＯ
Ｓトランジスタ４１、４３のソースはそれぞれダイオー
ド４５、４６のアノードに接続されている。ｎＭＯＳト
ランジスタ４２、４４のドレインはそれぞれダイオード
４５、４６のカソードに接続されている。ｎＭＯＳトラ
ンジスタ４２及び４４のソースはグランドに接続されて
いる。 【００３０】ダイオード４５、４６のカソード間には、
コンデンサ４７及び４８が直列に接続されている。抵抗
４９はコンデンサ４８と並列に接続されている。記録ヘ
ッド５はコンデンサ４７と並列に接続されている。 【００３１】以上の構成において、信号処理回路２で
は、レジスタ２５に格納されている値が「１」であると
きには、ＥＦＭ信号生成部２１で生成される記録信号が
出力端子２６から出力され、また、ＥＦＭ信号生成部２
１で生成される記録信号を反転させた信号が出力端子２
７から出力される。 【００３２】そして、信号処理回路２の出力端子２６か
ら出力される信号は、駆動信号生成回路３内のバッファ
３１、３４によりローレベルが０[V]、ハイレベルが２.
５[V]の信号からローレベルが０[V]、ハイレベルが４.
５[V]の信号にレベルシフトされてそれぞれ記録ヘッド
駆動回路４内のｎＭＯＳトランジスタ４１、４４のゲー
トに供給される。尚、このように信号処理回路２の出力
端子２６から出力される信号をレベルシフトさせるの
は、同信号がハイレベルであるときに記録ヘッド駆動回
路４内のｎＭＯＳトランジスタ４１及び４４をＯＮさせ
るために必要な処理である。 【００３３】また、信号処理回路２の出力端子２７から
出力される信号は、駆動信号生成回路３のバッファ３
２、３３により同様にレベルシフトされてそれぞれ記録
ヘッド駆動回路４内のｎＭＯＳトランジスタ４２、４３
のゲートに供給される。尚、このように信号処理回路２
の出力端子２７から出力される信号をレベルシフトさせ
るのは、同信号がハイレベルであるときに記録ヘッド駆
動回路４内のｎＭＯＳトランジスタ４２及び４３をＯＮ
させるために必要な処理である。 【００３４】したがって、ＥＦＭ信号生成部２１で生成
される記録信号のハイレベル（＝２.５[V]）の期間で
は、出力端子２６の電圧がハイレベル（＝２.５[V]）、
出力端子２７の電圧がローレベル（＝０[V]）となり、
記録ヘッド駆動回路４内のｎＭＯＳトランジスタ４１及
び４４がゲートにハイレベル（＝４.５[V]）が印加され
てＯＮになり、ｎＭＯＳトランジスタ４２及び４３がゲ
ートにローレベル（＝０[V]）が印加されてＯＦＦにな
り、記録ヘッド５には図１に示す＋から−の方向にダイ
オード４５を通って電流が流れる。尚、この電流は、コ
ンデンサ４７及び４８、並びに、抵抗４９によって適切
な値に調整される。 【００３５】一方、ＥＦＭ信号生成部２１で生成される
記録信号のローレベル（＝０[V]）の期間では、出力端
子２６の電圧がローレベル（＝０[V]）、出力端子２７
の電圧がハイレベル（＝２.５[V]）となり、記録ヘッド
駆動回路４内のｎＭＯＳトランジスタ４１及び４４がゲ
ートにローレベル（＝０[V]）が印加されてＯＦＦにな
り、ｎＭＯＳトランジスタ４２及び４３がゲートにハイ
レベル（＝４.５[V]）が印加されてＯＮになり、記録ヘ
ッド５には図１に示す−から＋の方向にダイオード４６
を通って電流が流れる。尚、この電流は、コンデンサ４
７及び４８、並びに、抵抗４９によって適切な値に調整
される。 【００３６】したがって、信号処理回路２で生成された
記録信号に応じて記録ヘッド５に流れる電流の方向が切
り換えられて記録ヘッド５に発生する磁界の方向が切り
換えられるので、信号処理回路２で生成された記録信号
が不図示の磁気記録媒体に記録されることになる。 【００３７】これに対して、信号処理回路２にて、レジ
スタ２５に格納されている値が「０」であるときには、
信号処理回路２の出力端子２６及び２７の電圧はローレ
ベル（＝０[V]）に固定される。すなわち、信号処理回
路２からはＥＦＭ信号生成部２１で生成される記録信号
が出力されない状態になる。 【００３８】したがって、信号処理回路２で生成される
記録信号によらず、記録ヘッド駆動回路４内のｎＭＯＳ
トランジスタ４１、４２、４３、及び、４４がＯＦＦに
なり、記録ヘッド５には電流が流れず、記録動作は行わ
れない。 【００３９】このように、本実施形態では、信号処理回
路２（記録信号生成手段）から記録信号を出力する／し
ないをマイコン１（制御手段）が切り換えることによっ
て記録動作の許可／禁止を切り換えているので、マイコ
ン１と駆動信号生成回路３（駆動信号生成手段）との間
にバッファ（図２におけるデジトラ１０６及び抵抗１０
７）は不要となり、その分だけコストダウン及び回路面
積の縮小が達成される。 【００４０】また、マイコン１は、信号処理回路２との
間に従来から設けられているマイコンインターフェース
１１を用いて、信号処理回路２から記録信号を出力する
／しないの切り換えを行うので、マイコン１のポートを
使用することなく記録動作の許可／禁止の切り換えが実
現される。これは、マイコン１では多くの制御信号の入
出力が必要になることからして、有意義なことである。 【００４１】その他には、例えば、マイコン１から記録
信号を生成する旨の指示を受けた後、信号処理回路２自
身がレジスタ２５に格納されている値を制御するという
ように、信号処理回路２をインテリ化することによっ
て、マイコン１の負担を軽減することができる。 【００４２】 【発明の効果】以上説明したように、本発明の磁気記録
回路によれば、コストダウン、回路面積の縮小、及び、
制御手段を構成するマイクロコンピュータのポートを使
用することなく記録動作の許可／禁止の切り換えが実現
されるとともに、同マイクロコンピュータの負担を軽減
させることが可能となる。

【図面の簡単な説明】 【図１】 本発明の一実施形態である磁気記録回路の構
成を示す図である。 【図２】 従来の磁気記録回路の構成を示す図である。 【符号の説明】 １ マイクロコンピュータ ２ 信号処理回路 ３ 駆動信号生成回路 ４ 記録ヘッド駆動回路 ５ 記録ヘッド １１ マイコンインターフェース ２１ ＥＦＭ信号生成部 ２２ インバータ ２３、２４ ＡＮＤゲート ２５ レジスタ ２６、２７ 出力端子 ３１、３２、３３、３４ バッファ ４１、４２、４３、４４ ｎチャネルのＭＯＳ型ＦＥ
Ｔ ４５、４６ ダイオード ４７、４８ コンデンサ ４９ 抵抗

Claims (1)

1. 【特許請求の範囲】 【請求項１】 磁気記録用の記録ヘッドと、 該記録ヘッドを用いて記録する対象となる記録信号を生
   成する記録信号生成手段と、 前記記録ヘッドを駆動するための駆動信号を前記記録信
   号に基づいて生成する駆動信号生成手段と、 前記駆動信号に応じて前記記録ヘッドを駆動する記録ヘ
   ッド駆動手段と、 前記記録信号生成手段の動作を制御する制御手段と、 を備えた磁気記録回路において、 前記記録信号生成手段が、前記制御手段からの命令に応
   じて前記記録信号を出力する／しないを切り換えること
   を特徴とする磁気記録回路。