JP2003189185A

JP2003189185A - 固体撮像装置

Info

Publication number: JP2003189185A
Application number: JP2001381910A
Authority: JP
Inventors: Nagataka Tanaka; 長孝田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-12-14
Filing date: 2001-12-14
Publication date: 2003-07-04
Anticipated expiration: 2021-12-14
Also published as: US7113214B2; US20030112352A1; JP3781672B2

Abstract

(57)【要約】【課題】ＤＣ歩留りが高く、且つフォトダイオードの
残像特性バラツキが低い固体撮像装置を提供する。【解決手段】信号電荷を蓄積するフォトダイオード
と、信号電荷を、ゲートに印加する電圧を制御すること
によって選択的に読み出す第１の読出し用トランジスタ
と、フォトダイオードと実質的に同じプロセスによって
製造されたフォトダイオード抵抗素子を有し、フォトダ
イオード抵抗素子の空乏化電位を近似的に測定するモニ
ター回路と、フォトダイオード抵抗素子の空乏化電位に
基づいて、信号電荷の読出し時に第１の読出し用トラン
ジスタのゲートに印加する電圧を生成する読出し電圧発
生回路とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に関わ
り、特に、フォトダイオードに関連する電位レベルに従
って信号電荷の読出し電圧を変化させるＣＭＯＳイメー
ジセンサなどの固体撮像装置に関する。

【０００２】

【従来の技術】固体の光電変換素子すなわち半導体の光
イメージサンセとして、大きく分けてＣＣＤ方式とＣＭ
ＯＳセンサ方式とがある。ＣＣＤ方式イメージセンサは
現在広く実用に供されているが、光電変換部（画素部）
と周辺回路部とを異なる製造工程によって製造されてい
る。一方、ＣＭＯＳセンサ方式のイメージセンサ（ＣＭ
ＯＳイメージセンサ）は、画素部と周辺回路部は通常の
ＣＭＯＳプロセスとほぼ同じ製造工程によって製造する
ことができ、同一基板上に光電変換部と周辺回路部を混
在して作製することができる。

【０００３】ＣＭＯＳイメージセンサの画素部は、マト
リックス状に配置された複数の単位画素を有する。単位
画素は、図６（ａ）に示すように、フォトダイオード６
４とフォトダイオード６４に蓄積された信号電荷を読出
す為の読出し用トランジスタ６５とを有する。読出し用
トランジスタ６５のゲートにはゲート電圧発生回路７６
が接続され、切り替えスイッチ７４によりゲートに印加
される電圧が切り替わり、トランジスタ６５のオンオフ
が制御される。オン（High）側には固定の電圧レベルを
発生する電源９０が、オフ（Low）側には接地電位がそ
れぞれ接続されている。

【０００４】図６（ｂ）に示すように、シリコン基板７
７上に形成されたゲートに隣接して埋め込み型のフォト
ダイオードが形成されている。図６（ｃ）に示すよう
に、ゲートが接地電位に接続されている状態、すなわち
ゲート下電位（Low）８０ａが低い状態において、フォ
トダイオード６４により生成された信号電荷は、フォト
ダイオードの空乏化電位７３上に閉じ込められている。
ゲートが電源９０に接続されている状態、すなわちゲー
ト下電位８０ｂが高い状態においては、ポテンシャルバ
リアが無くなり、閉じ込められていた信号電荷はゲート
下を通過して選択的に読出される。

【０００５】

【発明が解決しようとする課題】信号電荷の読出し動作
において、読出し後のフォトダイオード６４に信号電荷
が残ることによる残像現象が発生しないようにする為に
は、フォトダイオード空乏化電位７３＜ゲート下電
位（High）８０ｂの関係を保つことが肝要である。この
関係が保てないと、図６（ｄ）に示すように信号電荷の
読出しの経路（ゲート下）にポテンシャルのバリアが残
ってしまい、信号電荷全体を読出すことができず、結果
としてＣＭＯＳイメージセンサの残像特性が劣化してし
まう。

【０００６】そこで従来は、フォトダイオード空乏化電
位７３の製造バラツキがあっても上記関係が常に保たれ
るように、電源電位９０をフォトダイオード空乏化電位
７３に対して少し余裕を持たせて大きく設定していた。

【０００７】しかしながら、ゲートに印加する電源電圧
９０を高くすると、ゲート絶縁膜の耐圧が劣化し、ＤＣ
不良が起こりやすくなってしまう。すなわち、従来の方
法では、残像特性の劣化を防ぐ為に、信号電荷読み取り
時にトランジスタ６５のゲートに印加する電源電圧９０
を必要以上に高く設定していたため、ＤＣ不良の発生確
率が高いという問題があった。

【０００８】本発明はこのような従来技術の問題点を解
決するために成されたものであり、その目的は、ＤＣ歩
留りが高く、且つフォトダイオードの残像特性バラツキ
が低い固体撮像装置を提供することである。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の特徴は、信号電荷を蓄積するフォトダイオ
ードと、信号電荷を、ゲートに印加する電圧を制御する
ことによって選択的に読み出す第１の読出し用トランジ
スタと、フォトダイオードと実質的に同じプロセスによ
って製造されたフォトダイオード抵抗素子を有し、フォ
トダイオード抵抗素子の空乏化電位を近似的に測定する
モニター回路と、フォトダイオード抵抗素子の空乏化電
位に基づいて、信号電荷の読出し時に第１の読出し用ト
ランジスタのゲートに印加する電圧を生成する読出し電
圧発生回路とを有する固体撮像装置であることである。

【００１０】フォトダイオード抵抗素子はフォトダイオ
ードと同じ空乏化電位を有する。よって、モニター回路
は、フォトダイオード抵抗素子の空乏化電位を介して、
フォトダイオードの空乏化電位を間接的にモニターする
ことができる。フォトダイオード抵抗素子の空乏化電位
は、読出し電圧発生回路によって第１の読出し用トラン
ジスタのしきい電圧レベルなどが加味されて、第１の読
出し用トランジスタのゲートに印加される。従って、装
置毎に変動するフォトダイオードの空乏化電位に対し
て、残像特性が劣化しないように（フォトダイオード空
乏化電位）＜（ゲート下電位）の関係を保つことのでき
る最小の電圧レベルを第１の読出し用トランジスタのゲ
ートに印加することができる。

【００１１】

【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図面の記載において同一あるいは
類似部分には同一あるいは類似な符号を付している。た
だし、図面は模式的なものであり、層の厚みと幅との関
係、各層の厚みの比率などは現実のものとは異なること
に留意すべきである。また、図面の相互間においても互
いの寸法の関係や比率が異なる部分が含まれていること
はもちろんである。

【００１２】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係るＣＭＯＳイメージセンサの全体構
成を示すブロック図である。ＣＭＯＳイメージセンサ１
は、マトリックス状に配列された複数の単位画素９を有
する画素部２と、垂直方向に読み出し信号を走査する垂
直シフトレジスタ３と、垂直方向の読出し信号を所定の
レベルまで増幅するレベルシフト回路４と、水平方向に
読出し信号を走査する水平シフトレジスタ５と、垂直シ
フトレジスタ３及び水平シフトレジスタ５の動作タイミ
ングを取るタイミング発生回路６と、単位画素９内のフ
ォトダイオードと同様な素子構成を有するフォトダイオ
ード抵抗素子の空乏化電位をモニターするフォトダイオ
ード（ＰＤ）電位モニター回路８と、ＰＤ電位モニター
回路８によるモニター結果に基づいて調整された、フォ
トダイオードに蓄積された信号電荷の読出し電圧をレベ
ルシフト回路４へ供給する読出し電圧発生回路７とを有
する。

【００１３】図２は、単位画素９、ＰＤ電位モニター回
路８、及び読出し電圧発生回路７のそれぞれの具体的な
回路構成を示す回路図である。まず、単位画素９は、ｐ
側端子が接地されたフォトダイオード１４と、第１の読
出し用トランジスタ１５と、リセット用トランジスタ１
６と、垂直方向選択トランジスタ１７と、アンプ用トラ
ンジスタ１８とを有する。第１の読出し用トランジスタ
１５の一方の電極は、フォトダイオード１４のｎ側端子
に接続され、他方の電極は、リセット用トランジスタ１
６のソースに接続されている。また、第１の読出し用ト
ランジスタ１５のゲートは、読出し信号線２１によりレ
ベルシフト回路４に接続されている。リセット用トラン
ジスタ１６のドレインには電源電圧（Ｖｄｄ）が印加さ
れ、ゲートはリセット信号線２０により垂直シフトレジ
スタ３に接続されている。垂直方向選択トランジスタ１
７及びアンプ用トランジスタ１８は直列に接続され、垂
直方向選択トランジスタ１７のドレインには電源電圧が
印加されている。垂直方向選択トランジスタ１７のゲー
トはアドレス信号線１９により垂直シフトレジスタ３に
接続されている。アンプ用トランジスタ１８のゲート
は、第１の読出し用トランジスタ１５の他方の電極及び
リセット用トランジスタ１６のソースに接続されてい
る。なお図示は省略するが、アドレス信号線１９、リセ
ット信号線２０、及び読出し信号線２１は垂直方向に隣
接する他の単位画素９にも同様に接続されている。ま
た、アンプ用トランジスタ１８のソースは、垂直方向に
隣接する他の単位画素９内のアンプ用トランジスタのソ
ースに接続されている。

【００１４】垂直シフトレジスタ３からのリセット信号
によってリセット用トランジスタ１６がオン状態とな
り、アンプ用トランジスタ１８のゲートの電位が初期状
態（電源電圧：Ｖｄｄ）に設定される。このとき、第１
の読出し用トランジスタ１５はオフ状態である。その
後、リセット用トランジスタ１６をオフ状態にする。

【００１５】フォトダイオード１４に光が照射される
と、光電効果により光量に比例した電子ホール対が発生
する。ホールはｐ側端子から接地電位に逃げていくが、
電子はフォトダイオード１４のｎ型領域に蓄積される。
ここで、ｎ型領域に蓄積された電子を、フォトダイオー
ド１４に蓄積された信号電荷という。フォトダイオード
１４が蓄積することができる電荷量は有限であるため、
信号電荷を定期的に読み出す作業が行われる。信号電荷
を読み出す時には、読出しパルス信号によって第１の読
出し用トランジスタ１５がオン状態となり、フォトダイ
オード１４に蓄積されている信号電荷は、アンプ用トラ
ンジスタ１８のゲートに注入される。そして、アンプ用
トランジスタ１８のゲートの電位が初期状態（Ｖｄｄ）
から信号電荷分だけ下がる。アドレス選択信号を受けた
垂直方向選択トランジスタ１７がオン状態になると、ア
ンプ用トランジスタ１８のゲートに注入される信号電荷
量に応じたソース電圧が、アンプ用トランジスタ１８の
ソースから出力される。なお、信号電荷の読出し動作の
詳細については図３の各分図を参照して後述する。

【００１６】ＰＤ電位モニター回路８は、単位画素９内
のフォトダイオード１４と同様な不純物濃度分布を有す
るフォトダイオード抵抗素子１０と、フォトダイオード
抵抗素子１０の一方の端子に正電圧を印加する電源３３
と、フォトダイオード抵抗素子１０の他方の端子と接地
電位との間に直列に接続された定電流源１１とを具備す
る。すなわち、ＰＤ電位モニター回路８は、電源３３、
フォトダイオード抵抗素子１０、および定電流源１１が
直列に接続された回路構成を有する。定電流源１１とフ
ォトダイオード抵抗素子１０との間の電位が、フォトダ
イオード抵抗素子１０の空乏化電位として近似的に出力
される。ＰＤ電位モニター回路８の詳細な動作説明は、
図４の各分図を参照して後述する。

【００１７】読出し電圧発生回路７は、定電流源１１と
フォトダイオード抵抗素子１０との間の電位が印加され
るゲートを有するｐ型ＭＯＳトランジスタ１３と、ｐ型
ＭＯＳトランジスタ１３のソースに接続された定電流源
１２と、電源とを有する。すなわち、読出し電圧発生回
路７は、電源、定電流源１２、およびＭＯＳ型トランジ
スタ１３が直列に接続された回路構成を有する。なお、
ｐ型ＭＯＳトランジスタ１３はソースフォロワ回路とな
っている。ｐ型ＭＯＳトランジスタ１３と定電流源１２
との間の電位がレベルシフト回路４へ電源電圧として供
給される。レベルシフト回路４は、垂直シフトレジスタ
３から供給されるパルス信号を、読出し電圧発生回路７
から供給される電源電圧に基づいて増幅して、読出しパ
ルス信号を各単位画素９内の第１の読出し用トランジス
タ１５のゲートに印加する。

【００１８】本読出し電圧発生回路７は、読出し電圧
が、電源電圧ＶＤＤよりも低いことを仮定しているが、
高い場合は、一般的に昇圧回路を用いて、読出し電圧を
発生させれば良い。

【００１９】図３の各分図を参照して、フォトダイオー
ド１４に蓄積された信号電荷の読出し動作について説明
する。図３（ａ）は、読出し動作を説明する為に簡略化
した単位画素９の回路図である。フォトダイオード１４
のｐ側端子は接地され、ｎ側端子は第１の読出し用トラ
ンジスタ１５の一方の端子に接続されている。ここで
は、第１の読出し用トランジスタ１５の他方の端子には
正電圧が印加されている。また、第１の読出し用トラン
ジスタ１５のゲートには、第１の読出し用トランジスタ
１５のオンオフを制御するためのゲート電圧発生回路２
６が接続されている。

【００２０】ゲート電圧発生回路２６は、Low側及びHig
h側の２つの端子を持つ切り替えスイッチ２４を有す
る。Low側端子は接地され、High側端子には電圧レベル
が変動する電源４０に接続されている。切替スイッチ２
４をLow側に切り替えることで、第１の読出し用トラン
ジスタ１５のゲートに接地電位が印加され、第１の読出
し用トランジスタ１５はオフ状態となる。切替スイッチ
２４をHigh側に切り替えることで、第１の読出し用トラ
ンジスタ１５のゲートに正電位が印加され、第１の読出
し用トランジスタ１５はオン状態となる。電源４０の電
圧レベルは、ＰＤ電位モニター回路８によって近似的に
測定されたフォトダイオード抵抗素子の空乏化電位に基
づいて決定される。

【００２１】図３（ｂ）は、フォトダイオード１４及び
第１の読出し用トランジスタ１５の実際の素子構成を示
す断面図である。シリコン基板２７上にゲートが形成さ
れ、ゲートに隣接して埋め込み型のフォトダイオード１
４が形成されている。フォトダイオード１４は、ｐ^＋型
領域２８とｎ型領域２９との積層構造を有する。

【００２２】図３（ｃ）は、第１の読出し用トランジス
タ１５のゲート下電位及びフォトダイオード１４の空乏
化電位２３のポテンシャルカーブを示す模式図であり、
第１の読出し用トランジスタ１５がオフ状態のポテンシ
ャルカーブを示す。信号電荷２５は、フォトダイオード
１４の空乏化電位２３の上に蓄積されていく。空乏化電
位２３に隣接して、第１の読出し用トランジスタ１５の
ゲート下電位（Low）３０ａが形成されている。ゲート
下電位（Low）３０ａは空乏化電位２３よりも低く、信
号電荷２５はポテンシャルバリアによってフォトダイオ
ード１４のｎ型領域２９内に閉じ込められている。な
お、フォトダイオード１４の空乏化電位２３は、ｐ^＋型
領域２８及びｎ型領域２９の不純物濃度分布によって定
まり、ウェーハ或いはロット間に製造バラツキにより、
変動する電位である。

【００２３】図３（ｄ）は、第１の読出し用トランジス
タ１５がオン状態のポテンシャルカーブを示す。オン状
態においては、第１の読出し用トランジスタ１５のゲー
ト下電位（High）３０ｂは、フォトダイオード１４の空
乏化電位２３よりも高くなるように設定されている。す
なわち、フォトダイオード空乏化電位２３＜ゲート
下電位（High）３０ｂの関係が満たされるように電源４
０の電圧レベルを設定する。この関係を常に維持するこ
とによって、図６（ｄ）に示したような小さなポテンシ
ャルバリアが形成されることを防ぎ、フォトダイオード
の残像特性を劣化させることが無い。しかしながら、前
述したように、フォトダイオード１４の空乏化電位２３
に対してゲート下電位（High）３０ｂをあまり大きく設
定してしまうと、第１の読出し用トランジスタ１５のＤ
Ｃ特性が劣化してしまう。そこで、次に示すようなＰＤ
電位モニター回路８を用いて空乏化電位２３を間接的に
モニターして、電源４０の電圧レベルへフィードバック
させる。

【００２４】図４（ａ）は、図２に示したＰＤ電位モニ
ター回路８を示す回路図である。定電流源１１とフォト
ダイオード抵抗素子１０との間には、フォトダイオード
抵抗素子１０の空乏化電位をモニターする為のモニター
端子２２が接続されている。定電流源１１によってフォ
トダイオード抵抗素子１０には電流Ｉが流れる。

【００２５】図４（ｂ）は、フォトダイオード抵抗素子
１０及び定電流源１１の実際の素子構成を示す断面図で
ある。ここでは、定電流源１１として５極管領域で動作
するｎ型ＭＯＳトランジスタを使用する。フォトダイオ
ード抵抗素子１０は、フォトダイオード１４と実質的に
同じプロセスによって製造されている。従って、フォト
ダイオード抵抗素子１０は、ｐ^＋型領域３１とｎ型領域
３２との積層構造を有し、図３（ｂ）に示したフォトダ
イオード１４と同様な断面構成を有しているとみなすこ
とができる。また、フォトダイオード抵抗素子１０の不
純物濃度分布も、フォトダイオード１４の不純物濃度分
布と実質的に同じプロファイルを有しているとみなすこ
とができる。従って、フォトダイオード１４とフォトダ
イオード抵抗素子１０の空乏化電位はほぼ一致している
とみなすことができる。

【００２６】また、フォトダイオード抵抗素子１０は、
ｎ型領域３２を抵抗素子として用いたものである。従っ
て、ｎ側領域３２の一方の端子には、電源３３による正
電圧が印加されている。また、ｎ側領域３２の他方の端
子には、定電流源１１が接続されている。

【００２７】なお、フォトダイオード１４は、ＣＭＯＳ
イメージセンサ１の画素部２内にマトリックス状に複数
配置されている。一方、フォトダイオード抵抗素子１０
はＣＭＯＳイメージセンサ１のチップ端部に配置された
ＰＤ電位モニター回路８内に形成されている。よって、
フォトダイオード１４とフォトダイオード抵抗素子１０
は同一製造工程によって製造することができる。

【００２８】図４（ｃ）は、フォトダイオード抵抗素子
１０及び定電流源１１のポテンシャルカーブを示す。フ
ォトダイオード抵抗素子１０すなわちｎ型領域３２の抵
抗値をＲとした場合、フォトダイオード抵抗素子１０に
おいてＩＲの電圧降下が生じるため、空乏化電位モニタ
ー端子２２にはフォトダイオード抵抗素子１０の空乏化
電位２３よりもＩＲだけ低いモニター電位３４が出力さ
れる。フォトダイオード抵抗素子１０による電圧降下
（ＩＲ）を空乏化電位２３に対して無視できるほど小さ
くすることによって、モニター電位３４をフォトダイオ
ード抵抗素子１０の空乏化電位２３としてみなすことが
できる。

【００２９】５極管領域で動作するｎ型ＭＯＳトランジ
スタのチャネルの幅（Ｗ）及び長さ（Ｌ）を適切に設定
することによって、定電流源１１から比較的小さい電流
Ｉを安定して流すことが望ましい。例えば、Ｉ＝１μＡ
程度にすることが望ましい。また、フォトダイオード抵
抗素子１０についても同様に幅（Ｗ）及び長さ（Ｌ）を
適切に設定することによって、抵抗Ｒを比較的小さくす
ることが望ましい。例えば、Ｒ＝１０ｋΩ程度にするこ
とが望ましい。また、電源電圧をＶｄｄとすると、最低
でも１０×ＩＲ＜Ｖｄｄの関係を満たすように実際の回
路設計を行うことが望ましい。

【００３０】このように、ＰＤ電位モニター回路８は、
フォトダイオード抵抗素子１０の空乏化電位２３を介し
て、単位画素９内のフォトダイオード１４の空乏化電位
を間接的にモニターすることができる。モニター端子２
２に出力されるモニター電圧３４は、読出し電圧発生回
路７及びレベルシフト回路４によって、第１の読出し用
トランジスタ１５のしきい電圧レベルなどが加味され
て、単位画素９内の第１の読出し用トランジスタ１５の
ゲートに印加される。

【００３１】以上説明したように、フォトダイオード１
４の空乏化電位２３は製造条件のバラツキなどによりウ
ェーハ或いはロットごとに変動する。そこで、フォトダ
イオード１４の空乏化電位２３を、ＰＤ電位モニター回
路８を用いて間接的にチップ毎にモニターする。そし
て、ゲート下電位（High）３０ｂがフォトダイオード１
４の空乏化電位２３よりも高くなる関係を維持し、且つ
第１の読出し用トランジスタ１５のＤＣ特性を劣化させ
ることが無い電圧レベルを、フォトダイオード１４のゲ
ートに印加して信号電荷の読出し動作を行う。すなわ
ち、装置毎に変動するフォトダイオード空乏化電位レベ
ルに対して、残像特性が劣化しないように（フォトダイ
オード空乏化電位）＜（ゲート下電位）の関係を保つこ
とのできる最小の電圧レベルを読出しゲートに印加する
ので、ＤＣ不良の発生を最小限に押さえながら、残像特
性の劣化のない固体撮像装置を提供することができる。

【００３２】また、空乏化電位が高くなる方向、つまり
残像特性が悪い方向にバラツいたフォトダイオードを有
する装置に対してのみ、比較的高い読出し電圧をゲート
に印加すればよいので、ＤＣ不良の起きる確率が小さく
しながら、残像特性の劣化のない固体撮像装置を提供す
ることができる。

【００３３】（第２の実施の形態）本発明の第２の実施
の形態では、図４（ａ）に示した電源３３とフォトダイ
オード抵抗素子１０との間に第２の読出し用トランジス
タ３６を更に直列に接続した場合について説明する。第
２の実施の形態に係るＣＭＯＳイメージセンサは図１に
示した全体構成を有し、単位画素９及び読出し電圧発生
回路７は図２に示した回路構成をそれぞれ有する。従っ
て、第１の実施の形態と重複する構成について説明を省
略する。

【００３４】図５（ａ）は、本発明の第２の実施の形態
に係るＰＤ電位モニター回路の回路図である。ＰＤ電位
モニター回路は、単位画素内のフォトダイオードと同様
な不純物濃度分布を有するフォトダイオード抵抗素子１
０と、フォトダイオード抵抗素子１０の一方の端子に正
電圧を印加する電源３３と、フォトダイオード抵抗素子
１０の他方の端子に直列に接続された定電流源１１とを
具備し、定電流源１１とフォトダイオード抵抗素子１０
との間のモニター電位３５を出力する。この点は、第１
の実施の形態において図４（ａ）を参照して示したＰＤ
電位モニター回路と同様である。

【００３５】第２の実施の形態では、ＰＤ電位モニター
回路は、電源３３とフォトダイオード抵抗素子１０との
間に直列に接続された第２の読出し用トランジスタ３６
を更に具備する。従って、ＰＤ電位モニター回路は、電
源３３、第２の読出し用トランジスタ３６、フォトダイ
オード抵抗素子１０、および定電流源１１が直列に接続
された回路構成を有する。また、第２の読出し用トラン
ジスタ３６の読出しゲート４１の電圧レベルを変化させ
ながら、定電流源１１とフォトダイオード抵抗素子１０
との間の電位が最大値を取るときの読出しゲート４１の
電位レベルをも出力している。

【００３６】図５（ｂ）は、定電流源１１、フォトダイ
オード抵抗素子１０、及び第２の読出し用トランジスタ
３６の実際の素子構成を示す断面図である。ここでも、
定電流源１１として５極管領域で動作するｎ型ＭＯＳト
ランジスタを使用する。フォトダイオード抵抗素子１０
は、フォトダイオードと同様に、ｐ^＋型領域３１とｎ型
領域３２との積層構造を有し、ｎ型領域３２を抵抗素子
として用いたものである。また、フォトダイオード抵抗
素子１０は、フォトダイオードと同じ不純物濃度分布を
有する。従って、フォトダイオードとフォトダイオード
抵抗素子１０の空乏化電位は一致している。

【００３７】図５（ｃ）は、定電流源１１、フォトダイ
オード抵抗素子１０、及び第２の読出し用トランジスタ
３６のポテンシャルカーブを示す模式図である。ここで
は、第２の読出し用トランジスタ３６の読出しゲート下
電位３７ａが、フォトダイオード抵抗素子１０の空乏化
電位２３よりも十分小さい場合を示している。

【００３８】フォトダイオード抵抗素子１０すなわちｎ
型領域３２の抵抗値をＲ_１とした場合、フォトダイオー
ド抵抗素子１０においてＩＲ_１の電圧降下が生じる。ま
た、第２の読出し用トランジスタ３６のオン抵抗値をＲ
_２とした場合、第２の読出し用トランジスタ３６におい
てＩＲ_２の電圧降下が生じる。従って、ゲート下ポテン
シャルモニター端子３５には、読出しゲート下電圧３７
ａよりもＩ（Ｒ_１＋Ｒ _２）だけ小さい電圧レベルが現れ
る。

【００３９】これに対して、第２の読出し用トランジス
タ３６の読出しゲート４１の電圧レベルを上げていく
と、図５（ｄ）に示すようなポテンシャルカーブを示す
ようになる。すなわち、読出しゲート４１の電圧レベル
の上昇に伴い、読出しゲート下電位３７ｂが高くなると
同時に、ゲート下ポテンシャルモニター端子３５に現れ
る電圧レベルも上昇する。

【００４０】しかしながら、フォトダイオード抵抗素子
１０の空乏化電位２３は、不純物濃度分布によって定ま
り、印加される電圧レベルによっては変化しない。従っ
て、フォトダイオード抵抗素子１０の電圧レベルは、図
５（ｄ）に示した状態（空乏化電位２３）よりも高くな
ることが無い。これに伴って、ゲート下ポテンシャルモ
ニター端子３５に現れる電圧レベルも図５（ｄ）に示し
た状態よりも高くなることが無い。

【００４１】そこで、第２の読出し用トランジスタ３６
の読出しゲート４１の電圧レベルを変化させながら、ゲ
ート下ポテンシャルモニター端子３５に現れる電圧レベ
ルが最大値を取るときの読出しゲート４１の電位レベル
を出力する。そして、この時の読出しゲート下電位３７
ｂを、フォトダイオード抵抗素子１０の空乏化電位２３
として近似的にモニターする。すなわち、第２の読出し
用トランジスタ３６による電圧降下（ＩＲ_２）を空乏化
電位２３に対して無視できるほど小さくすることによっ
て、読出しゲート下電位３７ｂをフォトダイオード抵抗
素子１０の空乏化電位２３としてみなすことができる。

【００４２】５極管領域で動作するｎ型ＭＯＳトランジ
スタのチャネルの幅（Ｗ）及び長さ（Ｌ）を適切に設定
することによって、定電流源１１から比較的小さい電流
Ｉを安定して流すことが望ましい。例えば、Ｉ＝１μＡ
程度にすることが望ましい。また、フォトダイオード抵
抗素子１０についても同様に幅（Ｗ）及び長さ（Ｌ）を
適切に設定することによって、抵抗Ｒ_１を比較的小さく
することが望ましい。例えば、Ｒ_１＝１ｋΩ程度にする
ことが望ましい。更に、第２の読出し用トランジスタ３
６についても同様にチャネルの幅（Ｗ）及び長さ（Ｌ）
を適切に設定することによって、そのオン抵抗値Ｒ_２を
比較的小さくすることが望ましい。例えば、Ｒ_２＝１０
ｋΩ程度にすることが望ましい。また更に、ゲート下ポ
テンシャルモニター端子３５には、読出しゲート下電位
３７ｂよりもＩ（Ｒ_１＋Ｒ_２）だけ小さなモニター電圧
３８が現れる。よって、電源電圧をＶｄｄとすると、最
低でも１０×Ｉ（Ｒ_１＋Ｒ_２）＜Ｖｄｄの関係を満たす
ように実際の回路設計を行うことが望ましい。

【００４３】以上説明したように、ＰＤ電位モニター回
路が、第２の読出し用トランジスタ３６のゲート下電位
をモニターすることによっても、（フォトダイオード空
乏化電位）＜（ゲート下電位）の関係を保つことのでき
る最小の電圧レベルをフォトダイオードの読出しゲート
に印加することができる。よって、第２の実施の形態に
よっても、ＤＣ不良の発生を最小限に押さえながら、残
像特性の劣化のない固体撮像装置を提供することができ
る。

【００４４】上記のように、本発明は、第１及び第２の
実施の形態によって記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきではない。この開示から当業者には様々な代替実施
の形態、実施例及び運用技術が明らかとなろう。

【００４５】例えば、第１及び第２の実施の形態では、
固体撮像装置としてＣＭＯＳイメージセンサを例に挙げ
て説明したが、本発明はこれに限定されず、１次元の光
センサ（ラインセンサ）にも適用できることは言うまで
も無い。また、定電流源として５極管領域で動作させた
ＭＯＳ型トランジスタを用いた場合について説明した
が、定電流源はこれに限定されるものではない。更に、
単位画素９の回路構成についても、図２に示した構成に
限定されることない。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
ＤＣ歩留りが高く、且つフォトダイオードの残像特性バ
ラツキが低い固体撮像装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るＣＭＯＳイメ
ージセンサの全体構成を示すブロック図である。

【図２】単位画素、ＰＤ電位モニター回路、及び読出し
電圧発生回路の具体的な回路構成を示す回路図である。

【図３】図３（ａ）は、フォトダイオードの読出し動作
を説明する為に簡略化した単位画素の回路構成を示す回
路図である。図３（ｂ）は、第１の読出し用トランジス
タ及びフォトダイオードの実際の素子構成を示す断面図
である。図３（ｃ）は、第１の読出し用トランジスタの
ゲート下電位及びフォトダイオードの空乏化電位のポテ
ンシャルカーブを示す模式図であり、第１の読出し用ト
ランジスタがオフ状態を示す。図３（ｄ）は、図３
（ｃ）に同様なポテンシャルカーブを示す模式図であ
り、第１の読出し用トランジスタがオフ状態を示す。

【図４】図４（ａ）は、第１の実施の形態に係るＰＤ電
位モニター回路の回路図である。図４（ｂ）は、定電流
源及びフォトダイオード抵抗素子の実際の素子構成を示
す断面図である。図４（ｃ）は、定電流源及びフォトダ
イオード抵抗素子のポテンシャルカーブを示す模式図で
ある。

【図５】図５（ａ）は、第２の実施の形態に係るＰＤ電
位モニター回路の回路図である。図５（ｂ）は、定電流
源、フォトダイオード抵抗素子、及び第２の読出し用ト
ランジスタの実際の素子構成を示す断面図である。図５
（ｃ）は、定電流源、フォトダイオード抵抗素子、及び
第２の読出し用トランジスタのポテンシャルカーブを示
す模式図である（その１）。図５（ｄ）は、定電流源、
フォトダイオード抵抗素子、及び第２の読出し用トラン
ジスタのポテンシャルカーブを示す模式図である（その
２）。

【図６】図６（ａ）は、従来技術に係るフォトダイオー
ドの読出し動作を説明する為に簡略化した単位画素の回
路構成を示す回路図である。図６（ｂ）は、読出し用ト
ランジスタ及びフォトダイオードの実際の素子構成を示
す断面図である。図６（ｃ）は、読出し用トランジスタ
のゲート下電位及びフォトダイオードの空乏化電位のポ
テンシャルカーブを示す模式図であり、読出し用トラン
ジスタがオフ状態を示す。図６（ｄ）は、図６（ｃ）に
同様なポテンシャルカーブを示す模式図であり、読出し
用トランジスタがオフ状態を示す。

【符号の説明】

１ＣＭＯＳイメージセンサ２画素部３垂直シフトレジスタ４レベルシフト回路５水平シフトレジスタ６タイミング発生回路７読出し電圧発生回路８ＰＤ電位モニター回路９単位画素１０フォトダイオード抵抗素子１１、１２定電流源１３、１６〜１８ＭＯＳトランジスタ１４フォトダイオード１５第１の読出し用トランジスタ２５信号電荷２８、３１ｐ^＋型領域２９、３２ｎ型領域３０ａ、３０ｂ、３７ａ、３７ｂゲート下電位２３空乏化電位

Claims

【特許請求の範囲】

【請求項１】信号電荷を蓄積するフォトダイオード
と、前記信号電荷を、ゲートに印加する電圧を制御すること
によって選択的に読み出す第１の読出し用トランジスタ
と、前記フォトダイオードと実質的に同じプロセスによって
製造されたフォトダイオード抵抗素子を有し、当該フォ
トダイオード抵抗素子の空乏化電位を近似的に測定する
モニター回路と、前記フォトダイオード抵抗素子の空乏化電位に基づい
て、前記信号電荷の読出し時に前記第１の読出し用トラ
ンジスタのゲートに印加する電圧を生成する読出し電圧
発生回路とを有することを特徴とする固体撮像装置。
【請求項２】前記モニター回路は、前記フォトダイオ
ード抵抗素子の一方の端子に正電圧を印加する電源と、
前記フォトダイオード抵抗素子の他方の端子に直列に接
続された定電流源とを具備し、当該定電流源と前記フォ
トダイオード抵抗素子との間の電位を出力することを特
徴とする請求項１記載の固体撮像装置。
【請求項３】前記モニター回路は、前記電源と前記フ
ォトダイオード抵抗素子との間に直列に接続された第２
の読出し用トランジスタを更に具備し、当該第２の読出
し用トランジスタのゲート電圧を変化させながら、前記
定電流源と前記フォトダイオード抵抗素子との間の電位
が最大値を取るときの前記第２の読出し用トランジスタ
のゲートの電位を出力することを特徴とする請求項２記
載の固体撮像装置。