JP2003197748A - アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法 - Google Patents

アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法

Info

Publication number
JP2003197748A
JP2003197748A JP2002239715A JP2002239715A JP2003197748A JP 2003197748 A JP2003197748 A JP 2003197748A JP 2002239715 A JP2002239715 A JP 2002239715A JP 2002239715 A JP2002239715 A JP 2002239715A JP 2003197748 A JP2003197748 A JP 2003197748A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding pads
bonding pad
row bonding
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002239715A
Other languages
English (en)
Other versions
JP3599108B2 (ja
Inventor
Wen-Run Chen
チェン、ウェン−ルン
I-Fen Chan
チャン、イ−フェン
Fun-Chen Fan
ファン、フン−チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Acer Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Laboratories Inc filed Critical Acer Laboratories Inc
Publication of JP2003197748A publication Critical patent/JP2003197748A/ja
Application granted granted Critical
Publication of JP3599108B2 publication Critical patent/JP3599108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ボンディングパッドの数を減らすことなく、
チップサイズをより小さくすることができ、製造コスト
を下げ、パッケージの歩留りを向上させる。 【解決手段】 半導体チップは、その周辺部に位置する
複数のボンディングパッドと、ボンディングパッドの内
側に位置する複数の信号回路マクロと、信号回路マクロ
と最内列のボンディングパッドとの間に位置する静電気
放電クランプ回路リングとを備える。ボンディングパッ
ドは、半導体チップの各辺に、最内列ボンディングパッ
ド、内列ボンディングパッド、外列ボンディングパッド
及び最外列ボンディングパッドとして配列された少なく
とも４列のボンディングパッドからなる。最内列及び内
列のボンディングパッドは信号パッドからなり、最外列
及び外列のボンディングパッドは、電源パッド及び接地
パッドとからなる。各信号回路マクロは、対応する各ボ
ンディングパッドと一列に配設されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの内
部回路構造とその製造方法に関し、特に、ボールグリッ
ドアレー（Ball Grid Array：以下、ＢＧＡという。）
構造又はフリップチップ（Flip Chip）構造等の格子状
に配置されたボンディングパッド（以下、アレー型ボン
ディングパッド（array-type bonding pads）とい
う。）を備える半導体チップのワイヤボンディングパッ
ケージ（wire-bonding package）の内部回路構造に関す
る。
【０００２】
【従来の技術】半導体技術の発展に伴って、半導体チッ
プの動作速度及び回路の複雑さは日増しに高まってい
る。したがって、半導体チップのパッケージング効率
（packaging efficiency）を向上させるために、パッケ
ージングの技術が絶え間なく研究されている。半導体チ
ップのワイヤボンディングパッケージにおいて、半導体
チップ上のボンディングパッド（bonding pad）の配置
は、特に重要である。例えばボールグリッドアレーパッ
ケージ等のパッケージにおける基板上の導電トレース
（conductive trace）は、リソグラフィーを用いて、非
常に狭いピッチ（fine pitch）で実現することができ
る。
【０００３】従来の集積回路（以下、ＩＣという。）に
おけるボンディングパッドの配置としては、ボンディン
グパッドを一列（single in line）に配置した一列ボン
ディングパッド配置、ボンディングパッドをスタッガ状
に（staggered）配置したスタッガボンディングパッド
配置、及びボンディングパッドを格子状（array-type）
に配置したアレーボンディングパッド配置がある。ＩＣ
の機能が増大していることを考慮すると、半導体チップ
表面に配置することができるボンディングパッドの数
（以下、最大許容数という。）も増加させることが望ま
しく、上述の一列ボンディングパッド配置では、この要
求を満たすことができない。これに対して、スタッガボ
ンディングパッド配置及びアレーボンディングパッド配
置は、ボンディングパッドの最大許容数を比較的増加さ
せることができ、幅広く用いられている。
【０００４】図６及び図７は、スタッガボンディングパ
ッド配置のＢＧＡを有する半導体チップにおける従来の
パッケージの断面図及び平面図である。図６に示すよう
に、パッケージ１００は、半導体チップ１１０を備え、
半導体チップ１１０の上面の周辺部には、ボンディング
パッド１２０がスタッガ状（すなわち二重であって交
互）に配置されており、具体的には、図７に示すよう
に、複数のボンディングパッド１２０は、外側の列の
（以下、外列という。）ボンディングパッド１２１と、
内側の列の（以下、内列という。）ボンディングパッド
１２２とからなる。一方、パーケージ基板１７０の上面
には、接地リング（ground ring）１３０と、電源リン
グ（power ring）１４０と、複数の導電トレース１６０
とが配設されている。半導体チップ１１０上のボンディ
ングパッド１２０は、接地電位を供給する接地パッド
と、電源電圧を供給する電源パッドと、信号を入力又は
出力する信号パッド（以下、Ｉ／Ｏパッドという。）と
からなり、それぞれボンディングワイヤ１２１ａ、１２
１ｂ、１２２ａ又は１２２ｂによって、それぞれ接地リ
ング１３０、電源リング１４０、導電トレース１６０に
接続されている。
【０００５】格子状に配列されたボンディングパッド
（以下、アレー型ボンディングパッド（array-type bon
ding pads）という。）を備える半導体チップの従来の
パッケージは、本願出願人が２００１年１０月１９日に
出願した台湾特許申請番号９０１２５９２９号の「アレ
ー型ボンディングパッドを備える半導体チップパッケー
ジ（PACKAGE OF SEMICONDUCTOR CHIP WITH ARRAY-TYPE
BONDING PADS）」の明細書に開示されている。図８及び
図９は、アレー型ボンディングパッドを備える半導体チ
ップの従来のパッケージの断面図及び平面図である。図
８に示すように、半導体チップのパッケージ２００は、
半導体チップ２１０を備え、半導体チップ２１０の上面
の周辺部には、複数のボンディングパッド２２０が少な
くとも４列に配置されており、具体的には、図９に示す
ように、複数のボンディングパッド２２０は、最外列の
ボンディングパッド２２１と、外列のボンディングパッ
ド２２２と、内列のボンディングパッド２２３と、最内
列のボンディングパッド２２４とからなる。最外列ボン
ディングパッド２２１と外列ボンディングパッド２２２
は電源パッドと接地パッドであり、内列ボンディングパ
ッド２２３と最内列のボンディングパッド２２４は信号
パッドである。さらに、最外列ボンディングパッド２２
１と外列ボンディングパッド２２２は、それらで従来の
スタッガボンディングパッド配置となっている。また、
内列ボンディングパッド２２３と最内列ボンディングパ
ッド２２４（すなわち信号パッド）は、同様に、それら
でスタッガボンディングパッド配置となっている。すな
わち、内列ボンディングパッド２２３と最内列ボンディ
ングパッド２２４は、半導体チップ２２０のそれぞれの
一辺に対して平行で交互に配置されている。また、外列
ボンディングパッド２２２は、半導体チップ２２０の一
辺に垂直な方向であって最内列ボンディングパッド２２
４を通る直線上に配設され、最外列ボンディングパッド
２２１は、半導体チップ２２０の一辺に垂直な方向であ
って内列ボンディングパッド２２３を通る直線上に配設
されている。ボンディングパッド２２０は、それぞれ対
応する第１のボンディングワイヤ２２１ａ、第２のボン
ディングワイヤ２２２ａ、第３のボンディングワイヤ２
２３ａ、第４のボンディングワイヤ２２４ａにより、基
板２７からの高さを異ならして、それぞれ接地リング２
３０、電源リング２４０、導電トレース２６０に接続さ
れている。
【０００６】半導体チップのアレー型ボンディングパッ
ド配置のパッケージは、上述のスタッガボンディングパ
ッド配置のＢＧＡパッケージに比して、半導体チップ上
に設計することができる最大許容ボンディングパッド数
が多く、この結果として、チップサイズをより小さくす
ることができ、製造コストを下げ、半導体チップのパッ
ケージ歩留りを向上させることができる。
【０００７】しかしながら、アレー型ボンディングパッ
ド配置では、半導体チップの内部回路のための面積が制
限され、半導体チップの内部回路の配置に問題が生じ
る。
【０００８】図１０は、図６及び図７に示すスタッガボ
ンディングパッド配置を有する半導体チップ１１０の内
部回路の構造を示す図である。図１０に示すように、外
列ボンディングパッド１２１は全て、電源パッド又は接
地パッドであり、電源／接地レーン１２８によって形成
される第１の信号線により、電源／接地回路マクロ１９
０に電気的に接続されている。一方、内列ボンディング
パッド１２２は全て、信号パッドであり、信号レーン１
２６によって形成される第２の信号線により、信号回路
マクロ１８０に電気的に接続されている。また、信号回
路マクロ１８０と電源／接地回路マクロ１９０は、対応
するボンディングパッド１２０と一列に配設され、互い
に隣接しており、信号回路マクロ１８０と電源／接地回
路マクロ１９０の幅Ｗは、ボンディングパッドピッチｐ
に略等しい。
【０００９】
【発明が解決しようとする課題】スタッガボンディング
パッド配置を有する半導体チップの内部回路において、
信号回路マクロ１８０と電源／接地回路マクロ１９０
は、対応するボンディングパッド１２０と一列に配設さ
れ、互いに隣接している。しかしながら、上述したよう
に、アレー型ボンディングパッド配置を有する半導体チ
ップにおいては、外列ボンディングパッド２２２は、半
導体チップ１０の一辺に垂直な方向であって最内列ボン
ディングパッド２２４を通る直線上に配設され、最外列
ボンディングパッド２２１は、半導体チップ１０の一辺
に垂直な方向であって内列ボンディングパッド２２３を
通る直線上に配設されている。したがって、アレー型ボ
ンディングパッド配置を有する半導体チップの内部回路
は、上述したスタッガボンディングパッド配置を有する
半導体チップの内部回路と同じように配置すると、回路
マクロは、互いに干渉し、内部回路は正しく機能しな
い。
【００１０】本発明は、上述した実情に鑑みてなされた
ものであり、本発明の目的は、格子状に配置されたボン
ディングパッドを備える半導体チップの内部回路構造で
あって、半導体チップ上に設計することができる最大許
容ボンディングパッド数が増加しても、それに対応する
ことができる内部回路構造を提供することである。すな
わち、本発明の目的は、格子状に配置されたボンディン
グパッドを備える半導体チップの新規な内部構造を提供
し、格子状に配置されたボンディングパッドを備える半
導体チップを実際に実現するものである。これにより、
チップ上のボンディングパッドの数を減らすことなく、
チップサイズをより小さくすることができ、製造コスト
を下げ、半導体チップのパッケージ歩留りを向上させる
ことができる。
【００１１】
【課題を解決するための手段】本発明に係る半導体チッ
プは、当該半導体チップの周辺部に位置する複数のボン
ディングパッドと、ボンディングパッドの内側に位置す
る複数の信号回路マクロと、信号回路マクロと最内列の
ボンディングパッドとの間に位置する静電気放電クラン
プ回路リング（electro-static discharge：ESD）とを
備える。ボンディングパッドは、当該半導体チップの各
辺に、最内列ボンディングパッド、内列ボンディングパ
ッド、外列ボンディングパッド及び最外列ボンディング
パッドとして配列された少なくとも４列のボンディング
パッドからなる。最内列ボンディングパッドと内列ボン
ディングパッドは、信号パッドからなり、最外列ボンデ
ィングパッドと外列ボンディングパッドは、電源パッド
と接地パッドとからなる。さらに、各信号回路マクロ
は、対応する各ボンディングパッドと一列に配設されて
いる。
【００１２】本発明に係る半導体チップの製造方法は、
互いに絶縁された複数の信号回路マクロと電源／接地回
路から形成された静電気放電クランプ回路リングを備え
る基板を準備する工程と、基板の上面の一部の領域に、
絶縁層を挟んで複数の導電層を順次形成する工程と、導
電層の一部の上方に、少なくとも最内列ボンディングパ
ッド、内列ボンディングパッド、外列ボンディングパッ
ド及び最外列ボンディングパッドからなる少なくとも４
列に配置された複数のボンディングパッドを形成する工
程とを有する。絶縁層を挟んで複数の導電層を形成する
工程は、最外列ボンディングパッド及び外列ボンディン
グパッドを、第１の信号線を形成する導電層により、信
号回路マクロの上方の導電層の所定部分及び静電気放電
クランプ回路リングに接続するとともに、内列ボンディ
ングパッド及び最内列ボンディングパッドを、第２の信
号線を形成する導電層により、信号回路マクロに接続す
るために、絶縁層にバイアホールを設ける工程を含み、
上記第１の信号線と上記第２の信号線は互いに絶縁され
ている。
【００１３】本発明に係る半導体チップでは、最内列ボ
ンディングパッドと内列ボンディングパッドは半導体チ
ップのそれぞれの一辺に対して平行で交互に配置され、
外列ボンディングパッドは半導体チップの一辺に垂直な
方向であって最内列ボンディングパッドを通る直線上に
配設され、最外列ボンディングパッドは、半導体チップ
の一辺に垂直な方向であって内列ボンディングパッドを
通る直線上に配設される。また、信号回路マクロの幅
は、ボンディングパッドピッチの幅と略等しい。また、
信号回路マクロの上方に、信号回路マクロに電源を供給
する電源／接地回路リングを備える。
【００１４】また、本発明の半導体チップは、フリップ
チップ構造（Flip Chip Structure）又はボールグリッ
ドアレー（ＢＧＡ）パッケージに適用することができ
る。
【００１５】
【発明の実施の形態】上述した本発明の目的、特徴及び
効果をより一層明瞭にするために、以下に本発明の好ま
しい実施の形態を挙げ、図を参照にしながら更に詳しく
説明する。
【００１６】図１、図２及び図３は、本発明を適用した
半導体チップの内部回路構造を示す平面図である。この
実施例において、図３に示すように、半導体チップ１０
の上面の周辺部、すなわち４つの辺の近傍のそれぞれに
は、複数のボンディングパッド２０と、複数の信号回路
マクロ（signal circuit macros）７０と、静電気放電
クランプ回路リング（electro-static discharge clamp
ing circuit ring）８０とが設けられている。
【００１７】この実施例において、図１に示すように、
ボンディングパッド２０は、半導体チップ１０の上面の
周辺部に位置し、少なくとも４列に配置され（この具体
例では４列）、外側から内側に向けて順に、最外列ボン
ディングパッド２１と、外列ボンディングパッド２２
と、内列ボンディングパッド２３と、最内列ボンディン
グパッド２４とからなる。
【００１８】最外列ボンディングパッド２１と外列ボン
ディングパッド２２は、図２に示すように、半導体チッ
プ１０のそれぞれの一辺に対して平行で交互に配置さ
れ、内列ボンディングパッド２３と最内列ボンディング
パッド２４は、半導体チップ１０のそれぞれの一辺に対
して平行で交互に配置されている。さらに、外列ボンデ
ィングパッド２２は、半導体チップ１０の一辺に垂直な
方向であって最内列ボンディングパッド２４を通る直線
上に配設され、最外列ボンディングパッド２１は、半導
体チップ１０の一辺に垂直な方向であって内列ボンディ
ングパッド２３を通る直線上に配設されている。
【００１９】最内列ボンディングパッド２４と内列ボン
ディングパッド２３は、図３に示すように、信号を入力
又は出力する信号パッドＳ１、Ｓ２として用いられ、最
外列ボンディングパッド２１と外列ボンディングパッド
２２は、電源電圧を供給する電源パッドＰ及び接地電位
を供給する接地パッドＧとして用いられる。
【００２０】信号回路マクロ７０は、図３に示すよう
に、半導体チップ１０のボンディングパッド２０の内側
であって、対応するボンディングパッド２０と一列にな
っており、すなわち最外列ボンディングパッド２１と内
列ボンディングパッド２３、又は外列ボンディングパッ
ド２２と最内列ボンディングパッド２４を結ぶ直線上に
位置する。信号回路マクロ７０の幅Ｗは、図２に示すボ
ンディングパッド２０のボンディングパッドピッチｐと
略等しい。静電気放電クランプ回路リング８０は、信号
回路マクロ７０と最内列ボンディングパッド２４との間
に位置する。
【００２１】最外列ボンディングパッド２１及び外列ボ
ンディングパッド２２は、図３に示すように、電源／接
地レーン２８によって形成される第１の信号線により、
それぞれ静電気放電クランプ回路リング８０と電気的に
接続され、内列ボンディングパッド２３及び最内列ボン
ディングパッド２４は、信号レーン２６によって形成さ
れる第２の信号線により、それぞれ信号回路マクロ７０
に電気的に接続されている。
【００２２】図４及び図５は、上述の半導体チップ１０
の内部回路構造及びその製造方法を説明するための平面
図及び断面図である。
【００２３】図４は、それぞれの列の１個のボンディン
グパッド２０と、その内部回路構造を示す平面図であ
る。この実施例においては、図４に示すように、内列ボ
ンディングパッド２３と最内列ボンディングパッド２４
は、それぞれ信号パッドＳ２、Ｓ１であり、外列ボンデ
ィングパッド２２は接地パッドＧであり、最外列ボンデ
ィングパッド２１は電源パッドＰである。信号パッドＳ
１、Ｓ２はそれぞれ、信号レーン２６によって信号回路
マクロ７０に電気的に接続され、接地パッドＧと電源パ
ッドＰはそれぞれ、電源／接地レーン２８によって静電
気放電クランプ回路リング８０に電気的に接続されてい
る。信号レーン２６と電源／接地レーン２８は、図４に
示すように、重なっており、その断面構造及び製造方法
を、図５を参照してより詳細に説明する。
【００２４】図５は、図４に示す半導体チップ１０の内
部回路構造のＡ−Ａ’断面図であり、接地パッドＧと信
号パッドＳ１（すなわち外列ボンディングパッド２２と
最内列ボンディングパッド２４）の内部回路構造のみを
示している。電源パッドＰともう一つの信号パッドＳ２
の構造は、類似しているので、説明は省略する。
【００２５】この実施例の格子状に配置されたボンディ
ングパッドは、次のようにして製造する。
【００２６】まず、図５に示すように、複数の信号回路
マクロ７０と、電源／接地回路から構成される静電気放
電クランプ回路リング８０とを備える基板（図示しな
い）を準備する。信号回路マクロ７０と静電気放電クラ
ンプ回路リング８０は、短絡を防止するために互いに絶
縁されている。
【００２７】次に、基板の上面の一部の領域、例えば最
外列ボンディングパッド２１又は外列ボンディングパッ
ド２２と、信号回路マクロ７０とを結ぶ領域に、複数の
導電層Ｍ１〜Ｍ６を順次絶縁層（図示しない）を挟んで
形成する。なお、ある絶縁層の上に次の導電層を形成す
る際に、例えば接地パッドＧと静電気放電クランプ回路
リング８０と電源／接地回路リング９０とを接続する第
１の信号線（すなわち電源／接地レーン２８）、及び信
号パッドＳ１と信号回路マクロ７０とを接続する第２の
信号線（すなわち信号レーン２６）を形成するために、
絶縁層の対応する領域には複数のバイアホール（又はコ
ンタクトホール）を開けた後、次の導電層を形成する。
この結果、例えば接地パッドＧである外列ボンディング
パッド２２に対応する領域では、導電層Ｍ２〜Ｍ６は電
気的に接続され、また、例えば信号パッドＳ１である最
内列ボンディングパッド２４に対応する領域では、導電
層Ｍ５とＭ６は電気的に接続される。ところで、静電気
放電クランプ回路リング８０に対応する領域では、導電
層Ｍ１を電源回路８２又は接地回路８４として形成し、
図５に示す具体例では、ボンディングパッド２２は接地
パッドＧであるので、導電層Ｍ２は、接地回路８４には
電気的に接続し、電源回路８２に対しては絶縁されてい
る。また、信号回路マクロ７０に対応する領域において
は、導電層Ｍ４、Ｍ５は、信号回路マクロ７０の上方に
おいては、電源／接地回路リング９０を形成し、各信号
回路マクロ７０に電源を供給する。
【００２８】その後、全てのボンディングパッド２０
を、導電層Ｍ６の上部に形成する。ボンディングパッド
２０は、上述したように、少なくとも４列に配置されて
いる。
【００２９】以上のようにして、接地パッドＧと静電気
放電クランプ回路リング８０と電源／接地回路リング９
０とを接続した第１の信号線と、信号パッドＳ１と信号
回路マクロ７０とを接続した第２の信号線とが形成され
る。第１の信号線と第２の信号線は互いに絶縁されてい
る。
【００３０】なお、上述した実施例では、最外列ボンデ
ィングパッド２１を電源パッドＰとし、外列ボンディン
グパッド２２を接地パッドＧとしたが、本発明は、この
ような配置に限定されるものではなく、最外列ボンディ
ングパッド２１と外列ボンディングパッド２２は、電源
パッドと接地パッドのどちらとしてもよい。また、上述
した実施例では、ボンディングパッドを４列としたが、
本発明はこれに限定されるものではなく、例えば４列以
上としてもよく、更にはボンディングパッドを全面に配
置してもよい。
【００３１】また、上述した実施例では、導電層の数を
Ｍ１〜Ｍ６の計６層とし、第１の信号線（電源／接地レ
ーン２８）を、第２の信号線（信号レーン２６）の下を
通り、静電気放電クランプ回路リング８０に接続される
とともに、絶縁層のバイアホールを介して上方に延びて
電源／接地回路リング９０に接続された導電層Ｍ２によ
って構成しているが、本発明は、このような信号線配置
に限定するものではない。
【００３２】また、上述した実施例では、例えば図５に
示すように、外列ボンディングパッド２２が接地パッド
Ｇであることから、導電層Ｍ２は、接地回路８４には電
気的に接続され、電源回路８２に対しては絶縁されてい
る。一方、図５に示すボンディングパッド２２を電源パ
ッドとするときには、導電層Ｍ２は、電源回路８２に電
気的に接続され、接地回路８４に対しては絶縁絶縁され
る。
【００３３】本発明に係る半導体チップの内部回路及び
その製造方法は、フリップチップ構造、ボールグリッド
アレー構造、及びその他類似のチップ構造を有する半導
体に適用することができる。
【００３４】以上、本発明を、好ましい実施例を参照し
て説明したが、本発明は、これらの実施例や構成に限定
されるものではなく、本発明は種々の変更や類似構成を
含むことは、当業者に明らかである。したがって、本発
明の範囲は、特許請求の範囲の趣旨及び範囲を逸脱する
こと、これらの変更や類似構成を包含するように広く解
釈されるものである。
【００３５】
【発明の効果】本発明に係る半導体チップは、半導体チ
ップの周辺部に位置し、半導体チップの各辺に最内列ボ
ンディングパッド、内列ボンディングパッド、外列ボン
ディングパッド及び最外列ボンディングパッドとして少
なくとも４列に配置され、最内列ボンディングパッドと
内列ボンディングパッドは信号パッドからなり、最外列
ボンディングパッドと外列ボンディングパッドは電源パ
ッドと接地パッドからなる複数のボンディングパッド
と、半導体チップのボンディングパッドの内側に位置
し、対応するボンディングパッドと一列に配設された複
数の信号回路マクロと、信号回路マクロと最内列ボンデ
ィングパッドとの間に位置する静電気放電クランプ回路
リングとを備える。このような構成により、本発明に係
る半導体チップは、チップサイズをより小さくし、チッ
プパッケージのコストを下げ、パッケージの歩留りを向
上させることができる。
【図面の簡単な説明】
【図１】本発明を適用した半導体チップの上面の周辺部
に配設されたボンディングパッドを示す平面図である。
【図２】図１に示す半導体チップの一辺を拡大して示す
平面図である。
【図３】図２に示す半導体チップのボンディングパッド
の周辺を更に拡大し、本発明を適用した半導体チップの
内部回路構造を示す平面図である。
【図４】本発明を適用した半導体チップの内部回路構造
及びその製造方法を説明するための平面図である。
【図５】本発明を適用した半導体チップの内部回路構造
及びその製造方法を説明するための断面図である。
【図６】スタッガボンディングパッド配置を有する従来
のＢＧＡパッケージの断面図である。
【図７】スタッガボンディングパッド配置を有する従来
のＢＧＡパッケージの平面図である。
【図８】アレー型ボンディングパッドを備える半導体チ
ップの従来のパッケージの断面図である。
【図９】アレー型ボンディングパッドを備える半導体チ
ップの従来のパッケージの平面図である。
【図１０】スタッガボンディングパッド配置を有する半
導体チップの内部回路構造を示す図である。
【符号の説明】
１０ 半導体チップ、２０ ボンディングパッド、２１
最外列ボンディングパッド、２２ 外列ボンディング
パッド、２３ 内列ボンディングパッド、２４最内列ボ
ンディングパッド、２６ 信号レーン、２８ 電源／接
地レーン、７０信号回路マクロ、８０ 静電気放電クラ
ンプ回路リング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファン、フン−チェン 台湾 台北 ネイフ ロード Ｓｅｃ．１ Ｎｏ．246 ２Ｆ Ｆターム(参考） 5F038 BH13 CA10 EZ20 5F044 EE02 EE20 5F064 DD43 DD44

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップにおいて、 当該半導体チップの周辺部に位置し、当該半導体チップ
    の各辺に最内列ボンディングパッド、内列ボンディング
    パッド、外列ボンディングパッド及び最外列ボンディン
    グパッドとして少なくとも４列に配置され、上記最内列
    ボンディングパッドと上記内列ボンディングパッドは信
    号パッドからなり、上記最外列ボンディングパッドと上
    記外列ボンディングパッドは電源パッドと接地パッドか
    らなる複数のボンディングパッドと、 当該半導体チップの上記ボンディングパッドの内側に位
    置し、上記対応するボンディングパッドと一列に配設さ
    れた複数の信号回路マクロと、 上記信号回路マクロと上記最内列ボンディングパッドと
    の間に位置する静電気放電クランプ回路リングとを備え
    る半導体チップ。
  2. 【請求項２】 上記最内列ボンディングパッドと上記内
    列ボンディングパッドは、当該半導体チップのそれぞれ
    の一辺に対して平行で交互に配置され、 上記外列ボンディングパッドは、上記半導体チップの一
    辺に垂直な方向であって上記最内列ボンディングパッド
    を通る直線上に配設され、 上記最外列ボンディングパッドは、上記半導体チップの
    一辺に垂直な方向であって上記内列ボンディングパッド
    を通る直線上に配設されることを特徴とする請求項１に
    記載の半導体チップ。
  3. 【請求項３】 上記各信号回路マクロの幅は、ボンディ
    ングパッドピッチと略等しいことを特徴とする請求項１
    に記載の半導体チップ。
  4. 【請求項４】 上記信号回路マクロの上方に配設され、
    上記信号回路マクロに電源を供給する電源／接地回路リ
    ングを備える請求項１に記載の半導体チップ。
  5. 【請求項５】 フリップチップ構造を有することを特徴
    とする請求項１に記載の半導体チップ。
  6. 【請求項６】 ボールグリッドアレー（ＢＧＡ）パッケ
    ージを有することを特徴とする請求項１に記載の半導体
    チップ。
  7. 【請求項７】 半導体チップの製造方法において、 互いに絶縁された複数の信号回路マクロと電源／接地回
    路から形成された静電気放電クランプ回路リングを備え
    る基板を準備する工程と、 上記基板の上面の一部の領域に、絶縁層を挟んで複数の
    導電層を順次形成する工程と、 上記導電層の一部の上方に、少なくとも最内列ボンディ
    ングパッド、内列ボンディングパッド、外列ボンディン
    グパッド及び最外列ボンディングパッドからなる少なく
    とも４列に配置された複数のボンディングパッドを形成
    する工程とを有し、 上記絶縁層を挟んで複数の導電層を形成する工程は、上
    記最外列ボンディングパッド及び外列ボンディングパッ
    ドを、第１の信号線を形成する導電層により、上記信号
    回路マクロの上方の導電層の所定部分及び上記静電気放
    電クランプ回路リングに接続するとともに、上記内列ボ
    ンディングパッド及び最内列ボンディングパッドを、第
    ２の信号線を形成する導電層により、上記信号回路マク
    ロに接続するために、上記絶縁層にバイアホールを設け
    る工程を含み、上記第１の信号線と上記第２の信号線は
    互いに絶縁されていることを特徴とする半導体チップの
    製造方法。
  8. 【請求項８】 上記外列ボンディングパッドは、上記半
    導体チップの一辺に垂直な方向であって上記最内列ボン
    ディングパッドを通る直線上に配設され、 上記最外列ボンディングパッドは、上記半導体チップの
    一辺に垂直な方向であって上記内列ボンディングパッド
    を通る直線上に配設されることを特徴とする請求項７に
    記載の半導体チップの製造方法。
  9. 【請求項９】 上記信号回路マクロの幅は、ボンディン
    グパッドピッチと略等しいことを特徴とする請求項７に
    記載の半導体チップの製造方法。
  10. 【請求項１０】 上記信号回路マクロの上方の導電層の
    所定部分は、電源／接地回路リングからなり、上記信号
    回路マクロに電源を供給することを特徴とする請求項７
    に記載の半導体チップの製造方法。
  11. 【請求項１１】 上記半導体チップは、フリップチップ
    構造を有することを特徴とする請求項７に記載の半導体
    チップの製造方法。
  12. 【請求項１２】 上記半導体チップは、ボールグリッド
    アレーパッケージを有することを特徴とする請求項７に
    記載の半導体チップの製造方法。
JP2002239715A 2001-12-13 2002-08-20 アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法 Expired - Fee Related JP3599108B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090130915A TW511193B (en) 2001-12-13 2001-12-13 Inner circuit structure of array type bonding pad chip and its manufacturing method
TW090130915 2001-12-13

Publications (2)

Publication Number Publication Date
JP2003197748A true JP2003197748A (ja) 2003-07-11
JP3599108B2 JP3599108B2 (ja) 2004-12-08

Family

ID=27607969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002239715A Expired - Fee Related JP3599108B2 (ja) 2001-12-13 2002-08-20 アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法

Country Status (3)

Country Link
US (2) US6759329B2 (ja)
JP (1) JP3599108B2 (ja)
TW (1) TW511193B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093575A (ja) * 2003-09-16 2005-04-07 Nec Electronics Corp 半導体集積回路装置と配線レイアウト方法
JP2005191447A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
US6921981B2 (en) * 2002-01-10 2005-07-26 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP2007184544A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 熱放出型半導体チップとテープ配線基板、及びそれらを用いたテープパッケージ
EP2876679A2 (en) 2013-10-30 2015-05-27 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2015532530A (ja) * 2012-09-26 2015-11-09 ベイサンド インコーポレーテッドＢａｙｓａｎｄ Ｉｎｃ． 集積回路に用いるフレキシブルで実装効率の良い入出力回路素子

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495940B (en) * 2001-07-20 2002-07-21 Via Tech Inc Method for forming a grid array packaged integrated circuit
TW511193B (en) * 2001-12-13 2002-11-21 Acer Labs Inc Inner circuit structure of array type bonding pad chip and its manufacturing method
TW533517B (en) * 2002-02-26 2003-05-21 Silicon Integrated Sys Corp Substrate for semiconductor package
US7552583B2 (en) * 2004-11-08 2009-06-30 Caterpillar Inc. Exhaust purification with on-board ammonia production
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
US7183786B2 (en) * 2003-03-04 2007-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Modifying a semiconductor device to provide electrical parameter monitoring
DE60336993D1 (de) * 2003-06-10 2011-06-16 St Microelectronics Srl Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
US7302756B2 (en) * 2003-06-30 2007-12-04 Intel Corporation Bond finger on via substrate, process of making same, package made thereby, and method of assembling same
TWI245390B (en) * 2003-11-27 2005-12-11 Via Tech Inc Circuit layout structure
US7612449B2 (en) * 2004-02-24 2009-11-03 Qualcomm Incorporated Optimized power delivery to high speed, high pin-count devices
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US7737553B2 (en) * 2004-10-06 2010-06-15 Panasonic Corporation Semiconductor device
DE102005039940B4 (de) * 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7479680B2 (en) * 2005-11-30 2009-01-20 California Micro Devices Method and apparatus that provides differential connections with improved ESD protection and routing
JP5160295B2 (ja) * 2008-04-30 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置及び検査方法
KR20160000953A (ko) 2014-06-25 2016-01-06 삼성전자주식회사 기판 및 반도체 패키지의 제조방법
US12033903B1 (en) * 2021-12-09 2024-07-09 Amazon Technologies, Inc. High-density microbump and probe pad arrangement for semiconductor components
US12400944B2 (en) 2022-01-03 2025-08-26 Mediatek Inc. Board-level pad pattern for multi-row QFN packages
US12532758B2 (en) 2022-01-03 2026-01-20 Mediatek Inc. Board-level pad pattern for multi-row QFN packages
US12309921B2 (en) * 2022-01-03 2025-05-20 Mediatek Inc. Board-level pad pattern for multi-row QFN packages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625522A (en) * 1994-08-29 1997-04-29 Cypress Semiconductor Corp. Apparatus for smart power supply ESD protection structure
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
US5917220A (en) 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6410990B2 (en) * 1997-12-12 2002-06-25 Intel Corporation Integrated circuit device having C4 and wire bond connections
JP3516608B2 (ja) * 1999-04-27 2004-04-05 沖電気工業株式会社 半導体装置
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
TW511193B (en) * 2001-12-13 2002-11-21 Acer Labs Inc Inner circuit structure of array type bonding pad chip and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921981B2 (en) * 2002-01-10 2005-07-26 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP2005093575A (ja) * 2003-09-16 2005-04-07 Nec Electronics Corp 半導体集積回路装置と配線レイアウト方法
JP2005191447A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2007184544A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 熱放出型半導体チップとテープ配線基板、及びそれらを用いたテープパッケージ
JP2015532530A (ja) * 2012-09-26 2015-11-09 ベイサンド インコーポレーテッドＢａｙｓａｎｄ Ｉｎｃ． 集積回路に用いるフレキシブルで実装効率の良い入出力回路素子
EP2876679A2 (en) 2013-10-30 2015-05-27 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20040004278A1 (en) 2004-01-08
US6762507B2 (en) 2004-07-13
US20040004296A1 (en) 2004-01-08
TW511193B (en) 2002-11-21
US6759329B2 (en) 2004-07-06
JP3599108B2 (ja) 2004-12-08

Similar Documents

Publication Publication Date Title
JP3599108B2 (ja) アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法
US6633087B2 (en) Low-capacitance bonding pad for semiconductor device
US8013362B2 (en) Semiconductor integrated circuit and multi-chip module
US6559531B1 (en) Face to face chips
US20100176504A1 (en) Semiconductor device
JP2003133470A (ja) アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ
CN112771655A (zh) 半导体集成电路装置以及半导体封装件构造
US8456025B2 (en) Semiconductor chip having staggered arrangement of bonding pads
JPH1187399A (ja) 半導体集積回路装置及びそのパッケージ構造
JP4025044B2 (ja) 半導体集積回路装置
US20120228763A1 (en) Semiconductor device and manufacturing method thereof
US8598631B2 (en) Semiconductor integrated circuit chip and layout method for the same
US6407462B1 (en) Irregular grid bond pad layout arrangement for a flip chip package
US8710667B2 (en) Semiconductor device
CN101615605B (zh) 半导体集成电路
US6603199B1 (en) Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages
US7342312B2 (en) Semiconductor device
JP2007305822A (ja) 半導体集積回路
JP2004179184A (ja) 半導体集積回路
JP7208543B2 (ja) 半導体チップ
JP4002161B2 (ja) 半導体装置
JP2004103751A (ja) 半導体装置
CN1430270A (zh) 阵列型焊垫晶片内部电路结构及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees