JP2003258082A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003258082A JP2003258082A JP2002056799A JP2002056799A JP2003258082A JP 2003258082 A JP2003258082 A JP 2003258082A JP 2002056799 A JP2002056799 A JP 2002056799A JP 2002056799 A JP2002056799 A JP 2002056799A JP 2003258082 A JP2003258082 A JP 2003258082A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- element isolation
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
膜埋め込みを可能とした半導体装置の製造方法を提供す
る。 【解決手段】 半導体基板11上に耐エッチングマスク
13を形成し、半導体基板11をエッチングして素子分
離溝15を形成する。素子分離溝15が形成された半導
体基板11に、過水素化シラザン重合体溶液の塗膜を形
成し、これを化学反応させてシリコン酸化膜18を形成
する。形成されたシリコン酸化膜18を素子分離溝15
の内部に残して除去した後に、埋め込まれたシリコン酸
化膜18を熱処理により緻密化する。
Description
造方法に係り、特に素子分離構造の形成方法に関する。
TI(Shallow Trench Isolation)法が広く用いられて
いる。これは、半導体基板の素子分離領域に溝を形成
し、この溝に素子分離絶縁膜となるシリコン酸化膜等を
埋め込む方法である。素子分離溝への埋め込みには、埋
め込み性の優れた高密度プラズマCVD法(HDP法)
によるシリコン酸化膜が一般に用いられてきた。しか
し、素子の微細化が進み、素子分離溝が0.1μm或い
はそれ以下になると、HDP法でも十分に溝を埋めるこ
とが困難になってくる。
め込み法として、塗布膜を用いる方法がある。例えば、
過水素化シラザン重合体溶液を用いたSTI溝埋め込み
法が提案されている(特許第3178412号、米国特
許第6191002号参照)。この方法は、素子分離溝
が形成された半導体基板に過水素化シラザン重合体溶液
を塗布し、その塗膜を化学反応によりシリコン酸化膜に
変性させ、緻密化処理を行った後に、不要部分を除去し
て溝にシリコン酸化膜を埋め込むというものである。
膜の化学反応は、塗膜中の溶剤を揮発させた後、水蒸気
雰囲気中での熱処理により行われる。過水素化シラザン
重合体[(SiH2NH)n]はこの熱処理で、水蒸気が
分解して得られる酸素と反応してシリコン酸化膜に変性
して、アンモニアを発生する。シリコン酸化膜はその
後、不活性雰囲気中で700℃〜1100℃の熱処理を
行うことで、アンモニアや水分等の不純物が除去され、
緻密化される。
微細な素子分離溝の埋め込みに適用した場合にも、
(a)ボイドを発生することなくシリコン酸化膜を埋め
込むことができ、(b)過水素化シラザン重合体からシ
リコン酸化膜への変性には体積収縮がないため、クラッ
クが生じることもなく、(c)埋め込まれるシリコン酸
化膜はエッチング耐性が高いために、シリコン窒化膜等
のウェットエッチング工程で無用なエッチングによる窪
みが発生することもない、とされている。
ザン重合体溶液を用いる素子分離溝埋め込み法は、今後
更に微細化が進むLSIへの適用に有望であるが、本発
明者等の検討によれば、まだ解決すべき問題が残されて
いる。その一つは、素子分離溝に埋め込まれるシリコン
酸化膜のウェットエッチングに対する耐性に、溝の幅に
応じたばらつきが発生することである。
は、埋め込まれたシリコン酸化膜のウェットエッチング
でのエッチングレートが十分に下がらず、溝幅の広い部
分に比べて、埋め込まれるシリコン酸化膜の面位置が低
下する。従って、種々の幅の素子分離溝に一様な厚みで
シリコン酸化膜を埋め込むことができない。
れるシリコン酸化膜のシリコン窒化膜と接する部分のウ
ェットエッチング耐性が低いことである。シリコン窒化
膜は、素子分離溝の形成のマスクとして用いられ、その
後溝にシリコン酸化膜を埋め込むまで残される。過水素
化シラザン重合体溶液の塗膜は化学反応によりシリコン
酸化膜に変性され、その後緻密化されたシリコン酸化膜
は、CMP処理により溝に埋め込まれる。その後、燐酸
によってシリコン窒化膜を除去し、更に緩衝フッ酸によ
ってシリコン酸化膜を除去する工程が入る。この緩衝フ
ッ酸によるウェットエッチング工程では、溝に埋め込ま
れたシリコン酸化膜のシリコン窒化膜に接していた部分
のエッチングレートが高く、素子分離領域境界部に窪み
が発生してしまう。
り、異なる幅の素子分離溝に埋め込まれるシリコン酸化
膜4の様子を示している。シリコン酸化膜4は、反応後
に900℃以下で緻密化処理を行って得られたものであ
る。図15では、シリコン酸化膜4を緻密化処理した
後、CMP処理により不要な部分を除去して平坦化し、
更に緩衝フッ酸によりエッチングした状態を示してい
る。図示のように、素子分離溝の幅に応じて、埋め込ま
れるシリコン酸化膜4の高さが異なってしまう。また、
0.1μmという狭い幅の素子分離溝では、シリコン窒
化膜3に接する部分が大きくエッチングされて、窪みが
発生している。
いシリコン酸化膜埋め込みを可能とした半導体装置の製
造方法を提供することを目的としている。
置の製造方法は、半導体基板上に耐エッチングマスクを
形成する工程と、前記耐エッチングマスクの開口を介し
て前記半導体基板をエッチングして素子分離溝を形成す
る工程と、前記素子分離溝が形成された半導体基板に、
過水素化シラザン重合体溶液の塗膜を形成する工程と、
前記塗膜を、溶媒を揮発させた後化学反応させてシリコ
ン酸化膜を形成する工程と、前記シリコン酸化膜を前記
素子分離溝の内部に残して除去する工程と、前記素子分
離溝に残されたシリコン酸化膜を熱処理により緻密化す
る工程と、を有することを特徴とする。
体溶液を化学反応させて得られたシリコン酸化膜の緻密
化工程を、素子分離溝のみに残して不要部分を除去した
後に行うことによって、狭い素子分離溝内であってもエ
ッチング耐性の優れたシリコン酸化膜として埋め込み、
その形状劣化を防止することがてきる。
の耐エッチングマスクは、例えばシリコン窒化膜を含ん
で形成される。この場合、素子分離溝を形成した後、過
水素化シラザン重合体溶液の塗膜を形成する前に、シリ
コン窒化膜の表面にシリコン酸化膜を形成する工程を付
加することが好ましい。これにより、過水素化シラザン
重合体溶液を化学反応させて得られるシリコン酸化膜が
直接シリコン窒化膜に接する事態が防止され、素子分離
溝に埋め込まれるシリコン酸化膜の緻密化が均等に行わ
れる。
の実施の形態を説明する。 [実施の形態1]図1〜図8は、一実施の形態による半
導体装置の素子分離工程を示している。図1に示すよう
に、シリコン基板11の表面に熱酸化法によりシリコン
酸化膜12を厚さ5nm程度形成し、その上に減圧CV
D法によりシリコン窒化膜13を厚さ200nm程度堆
積する。
に素子分離溝を形成する際の耐エッチングマスクとして
利用するものである。リソグラフィ工程とRIEによ
り、図2に示すように、シリコン窒化膜13とシリコン
酸化膜12を選択エッチングして、マスク開口14を形
成する。この状態でシリコン基板11をRIEによりエ
ッチングして、図3に示すように素子分離溝15を形成
する。
に、素子分離溝15の内面にシリコン酸化膜16を形成
する。このとき好ましくは、シリコン窒化膜13の表面
にもシリコン酸化膜6を形成する。そのためにこの実施
の形態では、ラジカル酸化を利用している。シリコン窒
化膜13の表面にまでシリコン酸化膜16を形成してい
るのは、この後形成される過水素化シラザン重合体膜が
直接シリコン窒化膜に接する事態を避けるためである。
ィングによって、基板上に過水素化シラザン重合体溶液
17を塗布する。そして、不活性ガス雰囲気中で熱処理
を行って、過水素化シラザン重合体溶液17中の溶媒を
揮発させた後、水蒸気等の酸化性雰囲気中で熱処理を行
って過水素化シラザン重合体を化学反応させて、図6に
示すようにシリコン酸化膜18に変性させる。
の熱処理を行う前に、CMP法を用いて不要部分を除去
して、図7に示すように、素子分離溝15内に埋め込
む。こうして素子分離溝15のみに埋め込まれた状態
で、シリコン酸化膜18を緻密化する熱処理を行う。こ
の緻密化の熱処理は、不活性雰囲気中で、900℃〜1
100℃の範囲で行うことが好ましい。
シリコン窒化膜13を除去し、更に緩衝フッ酸によるウ
ェットエッチングでシリコン酸化膜12を除去して、図
8の状態を得る。
に依らず、一様な高さで素子分離絶縁膜を埋め込むこと
ができる。その理由は次の通りである。図6に示すよう
に、CMP処理前に基板全面を厚くシリコン酸化膜18
が覆った状態で緻密化処理を行った場合には、素子分離
溝の狭い箇所ではエッチングレートの低下が十分ではな
い。これに対してこの実施の形態では、図7に示すよう
に、CMP処理により基板上の不要なシリコン酸化膜1
8を除去した後に、シリコン酸化膜18の緻密化処理を
行うことによって、素子分離溝の狭い箇所でもシリコン
酸化膜18のエッチングレートは十分に低くなる。
の素子分離溝にほぼ均一な高さでシリコン酸化膜18が
埋め込まれる様子を、図15と対応させて示している。
またこの実施の形態の場合、シリコン窒化膜13の表面
をシリコン酸化膜16で覆って、過水素化シラザン重合
体溶液が直接シリコン窒化膜13に接触しないようにし
ている。この結果、従来のようにシリコン窒化膜に接す
る部分のエッチングレートが高く、この部分で形状劣化
が生じるという事態が確実に防止される。
他の実施の形態を説明する。図1〜図3までは先の実施
の形態と同様である。素子分離溝5を形成した後にこの
実施の形態では、図10に示すように、シリコン窒化膜
13をウェットエッチングして、その開口端面を僅かに
後退させる処理を行う。この後、先の実施の形態と同様
の工程を行う。
5の内面及びシリコン窒化膜13の表面にシリコン酸化
膜16を形成する。そして、過水素化シラザン重合体溶
液を塗布し、水蒸気雰囲気での熱処理によりこれを化学
反応させて、図12に示すようにシリコン酸化膜18に
変成させる。更に、CMP処理を行って、図13に示す
ようにシリコン酸化膜18を素子分離溝15に残して平
坦化した後、緻密化の熱処理を行う。
と同様の効果が得られる他、素子分離溝15に埋め込ま
れたシリコン酸化膜18がその後のウエットエッチング
工程でエッジ部がエッチングされることによる不都合が
回避される。即ち、シリコン窒化膜13及びシリコン酸
化膜12のウェットエッチング工程で、素子分離絶縁膜
であるシリコン酸化膜18のある程度の後退が避けられ
ない。図16は、従来法により埋め込まれるシリコン酸
化膜4のエッジ部が大きくエッチングされて、素子分離
領域境界に大きな窪みが発生した様子を示している。こ
れは、後に形成される素子のリークや短絡の原因にな
る。この実施の形態の場合、素子分離溝15より広い範
囲をシリコン酸化膜18が覆う形になるため、図16の
ような状態をもたらすことなく、素子分離溝15内を確
実にシリコン酸化膜18で埋めることができる。
て、シリコン窒化膜13の表面にシリコン酸化膜16を
形成する方法として、ラジカル酸化法を用いた。この他
にも、減圧CVD法或いはプラズマCVD法を用いて、
図14に示すように、素子分離溝15の内面からシリコ
ン窒化膜13の表面までシリコン酸化膜21を薄く堆積
してもよい。但しこの場合も、素子分離溝15の面には
予め熱酸化によるシリコン酸化膜16を形成することが
好ましい。
水素化シラザン重合体溶液を用いた素子分離溝埋め込み
において、形成されるシリコン酸化膜の緻密化処理を、
不要部分の除去後に行うことによって、形状劣化のない
シリコン酸化膜埋め込みが可能となる。
積工程を示す断面図である。
程を示す断面図である。
示す断面図である。
へのシリコン酸化膜形成工程を示す断面図である。
塗布工程を示す断面図である。
化学反応工程を示す断面図である。
断面図である。
化膜のウェットエッチング工程を示す断面図である。
シリコン酸化膜埋め込みの様子を示す断面図である。
リコン窒化膜エッチング工程を示す断面図である。
膜へのシリコン酸化膜形成工程を示す断面図である。
を用いたシリコン酸化膜形成工程を示す断面図である。
を示す断面図である。
リコン酸化膜形成工程を示す断面図である。
す断面図である。
す断面図である。
リコン窒化膜、14…開口、15…素子分離溝、16…
シリコン酸化膜、17…過水素化シラザン重合体溶液、
18…シリコン酸化膜、21…シリコン酸化膜。
Claims (4)
- 【請求項1】 半導体基板上に耐エッチングマスクを形
成する工程と、 前記耐エッチングマスクの開口を介して前記半導体基板
をエッチングして素子分離溝を形成する工程と、 前記素子分離溝が形成された半導体基板に、過水素化シ
ラザン重合体溶液の塗膜を形成する工程と、 前記塗膜を、溶媒を揮発させた後化学反応させてシリコ
ン酸化膜を形成する工程と、 前記シリコン酸化膜を前記素子分離溝の内部に残して除
去する工程と、 前記素子分離溝に残されたシリコン酸化膜を熱処理によ
り緻密化する工程と、を有することを特徴とする半導体
装置の製造方法。 - 【請求項2】 前記耐エッチングマスクは、シリコン窒
化膜を含んで形成され、 前記素子分離溝を形成した後、前記過水素化シラザン重
合体溶液の塗膜を形成する前に、前記シリコン窒化膜の
表面にシリコン酸化膜を形成する工程を有することを特
徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記耐エッチングマスクは、シリコン窒
化膜を含んで形成され、 前記素子分離溝を形成した後、前記過水素化シラザン重
合体溶液の塗膜を形成する前に、前記シリコン窒化膜の
開口端面を後退させるエッチングを行った後、前記シリ
コン窒化膜の表面にシリコン酸化膜を形成する工程を有
することを特徴とする請求項1記載の半導体装置の製造
方法。 - 【請求項4】 前記シリコン窒化膜の表面にシリコン酸
化膜を形成する工程は、ラジカル酸化法、減圧CVD
法、プラズマCVD法のいずれかであることを特徴とす
る請求項2又は3記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056799A JP2003258082A (ja) | 2002-03-04 | 2002-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056799A JP2003258082A (ja) | 2002-03-04 | 2002-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258082A true JP2003258082A (ja) | 2003-09-12 |
Family
ID=28667224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002056799A Pending JP2003258082A (ja) | 2002-03-04 | 2002-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003258082A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253310A (ja) * | 2005-03-09 | 2006-09-21 | Toshiba Corp | 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法 |
| US7416955B2 (en) | 2005-06-07 | 2008-08-26 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| US7514338B2 (en) | 2006-01-17 | 2009-04-07 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| JP2012138501A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | トレンチの埋め込み方法および成膜装置 |
-
2002
- 2002-03-04 JP JP2002056799A patent/JP2003258082A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253310A (ja) * | 2005-03-09 | 2006-09-21 | Toshiba Corp | 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法 |
| US7416955B2 (en) | 2005-06-07 | 2008-08-26 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| US7884413B2 (en) | 2005-06-07 | 2011-02-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7514338B2 (en) | 2006-01-17 | 2009-04-07 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| JP2012138501A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | トレンチの埋め込み方法および成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3178412B2 (ja) | トレンチ・アイソレーション構造の形成方法 | |
| JP2007173383A (ja) | トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法 | |
| JP3990625B2 (ja) | シャロートレンチアイソレーション方法 | |
| KR100288176B1 (ko) | 반도체 장치 제조 방법 | |
| JPH04303942A (ja) | 半導体装置の製造方法 | |
| JP2003258082A (ja) | 半導体装置の製造方法 | |
| JP2001044274A (ja) | 半導体装置の製造方法 | |
| JP2003124302A (ja) | 半導体装置及びその製造方法 | |
| US7214595B2 (en) | Method of producing semiconductor devices | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH10270542A (ja) | 半導体メモリ素子の隔離方法 | |
| JP2000183150A (ja) | 半導体装置の製造方法 | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| JP3629179B2 (ja) | 半導体装置の製造方法 | |
| JP2003209169A (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JP2000306990A (ja) | 半導体装置の製造方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JPH11274286A (ja) | 素子分離領域の形成方法 | |
| JPH10229083A (ja) | 金属配線および/または金属プラグの形成方法 | |
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| TW415013B (en) | Method for fabricating shallow trench isolation capable of reducing the residues | |
| TW452924B (en) | Method for forming trench isolation area with spin-on material | |
| TW508727B (en) | Method to form shallow trench isolation structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041101 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Effective date: 20050114 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |
|
| A521 | Written amendment |
Effective date: 20060425 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Effective date: 20060713 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060720 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060811 Free format text: JAPANESE INTERMEDIATE CODE: A912 |