JP2003272903A - 積層型チップサーミスタと積層型チップサーミスタの抵抗値制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 定型の電極パターンの組合せにより抵抗値の
調整を行う。 【解決手段】 チップのサーミスタ素体内部に２層以上
積層された内部電極を有している。内部電極は、１層以
上の主電極シート１Ａ（１Ｂ、１Ｃ）と、１層以上の調
整電極シート４との組合せであり、主電極シート１Ａ
（１Ｂ、１Ｃ）と、調整電極シート４とは、チップの素
体内に同一平面上でそれぞれ対をなして互いに向き合わ
せに形成された電極パターンを有し、電極パターンは定
型化されている。主電極シート１Ａ（１Ｂ、１Ｃ）の対
をなす主電極パターン間の間隔ｄ１は、調整電極シート
４の対をなす調整電極パターンの間隔ｄ２よりも相対的
に狭く設定されており、積層型チップサーミスタの抵抗
値は、主電極パターンの積層と、調整電極シートの積層
とによって目標値に調整される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、温度センサなどに
使用する積層型チップサーミスタと、その抵抗値制御方
法に関する。

【０００２】

【従来の技術】従来チップサーミスタは、バルク型のサ
ーミスタが主流であった。しかし、バルク型のサーミス
タは、抵抗値がチップの外径寸法で決まってしまうこと
から、低抵抗化には限界がある。一方、市場では低抵
抗、高Ｂ特性のサーミスタの要求が高まり、バルク型の
サーミスタでは要求特性を実現するには限界があること
から、低抵抗、高Ｂ特性に対応可能な積層型チップサー
ミスタに移行しつつあるのが現状である。

【０００３】積層型のチップサーミスタとして例えば、
内部電極として交差電極を内装したものが知られてい
る。特開平９−２６６１０４号公報（先行例１）には、
内部電極として図２７に示す交差電極を有する積層型の
チップサーミスタを従来例に取り上げて以下のように説
明している。すなわち、上記構造によるときには、通常
内部電極４１Ａ、４１Ｂ・・・が塗布されたそれぞれのセ
ラミックグリーンシートを所定枚数積み重ねて一体化さ
れるため、内部電極４１Ａ、４１Ｂ・・・の重なり面積を
一定にすることが難しく、負特性サーミスタの常温抵抗
値がばらつく、というのである。

【０００４】そこで、先行例１においては、図２８に示
すようにサーミスタ素体内に、外部電極４２、４３にそ
れぞれ接続された第１、第２の内部電極４４、４５と、
サーミスタ素体内に第３の内部電極（フローティング電
極）４６とを備え、第１、第２および第３の内部電極４
４、４５、４６がサーミスタ素体内の同一平面上に形成
されており、かつ、互いに対向する端縁が所定間隔４７
Ａ，４７Ｂを隔てて対向されている積層型のチップサー
ミスタ（負特性サーミスタ）を提案している。そして、
この構造によるときには、内部電極を形成する際に容易
に一定に保つことができ、常温抵抗値のばらつきを小さ
くできるという効果が強調されている。

【０００５】先行例１は、要するに、内部電極間の端縁
間の距離に応じて積層型のチップサーミスタの常温抵抗
値を決めるという構想のものであり、各内部電極間の端
縁間の距離を変更することによって、積層型のチップサ
ーミスタの常温抵抗値を変化させることができるとして
も、目標とする常温抵抗値ごとに内部電極のパターンが
必要である。このような構想は、以下に述べる例におい
ても認められる。

【０００６】積層型のチップサーミスタは、グリーンシ
ートの作成、グリーンシート上への内部電極パターンの
印刷、グリーンシートの積層、積層体の切断、焼成、個
々のサーミスタ素体への外部電極ペーストの塗布、焼付
の処理を順次に行うことによって製造されるが、得られ
たチップサーミスタの抵抗値を調整する方法として、特
開平１０−１６３００８号（先行例２）においては、そ
れぞれ外部電極に接続された第１と第２との対の内部電
極を素子内に有するチップサーミスタについて、以下の
ように説明している。

【０００７】すなわち、第１、第２の内部電極間の距離
を変更することによってＮＴＣサーミスタの抵抗値を調
整できること、サーミスタ素体内の同第１、第２の内部
電極の先端間の距離が大きくなるほど抵抗値が増大する
が、Ｂ定数はさほど変化しないこと、外部電極のかぶり
深さが変化しても抵抗値が殆ど変化しないこと、内部電
極間の距離を一定とした複数の対の内部電極を厚み方向
に形成したときに、抵抗値のばらつきが非常に小さいこ
とを見出したとし、第１、第２の内部電極の幅方向寸法
を異ならせ、さらには複数の電極部に分割することを提
案している。

【０００８】このような構造によれば、第１、第２の内
部電極の幅方向寸法を選択し、さらには幅方向寸法や長
さ方向寸法を制御すること、並びに複数の電極部の数や
間隔を制御することにより、様々な抵抗値を有するサー
ミスタ素子を容易に提供できるというのである。

【０００９】しかしながら、このような構想によって様
々な抵抗値を有するサーミスタ素子を提供することは、
やはり先行例１と同じように抵抗値ごとに内部電極のパ
ターンを変えると云うことであり、要求される抵抗値に
対応するには、その都度、必要とする抵抗値が得られる
ように幅方向寸法や長さ方向寸法を制御する内部電極の
パターンを設計しなければならない。

【００１０】また、サーミスタの抵抗値を調整する他の
方法として特開平９−４５５０５号（先行例３）には、
複数対の内部電極が形成されたサーミスタ層の積層の積
層からなるサーミスタ素体に切欠部を設け、外部電極間
に現れる抵抗値を増大させることで抵抗値を調整する方
法を提案している。

【００１１】この方法は、要するに、切欠部を設ける前
のサーミスタの抵抗値を予め測定し、所定の抵抗値の段
階毎にランク付けし、このランク毎に切欠部の切り込み
幅及び切り込み深さのいずれかを変えて、抵抗値を所定
の値に調整するというものである。

【００１２】この方法によるときには、両外部電極の間
に表れる抵抗値を増大させることができるので、サーミ
スタの抵抗値の調整が容易であり、そのときの抵抗値の
増大量は切欠部の幅及び深さにより加減できるので、調
整中の抵抗値がわからなくても調整後の最終的な抵抗値
は容易に予測できるという効果が強調されているが、抵
抗値を所定の値に調整することは抵抗値を増大させるこ
とに限られ、要求される抵抗値毎に切欠部の切り込み幅
及び切り込み深さのいずれかを変えるという厄介な作業
を行わなければならない。もっとも、この方法によると
きには、内部電極には同一又は数種類のパターンの組合
せの積層によってサーミスタを形成できる点に特徴が認
められる。

【００１３】本発明の目的は、定型の電極パターンを有
する電極シートの組合せにより広範囲の抵抗値の調整が
可能な積層型チップサーミスタ及びその抵抗値制御方法
を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明による積層型チップサーミスタにおいては、チ
ップのサーミスタ素体内部に２層以上積層された内部電
極を有する積層型チップサーミスタであって、内部電極
は、１層以上の主電極シートと、１層以上の調整電極シ
ートとの組合せであり、主電極シートと、調整電極シー
トとは、チップの素体内に同一平面上でそれぞれ対をな
して互いに向き合わせに形成された電極パターンを有
し、電極パターンは定型化され、主電極シートの対をな
す主電極パターン間の間隔は、調整電極シートの対をな
す調整電極パターンの間隔よりも相対的に狭く設定され
ているものである。

【００１５】また、対をなす主電極パターンと、対をな
す調整電極パターンとはそれぞれ、上下に互いに隣接し
て積層されているものである。

【００１６】また、主電極パターンは、素体の下層側に
積層され、調整電極パターンは素体の上層側に積層され
ているものである。

【００１７】また、上下段に１層以上積層された主電極
パターンの層の上下層に調整電極パターンが１層以上積
層されているものである。

【００１８】また、対をなす主電極パターンのそれぞれ
の長さを互いに異ならせたものである。

【００１９】また、チップの素体内に同一平面上に３本
以上の主電極パターンを有し、互いに隣接する２本の主
電極パターンが対をなし、各主電極パターン間の間隔は
一定である。

【００２０】また、電極パターンのないブランクシート
を挟んで主電極シートと、調整電極シートとが積層され
ているものである。

【００２１】また、電極パターンのないブランクシート
を挟んで主電極パターンが積層されているものである。

【００２２】また、本発明による積層型チップサーミス
タの抵抗値制御方法においては、チップのサーミスタ素
体内部に１層以上の内部電極を有する積層型チップサー
ミスタの抵抗値を調整する積層型チップサーミスタの抵
抗値制御方法であって、各層の内部電極は、主電極シー
トと、調整電極シートとの組合せであり、主電極シート
と、調整電極シートとは、チップの素体内にそれぞれ対
をなして同一平面に向き合わせに形成された電極パター
ンを有し、電極パターンは定型化され、主電極パターン
と、調整電極パターンとは、それぞれ対をなして同一平
面上で向き合わせに形成されたものであり、対をなす主
電極パターン間の間隔は、対をなす調整電極パターンの
間隔よりも相対的に狭く設定され、積層型チップサーミ
スタの抵抗値を１以上の主電極パターンの組と、１以上
の調整電極パターンの組との組合せによって制御するも
のである。

【００２３】また、２種以上のパターンから選ばれた特
定の主電極パターンと、調整電極パターンとの選定組合
せによって、積層型チップサーミスタの抵抗値を調整す
るものである。

【００２４】また、積層型チップサーミスタの目的とす
る抵抗値の目標値にあわせて主電極シートの積層数を設
定し、ついで、目的とする抵抗値にさらに近づけるため
に調整電極シートの積層数を決定するものである。

【００２５】また、積層型チップサーミスタの目的とす
る抵抗値の目標値にあわせて定型化された２種類以上パ
ターンから特定の主電極パターンを選定し、ついで、目
的とする抵抗値にさらに近づけるために調整電極を組合
わせるものである。

【００２６】また、積層型チップサーミスタの目的とす
る抵抗値の目標値にあわせて選定された特定のパターン
を有する主電極シートの積層数を決定し、ついで目的と
する抵抗値にさらに近づけるために調整電極シートの積
層数を決定するものである。

【００２７】また、主電極シートと、調整電極シートと
の間に電極パターンのないブランクシートを介在させ、
電極パターン間の間隔を調整して積層型チップサーミス
タの抵抗値を制御するものである。

【００２８】

【発明の実施の形態】以下に本発明による積層型チップ
サーミスタの実施形態を図によって説明する。本発明に
よる積層型チップサーミスタは、サーミスタ素体内部に
２層以上積層された内部電極を有している。内部電極
は、１層以上の主電極シートと、１層以上の調整電極シ
ートとの組合せであり、主電極シートと、調整電極シー
トとは、チップの素体内にそれぞれ対をなして同一平面
に向き合わせに形成された電極パターンを有し、電極パ
ターンは定型化されたものである。図１〜図３に主電極
シートの例、図４に調整電極シートの構造の例を示す。

【００２９】図１に示す主電極シート１Ａは、グリーン
シート２に、同じ長さの２本の主電極パターン３Ａ、３
Ｂの対を向き合わせて左右対称に形成した例である。何
れもその外端が外部電極（図示略）に接続される。図２
に示す主電極シート１Ｂは、長さが異なる２本の主電極
パターン３Ｃ、３Ｄを対としてグリーンシート２上に向
き合わせに形成した例である。この例では左の主電極パ
ターン３Ｃの長さが長く、右の主電極パターン３Ｄの長
さが短いが、左右を逆にすれば右の主電極パターンの長
さが長く、左の主電極パターンの長さが短い電極パター
ンとなる。何れもその外端が外部電極に接続される。

【００３０】図３に示す主電極シート１Ｃは、３本の主
電極パターン３Ｅ，３Ｆ，３Ｇをグリーンシート２に形
成した例である。左右の主電極ターン３Ｅ、３Ｇの外端
が外部電極に接続され、中央の電極パターン３Ｆはフロ
ーティング電極である。この例では、左の主電極パター
ン３Ｅと、中央の電極パターン３Ｆとが対をなし、中央
の主電極パターン３Ｆと、右の主電極パターン３Ｇとが
対をなしていると考えるものとする。図１〜図３に示す
主電極シートに付された各電極パターン間の間隔ｄ１は
一定である。

【００３１】図４に調整電極シートの構造を示す。図４
に示す調整電極シート４は、グリーンシート２に、同じ
長さの２本の調整電極パターン５Ａ、５Ｂを向き合わせ
に対をなして左右対称に形成した例である。何れもパタ
ーンの外端が外部電極に接続される。この実施形態にお
いて、この実施形態に用いた調整電極パターンには、図
４に示す１種類の電極パターンのみであるが、勿論この
パターンに限られるものではない。なお、調整電極パタ
ーン５Ａ、５Ｂの電極パターン間の間隔ｄ２は一定であ
る。対をなす主電極パターン間の間隔ｄ１は、対をなす
調整電極パターンの間隔ｄ２よりも相対的に広く設定さ
れている。

【００３２】図５に、図１、図２又は図３に示す主電極
パターンと、図４に示す調整電極パターンとの組合わせ
による積層型チップサーミスタの基本構造を示す。図５
（ａ）は、図１に示す主電極シート１Ａを２層積層し、
その上層に図４に示す調整電極シート４を２層積層した
例である。この例では図１に示す２層の主電極パターン
３Ａ，３Ｂの上に調整電極パターン５Ａ，５Ｂが２層積
層される。

【００３３】図５（ｂ）は、図１に示す主電極シート１
Ａを３層積層し、その上層と、下層とにそれぞれ図４に
示す調整電極シート４を１層ずつ積層した例である。こ
の例では３層の主電極パターン３Ａ，３Ｂの上下に調整
電極パターン５Ａ，５Ｂが一層づつ積層される。

【００３４】また、図５（ｃ）は、図２に示す主電極シ
ート１Ｂを左右に反転して２層を積層し、２層の主電極
シート１Ｂ、１Ｂの上層と、下層とにそれぞれ図４に示
す調整電極シート４を１層づつ積層した例である。この
例では２層の主電極パターン３Ｃ、３Ｄの上下に調整電
極パターン５Ａ，５Ｂが一層づつ積層される。

【００３５】図５（ｄ）は、図３に示す主電極シート１
Ｃの上下層に図１に示す主電極シート１Ａを積層し、そ
の上下層に，図４に示す調整電極シート４を１層を積層
した例である。この例では２層の主電極パターン３Ａ，
３Ｂと３Ａ、３Ｂとの積層間に１層の主電極パターン３
Ｅ、３Ｆ、３Ｇを挟んで３層に積層された主電極パター
ンの上下に調整電極パターン５Ａ，５Ｂが一層づつ積層
される。この例ではパターンの種類が違う図１と、図３
との２種類の主電極パターンを組合わせた例であるが、
これら以外にも主電極パターンの組合せは可能である。

【００３６】本発明は、限られた数の内部電極パター
ン、この実施形態においては、３種類の主電極パターン
と、１種類の調整電極パターンとを用いて所望の抵抗値
を有する積層型チップサーミスタを構成するものであ
り、積層型チップサーミスタの抵抗値は、１以上の主電
極パターンの組と、１以上の調整電極パターンの組との
組合せによって制御されるが、本発明においては予め準
備された２種以上のパターンから選ばれた特定の主電極
パターンと、調整電極パターンとの選定組合せによっ
て、積層型チップサーミスタの抵抗値を調整するもので
ある。

【００３７】すなわち、積層型チップサーミスタの目的
とする抵抗値の目標値にあわせて主電極シートの積層数
を設定し、ついで、目的とする抵抗値にさらに近づける
ために調整電極シートの積層数を決定するのであるが、
より具体的には、積層型チップサーミスタの目的とする
抵抗値の目標値にあわせて定型化された２種類以上パタ
ーンから特定の主電極パターンとその積層枚数を選定
し、ついで、目的とする抵抗値にさらに近づけるために
積層枚数を選定して調整電極を組合わせるのである。

【００３８】主電極シートと、調整電極シートとの間、
或いは主電極パターン間、調整電極電極パターンのない
ブランクシートを介在させ、電極パターン間の間隔を調
整することにより、さらに目標値に近づけることが可能
である。

【００３９】なお、本発明において、主電極パターンお
よび調整電極パターンの各一端に接続される外部電極パ
ターンは、積層シートのサーミスタ素体の上下両側面の
一部に跨ってその両端面に形成されるが、対向する端子
電極パターン間の間隔は、主電極パターン間の間隔及び
調整電極パターン間の間隔よりも広く設定され、内部電
極の抵抗値に端子電極の影響を受けないようにしている
（特開平１１−１２６７０４号公報ほか参照）。

【００４０】本発明による積層型チップサーミスタは、
図６に示すように（１）塗工処理、（２）シート打抜処
理、（３）内部電極形成処理、（４）積層処理、（５）
圧着処理、（６）シート切断処理、（７）焼成処理、
（８）チップ面取り処理、（９）チタンコート処理、
（１０）端子電極形成処理、（１１）めっき処理を順次
行うことによって得られる。

【００４１】塗工処理 塗工処理は、塗工ペーストの塗布膜をもって、グリーン
シートを成形する処理である。図７に塗工処理の処理を
示す。図７において、第１及び第２ローラ６、７を１方
向に転回させつつ両ローラ６，７に沿ってキャリアシー
ト８を送り込み、第１ローラー６に沿って転回するキャ
リアシート８上に塗工ペーストを供給し、余分の塗工ペ
ーストをブレード１０で掻き取り、塗布厚さを一定厚さ
に調整する。

【００４２】キャリアシート８に連続送りを与えつつ次
にヒータ１１で塗工ペースト９の塗布面を加熱乾燥して
固化し、キャリアシート８上に一定膜厚のグリーンシー
トを形成する（以下この方法をドクターブレード法とい
う）。塗工ペーストの配合例を表１に示す。

【００４３】

【表１】 サーミスタ粉（以下ＴＨ粉という）は、Ｍｎ、Ｃｏ、Ｃ
ｕ、Ｆｅ、Ｎｉなどの金属酸化物を含む粉末である。分
散剤は、ＴＨ粉の凝集を防止し、溶剤は、バインダーを
溶解させ、バインダーは分散したＴＨ粉のシート膜を形
成し、可塑剤はシート膜に柔軟性を与えるものである。

【００４４】得られたグリーンシートは、粒径１μｍ以
下の粒径のＴＨ粉を用い、チップの形状に合わせてその
厚さは、３０〜７０μｍの範囲内から選ばれる。シート
には、厚さのばらつきの範囲が狭く、熱圧着後の圧着密
度が高く、しかもハンドリングに耐えられるシート強度
が要求され、最終的にでき上がってくる積層チップは緻
密で且つ熱的安定性が高いことが要求される。

【００４５】グリーンシート内へのバインダーの配合
は、これらの要求項目を決定する重要な条件である。さ
らに、シート強度は、グリーン密度の大小によって左右
される。バインダーの添加量が多いと、後の圧着処理に
おいて、圧着グリーン密度を大きくできない。逆にバイ
ンダーの添加量が少ないと、圧着グリーン密度を大きく
できるが、シートが割れやすくなる。

【００４６】図８にバインダーの配合条件とグリーンシ
ート特性との関係を示す。図８は、バインダーと可塑剤
との比を５：１、材料と分散剤との比を１３３：１に設
定したときのバインダー配合比率と、グリーン密度およ
び引っ張り強度との関係を示している。

【００４７】図８に示すように、バインダーの配合比率
を増大させるにしたがって、引っ張り強度も、グリーン
密度もともに増大するが、この例では、グリーン密度お
よび引っ張り強度がともに過大にはならない９ｗｔ％の
前後に設定するのが適正であるといえる。

【００４８】図９に、グリーン密度と、圧着後密度（以
下圧着密度という）との関係を示す。図９は、圧着条件
を７０ＫＮ、８０℃に設定してグリーン密度と、圧着密
度との関係を測定したものである。この例では、グリー
ン密度２．９２ｇ／ｃｍ^３の前後で、最大の圧着密度
３．５０ｇ／ｃｍ^３が得られている。

【００４９】シート打抜き処理 シート打抜き処理は、キャリアシートがくっついている
グリーンシートを一定の大きさの加工用シートに打抜く
処理である。加工用シートのうち、内部電極を形成する
シートには、中央の印刷領域の周辺部分に、印刷時のア
ライメント用として対の孔を開口し、各チップ加工用シ
ートの外径を精度よく打抜く。

【００５０】（３）内部電極形成処理 内部電極は、Ａｕ、Ｐｄ、ＡｇＰｄ、Ｐｔによる電極材
料に溶剤を加えたインクによって、シート面の印刷領域
に電極パターンを印刷する。溶剤には、シートアタック
性を改善するため、ナフサ系の溶剤を用い、ファイン印
刷に必要な粘度、チキソ性を設定し、印刷後、焼成して
電極パターンをシートの素体に定着させる。

【００５１】電極パターンは、図１０に示すように１ｍ
ｍ幅に２〜３本のオーダーで内部電極パターンが印刷さ
れる。印刷パターンは定型化されており、主電極パター
ンについて言えば、切断位置を変えることによって、図
１、図２の主電極パターンが得られる。調整電極パター
ンについて同様にその印刷パターンは定型化されてい
る。もっともこの実施形態では、１種類のパターンを用
いている。主電極パターンと、調整電極パターンとは、
独自に付したスクリーンナンバーにて区別する。

【００５２】（４）積層処理 積層に際しては、蓋シートと、ブランクシートと、電極
シートと、底シートとを用いる。蓋シート、底シート及
びブランクシートは、電極パターンが印刷されていない
定型に打抜かれたグリーンシートである。

【００５３】いずれもグリーンシートからキャリアシー
トを剥がし、底シートと蓋シートとの間にブランクシー
トを挟み、両ブランクシートの間に電極シートを挟みこ
んで積層シートに構成する。もっとも、電極シート間に
ブランクシートを挟んで２以上の電極シートを積層する
こともある。

【００５４】電極シートは、少なくとも１枚の主電極シ
ートと少なくとも１枚の調整電極シートとの組合せが選
定され、少なくとも２層以上の積層シート１４（図１１
参照）となる。

【００５５】積層シート１４の最上層となる蓋シートに
は、電極シートの印刷領域に対応して切断用のマークが
付されている。積層シート１４は、１１〜１３層で、３
０〜７０μｍとなる。

【００５６】なお、２以上の電極シートを積層したとき
には、シートの積層位置と、内部電極位置及び重なりズ
レ防止の処理が必要である。積層処理に際しては、「画
像認識パラメータマッチング方式」によって、モニター
調整を行いつつ各層のシートの位置ずれの精度は±１０
μｍ以内に収めて積層する。各シートの積層後、仮圧着
処理を行う。

【００５７】（５）圧着処理 シートの圧着処理は、シート間の圧着とシート成形密度
を向上させるための処理である。従来圧着は、主として
加熱プレス方式により〜２ｔ／ｃｍ^２にて行われていた
が、本発明においては、温水静水圧方式にて行う。

【００５８】温水静水圧方式は、図１１に示すように、
積層シート１４をパック１５内に封入して真空パック
し、そのパック１５を温水を充填した水槽内に浸漬し、
温水静水圧機で加圧（２ｔ／ｃｍ^２Ｍａｘ）する方法で
ある。

【００５９】温水静水圧方式によれば、積層シート１４
の全表面が均等に加圧されつつシート間が圧着されるた
め、積層を上下方向からのみ加圧する方式（例えば加熱
プレス方式）のように、シートが変形して積層面から横
方向にはみ出すことがない、したがって、電極パターン
にも変形が生じない。

【００６０】図１２に、プレス圧力と、圧着密度との関
係を示す。この例は、グリーン密度２．６６のシートの
積層と、グリーン密度３．１４のシートの積層とについ
て、８０℃で１分間プレスした例であるが、図示のよう
に、グリーン密度２．６６のものは、プレス圧力８００
ｋｇ／ｃｍ^２で、圧着密度が３．４３ｇ／ｃｍ^３とな
り、以後プレス圧力を高めても圧着密度は殆ど変化しな
かった。

【００６１】これに対し、グリーン密度３．１４のもの
は、プレス圧力２００ｋｇ／ｃｍ^２で圧着密度が３．３
ｇ／ｃｍ^３で飽和した。この例からも、グリーン密度が
小さいほうが、圧着密度を高める上で、より好ましいこ
とが分かる。

【００６２】（６）シート切断処理 シート切断処理は、積層シートを個々のチップに切断す
る処理である。シート切断処理においては、図１０に示
した内部電極の印刷パターンが施されたシートを含む積
層シート１４の裏面に図１３（ａ）に示すように粘着シ
ート１６を貼り付けた状態でカッター１７を用い、蓋シ
ートに付されたマークを目印に図１３（ｂ）に示すチッ
プ１８に精度よく切断する。

【００６３】シート切断処理に用いる粘着シート１６
は、基材シート上に加熱発泡剤を含む接着剤を塗布した
ものであり、カッター１７で個々に切り離されたチップ
１８は、接着剤によって粘着シート１６上の定位置に定
着している。

【００６４】次いで、個々に切り離されたチップ１８の
上方からアルミナ粉１９を散布する。散布されたアルミ
ナ粉１９は、切り離されたチップ１８、１８間に形成さ
れている隙間に入り、チップ１８相互間を隔離させる。

【００６５】次いでヒータにて粘着シート１６を加熱す
る。粘着シート１６が接着剤に含まれる発泡剤の発泡温
度以上に加熱されると、発泡剤が発泡して接着剤は粘着
力を喪失し、チップ１８は、粘着シート１６から剥離さ
れ、個々のチップ１８に分離される。個々のチップ１８
は、アルミナ粉１９の付着によって、互いにくっつくこ
とがない。

【００６６】（７）焼成処理 焼成処理は、チップを焼成してサーミスタ特性を発現さ
せる処理である。図１４に焼成パターンの１例を示す。
この例では、脱バインダー処理として３００〜４００℃
で１０時間焼成し、次いで本焼成として１１００〜１２
００℃で５時間焼成を行っている。

【００６７】焼成に際しては、図１５（ａ）に示すよう
にチップ１８、１８・・・の相互が付着しないように平
板２０上に並べ、あるいはチップ１８、１８・・・の相
互がくっ付かないようにチップ１８にアルミナ粉１９を
まぶして焼成を行うのが望ましい。

【００６８】なお、積層シートの圧着処理による抵抗変
化率の性能は、焼成密度の大きさに関係し、また、焼成
密度は、抵抗率の変化にも関わってくる。図１６に圧着
密度と、焼成密度との関係、図１７に焼成密度の大きさ
と温度（Ｔ）−抵抗変化率（ΔＲ％）との関係を示す。

【００６９】図１６に示すように圧着密度と、焼成密度
とはほぼ直線比例の関係にある。すなわち、緻密な組織
にするには、圧着密度を大きく設定するのが好ましい。
ところが、熱的安定性に関しては、図１７に示すように
焼成密度の大小に関わらず、１００〜２００℃の範囲内
で使用される限り、抵抗値の変化が殆どないという結果
が得られた。なお、図１６、１７は、積層チップの材料
系がＭｎ−Ｃｏ（Ｂ材）の例である。

【００７０】しかし、３００℃において、ΔＲ％は、焼
成密度が大きいほど、小さくなっており、このことか
ら、焼成密度が大きい方が熱的安定性が高い（抵抗変化
が少ない）ことが分かる。

【００７１】チップ面取り処理 チップ面取り処理は、端子電極のエッジ切れを防止する
ために行う面取り加工であり、Ｔｉコートの膜厚の均一
化にも有効であり、遠心バレル研磨方式により行うのが
有効である。遠心バレル研磨方式は、ゴムで内張りされ
た容器内に、チップと共に研磨石またはビーズと、水と
を入れ、容器を高速回転させながらチップを研磨する方
法である。研摩石にジルコニア、アルミナビーズ又は研
摩石を用いて微小チップの角を有効に研摩でき、後に形
成する端子電極の電極膜を均一に形成できる。

【００７２】チタンコート処理 チップに端子電極膜を形成する端子電極形成処理に先立
ち、前処理としてチタンコート処理を行う。一般に、端
子電極形成処理の前処理として行う端子電極材には、内
部電極との接合性がよいもの、電極ディップ後のチキソ
性が適度にあること、メッキ液の浸入防止効果があるも
の、メッキの付着性が良いものが選定される。

【００７３】本発明においては、図１９（ａ）、（ｂ）
に示すように、チタンコート処理として、バレル研摩済
みのチップ１８の全面にチタンコート２１を施すもので
ある。チタンコート処理には、イオンプレーティング方
式を用いる。

【００７４】この方式に用いるイオンプレーティング装
置は、図１８に示すように、イオン源２２にＴｉを用
い、イオン源（＋極）２２と、電極（−極）２３との間
に回転バレルを設置し、回転バレル２４内に、研摩済み
のチップを収容し、イオンビーム源２５でチタンを加熱
しつつ回転バレル２４内のチップの表面全体にＴｉコー
トを施す装置である。

【００７５】イオンプレーティング方式によれば、蒸着
やスパッタ方式によるものに比べ、電界をかけて１〜２
μｍの厚膜の形成が可能となり、また膜厚形成時間を劇
的に短縮できる効果がある。

【００７６】（１０）端子電極形成処理 チップの表面全体に金属Ｔｉコートを施こした後、端子
電極形成処理を行う。端子電極形成処理として、図１９
（ｃ）に示すようにチップ１８に端子電極ペースト２６
を塗布し、その後焼付を行って、図１９（ｄ）に示すよ
うに外部端子電極２７を形成する。外部端子電極２９の
焼付温度は、およそ６００℃〜８５０℃である。

【００７７】外部電極の焼付によって、図１９（ｃ）に
示すＴｉコートの露出部２１ａは、空気中の酸素と結合
してＴｉＯ_２となり、これが絶縁膜として機能する。一
方、外部端子電極２７に覆われた部分も酸素と結合して
ＴｉＯ_２となるが、外部端子電極に覆われた部分のＴｉ
Ｏ_２は、外部端子電極の構成成分であるガラス・フリッ
トと反応し、電極膜のＡｇ中に拡散し、外部端子電極と
内部電極との導通が確保される。

【００７８】特に端子電極ペースト中に含ませるガラス
フリットの量を３ｗｔ％〜６ｗｔ％の範囲に設定するこ
とによって、Ｔｉの拡散効果は高まることがわかった。
また、ガラス・フリットは低融点のもの例えば４５０℃
以下のものが望ましく、高融点のガラス・フリットでは
Ｔｉを拡散させることができないことがわかった。

【００７９】（１１）めっき処理 本発明において、めっき処理は、内外２層に形成し、内
層はＮｉ、外層はＳｎ（Ｐｂフリー）によって対応す
る。また、めっきには、図２０に示すような可能な開放
型多面体のバレル２８（実用新案登録３０４９３５５号
公報参照）を用い、これを回転させながら、メッキ槽２
９内のメッキ液３０に常時チップを接触させることでメ
ッキ濃度を一定に保ち、めっき条件の安定化を図る。

【００８０】（１２）パターンの積層による抵抗値の調
整 積層処理において、主電極シートと、調整電極シートと
の組合せが選定されるが、その組合せの選定による抵抗
値の測定結果を図２１に示す。図２１は、図１に示す主
電極パターンの２層の積層を有する内部電極に、さら
に、パターン間の距離を変化させた電極パターンを積層
したときの抵抗値の変化と、主電極パターンと、調整電
極パターン間に電極パターンのないブランクシートを介
在させて電極パターン間の間隔を変化させたときの抵抗
値の変化の様子を模式的に示したものである。

【００８１】図２１に明らかなように、主電極パターン
に相当する長さの長い（対向電極間の間隔の狭い）電極
パターンをさらに追加したときには、曲線Ｃ１に示すよ
うに抵抗値が急激に小さくなり、追加する電極パターン
の対向電極間の間隔が広がるにしたがって曲線Ｃ２，Ｃ
３・・・のように順次抵抗値の低下の割合が減少してゆ
く。曲線Ｃ１は、３層の主電極パターンの例、曲線Ｃ５
は、２層の主電極パターンと１〜２層の調整電極パター
ンとの組合せ例に相当する。

【００８２】これらの例から主電極パターンに調整電極
パターンを組合わせることにより、また、組合わせる調
整電極パターンの層を増やしてゆくにしたがって、抵抗
値をさらに低抵抗の方向に緩やかに微調整できることが
わかる。また、ブランクシートを電極パターン間に介在
させて主電極パターンと、調整電極パターン間の間隔を
広げるに従って、抵抗値の変化率は大きくなることがわ
かる。

【００８３】以上の事実から、対向電極間の間隔の狭い
電極パターンは、サーミスタとしての大まかな抵抗値を
定める主電極であり、対向電極間の狭い電極パターン
は、抵抗値の微調整用の調整電極である、ということが
でき、対向電極間の間隔が相対的に小さい主電極パター
ンと、相対的に大きい調整電極パターンとを少なくとも
１種類以上定型化しておくことにより、その組合せを選
定して目標とする抵抗値に近づけることができる。

【００８４】上記一連の処理によって、低抵抗、高Ｂ定
数特性の積層チップサーミスタが得られ、特性が安定
し、従来の積層型チップサーミスタに比べて特性を大幅
に改善することができ、主電極シートと、調整電極シー
トとの組合せによって抵抗値を精密に調整することがで
きる。

【００８５】

【実施例】以下に本発明の実施例を示す （実施例１） （１）塗工処理 ドクターブレード法によって、下記配合の塗工ペースを
キャリアシート上に６０μｍの厚みに塗工した。 （２）打抜き処理 得られたグリーンシートと、キャリアシートとの積層シ
ートを１００ｍｍ□（厚さ６０μｍ）の大きさのチップ
加工用シートに打抜いた。

【００８６】（３）内部電極形成処理 得られたチップ加工用シートのうち、特定のシートのグ
リーンシート面に、ＡｇＰｄ（６０／４０）またはＰ
ｔ、粘度２００〜３００ＰａＳ、チキソ性２〜２．５の
電極ペーストを用いて内部電極のパターンを印刷し、こ
れを電極シートとして８０℃で１０分間乾燥した。

【００８７】（４）積層処理 次いで、蓋シートと、ブランクシートと、電極シート
と、底シートとの組合せを用い、電極シートに６枚の主
電極シートと、２枚の調整電極シートとを組合わせて図
１に示す内部電極パターンを形成し、合計１３枚のシー
トを積層し、熱プレスを用いて積層シートの仮圧着を行
った。仮圧着の条件は以下の通りである。下プレス温
度：４０℃， 上プレス温度：６０℃， プレス圧力：
２００ｋｇ／ｃｍ^２

【００８８】（５）圧着処理 積層処理後の積層シートを温水静水圧方式によって圧着
した。圧着条件は以下の通りである。 圧着条件 保温時間；３０秒、圧力：９８ＭＰａ（１０００ｋｇ／
ｃｍ^２）、圧着時間：６０秒、温度：８０℃。

【００８９】（６）切断処理 積層シートを粘着シート上に載せ、回転カッターを用い
て個々のチップに切断した。切断条件は以下の通りであ
る。 切断条件 切断刃の刃厚：５０μｍ、切断速度：５ｍｍ／s 個々に切り離されたチップの上方からアルミナ粉を散布
し、次いでヒータにて粘着シートを加熱して個々のチッ
プに分離した。

【００９０】（７）焼成処理 切断したチップを焼成炉中で脱バインダー処理として３
００〜４００℃で１０時間焼成し、次いで本焼成として
９５０℃〜１２００℃の範囲内で５時間焼成を行った。 （８）チップ面取り処理 焼成後、チップを遠心バレル研磨方式により、１〜３時
間研摩してチップの面取りを行った。

【００９１】（９）チタンコート処理 端子電極形成処理としてイオンプレーティング方式を用
いて以下のコート条件で金属チタンによるコート処理を
行った。 コート条件：Ｔｉ膜厚 ２〜３μｍ

【００９２】（１０）端子電極形成処理 チップの表面全体にＴｉコートを施こした後、チップに
端子電極ペーストを塗布し、８５０℃で電極の焼付を行
った。 （１１）めっき処理 めっき処理として、チップ表面にＮｉとＳｎとによるメ
ッキを内外２層に行った。

【００９３】以上一連の処理によって得られたチップの
特性試験を行った。図２２に焼成温度に対する、Ｒ２５
（Ω）およびＢ（Ｋ）の変化を示す。図２２に明らかな
とおり、Ｒ２５（Ω）は、３０〜４５Ωの低い抵抗値で
安定し、Ｂ（Ｋ）は、３１００〜３２００（Ｋ）の高い
Ｂ値で安定していることが分かる。図２３に高温放置結
果、図２４に熱衝撃試験結果、図２５に湿中通電試験結
果を示す。試験結果によればいずれも抵抗変化率（Δ
Ｒ）は安定していることが証明された。なお、試験は、
積層チップの材料系がＭｎ−Ｃｏ−Ｆｅ系（Ａ材）、Ｍ
ｎ−Ｃｏ系（Ｂ材）、Ｍｎ−Ｃｏ−Ｃｕ系（Ｃ材）につ
いて行ったものである。

【００９４】湿中通電試験では、バルク製品が通電時間
およそ５００時間でショートモードになったのに対し、
実施例の製品は２０００時間を越えても抵抗値には殆ど
変化が無かった。

【００９５】（実施例２）以下に示す主電極シートと調
整電極シートとの組合せについてのチップの抵抗値の変
化を測定した。

【００９６】（１）図１の主電極パターンと、図４の調
整電極パターンの組合せ例を図２６（ａ）〜（ｃ）に示
し、その測定結果を表２に示す。 （２）図１、図３の主電極パターンおよび図４の調整電
極パターンの組合せ例を図２６（ｄ）、（ｅ）に示し、
その測定結果を表３に示す。 （３）図２の主電極パターンおよび図４の調整電極パタ
ーンの組合せ例を図２６（ｈ）に示し、その測定結果を
表４に示す。

【００９７】（１）、（２）チップおよび電極パターン
の条件は以下の通りである。 チップサイズ １．６×０．８×０．８ｔ 上下シートの層間距離 ６０μｍ 主電極パターンの間隔ｄ１＝１５０μｍ 調整電極パターンの間隔ｄ２＝９００μｍ 測定結果

【００９８】

【表２】

【００９９】

【表３】

【０１００】

【表４】

【０１０１】以上表２〜４に明らかな通り、何れの例に
よるときにも主電極の本数が増すにしたがって抵抗値が
減少し、さらに調整電極を加えることによって、抵抗値
が減少するもののその本数が増えるに従って抵抗値が減
少割合が小さくなるという結果になった。抵抗値の減少
割合が小さくなることは、抵抗値の調整をより精密に行
うことができることを示している。

【０１０２】すなわち、主電極パターンと調整電極パタ
ーンとの組合せ並びに積層本数の組合せによる抵抗値を
予め知ることによって、目標とする抵抗値（あるいは目
標の抵抗値に限りなく近い抵抗値）は、主電極パターン
と調整電極パターンとの組合せ組合わせのなかから選定
することができる。

【０１０３】なお、図２６（ａ）〜（ｅ）において、１
〜３本の主電極パターンを挟んでその上下層に各１本の
調整電極パターンを積層した例を示したが、調整電極パ
ターンを主電極パターンの上層又は下層にのみ２層積層
しても抵抗値に関する限り、同じ値を示した。

【０１０４】以上表２〜４に示すデータは、チップサイ
ズ １．６×０．８×０．８ｔの電極パターンの実測値
を示したが、チップサイズ １０×０．５×０．５ｔ；
０．６×０．３×０．３ｔのものにおいても、同様の抵
抗値の変化の挙動を示すことは云うまでない。

【０１０５】

【発明の効果】以上のように本発明によれば、電極パタ
ーンをそれぞれ有する１層以上の主電極シートと、１層
以上の調整電極シートとの組合せをもって所望の抵抗値
に調整するものであり、２種類以上の電極パターン（主
電極パターン、調整電極パターン）を用意しておき、電
極パターンの選定並びに電極パターンの組合せ並びに積
層枚数を選定して目標値に限りなく近づけることができ
る。

【０１０６】また、内部電極として同一平面上に対向電
極型を採用することによって、グリーンシートの厚さバ
ラツキによる抵抗変化の影響を受けず、対向する電極印
刷が、高精度であることは勿論、同一のスクリーンパタ
ーンを共用できる。

【０１０７】さらに、素子厚みバラツキは、グリーンシ
ート圧着・焼成処理によって実質的に、厚さｔのもの
が、０．７ｔまで薄くなるため、厚みバラツキの精度も
±５μｍが±３．５μｍまで各々３０％も減縮され、素
子の層間精度は従来品に比して大幅に減縮できる。従っ
て、同一平面上に内部電極が設けられた積層チップサー
ミスタが端子電極の寸法バラツキの影響を受けにくいこ
とはすでに知られているものの、本発明によれば、内部
電極の構成や形成方法及び製造技術の精度についての諸
問題を一挙に解決して表面電極の寸法のバラツキが抵抗
におよぼす影響のない積層チップサーミスタを提供でき
る効果を有する。

【図面の簡単な説明】

【図１】（ａ）は本発明による積層型チップサーミスタ
に用いる主電極シーの第１例を示す平面図、（ｂ）は側
面図である。

【図２】（ａ）は本発明による積層型チップサーミスタ
に用いる主電極シーの第２例を示す平面図、（ｂ）は側
面図である。

【図３】（ａ）は本発明による積層型チップサーミスタ
に用いる主電極シーの第３例を示す平面図、（ｂ）は側
面図である。

【図４】（ａ）は本発明による積層型チップサーミスタ
に用いる調整電極シーの１例を示す平面図、（ｂ）は側
面図である。

【図５】（ａ）〜（ｄ）は本発明による積層型チップサ
ーミスタの電極パターンの組合せ例を示す図である。

【図６】本発明による積層型チップサーミスタの製造工
程を工程順に示す図である。

【図７】塗工処理の要領を示す図である。

【図８】バインダー配合比率とシート特性を示すグラフ
である。

【図９】グリーン密度と圧縮密度との関係を示すグラフ
である。

【図１０】印刷パターンを示す図である。

【図１１】シートの圧着処理要領を示す図である。

【図１２】圧力と形成密度との関係を示すグラフであ
る。

【図１３】（ａ）、（ｂ）は切断処理要領を示す図であ
る。

【図１４】焼成パターンを示すグラフである。

【図１５】（ａ）、（ｂ）は焼成処理要領を示す図であ
る。

【図１６】成形密度と、焼成密度との関係を示すグラフ
である。

【図１７】成形密度とΔＲ−Ｔ特性を示すグラフであ
る。

【図１８】イオンプレーティング装置を示す図である。

【図１９】（ａ）〜（ｄ）は、Ｔｉコート処理と外部電
極端子形成処理の手順を示す図である。

【図２０】メッキ処理に用いる開放多面体バレル方式を
示す図である。

【図２１】抵抗値の調整要領を示す図である。

【図２２】低抵抗高Ｂ特性の検証結果を示すグラフであ
る。

【図２３】高温放置時の信頼性を示すグラフである。

【図２４】熱衝撃試験の信頼性を示すグラフである。

【図２５】湿中通電試験の信頼性を示すグラフである

【図２６】（ａ）〜（ｈ）は主電極パターンと調整電極
パターンとの組合わせによる抵抗値の測定例を示す図で
ある。

【図２７】従来の積層型チップサーミスタの例を示す図
である。

【図２８】従来の積層型チップサーミスタの他の例を示
す図である。

【符号の説明】

１Ａ〜１Ｃ 主電極シート ２ グリーンシート ３Ａ〜３Ｇ 主電極パターン ４ 調整電極シート ５Ａ，５Ｂ 調整電極パターン ｄ１ 対をなす主電極シート間の間隔 ｄ２ 対をなす調整電極シート間の間隔

───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊川 賢一 青森県十和田市三本木字里の沢一番 株式 会社大泉製作所十和田工場内 (72)発明者 西村 俊昭 青森県十和田市三本木字里の沢一番 株式 会社大泉製作所十和田工場内 Ｆターム(参考） 5E034 BA09 BB01 BC01 DC01 DE03 DE07

Claims (14)

【特許請求の範囲】
1. 【請求項１】 チップのサーミスタ素体内部に２層以上
   積層された内部電極を有する積層型チップサーミスタで
   あって、 内部電極は、１層以上の主電極シートと、１層以上の調
   整電極シートとの組合せであり、 主電極シートと、調整電極シートとは、チップの素体内
   に同一平面上でそれぞれ対をなして互いに向き合わせに
   形成された電極パターンを有し、電極パターンは定型化
   され、 主電極シートの対をなす主電極パターン間の間隔は、調
   整電極シートの対をなす調整電極パターンの間隔よりも
   相対的に狭く設定されていることを特徴とする積層型チ
   ップサーミスタ。
2. 【請求項２】 対をなす主電極パターンと、対をなす調
   整電極パターンとはそれぞれ、上下に互いに隣接して積
   層されていることを特徴とする請求項１に記載の積層型
   チップサーミスタ。
3. 【請求項３】 主電極パターンは、素体の下層側に積層
   され、調整電極パターンは素体の上層側に積層されてい
   ることを特徴とする請求項１に記載の積層型チップサー
   ミスタ。
4. 【請求項４】上下段に１層以上積層された主電極パター
   ンの層の上下層に調整電極パターンが１層以上積層され
   ていることを特徴とする請求項１に記載の積層型チップ
   サーミスタ。
5. 【請求項５】 対をなす主電極パターンのそれぞれの長
   さが互いに異なることを特徴とする請求項１に記載の積
   層型チップサーミスタ。
6. 【請求項６】 チップの素体内に同一平面上に３本以上
   の主電極パターンを有し、互いに隣接する２本の主電極
   パターンが対をなし、各主電極パターン間の間隔は一定
   であることを特徴とする請求項１に記載の積層型チップ
   サーミスタ。
7. 【請求項７】 電極パターンのないブランクシートを挟
   んで主電極シートと、調整電極シートとが積層されてい
   ることを特徴とする請求項１に記載の積層型チップサー
   ミスタ。
8. 【請求項８】 電極パターンのないブランクシートを挟
   んで主電極パターンが積層されていることを特徴とする
   請求項１に記載の積層型チップサーミスタ。
9. 【請求項９】チップのサーミスタ素体内部に１層以上の
   内部電極を有する積層型チップサーミスタの抵抗値を調
   整する積層型チップサーミスタの抵抗値制御方法であっ
   て、 各層の内部電極は、主電極シートと、調整電極シートと
   の組合せであり、 主電極シートと、調整電極シートとは、チップの素体内
   にそれぞれ対をなして同一平面に向き合わせに形成され
   た電極パターンを有し、電極パターンは定型化され、 主電極パターンと、調整電極パターンとは、それぞれ対
   をなして同一平面上で向き合わせに形成されたものであ
   り、 対をなす主電極パターン間の間隔は、対をなす調整電極
   パターンの間隔よりも相対的に狭く設定され、 積層型チップサーミスタの抵抗値を１以上の主電極パタ
   ーンの組と、１以上の調整電極パターンの組との組合せ
   によって制御することを特徴とすることを特徴とする積
   層型チップサーミスタの抵抗値制御方法。
10. 【請求項１０】 ２種以上のパターンから選ばれた特定
    の主電極パターンと、調整電極パターンとの選定組合せ
    によって、積層型チップサーミスタの抵抗値を調整する
    ことを特徴とする請求項９に記載の積層型チップサーミ
    スタの抵抗値制御方法。
11. 【請求項１１】 積層型チップサーミスタの目的とする
    抵抗値の目標値にあわせて主電極シートの積層数を設定
    し、ついで、目的とする抵抗値にさらに近づけるために
    調整電極シートの積層数を決定することを特徴とする請
    求項９に記載の積層型チップサーミスタの抵抗値制御方
    法。
12. 【請求項１２】 積層型チップサーミスタの目的とする
    抵抗値の目標値にあわせて定型化された２種類以上パタ
    ーンから特定の主電極パターンを選定し、ついで、目的
    とする抵抗値にさらに近づけるために調整電極を組合わ
    せることを特徴とする請求項９に記載の積層型チップサ
    ーミスタの抵抗値制御方法。
13. 【請求項１３】 積層型チップサーミスタの目的とする
    抵抗値の目標値にあわせて選定された特定のパターンを
    有する主電極シートの積層数を決定し、ついで目的とす
    る抵抗値にさらに近づけるために調整電極シートの積層
    数を決定することを特徴とする請求項９に記載の積層型
    チップサーミスタの抵抗値制御方法。
14. 【請求項１４】 主電極シートと、調整電極シートとの
    間に電極パターンのないブランクシートを介在させ、電
    極パターン間の間隔を調整して積層型チップサーミスタ
    の抵抗値を制御することを特徴とする請求項９に記載の
    積層型チップサーミスタの抵抗値制御方法。