JPH02229403A - 抵抗アレーの製造方法 - Google Patents

抵抗アレーの製造方法

Info

Publication number
JPH02229403A
JPH02229403A JP1249649A JP24964989A JPH02229403A JP H02229403 A JPH02229403 A JP H02229403A JP 1249649 A JP1249649 A JP 1249649A JP 24964989 A JP24964989 A JP 24964989A JP H02229403 A JPH02229403 A JP H02229403A
Authority
JP
Japan
Prior art keywords
green sheet
insulating
resistor
multilayer body
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1249649A
Other languages
English (en)
Other versions
JPH0435886B2 (ja
Inventor
Takeshi Nishizawa
西澤 猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1249649A priority Critical patent/JPH02229403A/ja
Publication of JPH02229403A publication Critical patent/JPH02229403A/ja
Publication of JPH0435886B2 publication Critical patent/JPH0435886B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は抵抗アレーの製造方法に関する。
最近、抵抗器の実装密度を大きくすることを目的に数個
の抵抗体を1つの絶縁基板上に一体化した抵抗アレーが
幅広く電子機器に活用されている。
一般に抵抗アレーの殆どは純度95〜99%のアルミナ
からなるセラミック基板上に形成されており、その基板
上に2酸化ルテニウムを主成分とする抵抗ペーストをス
クリーン印刷法を用いて被着し、温度800〜1000
℃の空気雰囲気中で約1時間焼成して抵抗体を形成して
いる。この抵抗体をレーザートリミング法などにより所
望の抵抗値に修正している.これらの通常市販されてい
る抵抗アレーの抵抗体は通常平面的に構成されている。
しかし電子機器の小型化が進行している現在、より多く
の抵抗体を多層状に一体化した抵抗アレーが必要になっ
て来ている。この要求に対して従来用いられてきた抵抗
アレーの上述した製造手段では次に述べる理由により多
層化は困難であった.従来、抵抗体の2層化まで試みら
れた手段を用いて、より多層化した抵抗アレーの断面図
を第1図に示す。(実際には多層化のメリットが出ない
ので市販品としては出廻っていない。)この構造を有す
る抵抗アレーの製造を簡単に説明すると、アルミナセラ
ミック基板1上にサーメット抵抗体2が印刷、焼成され
る。同時に電極3も形成される。次いで抵抗体2とほぼ
同一の温度で焼成できる絶縁ペーストを用い、印刷、焼
成して絶縁膜4を形成する.多層化は抵抗体2及び絶縁
膜4を繰返して形成して行う。この場合、第1図にも示
してあるように最後に行う抵抗値のトリミング用の窓5
を設けておかなければならないので、抵抗体はほとんど
それよりも下層に設けられた抵抗体と重畳することはで
きない.抵抗体を重畳することができなければ、多層化
して小形化するという目的を足させることは出来ない。
この原因の主たるものはこのように多層化された抵抗ア
レーを製造する上で、焼成後抵抗値のトリミングが必要
であるからである. 発明者らは特願昭55−156369に於いて開示した
抵抗グリーンシートを用いて抵抗値偏差のきわめて小さ
い抵抗器の製造方法を提案しており、この製造方法を抵
抗アレーの製造方法に適用することにより、まったく新
規な構造をもつ抵抗アレーが可能であることが発明でき
た。
本発明の目的は多層状の抵抗アレーの製造方法を提供す
ることにある. 本発明によればあらかじめ形成された抵抗グリーンシー
トの個片を複数の絶縁グリーンシートの層間に配置後、
熱圧着して多層体を得る工程と、前記多層体を焼成する
工程とを有することを特徴とする抵抗アレーの製造方法
が得られる.以下本発明を第2図〜第5図を参照して詳
細に説明する. 第2図は本発明抵抗アレーの一実施例の断面図を示す.
絶縁層6はアルミナーガラスセラミック複合物(絶縁層
5a,・・・・・・,6nは均一組成)であり、内装化
された抵抗体7は2酸化ルテニウムを主成分としてガラ
スフリフトを混合した構造にしている.外部電極8およ
び外部電極8と内装の抵抗体7とを電気的に接続する配
線9は絶縁層6に設けられた数百ミクロンメーター細孔
を金、銀、銀一パラジウムなどの金属で埋めることによ
り形成する.本発明実施例の抵抗アレーは複数の抵抗体
および均一組成を持つ複数の絶縁層を多層化して焼結し
た一体物であり、その抵抗強度は約2000kg/am
”という大きな値を示している。
第3図(al. (b). (Q)は本発明抵抗アレー
の一実施例の製造工程の一部を示すものである.第2図
に示した絶縁層および抵抗体はそれぞれ厚さ0. 1 
m・〜0.03mの未焼成膜(以下グリーンシートと呼
ぶ)の形で予め準備される. 絶縁グリーンシートおよび抵抗グリーンシートの組成比
は第1表および第2表の通りである。
第1表(絶縁グリーンシートの組成) 第3表(グリーンシートの特性) 第2表(抵抗グリーンシートの組成) それぞれのグリーンシートの特性は第3表の通りであっ
た。
この2種類のグリーンシートを多層化して抵抗アレーを
製造する. 第3図(a)は絶縁グリーンシート10に金型を用いて
直径約150,iJmの複数の細孔11を形成した状態
を示す。この細孔11の位置は後述するように多層化し
た時に、抵抗体と接続する位置にそれぞれ形成されてい
る。
本実施例の抵抗アレーは絶縁層21層とし、その層間に
20枚の抵抗シートの個片を配置して、最終出来上がり
抵抗アレーは素子数20になるようにした.また抵抗ア
レ−1個の外形寸法は10vaa X 5. O m 
X 2. O tmになるようにした。
本実施例では抵抗グリーンシートの目標抵抗値を1kΩ
1種頻に設定しこの抵抗グリーンシートを長さ3m,輻
1flに切断して抵抗グリーンシートの個片(図示省略
)を形成してお《.次に細孔l1を形成した絶縁グリー
ンシート10に細孔11および細孔11が抵抗体と外接
する位置、すなわち細孔11の近傍の上面に銀一パラジ
ウムペーストをスクリーン印刷法を用いて矩形状に被着
させ、内部電極12を形成する。この時細孔10内には
銀−パラジウムペーストが充填され絶縁グリーンシート
の表裏が電気的に導通される。このような方法で内部電
極l2が形成された絶縁グリーンシ−}10上にあらか
じめ形成しておいた抵抗グリーンシートの個片13を第
3図(b)に示すように隣接する2個の内部電極l2に
外接するように配置し、熱プレス機で温度115℃,圧
力50kg/cm”で1分間熱圧着を行う。このように
して抵抗グリーンシートの個片13を圧着した絶縁グリ
ーンシートを銀−パラジウムペーストが埋められた細孔
11が互に接続するように位置合せして21枚積層し、
熱プレス機で温度115℃,圧力2501g/cs=”
 ,  2 0分間熱圧着を行い第3図(C)に示す多
層体14にする。
次にこの多層体14の上部表面に内部の配腺9(第2図
参照)に接続するように外部電極8をスクリーン印刷方
法を用いて形成する. 次に第3図(C)に示すように切断線A−A.BBに沿
ってナイフなどにより多層体14を切断して個片14a
とする。
次いでこの個片14aを第4図に示す温度曲線を有する
焼成炉(図示省略)中で焼成した。
このようにして製作された抵抗アレーは第2図に示す断
面形状を有しその特性は第4表に示す結果であった. 第4表(抵抗アレーの特性) この特性は現在市販されている抵抗アレーの特性に匹敵
する。
以上、本発明による抵抗アレーの特性は従来品と同等で
あり、かつ外形は約1/4以下ときわめて小型化された
効果は大きい.
【図面の簡単な説明】
第1図は従来手段を用いて製作した抵抗アレーの縦断面
図、第2図は本発明の一実施例によって得られる抵抗ア
レーの縦断面図、第3図(a)は絶縁グリーンシートに
細孔を設けた状態を示す斜視図、第3図山)は第2図(
alの絶縁グリーンシート上に内部電極および抵抗グリ
ーンシートを被着した状態を示す斜視図、第3図(C)
は第2図(b)の絶縁グリーンシートを積層し多層体と
した斜視図、第4図は本発明の一実施例で使用した焼成
炉の温度曲線図。 6・・・絶縁層、7・・・抵抗体、8・・・外部電極、
9・・・配線、10・・・絶縁グリーンシート、11・
・・細孔、12・・・内部電極、13・・・抵抗グリー
ンシートの個片、14・・・多層体、14a・・・(多
層体の)個片。 1・・・アルミナセラミック基板、2・・・サーメット
抵抗体、3・・・電極、4・・・絶縁膜、5・・・窓。 第1区 第 図 第 図(α) 1フ 第 図(b) 第 図(c)

Claims (1)

    【特許請求の範囲】
  1. あらかじめ形成しておいた抵抗グリーンシートの個片を
    複数の絶縁グリーンシートの層間に配置後、熱圧着して
    多層体を得る工程と、前記多層体を焼成する工程とを有
    することを特徴とする抵抗アレーの製造方法。
JP1249649A 1989-09-25 1989-09-25 抵抗アレーの製造方法 Granted JPH02229403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1249649A JPH02229403A (ja) 1989-09-25 1989-09-25 抵抗アレーの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1249649A JPH02229403A (ja) 1989-09-25 1989-09-25 抵抗アレーの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56156671A Division JPS5857703A (ja) 1981-10-01 1981-10-01 抵抗アレ−

Publications (2)

Publication Number Publication Date
JPH02229403A true JPH02229403A (ja) 1990-09-12
JPH0435886B2 JPH0435886B2 (ja) 1992-06-12

Family

ID=17196163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1249649A Granted JPH02229403A (ja) 1989-09-25 1989-09-25 抵抗アレーの製造方法

Country Status (1)

Country Link
JP (1) JPH02229403A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182811A (ja) * 1998-12-21 2000-06-30 Alps Electric Co Ltd 抵抗減衰器
JP2005045257A (ja) * 2003-07-23 2005-02-17 Robert Bosch Gmbh 複数の配線平面から成るハイブリッド製品を製作するための方法
JP2006186038A (ja) * 2004-12-27 2006-07-13 Oki Electric Ind Co Ltd 抵抗体チップ及びその実装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119815A (ja) * 1974-03-08 1975-09-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119815A (ja) * 1974-03-08 1975-09-19

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182811A (ja) * 1998-12-21 2000-06-30 Alps Electric Co Ltd 抵抗減衰器
JP2005045257A (ja) * 2003-07-23 2005-02-17 Robert Bosch Gmbh 複数の配線平面から成るハイブリッド製品を製作するための方法
JP2006186038A (ja) * 2004-12-27 2006-07-13 Oki Electric Ind Co Ltd 抵抗体チップ及びその実装方法

Also Published As

Publication number Publication date
JPH0435886B2 (ja) 1992-06-12

Similar Documents

Publication Publication Date Title
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JPS6486510A (en) Laminated ceramic capacitor and manufacture thereof
JPH03126206A (ja) 積層コンデンサの製造方法
JP2742414B2 (ja) 積層セラミック電子部品の製造方法
JPH02229403A (ja) 抵抗アレーの製造方法
JPH0563007B2 (ja)
JPH06283375A (ja) 積層電子部品の製造方法
JPH0521635A (ja) 多層基板
JPS6210986Y2 (ja)
JP2756745B2 (ja) 積層セラミックコンデンサの製造方法
JP3058305B2 (ja) サーミスタ及びその製造方法
JPS6152969B2 (ja)
JPS5857703A (ja) 抵抗アレ−
JPH0217957B2 (ja)
JPH0738217A (ja) セラミック基板
JPS5857704A (ja) 抵抗アレ−
JPH07235448A (ja) 複合電子部品の製造方法
JPH0828311B2 (ja) コンデンサ−内蔵積層セラミックス基板の製造方法
JPH02239697A (ja) 回路基板の製造方法
JPH11340088A (ja) コンデンサアレイの製造方法
JPS6235253B2 (ja)
JP3042463B2 (ja) セラミック電子部品の製造方法
JPH04288854A (ja) 半導体装置実装用セラミックス基板およびその製造方法
JPH08339937A (ja) セラミック電子部品の製造方法
JPS6242369B2 (ja)