JP2003273312A - シリコンセラミックス複合モジュールの製造方法 - Google Patents
シリコンセラミックス複合モジュールの製造方法Info
- Publication number
- JP2003273312A JP2003273312A JP2002067410A JP2002067410A JP2003273312A JP 2003273312 A JP2003273312 A JP 2003273312A JP 2002067410 A JP2002067410 A JP 2002067410A JP 2002067410 A JP2002067410 A JP 2002067410A JP 2003273312 A JP2003273312 A JP 2003273312A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- ceramics
- silicon substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 57
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 52
- 239000010703 silicon Substances 0.000 title claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 150000001875 compounds Chemical class 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000002131 composite material Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 24
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】本発明では、一度に多くの複合モジュールを作
製することが可能なシリコンセラミックス複合モジュー
ルの製造方法を提供する。 【解決手段】シリコン基板の表面にセラミックス基板を
接合し、裏面からシリコン基板をエッチングして、セラ
ミックス基板の電極を露出させる。そして、セラミック
ス基板と電気的に接続した配線や半導体チップなどの部
品を搭載するため電極パッド等をシリコン基板の裏面に
形成する。シリコン基板上に半導体チップ等を搭載し、
電極パッド及び配線を介してセラミックス基板と半導体
チップとを電気的に接続した後、シリコン基板を切断し
て複数のシリコンセラミックス複合モジュールを個別に
形成する。
製することが可能なシリコンセラミックス複合モジュー
ルの製造方法を提供する。 【解決手段】シリコン基板の表面にセラミックス基板を
接合し、裏面からシリコン基板をエッチングして、セラ
ミックス基板の電極を露出させる。そして、セラミック
ス基板と電気的に接続した配線や半導体チップなどの部
品を搭載するため電極パッド等をシリコン基板の裏面に
形成する。シリコン基板上に半導体チップ等を搭載し、
電極パッド及び配線を介してセラミックス基板と半導体
チップとを電気的に接続した後、シリコン基板を切断し
て複数のシリコンセラミックス複合モジュールを個別に
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコンセラミッ
クス複合モジュールの製造方法に関し、特に、複数の複
合モジュールを同時に製造することが可能なシリコンセ
ラミックス複合モジュールの製造方法に関する。
クス複合モジュールの製造方法に関し、特に、複数の複
合モジュールを同時に製造することが可能なシリコンセ
ラミックス複合モジュールの製造方法に関する。
【０００２】
【従来の技術】種類の異なる半導体チップなど複数の部
品を実装した複合モジュールが様々な分野で利用されて
いる。
品を実装した複合モジュールが様々な分野で利用されて
いる。
【０００３】複合モジュールとしては、例えば、シリコ
ン基板の表面に複数のチップ部品や半導体チップ等を実
装し、裏面にソルダボール等の接続端子を設けたＭＣＭ
（マルチチップモジュール）が挙げられる。
ン基板の表面に複数のチップ部品や半導体チップ等を実
装し、裏面にソルダボール等の接続端子を設けたＭＣＭ
（マルチチップモジュール）が挙げられる。
【０００４】また、回路素子を内包するＬＴＣＣ基板
（低温焼成基板）上に、ＳｉやＧａＡｓなどの半導体チ
ップを実装したセラミックス複合モジュールも用いられ
ていた。
（低温焼成基板）上に、ＳｉやＧａＡｓなどの半導体チ
ップを実装したセラミックス複合モジュールも用いられ
ていた。
【０００５】
【発明が解決しようとする課題】しかし、裏面に接続端
子を設けるＭＣＭでは、複合モジュールに搭載する半導
体チップ等の部品をすべて表面に実装するため、複合モ
ジュールを小型化することが困難であった。
子を設けるＭＣＭでは、複合モジュールに搭載する半導
体チップ等の部品をすべて表面に実装するため、複合モ
ジュールを小型化することが困難であった。
【０００６】また、ＬＴＣＣ基板などのセラミックス基
板上にＳｉやＧａＡｓの半導体チップなどを実装する方
法では、回路素子を内包するＬＴＣＣ基板上に半導体チ
ップなどの部品を実装するため、複合モジュールの小型
化が図れるものの、個々の複合モジュールに対応するセ
ラミックス基板上に各素子等を実装するため、一度に多
くの複合モジュールを形成することは困難であった。
板上にＳｉやＧａＡｓの半導体チップなどを実装する方
法では、回路素子を内包するＬＴＣＣ基板上に半導体チ
ップなどの部品を実装するため、複合モジュールの小型
化が図れるものの、個々の複合モジュールに対応するセ
ラミックス基板上に各素子等を実装するため、一度に多
くの複合モジュールを形成することは困難であった。
【０００７】そこで本発明では、一度に多くの複合モジ
ュールを作製することが可能なシリコンセラミックス複
合モジュールの製造方法を提供することを目的とする。
ュールを作製することが可能なシリコンセラミックス複
合モジュールの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明におけるシリコン
セラミックス複合モジュールの製造方法は、シリコン基
板の表面にセラミックス基板を接合する工程と、シリコ
ン基板に該シリコン基板の裏面からセラミックス基板の
電極が露出する接続孔を形成する工程と、電極と接続す
る配線を裏面および接続孔に形成する工程と、裏面に半
導体チップを実装してセラミックス基板と電気的に接続
する工程と、シリコン基板を切断して複数のシリコンセ
ラミックス複合モジュールを個別に形成する工程とを具
備する。
セラミックス複合モジュールの製造方法は、シリコン基
板の表面にセラミックス基板を接合する工程と、シリコ
ン基板に該シリコン基板の裏面からセラミックス基板の
電極が露出する接続孔を形成する工程と、電極と接続す
る配線を裏面および接続孔に形成する工程と、裏面に半
導体チップを実装してセラミックス基板と電気的に接続
する工程と、シリコン基板を切断して複数のシリコンセ
ラミックス複合モジュールを個別に形成する工程とを具
備する。
【０００９】また、セラミックス基板は、回路素子及び
内部電極を有するＬＴＣＣ基板であり、接続孔内に露出
するセラミックス基板の電極は、セラミックス基板の内
部電極である。
内部電極を有するＬＴＣＣ基板であり、接続孔内に露出
するセラミックス基板の電極は、セラミックス基板の内
部電極である。
【００１０】
【発明の実施の形態】以下、本発明に係わるシリコンセ
ラミックス複合モジュールの製造方法の一実施の形態を
添付図面を参照して詳細に説明する。
ラミックス複合モジュールの製造方法の一実施の形態を
添付図面を参照して詳細に説明する。
【００１１】図１は、本発明に係わるシリコンセラミッ
クス基板の構成を示す断面図である。
クス基板の構成を示す断面図である。
【００１２】図１に示すように、本発明におけるシリコ
ンセラミックス複合モジュールでは、シリコン基板１の
片面に、セラミックス基板２が配設され、また、他面に
は、半導体チップ３が配設されている。
ンセラミックス複合モジュールでは、シリコン基板１の
片面に、セラミックス基板２が配設され、また、他面に
は、半導体チップ３が配設されている。
【００１３】そして、セラミックス基板２には、内包す
る回路素子の図示しない配線が露出した接続孔４が形成
されており、セラミックス基板２と半導体チップ３と
は、シリコン基板１の開口部５および接続孔４に形成さ
れた配線６を介して電気的に接続している。
る回路素子の図示しない配線が露出した接続孔４が形成
されており、セラミックス基板２と半導体チップ３と
は、シリコン基板１の開口部５および接続孔４に形成さ
れた配線６を介して電気的に接続している。
【００１４】以下、図２を用いて、本実施の形態におけ
るシリコンセラミックス複合モジュールの製造方法を説
明する。
るシリコンセラミックス複合モジュールの製造方法を説
明する。
【００１５】まず、図２（ａ）に示すように、シリコン
基板１の表面に、Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ系の低融
点ガラス７を印刷塗布する。
基板１の表面に、Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ系の低融
点ガラス７を印刷塗布する。
【００１６】そして、図２（ｂ）に示すように、セラミ
ックス基板であるＬＴＣＣ基板２を低融点ガラス７の上
に実装し、熱を加えて接合する。
ックス基板であるＬＴＣＣ基板２を低融点ガラス７の上
に実装し、熱を加えて接合する。
【００１７】ここで、ＬＴＣＣ基板２は、回路素子およ
び内部電極を内包し、既知の方法で別個に作製されたも
のである。
び内部電極を内包し、既知の方法で別個に作製されたも
のである。
【００１８】また、図２（ｃ）に示すように、シリコン
基板１のＬＴＣＣ基板２が搭載された面とは反対側の面
（裏面）にレジスト８を塗布し、フォトリソグラフィに
よってパターニングを施し、所定の位置に非被覆部を形
成する。
基板１のＬＴＣＣ基板２が搭載された面とは反対側の面
（裏面）にレジスト８を塗布し、フォトリソグラフィに
よってパターニングを施し、所定の位置に非被覆部を形
成する。
【００１９】そして、図２（ｄ）に示すように、裏面側
からＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）を施して、ＬＴＣＣ基板２に内包された内部電極９
が露出した接続孔４を形成する。
からＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ）を施して、ＬＴＣＣ基板２に内包された内部電極９
が露出した接続孔４を形成する。
【００２０】レジスト除去後、図２（ｅ）に示すよう
に、裏面側に銅めっきを形成してパターニングを施し、
内部電極９と接続する配線６、接続パッド１０及び他の
半導体部品等をシリコン基板上に実装するための図示し
ない配線やパッドを形成する。
に、裏面側に銅めっきを形成してパターニングを施し、
内部電極９と接続する配線６、接続パッド１０及び他の
半導体部品等をシリコン基板上に実装するための図示し
ない配線やパッドを形成する。
【００２１】ここで、図２（ｆ）に示すように、接続パ
ッド１０上に半導体チップ３を実装し、半導体チップ３
とシリコン基板１とを電気的に接続すると共に、シリコ
ン基板上に実装する図示しない他の半導体部品等を実装
する。
ッド１０上に半導体チップ３を実装し、半導体チップ３
とシリコン基板１とを電気的に接続すると共に、シリコ
ン基板上に実装する図示しない他の半導体部品等を実装
する。
【００２２】そして、図２（ｇ）に示すように、シリコ
ン基板１をダイヤモンドソーを用いて切断し、機械的、
電気的に接合されたシリコンセラミックス複合回路モジ
ュールを個別に形成する。
ン基板１をダイヤモンドソーを用いて切断し、機械的、
電気的に接合されたシリコンセラミックス複合回路モジ
ュールを個別に形成する。
【００２３】なお、本実施の形態では、シリコン基板に
ＬＴＣＣ基板をセラミックス基板として実装している
が、積層コンデンサアレイや、チップアンテナ、水晶発
振子等を搭載することもできる。
ＬＴＣＣ基板をセラミックス基板として実装している
が、積層コンデンサアレイや、チップアンテナ、水晶発
振子等を搭載することもできる。
【００２４】本実施の形態では、複数のシリコンセラミ
ックス複合回路モジュールを一括して形成することがで
きるため、短時間で多量に製造することが可能となる。
ックス複合回路モジュールを一括して形成することがで
きるため、短時間で多量に製造することが可能となる。
【００２５】また、シリコン基板に開口部が形成されて
いる個所には、セラミックス基板が実装されるため、開
口部が形成されることによるシリコンセラミックス複合
回路モジュールの強度低下を抑制することができる。
いる個所には、セラミックス基板が実装されるため、開
口部が形成されることによるシリコンセラミックス複合
回路モジュールの強度低下を抑制することができる。
【００２６】加えて、シリコン基板の片面にセラミック
ス基板、他面に半導体チップ等が実装されるため、シリ
コンセラミックス複合モジュールの小型化を図ることが
できる。
ス基板、他面に半導体チップ等が実装されるため、シリ
コンセラミックス複合モジュールの小型化を図ることが
できる。
【００２７】そして、本願発明では、セラミックス基板
に内包された回路素子の内部電極を露出させ、この内部
電極上に配線を形成しているため、セラミックス基板を
実装するための電極パッドを形成する必要がなく、容易
かつ低コストで実装することができる。
に内包された回路素子の内部電極を露出させ、この内部
電極上に配線を形成しているため、セラミックス基板を
実装するための電極パッドを形成する必要がなく、容易
かつ低コストで実装することができる。
【００２８】また、シリコン基板上に半導体チップ等を
実装するためのパッドや配線を形成する際に、半導体チ
ップとセラミックス基板とを電気的に接続する配線が形
成されるため、製造コストを押さえることができる。
実装するためのパッドや配線を形成する際に、半導体チ
ップとセラミックス基板とを電気的に接続する配線が形
成されるため、製造コストを押さえることができる。
【００２９】
【発明の効果】本発明では、シリコンセラミックス複合
モジュールの製造コストを押さえ、また、短時間で複数
のシリコンセラミックス複合モジュールを製造すること
が可能となる。
モジュールの製造コストを押さえ、また、短時間で複数
のシリコンセラミックス複合モジュールを製造すること
が可能となる。
【図１】 本発明に係わるシリコンセラミックス複合モ
ジュールの構成を示す断面図
ジュールの構成を示す断面図
【図２】 本実施の形態におけるシリコンセラミックス
複合モジュールの製造方法を示す断面図
複合モジュールの製造方法を示す断面図
１…シリコン基板
２…セラミックス基板
３…半導体チップ
４…接続孔
５…開口部
６…配線
７…ガラス
８…レジスト
９…内部電極
１０…接続パッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年４月９日（２００２．４．９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】以下、図２及び図３を用いて、本実施の形
態におけるシリコンセラミックス複合モジュールの製造
方法を説明する。
態におけるシリコンセラミックス複合モジュールの製造
方法を説明する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】レジスト除去後、図３（ａ）に示すよう
に、裏面側に銅めっきを形成してパターニングを施し、
内部電極９と接続する配線６、接続パッド１０及び他の
半導体部品等をシリコン基板上に実装するための図示し
ない配線やパッドを形成する。
に、裏面側に銅めっきを形成してパターニングを施し、
内部電極９と接続する配線６、接続パッド１０及び他の
半導体部品等をシリコン基板上に実装するための図示し
ない配線やパッドを形成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】ここで、図３（ｂ）に示すように、接続パ
ッド１０上に半導体チップ３を実装し、半導体チップ３
とシリコン基板１とを電気的に接続すると共に、シリコ
ン基板上に実装する図示しない他の半導体部品等を実装
する。
ッド１０上に半導体チップ３を実装し、半導体チップ３
とシリコン基板１とを電気的に接続すると共に、シリコ
ン基板上に実装する図示しない他の半導体部品等を実装
する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】そして、図３（ｃ）に示すように、シリコ
ン基板１をダイヤモンドソーを用いて切断し、機械的、
電気的に接合されたシリコンセラミックス複合回路モジ
ュールを個別に形成する。
ン基板１をダイヤモンドソーを用いて切断し、機械的、
電気的に接合されたシリコンセラミックス複合回路モジ
ュールを個別に形成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明に係わるシリコンセラミックス複合モ
ジュールの構成を示す断面図
ジュールの構成を示す断面図
【図２】 本実施の形態におけるシリコンセラミックス
複合モジュールの製造方法を示す断面図
複合モジュールの製造方法を示す断面図
【図３】 本実施の形態におけるシリコンセラミックス
複合モジュールの製造方法を示す断面図
複合モジュールの製造方法を示す断面図
【符号の説明】
１…シリコン基板
２…セラミックス基板
３…半導体チップ
４…接続孔
５…開口部
６…配線
７…ガラス
８…レジスト
９…内部電極
１０…接続パッド
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
Claims (2)
- 【請求項１】 シリコンセラミックス複合モジュールの
製造方法において、 シリコン基板の表面にセラミックス基板を接合する工程
と、 前記シリコン基板に該シリコン基板の裏面から前記セラ
ミックス基板の電極が露出する接続孔を形成する工程
と、 前記電極と接続する配線を前記裏面および前記接続孔に
形成する工程と、 前記裏面に半導体チップを実装して前記セラミックス基
板と電気的に接続する工程と、 前記シリコン基板を切断して複数のシリコンセラミック
ス複合モジュールを個別に形成する工程とを具備するこ
とを特徴とするシリコンセラミックス複合モジュールの
製造方法。 - 【請求項２】前記セラミックス基板は、回路素子及び内
部電極を有するＬＴＣＣ基板であり、 前記電極は、前記内部電極であることを特徴とする請求
項１記載のシリコンセラミックス複合モジュールの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067410A JP2003273312A (ja) | 2002-03-12 | 2002-03-12 | シリコンセラミックス複合モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067410A JP2003273312A (ja) | 2002-03-12 | 2002-03-12 | シリコンセラミックス複合モジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273312A true JP2003273312A (ja) | 2003-09-26 |
Family
ID=29198813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067410A Pending JP2003273312A (ja) | 2002-03-12 | 2002-03-12 | シリコンセラミックス複合モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273312A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518470A (ja) * | 2004-10-26 | 2008-05-29 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | プラズマボンディングのための方法及びプラズマボンディングによって形成される接着構造物 |
| US8174094B2 (en) | 2004-10-29 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | Bonded structures formed by plasma enhanced bonding |
-
2002
- 2002-03-12 JP JP2002067410A patent/JP2003273312A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518470A (ja) * | 2004-10-26 | 2008-05-29 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | プラズマボンディングのための方法及びプラズマボンディングによって形成される接着構造物 |
| US8174094B2 (en) | 2004-10-29 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | Bonded structures formed by plasma enhanced bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1053315C (zh) | 带有互连引线的电路基片的制造方法 | |
| KR100917745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN100530581C (zh) | 一种利用互连结构制造半导体模块的方法 | |
| WO2012043313A1 (ja) | 素子収納用パッケージ、およびこれを用いた電子装置 | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| US6603210B2 (en) | Semiconductor module and producing method therefor | |
| JPWO2006095852A1 (ja) | 電子部品モジュール及びその製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH11103233A (ja) | 圧電振動子とその製造方法 | |
| JP2003273312A (ja) | シリコンセラミックス複合モジュールの製造方法 | |
| JP2000183211A (ja) | 半導体装置の製造方法 | |
| US20150155230A1 (en) | Carrier-less silicon interposer using photo patterned polymer as substrate | |
| CN119008575A (zh) | 半导体封装件及其制造方法 | |
| JPH10242335A (ja) | 半導体装置 | |
| JP2002368027A (ja) | 半導体装置の製造方法 | |
| JP2004173050A (ja) | 水晶振動子及びその製造方法 | |
| JP2001332685A (ja) | 半導体装置の製造方法 | |
| JPH11354667A (ja) | 電子部品およびその実装方法 | |
| JPH10321874A (ja) | 半導体式圧力センサ及びその製造方法 | |
| JPH11340350A (ja) | 電子装置用容器およびその封止方法 | |
| KR100608348B1 (ko) | 적층 칩 패키지의 제조 방법 | |
| JPH11265970A (ja) | セラミック配線板及びその製造方法 | |
| JP2001267486A (ja) | 半導体装置及び半導体モジュール | |
| CN120356833A (zh) | 电子部件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |