JP2004014076A - Ｍｒヘッド用バイアス回路 - Google Patents
Ｍｒヘッド用バイアス回路 Download PDFInfo
- Publication number
- JP2004014076A JP2004014076A JP2002169419A JP2002169419A JP2004014076A JP 2004014076 A JP2004014076 A JP 2004014076A JP 2002169419 A JP2002169419 A JP 2002169419A JP 2002169419 A JP2002169419 A JP 2002169419A JP 2004014076 A JP2004014076 A JP 2004014076A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- head
- bias current
- bias
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
- Digital Magnetic Recording (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
Abstract
【課題】ＭＲヘッドに通電するバイアス電流を出力するバイアス電流出力回路と、同バイアス電流を通電したＭＲヘッドの両端における電圧変動を検出し、電圧を所定値に制御すべくバイアス電流出力回路からのバイアス電流の出力を制御する帰還回路とからなるＭＲヘッド用バイアス回路において、ライト状態からリード状態への切替時間を短縮化したＭＲヘッド用バイアス回路を提供する。
【解決手段】バイアス電流出力回路には、同バイアス電流出力回路を安定作動させる安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成する。安定化回路は発振防止コンデンサを具備した回路とし、安定化回路用制御回路は同発振防止コンデンサのチャージ回路とする。
【選択図】 図１
【解決手段】バイアス電流出力回路には、同バイアス電流出力回路を安定作動させる安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成する。安定化回路は発振防止コンデンサを具備した回路とし、安定化回路用制御回路は同発振防止コンデンサのチャージ回路とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等の磁気記録再生装置に用いる再生用のＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ）ヘッドのバイアス回路に関するものである。
【０００２】
【従来の技術】
従来、ＨＤＤ等のように回転する記録ディスクに設けた磁化層を磁化させることにより所要のデータを記録する磁気記録再生装置において、記録したデータを再生する場合には、ＭＲヘッドを用いて記録したデータの読出しを行なっている。
【０００３】
かかるＭＲヘッドは記録ディスクに対向させて位置させ、記録ディスクの磁化層における磁気の変化をＭＲヘッドの抵抗値の変化として出力し、データの読出しを可能としている。
【０００４】
その際に、ＭＲヘッドには、バイアス回路を用いてあらかじめバイアス電流を流しておく必要があり、かかるバイアス回路におけるバイアス方式として、ＭＲヘッドに印加する電圧を制御するＶｏｌｔａｇｅ Ｂｉａｓ方式が知られている。
【０００５】
図３に示すように、Ｖｏｌｔａｇｅ Ｂｉａｓ方式のバイアス回路ａは、ＭＲヘッドＲｍｒに通電するバイアス電流を出力するバイアス電流出力回路１００と、同バイアス電流を通電したＭＲヘッドＲｍｒの両端における電圧変動を検出し、ＭＲヘッドＲｍｒ両端の電圧を所定値に制御すべくバイアス電流出力回路１００からのバイアス電流の出力を制御する帰還回路２００とから構成している。
【０００６】
かかるバイアス回路ａと接続したＭＲヘッドＲｍｒを具備する磁気記録再生装置においては、図４に示すように記録ディスクに対向させて位置させたヘッド体３００に、再生用のＭＲヘッドＲｍｒだけでなく記録用のインダクティブヘッド４００も並設し、ＭＲヘッドＲｍｒとインダクティブヘッド４００のいずれか一方のみを作動させるべく構成している。
【０００７】
以下において、ＭＲヘッドＲｍｒを作動させて記録ディスクからのデータの再生を行なう状態をリード（Ｒｅａｄ）状態と呼び、インダクティブヘッド４００を作動させて記録ディスクへのデータの記録を行なう状態をライト（Ｗｒｉｔｅ）状態と呼ぶ。
【０００８】
ヘッド体３００は、記録ディスクに対向させて位置させるべく、フレキシブルプリント配線基板５００を用いてＭＲヘッドＲｍｒとバイアス回路ａとを接続するとともに、インダクティブヘッド４００と記録データ用アンプ回路６００とを接続し、バイアス回路ａ及び記録データ用アンプ回路６００を設けたアンプ回路７００から、ヘッド体３００を離隔させている。
【０００９】
フレキシブルプリント配線基板５００においては、磁気記録再生装置をできるだけ小型化及び軽量化するために必要最小限の基板面積としており、ＭＲヘッドＲｍｒとバイアス回路ａとを接続する再生信号用接続配線８００と、インダクティブヘッド４００と記録データ用アンプ回路６００とを接続する記録信号用接続配線９００とを極めて近接させて配設している。
【００１０】
このため、ライト状態において記録信号用接続配線９００に記録信号を流した場合には、記録信号によって再生信号用接続配線８００にクロストークを生起することがあり、同クロストークにともなってＭＲヘッドＲｍｒに流しているバイアス電流に変動が生じるため、ライト状態からリード状態に切替わった際に、バイアス電流がリード状態での所定のバイアス電流値に復帰する復帰時間が必要となり、データの再生開始に時間がかかることとなるので、通常、ライト状態においては、バイアス回路ａの作動を停止させることによりＭＲヘッドＲｍｒへのバイアス電流の通電を停止していた。
【００１１】
すなわち、図３に示すバイアス回路ａに設けた切替スイッチＳＷにおいて、リード状態では切替スイッチＳＷをＯＮとし、ライト状態では切替スイッチＳＷをＯＦＦとしていた。
【００１２】
図４において、７１０はバイアス回路ａ、及び、同バイアス回路ａから出力された再生信号を増幅する再生データアンプ回路７２０、さらには、記録データ用アンプ回路６００に、リード状態であることを伝達するリード信号、またはライト状態であることを伝達するライト信号の制御信号伝達用の制御信号線である。なお、非リード状態である場合には、制御信号線７１０はライト信号を伝達し、非ライト状態である場合には、制御信号線７１０はリード信号を伝達すべく構成している。
【００１３】
【発明が解決しようとする課題】
しかしながら、ライト状態においてバイアス回路ａの作動を停止させた場合には、次のような問題があった。
【００１４】
すなわち、図３に示すように、切替スイッチＳＷをＯＦＦとしてバイアス回路ａの作動を停止させると、バイアス回路ａのバイアス電流出力回路１００を安定作動させるべく同バイアス電流出力回路１００に設けた安定化回路１１０の電気的な状態に変動が生じ、ライト状態からリード状態に切替わった際に、安定化回路１１０が所定の電気的状態に復帰するまでの復帰時間が発生し、その間はバイアス電流の安定的な通電が困難となるために、ライト状態からリード状態に切替わってもすぐにはデータの再生を開始することができないという問題があった。
【００１５】
ここで安定化回路１１０とは、回路の発振防止及びノイズ除去を目的としてバイアス電流出力回路１００に設けた発振防止コンデンサＣ１を具備する回路であり、図３では１個の発振防止コンデンサＣ１で構成している。
【００１６】
ライト状態においてバイアス回路ａの作動を停止させると、安定化回路１１０への電力供給が停止されることにより安定化回路１１０の発振防止コンデンサＣ１において電圧変動が生じ、その状態でバイアス回路ａにリード信号が伝達されて切替スイッチＳＷがＯＮとなると、まず安定化回路１１０の発振防止コンデンサＣ１の充放電が行なわれることにより、同発振防止コンデンサＣ１が所定電圧に達するまでは、バイアス電流の安定的な通電が困難となっていた。
【００１７】
特に、発振防止コンデンサＣ１としては、できるだけ容量の大きいコンデンサを使用することによりノイズの低減効果を高めることができるので、リード状態となった際に、発振防止コンデンサＣ１の電圧が所定電圧に復帰するまでに非常に時間がかかるという問題があった。
【００１８】
【課題を解決するための手段】
そこで、上記問題を解決すべく、本発明のＭＲヘッド用バイアス回路では、ＭＲヘッドに通電するバイアス電流を出力するバイアス電流出力回路と、同バイアス電流を通電したＭＲヘッドの両端における電圧変動を検出し、ＭＲヘッド両端の電圧を所定値に制御すべくバイアス電流出力回路からのバイアス電流の出力を制御する帰還回路とからなるＭＲヘッド用バイアス回路において、バイアス電流出力回路には、同バイアス電流出力回路を安定作動させる安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成した。
【００１９】
また、安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路であることにも特徴を有するものである。
【００２０】
【発明の実施の形態】
本発明のＭＲヘッド用バイアス回路は、ＭＲヘッドに通電するバイアス電流を出力するバイアス電流出力回路と、同バイアス電流を通電したＭＲヘッドの両端における電圧変動を検出し、電圧を所定値に制御すべくバイアス電流出力回路からのバイアス電流の出力を制御する帰還回路とからなるＭＲヘッド用バイアス回路であって、バイアス電流出力回路には同バイアス電流出力回路を安定作動させるための安定化回路を設けており、さらに、バイアス電流出力回路には同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドが非リード状態時には同安定化回路用制御回路を作動させるべく構成したものである。
【００２１】
すなわち、ＭＲヘッドがリード状態である場合には、バイアス電流出力回路を作動させることにより、同バイアス電流出力回路内の安定化回路も作動させ、一方、ＭＲヘッドが非リード状態、すなわち、ライト状態となった場合には、安定化回路用制御回路を作動させることにより安定化回路を作動させ、安定化回路を常に所定状態に維持制御するものである。
【００２２】
従って、バイアス電流出力回路では、いつでも所要のリード電流が通電可能となっていることによって、ライト状態からリード状態に切替わった際には直ちにＭＲヘッドによるデータの再生を開始することができ、上記ＭＲヘッド用バイアス回路を具備した磁気記録再生装置におけるライト状態からリード状態への切替時間を短縮することができる。
【００２３】
また、その結果、磁気記録再生装置の記録ディスクには、従来必要であった安定化回路の復帰時間分の待機領域が不要となり、同待機領域にデータの記録を行なうことができるので、磁気記録再生装置の記録密度を向上させることもできる。
【００２４】
また、安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路とした場合には、バイアス電流出力回路を複雑化させることなく簡潔な構成とすることができ、しかも、安定化回路を安定的に作動させることができる。
【００２５】
以下、図面に基づいて本発明の実施形態を詳説する。図１は、ＭＲヘッド用バイアス回路Ａの回路図であり、特に、リード状態を示した回路図である。図２は、ライト状態のＭＲヘッド用バイアス回路Ａの回路図である。
【００２６】
ＭＲヘッド用バイアス回路Ａは、ＭＲヘッドＲｍｒに通電するバイアス電流Ｉｂを出力するバイアス電流出力回路１と、同バイアス電流Ｉｂを通電したＭＲヘッドＲｍｒの両端における電圧変動を電圧電流変換回路ｇｍで検出し、検出結果を電流として出力し、出力電流に基づいてバイアス電流出力回路１を制御することによりＭＲヘッドＲｍｒの両端における電圧を所定値に制御する帰還回路２とから構成している。
【００２７】
バイアス電流出力回路１は、カレントミラー回路であって、それぞれ抵抗体Ｒ１，Ｒ３を介して上電圧源にエミッタを接続するとともに、互いにベースを接続した第１ＰＮＰトランジスタＰ１と、第３ＰＮＰトランジスタＰ３とで構成している。
【００２８】
本実施の形態のバイアス電流出力回路１では、第１ＰＮＰトランジスタＰ１のコレクタはＭＲヘッドＲｍｒに接続し、同ＭＲヘッドＲｍｒにバイアス電流Ｉｂを通電している。第３ＰＮＰトランジスタＰ３のコレクタは第１ＮＰＮトランジスタＱ１のベースに接続し、同第１ＮＰＮトランジスタＱ１のエミッタは第２ＰＮＰトランジスタＰ２のベースに接続し、同第２ＰＮＰトランジスタＰ２のエミッタを第１ＰＮＰトランジスタＰ１と第３ＰＮＰトランジスタＰ３のベースに接続するとともに、抵抗体Ｒ２を介して上電圧源に接続している。
【００２９】
なお、第１ＮＰＮトランジスタＱ１のエミッタ、及び第２ＰＮＰトランジスタＰ２のベースは第２切替スイッチＳＷ２を介して第２電流源Ｉ２に接続している。
【００３０】
バイアス電流出力回路１の作動制御は、第１ＮＰＮトランジスタＱ１のベースにコレクタを接続した第４ＮＰＮトランジスタＱ４によって行なっている。また、第４ＮＰＮトランジスタＱ４のコレクタは、一端を上電圧源と接続した第１発振防止コンデンサＣ１と接続し、同第１発振防止コンデンサＣ１によってバイアス電流出力回路１の発振を防止するとともに、ノイズ除去を行なうべく構成している。本実施の形態においては、第１発振防止コンデンサＣ１単体で安定化回路３を構成している。第４ＮＰＮトランジスタＱ４のエミッタは、抵抗体Ｒ８を介して下電圧源と接続している。
【００３１】
また、バイアス電流出力回路１には、ＭＲヘッドＲｍｒの非リード状態、すなわちライト状態において第２切替スイッチＳＷ２の切替えによって作動する安定化回路用制御回路４を設けている。
【００３２】
安定化回路用制御回路４は、ダミーのカレントミラー回路としているものであり、抵抗体Ｒ３を介して上電圧源にエミッタを接続するとともに、コレクタを第４ＮＰＮトランジスタＱ４のコレクタと接続した第６ＰＮＰトランジスタＰ６と、同第６ＰＮＰトランジスタＰ６のコレクタをベースに接続し、コレクタは上電圧源に、エミッタは第２切替スイッチＳＷ２を介して第２電流源Ｉ２に接続した第５ＮＰＮトランジスタＱ５と、同第５ＮＰＮトランジスタＱ５のエミッタをベースに接続し、エミッタを抵抗体Ｒ９を介して上電圧源に接続するとともに第６ＰＮＰトランジスタＰ６のベースに接続した第５ＰＮＰトランジスタＰ５とにより構成している。
【００３３】
第４ＮＰＮトランジスタＱ４の作動制御は帰還回路２で行なっており、同帰還回路２は次のように構成している。
【００３４】
すなわち、帰還回路２は、ＭＲヘッドＲｍｒに基準電圧を印加する基準電圧源Ｖ１と、同基準電圧の印加されたＭＲヘッドＲｍｒ両端における電圧変動を検出する電圧電流変換回路ｇｍと、同電圧電流変換回路ｇｍの出力に基づいて帰還回路２を作動させるスイッチとなっている第７ＰＮＰトランジスタＰ７と、同じくバイアス電流出力回路１を作動させるスイッチとなっている第４ＰＮＰトランジスタＰ４と、第７ＰＮＰトランジスタＰ７のエミッタと接続してＭＲヘッドＲｍｒへのバイアス電流Ｉｂの通電制御を行なう第２ＮＰＮトランジスタＱ２とで構成している。
【００３５】
なお、ＭＲヘッドＲｍｒの両端には、ＭＲヘッドＲｍｒの中点を接地電位にする抵抗体Ｒ４，Ｒ５をそれぞれ接続している。また、第２ＮＰＮトランジスタＱ２のエミッタは抵抗体Ｒ６を介して下電圧源と接続している。
【００３６】
また、第７ＰＮＰトランジスタＰ７のベースには、一端を下電圧源と接続した第２コンデンサＣ２を接続し、同第２コンデンサＣ２によって帰還回路２のカットオフ周波数を決定している。
【００３７】
電圧電流変換回路ｇｍの出力とベースが接続している第７ＰＮＰトランジスタＰ７は、エミッタを第１切替スイッチＳＷ１を介して第１電流源Ｉ１に接続している。同第７ＰＮＰトランジスタＰ７のコレクタは、下電圧源に接続している。
【００３８】
また、電圧電流変換回路ｇｍの出力とベースが接続している第４ＰＮＰトランジスタＰ４は、エミッタを第３電流源Ｉ３に接続するとともに、第４ＮＰＮトランジスタＱ４のベースと接続し、バイアス電流出力回路１の作動制御を行なうべく構成している。同第４ＰＮＰトランジスタＰ４のコレクタは、下電圧源に接続している。
【００３９】
リード状態、すなわち、第１切替スイッチＳＷ１がＯＮ状態の場合であって、たとえば、Ｒ１＝Ｒ３、Ｒ６＝Ｒ８、トランジスタＰ１とＰ３とを同特性、トランジスタＱ２とＱ４とを同特性として、バイアス電流ＩｂによってＭＲヘッドＲｍｒの電圧Ｖｍｒが、基準電圧源Ｖ１の電圧Ｖ１よりも小さい場合、電圧電流変換回路ｇｍの−端子の電位は、
（電圧電流変換回路ｇｍの＋端子の電位）＋Ｖｍｒ−Ｖ１
であって、Ｖｍｒ＜Ｖ１であるので、
（電圧電流変換回路ｇｍの＋端子の電位）＞（電圧電流変換回路ｇｍの−端子の電位）
となる。
【００４０】
この場合、帰還回路２では、電圧電流変換回路ｇｍの出力電流が増大することによって、第７ＰＮＰトランジスタＰ７のベース電位、及び第４ＰＮＰトランジスタＰ４のベース電位が上昇する。
【００４１】
第４ＰＮＰトランジスタＰ４のベース電位の上昇にともなって、第４ＮＰＮトランジスタＱ４のベース電位が上昇し、バイアス電流出力回路１から出力するバイアス電流Ｉｂを増大させるとともに、第７ＰＮＰトランジスタＰ７のベース電位の上昇にともなって第２ＮＰＮトランジスタＱ２のベース電位が上昇し、ＭＲヘッドＲｍｒに通電されるバイアス電流Ｉｂを増大させる。
【００４２】
その結果、ＭＲヘッドＲｍｒの電圧Ｖｍｒが上昇し、ＭＲヘッドＲｍｒの電圧Ｖｍｒが基準電圧源Ｖ１の電圧Ｖ１と一致したところで、電圧電流変換回路ｇｍからの制御電流の出力が停止する帰還が作動する。
【００４３】
また、リード状態においては、第４ＮＰＮトランジスタＱ４のベース電位は、第２コンデンサＣ２の電位をＶｃ２とすると、Ｖｃ２＋Ｖｂｅとなることにより、第４ＮＰＮトランジスタＱ４は常にＯＮ状態となって、安定化回路３である第１発振防止コンデンサＣ１にはチャージが行なわれる。
【００４４】
一方、ライト状態、すなわち、第１切替スイッチＳＷ１がＯＦＦ状態の場合であり、また、第１切替スイッチＳＷ１がＯＦＦ状態となるとともに第２切替スイッチＳＷ２が第２電流源Ｉ２と安定化回路用制御回路４とを接続することにより、第４ＮＰＮトランジスタＱ４のベース電位はＶｃ２＋Ｖｂｅとなることにより、第４ＮＰＮトランジスタＱ４はＯＮ状態となって、安定化回路３である第１発振防止コンデンサＣ１にはチャージが行なわれる。
【００４５】
すなわち、リード状態及びライト状態に関わらず、第４ＮＰＮトランジスタＱ４をＯＮ状態として第１発振防止コンデンサＣ１にチャージを行なうことにより、ライト状態からリード状態に切換えた際に、第１発振防止コンデンサＣ１に変動が生じないことによって直ちにＭＲヘッドＲｍｒに所定のバイアス電流Ｉｂを通電させて、再生を開始することができるので、ライト状態からリード状態への切替時間を短縮することができる。
【００４６】
なお、本実施の形態においては、安定化回路用制御回路４の作動にともなって、第１発振防止コンデンサＣ１にはチャージが行なわれることにより、安定化回路用制御回路４は第１発振防止コンデンサＣ１のチャージ回路となっている。
【００４７】
本実施の形態では、安定化回路３は第１発振防止コンデンサＣ１単体で構成しているが、第１発振防止コンデンサＣ１単体に限定するものではなく、所要の素子を組み合わせて形成した安定化回路３としてもよい。
【００４８】
【発明の効果】
請求項１記載の発明によれば、ＭＲヘッド用バイアス回路において、バイアス電流出力回路には、同バイアス電流出力回路を安定作動させる安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成したことによって、ＭＲヘッド用バイアス回路がリード状態であるかどうかに関わらず、安定化回路は常に所定状態に維持制御することができるので、ＭＲヘッド用バイアス回路を具備する磁気記録再生装置がライト状態からリード状態に切替わった際には直ちにＭＲヘッドによるデータの再生を開始することができ、磁気記録再生装置におけるライト状態からリード状態への切替時間を短縮することができる。
【００４９】
また、磁気記録再生装置におけるライト状態からリード状態への切替時間を短縮することができることによって、磁気記録再生装置の記録ディスクには、従来必要であった安定化回路の復帰時間分の待機領域が不要となり、同待機領域にデータの記録を行なうことができるので、磁気記録再生装置の記録密度を向上させることもできる。
【００５０】
請求項２記載の発明によれば、安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路としたことによって、バイアス電流出力回路を複雑化させることなく簡潔な構成としながら安定化回路を安定的に作動させることができる。
【図面の簡単な説明】
【図１】リード状態におけるＭＲヘッド用バイアス回路の回路図である。
【図２】ライト状態におけるＭＲヘッド用バイアス回路の回路図である。
【図３】従来のＭＲヘッド用バイアス回路の回路図である。
【図４】従来のＭＲヘッド用バイアス回路の周辺回路の構成説明図である。
【符号の説明】
Ｒｍｒ ＭＲヘッド
ＳＷ１ 第１切替スイッチ
ＳＷ２ 第２切替スイッチ
Ｖ１ 基準電圧源
Ｉ１ 第１電流源
Ｉ２ 第２電流源
Ｉ３ 第３電流源
Ｃ１ 第１発振防止コンデンサ
Ｃ２ 第２コンデンサ
Ｐ１ 第１ＰＮＰトランジスタ
Ｐ２ 第２ＰＮＰトランジスタ
Ｐ３ 第３ＰＮＰトランジスタ
Ｐ４ 第４ＰＮＰトランジスタ
Ｐ５ 第５ＰＮＰトランジスタ
Ｐ６ 第６ＰＮＰトランジスタ
Ｐ７ 第７ＰＮＰトランジスタ
Ｑ１ 第１ＮＰＮトランジスタ
Ｑ２ 第２ＮＰＮトランジスタ
Ｑ４ 第４ＮＰＮトランジスタ
Ｑ５ 第５ＮＰＮトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ８，Ｒ９ 抵抗体
【発明の属する技術分野】
本発明は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等の磁気記録再生装置に用いる再生用のＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ）ヘッドのバイアス回路に関するものである。
【０００２】
【従来の技術】
従来、ＨＤＤ等のように回転する記録ディスクに設けた磁化層を磁化させることにより所要のデータを記録する磁気記録再生装置において、記録したデータを再生する場合には、ＭＲヘッドを用いて記録したデータの読出しを行なっている。
【０００３】
かかるＭＲヘッドは記録ディスクに対向させて位置させ、記録ディスクの磁化層における磁気の変化をＭＲヘッドの抵抗値の変化として出力し、データの読出しを可能としている。
【０００４】
その際に、ＭＲヘッドには、バイアス回路を用いてあらかじめバイアス電流を流しておく必要があり、かかるバイアス回路におけるバイアス方式として、ＭＲヘッドに印加する電圧を制御するＶｏｌｔａｇｅ Ｂｉａｓ方式が知られている。
【０００５】
図３に示すように、Ｖｏｌｔａｇｅ Ｂｉａｓ方式のバイアス回路ａは、ＭＲヘッドＲｍｒに通電するバイアス電流を出力するバイアス電流出力回路１００と、同バイアス電流を通電したＭＲヘッドＲｍｒの両端における電圧変動を検出し、ＭＲヘッドＲｍｒ両端の電圧を所定値に制御すべくバイアス電流出力回路１００からのバイアス電流の出力を制御する帰還回路２００とから構成している。
【０００６】
かかるバイアス回路ａと接続したＭＲヘッドＲｍｒを具備する磁気記録再生装置においては、図４に示すように記録ディスクに対向させて位置させたヘッド体３００に、再生用のＭＲヘッドＲｍｒだけでなく記録用のインダクティブヘッド４００も並設し、ＭＲヘッドＲｍｒとインダクティブヘッド４００のいずれか一方のみを作動させるべく構成している。
【０００７】
以下において、ＭＲヘッドＲｍｒを作動させて記録ディスクからのデータの再生を行なう状態をリード（Ｒｅａｄ）状態と呼び、インダクティブヘッド４００を作動させて記録ディスクへのデータの記録を行なう状態をライト（Ｗｒｉｔｅ）状態と呼ぶ。
【０００８】
ヘッド体３００は、記録ディスクに対向させて位置させるべく、フレキシブルプリント配線基板５００を用いてＭＲヘッドＲｍｒとバイアス回路ａとを接続するとともに、インダクティブヘッド４００と記録データ用アンプ回路６００とを接続し、バイアス回路ａ及び記録データ用アンプ回路６００を設けたアンプ回路７００から、ヘッド体３００を離隔させている。
【０００９】
フレキシブルプリント配線基板５００においては、磁気記録再生装置をできるだけ小型化及び軽量化するために必要最小限の基板面積としており、ＭＲヘッドＲｍｒとバイアス回路ａとを接続する再生信号用接続配線８００と、インダクティブヘッド４００と記録データ用アンプ回路６００とを接続する記録信号用接続配線９００とを極めて近接させて配設している。
【００１０】
このため、ライト状態において記録信号用接続配線９００に記録信号を流した場合には、記録信号によって再生信号用接続配線８００にクロストークを生起することがあり、同クロストークにともなってＭＲヘッドＲｍｒに流しているバイアス電流に変動が生じるため、ライト状態からリード状態に切替わった際に、バイアス電流がリード状態での所定のバイアス電流値に復帰する復帰時間が必要となり、データの再生開始に時間がかかることとなるので、通常、ライト状態においては、バイアス回路ａの作動を停止させることによりＭＲヘッドＲｍｒへのバイアス電流の通電を停止していた。
【００１１】
すなわち、図３に示すバイアス回路ａに設けた切替スイッチＳＷにおいて、リード状態では切替スイッチＳＷをＯＮとし、ライト状態では切替スイッチＳＷをＯＦＦとしていた。
【００１２】
図４において、７１０はバイアス回路ａ、及び、同バイアス回路ａから出力された再生信号を増幅する再生データアンプ回路７２０、さらには、記録データ用アンプ回路６００に、リード状態であることを伝達するリード信号、またはライト状態であることを伝達するライト信号の制御信号伝達用の制御信号線である。なお、非リード状態である場合には、制御信号線７１０はライト信号を伝達し、非ライト状態である場合には、制御信号線７１０はリード信号を伝達すべく構成している。
【００１３】
【発明が解決しようとする課題】
しかしながら、ライト状態においてバイアス回路ａの作動を停止させた場合には、次のような問題があった。
【００１４】
すなわち、図３に示すように、切替スイッチＳＷをＯＦＦとしてバイアス回路ａの作動を停止させると、バイアス回路ａのバイアス電流出力回路１００を安定作動させるべく同バイアス電流出力回路１００に設けた安定化回路１１０の電気的な状態に変動が生じ、ライト状態からリード状態に切替わった際に、安定化回路１１０が所定の電気的状態に復帰するまでの復帰時間が発生し、その間はバイアス電流の安定的な通電が困難となるために、ライト状態からリード状態に切替わってもすぐにはデータの再生を開始することができないという問題があった。
【００１５】
ここで安定化回路１１０とは、回路の発振防止及びノイズ除去を目的としてバイアス電流出力回路１００に設けた発振防止コンデンサＣ１を具備する回路であり、図３では１個の発振防止コンデンサＣ１で構成している。
【００１６】
ライト状態においてバイアス回路ａの作動を停止させると、安定化回路１１０への電力供給が停止されることにより安定化回路１１０の発振防止コンデンサＣ１において電圧変動が生じ、その状態でバイアス回路ａにリード信号が伝達されて切替スイッチＳＷがＯＮとなると、まず安定化回路１１０の発振防止コンデンサＣ１の充放電が行なわれることにより、同発振防止コンデンサＣ１が所定電圧に達するまでは、バイアス電流の安定的な通電が困難となっていた。
【００１７】
特に、発振防止コンデンサＣ１としては、できるだけ容量の大きいコンデンサを使用することによりノイズの低減効果を高めることができるので、リード状態となった際に、発振防止コンデンサＣ１の電圧が所定電圧に復帰するまでに非常に時間がかかるという問題があった。
【００１８】
【課題を解決するための手段】
そこで、上記問題を解決すべく、本発明のＭＲヘッド用バイアス回路では、ＭＲヘッドに通電するバイアス電流を出力するバイアス電流出力回路と、同バイアス電流を通電したＭＲヘッドの両端における電圧変動を検出し、ＭＲヘッド両端の電圧を所定値に制御すべくバイアス電流出力回路からのバイアス電流の出力を制御する帰還回路とからなるＭＲヘッド用バイアス回路において、バイアス電流出力回路には、同バイアス電流出力回路を安定作動させる安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成した。
【００１９】
また、安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路であることにも特徴を有するものである。
【００２０】
【発明の実施の形態】
本発明のＭＲヘッド用バイアス回路は、ＭＲヘッドに通電するバイアス電流を出力するバイアス電流出力回路と、同バイアス電流を通電したＭＲヘッドの両端における電圧変動を検出し、電圧を所定値に制御すべくバイアス電流出力回路からのバイアス電流の出力を制御する帰還回路とからなるＭＲヘッド用バイアス回路であって、バイアス電流出力回路には同バイアス電流出力回路を安定作動させるための安定化回路を設けており、さらに、バイアス電流出力回路には同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドが非リード状態時には同安定化回路用制御回路を作動させるべく構成したものである。
【００２１】
すなわち、ＭＲヘッドがリード状態である場合には、バイアス電流出力回路を作動させることにより、同バイアス電流出力回路内の安定化回路も作動させ、一方、ＭＲヘッドが非リード状態、すなわち、ライト状態となった場合には、安定化回路用制御回路を作動させることにより安定化回路を作動させ、安定化回路を常に所定状態に維持制御するものである。
【００２２】
従って、バイアス電流出力回路では、いつでも所要のリード電流が通電可能となっていることによって、ライト状態からリード状態に切替わった際には直ちにＭＲヘッドによるデータの再生を開始することができ、上記ＭＲヘッド用バイアス回路を具備した磁気記録再生装置におけるライト状態からリード状態への切替時間を短縮することができる。
【００２３】
また、その結果、磁気記録再生装置の記録ディスクには、従来必要であった安定化回路の復帰時間分の待機領域が不要となり、同待機領域にデータの記録を行なうことができるので、磁気記録再生装置の記録密度を向上させることもできる。
【００２４】
また、安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路とした場合には、バイアス電流出力回路を複雑化させることなく簡潔な構成とすることができ、しかも、安定化回路を安定的に作動させることができる。
【００２５】
以下、図面に基づいて本発明の実施形態を詳説する。図１は、ＭＲヘッド用バイアス回路Ａの回路図であり、特に、リード状態を示した回路図である。図２は、ライト状態のＭＲヘッド用バイアス回路Ａの回路図である。
【００２６】
ＭＲヘッド用バイアス回路Ａは、ＭＲヘッドＲｍｒに通電するバイアス電流Ｉｂを出力するバイアス電流出力回路１と、同バイアス電流Ｉｂを通電したＭＲヘッドＲｍｒの両端における電圧変動を電圧電流変換回路ｇｍで検出し、検出結果を電流として出力し、出力電流に基づいてバイアス電流出力回路１を制御することによりＭＲヘッドＲｍｒの両端における電圧を所定値に制御する帰還回路２とから構成している。
【００２７】
バイアス電流出力回路１は、カレントミラー回路であって、それぞれ抵抗体Ｒ１，Ｒ３を介して上電圧源にエミッタを接続するとともに、互いにベースを接続した第１ＰＮＰトランジスタＰ１と、第３ＰＮＰトランジスタＰ３とで構成している。
【００２８】
本実施の形態のバイアス電流出力回路１では、第１ＰＮＰトランジスタＰ１のコレクタはＭＲヘッドＲｍｒに接続し、同ＭＲヘッドＲｍｒにバイアス電流Ｉｂを通電している。第３ＰＮＰトランジスタＰ３のコレクタは第１ＮＰＮトランジスタＱ１のベースに接続し、同第１ＮＰＮトランジスタＱ１のエミッタは第２ＰＮＰトランジスタＰ２のベースに接続し、同第２ＰＮＰトランジスタＰ２のエミッタを第１ＰＮＰトランジスタＰ１と第３ＰＮＰトランジスタＰ３のベースに接続するとともに、抵抗体Ｒ２を介して上電圧源に接続している。
【００２９】
なお、第１ＮＰＮトランジスタＱ１のエミッタ、及び第２ＰＮＰトランジスタＰ２のベースは第２切替スイッチＳＷ２を介して第２電流源Ｉ２に接続している。
【００３０】
バイアス電流出力回路１の作動制御は、第１ＮＰＮトランジスタＱ１のベースにコレクタを接続した第４ＮＰＮトランジスタＱ４によって行なっている。また、第４ＮＰＮトランジスタＱ４のコレクタは、一端を上電圧源と接続した第１発振防止コンデンサＣ１と接続し、同第１発振防止コンデンサＣ１によってバイアス電流出力回路１の発振を防止するとともに、ノイズ除去を行なうべく構成している。本実施の形態においては、第１発振防止コンデンサＣ１単体で安定化回路３を構成している。第４ＮＰＮトランジスタＱ４のエミッタは、抵抗体Ｒ８を介して下電圧源と接続している。
【００３１】
また、バイアス電流出力回路１には、ＭＲヘッドＲｍｒの非リード状態、すなわちライト状態において第２切替スイッチＳＷ２の切替えによって作動する安定化回路用制御回路４を設けている。
【００３２】
安定化回路用制御回路４は、ダミーのカレントミラー回路としているものであり、抵抗体Ｒ３を介して上電圧源にエミッタを接続するとともに、コレクタを第４ＮＰＮトランジスタＱ４のコレクタと接続した第６ＰＮＰトランジスタＰ６と、同第６ＰＮＰトランジスタＰ６のコレクタをベースに接続し、コレクタは上電圧源に、エミッタは第２切替スイッチＳＷ２を介して第２電流源Ｉ２に接続した第５ＮＰＮトランジスタＱ５と、同第５ＮＰＮトランジスタＱ５のエミッタをベースに接続し、エミッタを抵抗体Ｒ９を介して上電圧源に接続するとともに第６ＰＮＰトランジスタＰ６のベースに接続した第５ＰＮＰトランジスタＰ５とにより構成している。
【００３３】
第４ＮＰＮトランジスタＱ４の作動制御は帰還回路２で行なっており、同帰還回路２は次のように構成している。
【００３４】
すなわち、帰還回路２は、ＭＲヘッドＲｍｒに基準電圧を印加する基準電圧源Ｖ１と、同基準電圧の印加されたＭＲヘッドＲｍｒ両端における電圧変動を検出する電圧電流変換回路ｇｍと、同電圧電流変換回路ｇｍの出力に基づいて帰還回路２を作動させるスイッチとなっている第７ＰＮＰトランジスタＰ７と、同じくバイアス電流出力回路１を作動させるスイッチとなっている第４ＰＮＰトランジスタＰ４と、第７ＰＮＰトランジスタＰ７のエミッタと接続してＭＲヘッドＲｍｒへのバイアス電流Ｉｂの通電制御を行なう第２ＮＰＮトランジスタＱ２とで構成している。
【００３５】
なお、ＭＲヘッドＲｍｒの両端には、ＭＲヘッドＲｍｒの中点を接地電位にする抵抗体Ｒ４，Ｒ５をそれぞれ接続している。また、第２ＮＰＮトランジスタＱ２のエミッタは抵抗体Ｒ６を介して下電圧源と接続している。
【００３６】
また、第７ＰＮＰトランジスタＰ７のベースには、一端を下電圧源と接続した第２コンデンサＣ２を接続し、同第２コンデンサＣ２によって帰還回路２のカットオフ周波数を決定している。
【００３７】
電圧電流変換回路ｇｍの出力とベースが接続している第７ＰＮＰトランジスタＰ７は、エミッタを第１切替スイッチＳＷ１を介して第１電流源Ｉ１に接続している。同第７ＰＮＰトランジスタＰ７のコレクタは、下電圧源に接続している。
【００３８】
また、電圧電流変換回路ｇｍの出力とベースが接続している第４ＰＮＰトランジスタＰ４は、エミッタを第３電流源Ｉ３に接続するとともに、第４ＮＰＮトランジスタＱ４のベースと接続し、バイアス電流出力回路１の作動制御を行なうべく構成している。同第４ＰＮＰトランジスタＰ４のコレクタは、下電圧源に接続している。
【００３９】
リード状態、すなわち、第１切替スイッチＳＷ１がＯＮ状態の場合であって、たとえば、Ｒ１＝Ｒ３、Ｒ６＝Ｒ８、トランジスタＰ１とＰ３とを同特性、トランジスタＱ２とＱ４とを同特性として、バイアス電流ＩｂによってＭＲヘッドＲｍｒの電圧Ｖｍｒが、基準電圧源Ｖ１の電圧Ｖ１よりも小さい場合、電圧電流変換回路ｇｍの−端子の電位は、
（電圧電流変換回路ｇｍの＋端子の電位）＋Ｖｍｒ−Ｖ１
であって、Ｖｍｒ＜Ｖ１であるので、
（電圧電流変換回路ｇｍの＋端子の電位）＞（電圧電流変換回路ｇｍの−端子の電位）
となる。
【００４０】
この場合、帰還回路２では、電圧電流変換回路ｇｍの出力電流が増大することによって、第７ＰＮＰトランジスタＰ７のベース電位、及び第４ＰＮＰトランジスタＰ４のベース電位が上昇する。
【００４１】
第４ＰＮＰトランジスタＰ４のベース電位の上昇にともなって、第４ＮＰＮトランジスタＱ４のベース電位が上昇し、バイアス電流出力回路１から出力するバイアス電流Ｉｂを増大させるとともに、第７ＰＮＰトランジスタＰ７のベース電位の上昇にともなって第２ＮＰＮトランジスタＱ２のベース電位が上昇し、ＭＲヘッドＲｍｒに通電されるバイアス電流Ｉｂを増大させる。
【００４２】
その結果、ＭＲヘッドＲｍｒの電圧Ｖｍｒが上昇し、ＭＲヘッドＲｍｒの電圧Ｖｍｒが基準電圧源Ｖ１の電圧Ｖ１と一致したところで、電圧電流変換回路ｇｍからの制御電流の出力が停止する帰還が作動する。
【００４３】
また、リード状態においては、第４ＮＰＮトランジスタＱ４のベース電位は、第２コンデンサＣ２の電位をＶｃ２とすると、Ｖｃ２＋Ｖｂｅとなることにより、第４ＮＰＮトランジスタＱ４は常にＯＮ状態となって、安定化回路３である第１発振防止コンデンサＣ１にはチャージが行なわれる。
【００４４】
一方、ライト状態、すなわち、第１切替スイッチＳＷ１がＯＦＦ状態の場合であり、また、第１切替スイッチＳＷ１がＯＦＦ状態となるとともに第２切替スイッチＳＷ２が第２電流源Ｉ２と安定化回路用制御回路４とを接続することにより、第４ＮＰＮトランジスタＱ４のベース電位はＶｃ２＋Ｖｂｅとなることにより、第４ＮＰＮトランジスタＱ４はＯＮ状態となって、安定化回路３である第１発振防止コンデンサＣ１にはチャージが行なわれる。
【００４５】
すなわち、リード状態及びライト状態に関わらず、第４ＮＰＮトランジスタＱ４をＯＮ状態として第１発振防止コンデンサＣ１にチャージを行なうことにより、ライト状態からリード状態に切換えた際に、第１発振防止コンデンサＣ１に変動が生じないことによって直ちにＭＲヘッドＲｍｒに所定のバイアス電流Ｉｂを通電させて、再生を開始することができるので、ライト状態からリード状態への切替時間を短縮することができる。
【００４６】
なお、本実施の形態においては、安定化回路用制御回路４の作動にともなって、第１発振防止コンデンサＣ１にはチャージが行なわれることにより、安定化回路用制御回路４は第１発振防止コンデンサＣ１のチャージ回路となっている。
【００４７】
本実施の形態では、安定化回路３は第１発振防止コンデンサＣ１単体で構成しているが、第１発振防止コンデンサＣ１単体に限定するものではなく、所要の素子を組み合わせて形成した安定化回路３としてもよい。
【００４８】
【発明の効果】
請求項１記載の発明によれば、ＭＲヘッド用バイアス回路において、バイアス電流出力回路には、同バイアス電流出力回路を安定作動させる安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成したことによって、ＭＲヘッド用バイアス回路がリード状態であるかどうかに関わらず、安定化回路は常に所定状態に維持制御することができるので、ＭＲヘッド用バイアス回路を具備する磁気記録再生装置がライト状態からリード状態に切替わった際には直ちにＭＲヘッドによるデータの再生を開始することができ、磁気記録再生装置におけるライト状態からリード状態への切替時間を短縮することができる。
【００４９】
また、磁気記録再生装置におけるライト状態からリード状態への切替時間を短縮することができることによって、磁気記録再生装置の記録ディスクには、従来必要であった安定化回路の復帰時間分の待機領域が不要となり、同待機領域にデータの記録を行なうことができるので、磁気記録再生装置の記録密度を向上させることもできる。
【００５０】
請求項２記載の発明によれば、安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路としたことによって、バイアス電流出力回路を複雑化させることなく簡潔な構成としながら安定化回路を安定的に作動させることができる。
【図面の簡単な説明】
【図１】リード状態におけるＭＲヘッド用バイアス回路の回路図である。
【図２】ライト状態におけるＭＲヘッド用バイアス回路の回路図である。
【図３】従来のＭＲヘッド用バイアス回路の回路図である。
【図４】従来のＭＲヘッド用バイアス回路の周辺回路の構成説明図である。
【符号の説明】
Ｒｍｒ ＭＲヘッド
ＳＷ１ 第１切替スイッチ
ＳＷ２ 第２切替スイッチ
Ｖ１ 基準電圧源
Ｉ１ 第１電流源
Ｉ２ 第２電流源
Ｉ３ 第３電流源
Ｃ１ 第１発振防止コンデンサ
Ｃ２ 第２コンデンサ
Ｐ１ 第１ＰＮＰトランジスタ
Ｐ２ 第２ＰＮＰトランジスタ
Ｐ３ 第３ＰＮＰトランジスタ
Ｐ４ 第４ＰＮＰトランジスタ
Ｐ５ 第５ＰＮＰトランジスタ
Ｐ６ 第６ＰＮＰトランジスタ
Ｐ７ 第７ＰＮＰトランジスタ
Ｑ１ 第１ＮＰＮトランジスタ
Ｑ２ 第２ＮＰＮトランジスタ
Ｑ４ 第４ＮＰＮトランジスタ
Ｑ５ 第５ＮＰＮトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ８，Ｒ９ 抵抗体
Claims (2)
- ＭＲヘッドに通電するバイアス電流を出力するバイアス電流出力回路と、同バイアス電流を通電したＭＲヘッドの両端における電圧変動を検出し、ＭＲヘッド両端の電圧を所定値に制御すべくバイアス電流出力回路からのバイアス電流の出力を制御する帰還回路とからなるＭＲヘッド用バイアス回路において、
バイアス電流出力回路には、同バイアス電流出力回路を安定作動させるべく安定化回路を設けるとともに、同安定化回路を所定状態に制御する安定化回路用制御回路を設け、ＭＲヘッドの非リード状態時には同安定化回路用制御回路を作動させるべく構成したことを特徴とするＭＲヘッド用バイアス回路。 - 安定化回路は発振防止コンデンサを具備した回路であって、安定化回路用制御回路は同発振防止コンデンサのチャージ回路であることを特徴とする請求項１記載のＭＲヘッド用バイアス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002169419A JP2004014076A (ja) | 2002-06-11 | 2002-06-11 | Ｍｒヘッド用バイアス回路 |
| US10/452,290 US6947238B2 (en) | 2002-06-11 | 2003-06-03 | Bias circuit for magneto-resistive head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002169419A JP2004014076A (ja) | 2002-06-11 | 2002-06-11 | Ｍｒヘッド用バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014076A true JP2004014076A (ja) | 2004-01-15 |
Family
ID=29706834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002169419A Abandoned JP2004014076A (ja) | 2002-06-11 | 2002-06-11 | Ｍｒヘッド用バイアス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6947238B2 (ja) |
| JP (1) | JP2004014076A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265539A (ja) * | 2006-03-28 | 2007-10-11 | Sony Corp | 磁気再生回路及び磁気再生装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251091B2 (en) * | 2003-12-30 | 2007-07-31 | Texas Instruments Incorporated | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough |
| US7339760B2 (en) * | 2004-01-30 | 2008-03-04 | Agere Systems Inc. | Integrated bias and offset recovery amplifier |
| US7667914B2 (en) * | 2006-04-17 | 2010-02-23 | Hitachi Global Storage Technologies Netherlands B.V. | Direct coupled wide-bandwidth front-end with smart bias control amplifier |
| US7839593B1 (en) * | 2006-09-08 | 2010-11-23 | Marvell International, Ltd. | Magneto-resistive biasing methods and systems |
| US7804658B1 (en) * | 2006-09-11 | 2010-09-28 | Marvell International Ltd. | Biasing RMR with constant power |
| US7692887B2 (en) * | 2006-09-13 | 2010-04-06 | Agere Systems Inc. | Method and apparatus for measuring resistance of a resistive sensor |
| US7961418B2 (en) * | 2007-05-09 | 2011-06-14 | Texas Instruments Incorporated | Resistivity sense bias circuits and methods of operating the same |
| US8279549B2 (en) * | 2009-04-29 | 2012-10-02 | Texas Instruments Incorporated | System and method for setting bias for MR head |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204789A (en) * | 1991-01-31 | 1993-04-20 | International Business Machines Corporation | Low noise voltage-biasing amplifier for magnetoresistive element |
| JP3257886B2 (ja) * | 1993-12-14 | 2002-02-18 | 富士通株式会社 | 磁気抵抗効果型ヘッド用信号再生回路 |
| US5877911A (en) * | 1996-03-13 | 1999-03-02 | International Business Machines Corporation | Magneto-resistive head pre-amplifying circuit for avoiding output voltage transients |
| JP2001195703A (ja) * | 2000-01-13 | 2001-07-19 | Fujitsu Ltd | 入力回路 |
-
2002
- 2002-06-11 JP JP2002169419A patent/JP2004014076A/ja not_active Abandoned
-
2003
- 2003-06-03 US US10/452,290 patent/US6947238B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265539A (ja) * | 2006-03-28 | 2007-10-11 | Sony Corp | 磁気再生回路及び磁気再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030227704A1 (en) | 2003-12-11 |
| US6947238B2 (en) | 2005-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6087405A (ja) | フロツピ−デイスク装置 | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| US5650884A (en) | Magnetic recording and reproducing apparatus having a high-speed changeover | |
| JP2002304701A (ja) | 再生アンプおよびこれを用いた磁気記録再生装置 | |
| JP4069538B2 (ja) | ハードディスク装置の再生アンプ回路 | |
| JP4269466B2 (ja) | 磁気抵抗効果型ヘッドの信号切換再生装置 | |
| JP2636697B2 (ja) | フロッピーディスク装置 | |
| JP3344001B2 (ja) | ディジタル記録再生装置 | |
| JPH0753121Y2 (ja) | フロッピディスクドライブの書込み回路 | |
| JP2583916B2 (ja) | 録音再生回路 | |
| JP3592413B2 (ja) | 磁気記録再生装置及びその記録再生回路 | |
| JPH04258803A (ja) | 磁気記録再生装置の再生回路 | |
| JPH0548293Y2 (ja) | ||
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JP2725670B2 (ja) | フロッピーディスク装置 | |
| JP3362513B2 (ja) | 磁気記録再生装置 | |
| JPH04238103A (ja) | ヘッド断線検出回路 | |
| JP4899579B2 (ja) | 磁気再生回路及び磁気再生装置 | |
| JPH05282614A (ja) | 磁気記録再生回路 | |
| JPH11232605A (ja) | 磁気記録装置 | |
| JPH0887706A (ja) | 磁気記録用書込回路および磁気記録装置 | |
| JPH11232605A5 (ja) | ||
| JPH0744805A (ja) | 磁気ヘッド駆動回路 | |
| JPH052706A (ja) | 磁気デイスク装置 | |
| JP2002056504A (ja) | 磁気抵抗素子増幅回路およびこれを用いたディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060804 |