JP2004014552A - 接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 - Google Patents
接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 Download PDFInfo
- Publication number
- JP2004014552A JP2004014552A JP2002161559A JP2002161559A JP2004014552A JP 2004014552 A JP2004014552 A JP 2004014552A JP 2002161559 A JP2002161559 A JP 2002161559A JP 2002161559 A JP2002161559 A JP 2002161559A JP 2004014552 A JP2004014552 A JP 2004014552A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- circuit board
- bonding
- inspection
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】チップ部品と回路基板とのはんだ付け接合部分を目視により容易に検査することができる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供する。
【解決手段】チップ部品５０と回路パターンとの接合状態を検査する接合検査用回路基板１０において、前記回路基板は透明なガラス基体１１からなり、そのガラス基体の表面に導電性の回路パターン１２が形成され、該回路パターン１２とチップ部品５０の端子との接合状態を、前記回路基板１０のチップ部品装着面と反対面側から視認する。
【選択図】 図２
【解決手段】チップ部品５０と回路パターンとの接合状態を検査する接合検査用回路基板１０において、前記回路基板は透明なガラス基体１１からなり、そのガラス基体の表面に導電性の回路パターン１２が形成され、該回路パターン１２とチップ部品５０の端子との接合状態を、前記回路基板１０のチップ部品装着面と反対面側から視認する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板とチップ部品のはんだ付け接合性の検査のために用いられる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法に関する。
【０００２】
【従来の技術】
近年、回路配線基板上にＩＣチップのようなチップ部品を実装する技術として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ ＳｃａｌｅＰａｃｋａｇｅ）などが用いられている。
このＢＧＡ、ＣＳＰの実装工程について図６に基づいて説明すると、まず球形のはんだボール６３（すず、鉛等により形成される球状のはんだ）をＩＣチップ６１の端子６２の下面に着ける（図６（ａ）参照）。
その後、前記ＩＣチップ６１を回路基板６５に載置し、加熱することにより前記はんだボール６３を融かし、前記ＩＣチップ６１の端子６２と回路基板６５の端子６４との間を電気的に接合する（図６（ｂ）参照）。
更に、前記接合部分を保護するため、実装基板（回路基板６５）とＩＣチップ６１との接合部分にはアンダーフィル６６と呼ばれる封止材が充填されることが一般的に行われている（図６（ｃ）参照）。
【０００３】
ところで、このような実装技術を用いて装着されたチップ部品が、実際どのような接合状態にあるか、検査する必要がある。
また回路基板の製造メーカやＩＣチップ等の電子部品メーカ、更にははんだ（はんだボール）の製造メーカにおいては、夫々の製品を出荷する前に、自己の製品と他社の製品とのはんだ付けの接合性を確認する必要がある。
従来からこのようなはんだ付けの接合検査は、目視による検査、実装基板の断面観察による検査、あるいはＸ線観察による検査により行われている。
【０００４】
【発明が解決しようとする課題】
上記した目視による接合性の検査においては、ＩＣチップ部品の端子と回路パターンの接合部分の接合状態は、ＩＣチップ部品の側方から目視するしかなく、接合状態の一部のみを視認できるに過ぎなかった。特に、ＩＣチップ部品の下面に位置する該端子の接合状態は、ＩＣチップ部品あるいは回路基板が邪魔になり視認することができなかった。
また、実装基板の断面観察やＸ線観察においては、夫々の方法において専用の装置が必要となり、しかも精密な作業が必要であるため検査工程におけるコストがかかるという課題があった。
【０００５】
本発明は、上記のような事情の下になされたものであり、チップ部品と回路基板とのはんだ付け接合部分を目視により容易に検査することができる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供することを目的にする。
【０００６】
【課題を解決するための手段】
前記した目的を達成するためになされた本発明にかかる接合検査用回路基板は、チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板において、前記回路基板は透明なガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、該回路パターンとチップ部品の端子との接合状態を、前記回路基板のチップ部品装着面と反対面側から視認するできることを特徴としている。
【０００７】
このように、回路基板が透明なガラス基体で構成されているため、チップ部品の端子と回路パターンとの接合部分を回路基板のチップ部品装着面と反対面側から視認するできる。その結果、検査作業者が目視により接合部分全体を容易に、正確に検査することができる。
この接合検査用回路基板は、チップ部品製造メーカにおいて、自己の製品であるチップ部品が適切な接合状態を得ることができるか、否かの検査に好適に用いられる。また同様に、はんだボール等のはんだ製造メーカにおいて、自己のはんだが適切な接合状態を与えるか、否かの検査に好適に用いられる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【０００８】
ここで、前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。
また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることが望ましい。
【０００９】
また、前記した目的を達成するためになされた本発明にかかる接合検査用チップ部品は、所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品において、前記チップ部品は透明なガラス基体からなり、そのガラス基体の一面に導電性の端子が形成され、該回路基板の回路パターンとチップ部品の端子との接合状態を、該チップ部品の上面側から視認できることを特徴としている。
【００１０】
このように、前記チップ部品が透明なガラス基体から形成されているため、回路基板の回路パターン上に接合部材によって接合される接合検査用チップの端子と前記回路基板の回路パターンとの接合部分を、該チップ部品の上面側から視認することができる。その結果、検査作業者が目視により、接合部分全体を容易に検査することができる。
この接合検査用チップ部品は、回路基板製造メーカにおいて、自己の製品である回路基板が適切な接合状態を得ることができるか、否かの検査に好適に用いられる。また同様に、はんだボール等のはんだ製造メーカにおいて、自己の製品であるはんだが適切な接合状態を与えるか、否かの検査に好適に用いられる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【００１１】
ここで、前記端子は、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。
また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることが望ましい。
【００１２】
また、前記した目的を達成するためになされた本発明にかかる接合検査用回路基板の製造方法は、チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板の製造方法において、透明なガラス基体の上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程とを含むことを特徴としている。
このような接合検査用回路基板の製造方法を採用することにより、ガラス基体の表面上に回路パターンを形成することができ、接合検査用回路基板を容易に得ることができる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【００１３】
また、前記した目的を達成するためになされた本発明にかかる接合検査用チップ部品の製造方法は、所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品の製造方法において、透明なガラス基体上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された、チップ部品の単位ごとの端子パターンに対応して前記透明導電膜をエッチング処理する工程と、前記端子パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される端子パターン上に無電解金属めっき処理を施す工程と、前記チップ単位ごとに裁断処理する工程とを含むことを特徴としている。
【００１４】
このような接合検査用チップの製造方法を採用することにより、透明なガラス基板からなるチップ部品を形成することができ、接合検査用チップ部品を容易に得ることができる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【００１５】
【発明の実施の形態】
以下、本発明にかかる接合検査用回路基板及び接合検査用チップ部品の実施形態について図に基づいて説明する。まず、本発明にかかる接合検査用回路基板の一実施形態について、図１乃至図３に基づいて説明する。なお、図１は本発明にかかる接合検査用回路基板の実施形態を示す斜視図、図２は図１に示した接合検査回路基板に被検査チップ部品が載置された状態を示す斜視図、図３は本発明にかかる接合検査用回路基板の製造方法を説明するための図である。
【００１６】
図１において、符号１０は接合検査用回路基板であって、この接合検査用回路基板１０には、透過なガラス基体１１の表面上に設けられたＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜に無電解金属めっき処理を施すことによって形成された回路パターン１２が形成されている。
また、接合検査用回路基板１０の四方縁側には回路パターン１２の一端を形成する複数の基板端子１３が形成されている。一方、接合検査用回路基板１０の中央部分にはチップ載置部１４が設けられ、その周辺には回路パターン１２の他端を形成する複数の基板端子１５が形成されている。これら複数の基板端子１３と基板端子１５は、夫々対をなす形で前記回路パターン１２の一部として形成されている。
【００１７】
上記のような接合検査用回路基板１０は、例えばＩＣチップ等のチップ部品５０のはんだ等による接合性検査の目的に用いることができる。図１に示した接合検査用回路基板１０を用いて検査を行う場合、図２に示すようにチップ載置部１４に検査対象となるチップ部品５０を載置し、チップ部品５０の端子部分とそれに対応する基板端子１５とをはんだボール等により接合する。さらには、はんだによる接合部分の周辺部に接合部分保護のためにアンダーフィルを充填する。
【００１８】
検査者が、チップ部品５０の接合性を検査する場合、接合検査用回路基板１０のガラス基体１１が透明体で形成されているため、チップ部品５０の下面の端子の接合状態は、チップ部品５０が装着されていない基板面側（裏面）から目視（視認）して、検査することができる。
なお、基板端子１３にオシロスコープや電流計等のプローブを接触させることにより、導通性テスト等を行なうこともできる。
【００１９】
続いて、図３を用いて上記のような接合検査用回路基板１０の製造工程の一例について説明する。
ガラス基板表面に形成される色々なデバイスに悪影響を与えるとされるガラス内部のアルカリ金属成分を抑制するため、板状のソーダライムガラス（例えば、基板寸法３５０．０×３００．０×１．１ｍｍ）３０にＳｉＯ２層（二酸化珪素層（４００Å厚））を形成し、ガラス基体３０とする。
さらに、前記ガラス基体３０（ソーダライムガラス）の上表面に透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜３１を蒸着法により成膜する（図３（ａ）参照）。
【００２０】
前記ガラス基体３０のＩＴＯ膜３１を成膜していない面側に、基体補強のためにビューフル３２を貼り付ける（図３（ｂ）参照）。
次いで、ＩＴＯ膜３１の上からレジスト剤としてＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）ラミネート３３を２５μｍの厚さで形成する（図３（ｃ）参照）。
更に、回路パターンを形成するため、マスク３４を掛けて露光処理し（図３（ｄ）参照）、現像処理を施すことにより、レジスト膜（ＤＦＲ膜）による回路パターンが形成される（図３（ｅ）参照）。
【００２１】
次いで、ビューフル３２を剥離し、ＩＴＯ膜３１に回路パターンに対応してエッチング処理（エッチング液：３０％ＨＣｌ）を施すことにより、ＩＴＯ膜３１による回路パターンが形成される（図３（ｆ）参照）。
さらに、ＤＦＲラミネート３３を剥離液（３％ＮａＯＨ）を用いて剥離し（図３（ｇ）参照）、ＩＴＯ膜３１の回路パターン上に無電解Ｎｉめっき層３５（１μｍ厚）及び無電解Ａｕめっき層３６（０．０３μｍ厚）を形成ことによって、接合検査用回路基板１０が製造される。なお、前記めっき層はＮｉ、Ａｕに限定されるものではなく、他の金属であっても良い。
【００２２】
このように、本発明にかかる実施形態によれば、透過なガラス基体１１（３０）上に回路パターン１２（３１，３５，３６）が形成されているため、ＩＣチップ等のチップ部品をはんだボール等により回路パターン１２上に接合し、接合部の周りにアンダーフィルを充填したときに、接合検査用回路基板１０の裏面側（チップ部品非装着面側）から、はんだの接合部分を目視することができると共に、アンダーフィルの充填具合を目視することができる。
【００２３】
そのため、従来目視による不十分であった検査をより正確にすることができ、しかも接合部分の断面観察やＸ線観察といったコスト面で課題を持つ検査方法に対して、安価に検査を行うことができる。
特にＩＣチップ等の電子部品メーカにおけるはんだ等によるチップ部品の接合性検査や、はんだ等の接合部材メーカにおける接合性検査において好適に用いることができる。
【００２４】
次に、本発明にかかる接合検査用チップ部品の実施形態について図４、５に基づいて説明する。なお、図４は本発明にかかる接合検査用チップ部品の実施形態を示す斜視図、図５は図４に示した接合検査用チップ部品が被検査回路基板に載置された状態を示す斜視図である。
図４において符号２０は接合検査用チップ部品であって、この接合検査用チップ部品２０には、透明なガラス基体２１の一面（裏面）の四方縁側に無電解金属めっき処理が施された複数のチップ端子２２から構成される端子パターンが形成されている。
【００２５】
このような接合検査用チップ部品２０は、例えばＩＣチップ等の電子部品が載置される回路基板のはんだ等による接合性検査の目的に用いることができる。
図４に示した接合検査用チップ部品２０を用いて検査を行なう場合、図５に示すように検査対象となる被検査回路基板４０上のチップ載置部４２に接合検査用チップ部品２０を載置し、接合検査用チップ部品２０のチップ端子２２とそれに対応する被検査回路基板４０上の端子とをはんだボール等により接合する。更に、はんだによる接合部分の上から接合部分保護のためにアンダーフィルを充填する。
【００２６】
そして、検査者が被検査回路基板４０の端子とはんだの接合性を検査する場合、被検査回路基板４０の端子とはんだとの接合部分を接合検査用チップ部品２０の上面から視認でき、容易に検査することができる。
【００２７】
このような接合検査用チップ部品２０は、図３に示した第一の実施の形態における接合検査用回路基板１０の製造工程と同様の工程を経て形成することができる。
この場合、一枚のガラス基体に複数の接合検査用チップを形成し、裁断処理を施すことにより、個々の接合検査用チップ部品が製造される。
すなわち、複数の接合検査用チップ部品のチップ単位毎にチップ端子２２から構成される端子パターンを形成し、最後に図３には図示しない裁断処理を施すことにより、接合検査用チップ部品が製造される。
【００２８】
このように、ガラス基体２１上にチップ端子２２を形成した接合検査用チップ部品２０を、はんだボール等により被検査回路基板４０上に接合し、接合部の周りにアンダーフィルを充填しても、接合検査用チップ部品２０が透明体で形成されているため、その接合検査用チップ部品２０の上面側からはんだの接合状態を視認することができ、またアンダーフィルの充填具合を視認することができる。
そのため、従来目視による不十分であった検査をより正確にすることができ、しかも接合部分の断面観察やＸ線観察といったコスト面で課題を持つ検査方法に対して、安価に検査を行うことができる。
特に回路基板メーカにおける回路基板のはんだ等との接合性検査や、はんだ等の接合部材メーカにおける接合性検査において好適に用いることができる。
【００２９】
なお、上記本実施形態においては、図３における接合検査用プリント基板１０（あるいは接合検査用チップ部品２０）の製造工程の説明において、ＤＦＲラミネートを使用しているが、代わりに液体のレジストを使用してもよい。
また、はんだボール等のはんだ自身の接合特性を検査する場合については、前記した接合検査用回路基板１０及び接合検査用チップ部品２０を用いることにより行うことができる。
更に、上記実施形態においては、接合検査用回路基板１０及び接合検査用チップ部品２０が透明なガラス基体で構成されている場合について説明したが、この透明なガラス基体には、半透明のガラス基体が含まれる。
【００３０】
【発明の効果】
以上の説明で明らかなとおり、チップ部品と回路基板とのはんだ付け接合部分を目視により容易に、しかも安価に検査することができる接合検査用回路基板及びチップ部品を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明にかかる接合検査用回路基板の一実施形態を示す斜視図である。
【図２】図２は、図１に示した接合検査回路基板に被検査チップ部品が載置された状態を示す斜視図である。
【図３】図３は、本発明にかかる接合検査用回路基板の製造方法の一実施形態を説明するための図である。
【図４】図４は本発明にかかる接合検査用チップ部品の一実施形態を示す斜視図である。
【図５】図５は図４に示した接合検査用チップ部品が被検査回路基板に載置された状態を示す斜視図である。
【図６】はんだボールによる回路基板とＩＣチップとの実装工程を示す図である。
【符号の説明】
１０ 接合検査用回路基板
１１ ガラス基体
１２ 回路パターン
１３ 基板端子
１４ チップ載置部
１５ 基板端子
２０ 接合検査用チップ部品
２１ ガラス基体
２２ チップ端子
３０ ガラス基体（ソーダライムガラス）
３１ ＩＴＯ膜
３２ ビューフル
３３ ＤＦＲ
３４ マスク
３５ 無電解Ｎｉめっき
３６ 無電解Ａｕめっき
４０ 被検査回路基板
４１ チップ載置部
５０ 被検査チップ部品
６１ ＩＣチップ
６３ はんだボール
６５ 回路基板
６６ アンダーフィル
【発明の属する技術分野】
本発明は、回路基板とチップ部品のはんだ付け接合性の検査のために用いられる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法に関する。
【０００２】
【従来の技術】
近年、回路配線基板上にＩＣチップのようなチップ部品を実装する技術として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ ＳｃａｌｅＰａｃｋａｇｅ）などが用いられている。
このＢＧＡ、ＣＳＰの実装工程について図６に基づいて説明すると、まず球形のはんだボール６３（すず、鉛等により形成される球状のはんだ）をＩＣチップ６１の端子６２の下面に着ける（図６（ａ）参照）。
その後、前記ＩＣチップ６１を回路基板６５に載置し、加熱することにより前記はんだボール６３を融かし、前記ＩＣチップ６１の端子６２と回路基板６５の端子６４との間を電気的に接合する（図６（ｂ）参照）。
更に、前記接合部分を保護するため、実装基板（回路基板６５）とＩＣチップ６１との接合部分にはアンダーフィル６６と呼ばれる封止材が充填されることが一般的に行われている（図６（ｃ）参照）。
【０００３】
ところで、このような実装技術を用いて装着されたチップ部品が、実際どのような接合状態にあるか、検査する必要がある。
また回路基板の製造メーカやＩＣチップ等の電子部品メーカ、更にははんだ（はんだボール）の製造メーカにおいては、夫々の製品を出荷する前に、自己の製品と他社の製品とのはんだ付けの接合性を確認する必要がある。
従来からこのようなはんだ付けの接合検査は、目視による検査、実装基板の断面観察による検査、あるいはＸ線観察による検査により行われている。
【０００４】
【発明が解決しようとする課題】
上記した目視による接合性の検査においては、ＩＣチップ部品の端子と回路パターンの接合部分の接合状態は、ＩＣチップ部品の側方から目視するしかなく、接合状態の一部のみを視認できるに過ぎなかった。特に、ＩＣチップ部品の下面に位置する該端子の接合状態は、ＩＣチップ部品あるいは回路基板が邪魔になり視認することができなかった。
また、実装基板の断面観察やＸ線観察においては、夫々の方法において専用の装置が必要となり、しかも精密な作業が必要であるため検査工程におけるコストがかかるという課題があった。
【０００５】
本発明は、上記のような事情の下になされたものであり、チップ部品と回路基板とのはんだ付け接合部分を目視により容易に検査することができる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供することを目的にする。
【０００６】
【課題を解決するための手段】
前記した目的を達成するためになされた本発明にかかる接合検査用回路基板は、チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板において、前記回路基板は透明なガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、該回路パターンとチップ部品の端子との接合状態を、前記回路基板のチップ部品装着面と反対面側から視認するできることを特徴としている。
【０００７】
このように、回路基板が透明なガラス基体で構成されているため、チップ部品の端子と回路パターンとの接合部分を回路基板のチップ部品装着面と反対面側から視認するできる。その結果、検査作業者が目視により接合部分全体を容易に、正確に検査することができる。
この接合検査用回路基板は、チップ部品製造メーカにおいて、自己の製品であるチップ部品が適切な接合状態を得ることができるか、否かの検査に好適に用いられる。また同様に、はんだボール等のはんだ製造メーカにおいて、自己のはんだが適切な接合状態を与えるか、否かの検査に好適に用いられる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【０００８】
ここで、前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。
また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることが望ましい。
【０００９】
また、前記した目的を達成するためになされた本発明にかかる接合検査用チップ部品は、所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品において、前記チップ部品は透明なガラス基体からなり、そのガラス基体の一面に導電性の端子が形成され、該回路基板の回路パターンとチップ部品の端子との接合状態を、該チップ部品の上面側から視認できることを特徴としている。
【００１０】
このように、前記チップ部品が透明なガラス基体から形成されているため、回路基板の回路パターン上に接合部材によって接合される接合検査用チップの端子と前記回路基板の回路パターンとの接合部分を、該チップ部品の上面側から視認することができる。その結果、検査作業者が目視により、接合部分全体を容易に検査することができる。
この接合検査用チップ部品は、回路基板製造メーカにおいて、自己の製品である回路基板が適切な接合状態を得ることができるか、否かの検査に好適に用いられる。また同様に、はんだボール等のはんだ製造メーカにおいて、自己の製品であるはんだが適切な接合状態を与えるか、否かの検査に好適に用いられる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【００１１】
ここで、前記端子は、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。
また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることが望ましい。
【００１２】
また、前記した目的を達成するためになされた本発明にかかる接合検査用回路基板の製造方法は、チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板の製造方法において、透明なガラス基体の上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程とを含むことを特徴としている。
このような接合検査用回路基板の製造方法を採用することにより、ガラス基体の表面上に回路パターンを形成することができ、接合検査用回路基板を容易に得ることができる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【００１３】
また、前記した目的を達成するためになされた本発明にかかる接合検査用チップ部品の製造方法は、所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品の製造方法において、透明なガラス基体上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された、チップ部品の単位ごとの端子パターンに対応して前記透明導電膜をエッチング処理する工程と、前記端子パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される端子パターン上に無電解金属めっき処理を施す工程と、前記チップ単位ごとに裁断処理する工程とを含むことを特徴としている。
【００１４】
このような接合検査用チップの製造方法を採用することにより、透明なガラス基板からなるチップ部品を形成することができ、接合検査用チップ部品を容易に得ることができる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。
【００１５】
【発明の実施の形態】
以下、本発明にかかる接合検査用回路基板及び接合検査用チップ部品の実施形態について図に基づいて説明する。まず、本発明にかかる接合検査用回路基板の一実施形態について、図１乃至図３に基づいて説明する。なお、図１は本発明にかかる接合検査用回路基板の実施形態を示す斜視図、図２は図１に示した接合検査回路基板に被検査チップ部品が載置された状態を示す斜視図、図３は本発明にかかる接合検査用回路基板の製造方法を説明するための図である。
【００１６】
図１において、符号１０は接合検査用回路基板であって、この接合検査用回路基板１０には、透過なガラス基体１１の表面上に設けられたＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜に無電解金属めっき処理を施すことによって形成された回路パターン１２が形成されている。
また、接合検査用回路基板１０の四方縁側には回路パターン１２の一端を形成する複数の基板端子１３が形成されている。一方、接合検査用回路基板１０の中央部分にはチップ載置部１４が設けられ、その周辺には回路パターン１２の他端を形成する複数の基板端子１５が形成されている。これら複数の基板端子１３と基板端子１５は、夫々対をなす形で前記回路パターン１２の一部として形成されている。
【００１７】
上記のような接合検査用回路基板１０は、例えばＩＣチップ等のチップ部品５０のはんだ等による接合性検査の目的に用いることができる。図１に示した接合検査用回路基板１０を用いて検査を行う場合、図２に示すようにチップ載置部１４に検査対象となるチップ部品５０を載置し、チップ部品５０の端子部分とそれに対応する基板端子１５とをはんだボール等により接合する。さらには、はんだによる接合部分の周辺部に接合部分保護のためにアンダーフィルを充填する。
【００１８】
検査者が、チップ部品５０の接合性を検査する場合、接合検査用回路基板１０のガラス基体１１が透明体で形成されているため、チップ部品５０の下面の端子の接合状態は、チップ部品５０が装着されていない基板面側（裏面）から目視（視認）して、検査することができる。
なお、基板端子１３にオシロスコープや電流計等のプローブを接触させることにより、導通性テスト等を行なうこともできる。
【００１９】
続いて、図３を用いて上記のような接合検査用回路基板１０の製造工程の一例について説明する。
ガラス基板表面に形成される色々なデバイスに悪影響を与えるとされるガラス内部のアルカリ金属成分を抑制するため、板状のソーダライムガラス（例えば、基板寸法３５０．０×３００．０×１．１ｍｍ）３０にＳｉＯ２層（二酸化珪素層（４００Å厚））を形成し、ガラス基体３０とする。
さらに、前記ガラス基体３０（ソーダライムガラス）の上表面に透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜３１を蒸着法により成膜する（図３（ａ）参照）。
【００２０】
前記ガラス基体３０のＩＴＯ膜３１を成膜していない面側に、基体補強のためにビューフル３２を貼り付ける（図３（ｂ）参照）。
次いで、ＩＴＯ膜３１の上からレジスト剤としてＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）ラミネート３３を２５μｍの厚さで形成する（図３（ｃ）参照）。
更に、回路パターンを形成するため、マスク３４を掛けて露光処理し（図３（ｄ）参照）、現像処理を施すことにより、レジスト膜（ＤＦＲ膜）による回路パターンが形成される（図３（ｅ）参照）。
【００２１】
次いで、ビューフル３２を剥離し、ＩＴＯ膜３１に回路パターンに対応してエッチング処理（エッチング液：３０％ＨＣｌ）を施すことにより、ＩＴＯ膜３１による回路パターンが形成される（図３（ｆ）参照）。
さらに、ＤＦＲラミネート３３を剥離液（３％ＮａＯＨ）を用いて剥離し（図３（ｇ）参照）、ＩＴＯ膜３１の回路パターン上に無電解Ｎｉめっき層３５（１μｍ厚）及び無電解Ａｕめっき層３６（０．０３μｍ厚）を形成ことによって、接合検査用回路基板１０が製造される。なお、前記めっき層はＮｉ、Ａｕに限定されるものではなく、他の金属であっても良い。
【００２２】
このように、本発明にかかる実施形態によれば、透過なガラス基体１１（３０）上に回路パターン１２（３１，３５，３６）が形成されているため、ＩＣチップ等のチップ部品をはんだボール等により回路パターン１２上に接合し、接合部の周りにアンダーフィルを充填したときに、接合検査用回路基板１０の裏面側（チップ部品非装着面側）から、はんだの接合部分を目視することができると共に、アンダーフィルの充填具合を目視することができる。
【００２３】
そのため、従来目視による不十分であった検査をより正確にすることができ、しかも接合部分の断面観察やＸ線観察といったコスト面で課題を持つ検査方法に対して、安価に検査を行うことができる。
特にＩＣチップ等の電子部品メーカにおけるはんだ等によるチップ部品の接合性検査や、はんだ等の接合部材メーカにおける接合性検査において好適に用いることができる。
【００２４】
次に、本発明にかかる接合検査用チップ部品の実施形態について図４、５に基づいて説明する。なお、図４は本発明にかかる接合検査用チップ部品の実施形態を示す斜視図、図５は図４に示した接合検査用チップ部品が被検査回路基板に載置された状態を示す斜視図である。
図４において符号２０は接合検査用チップ部品であって、この接合検査用チップ部品２０には、透明なガラス基体２１の一面（裏面）の四方縁側に無電解金属めっき処理が施された複数のチップ端子２２から構成される端子パターンが形成されている。
【００２５】
このような接合検査用チップ部品２０は、例えばＩＣチップ等の電子部品が載置される回路基板のはんだ等による接合性検査の目的に用いることができる。
図４に示した接合検査用チップ部品２０を用いて検査を行なう場合、図５に示すように検査対象となる被検査回路基板４０上のチップ載置部４２に接合検査用チップ部品２０を載置し、接合検査用チップ部品２０のチップ端子２２とそれに対応する被検査回路基板４０上の端子とをはんだボール等により接合する。更に、はんだによる接合部分の上から接合部分保護のためにアンダーフィルを充填する。
【００２６】
そして、検査者が被検査回路基板４０の端子とはんだの接合性を検査する場合、被検査回路基板４０の端子とはんだとの接合部分を接合検査用チップ部品２０の上面から視認でき、容易に検査することができる。
【００２７】
このような接合検査用チップ部品２０は、図３に示した第一の実施の形態における接合検査用回路基板１０の製造工程と同様の工程を経て形成することができる。
この場合、一枚のガラス基体に複数の接合検査用チップを形成し、裁断処理を施すことにより、個々の接合検査用チップ部品が製造される。
すなわち、複数の接合検査用チップ部品のチップ単位毎にチップ端子２２から構成される端子パターンを形成し、最後に図３には図示しない裁断処理を施すことにより、接合検査用チップ部品が製造される。
【００２８】
このように、ガラス基体２１上にチップ端子２２を形成した接合検査用チップ部品２０を、はんだボール等により被検査回路基板４０上に接合し、接合部の周りにアンダーフィルを充填しても、接合検査用チップ部品２０が透明体で形成されているため、その接合検査用チップ部品２０の上面側からはんだの接合状態を視認することができ、またアンダーフィルの充填具合を視認することができる。
そのため、従来目視による不十分であった検査をより正確にすることができ、しかも接合部分の断面観察やＸ線観察といったコスト面で課題を持つ検査方法に対して、安価に検査を行うことができる。
特に回路基板メーカにおける回路基板のはんだ等との接合性検査や、はんだ等の接合部材メーカにおける接合性検査において好適に用いることができる。
【００２９】
なお、上記本実施形態においては、図３における接合検査用プリント基板１０（あるいは接合検査用チップ部品２０）の製造工程の説明において、ＤＦＲラミネートを使用しているが、代わりに液体のレジストを使用してもよい。
また、はんだボール等のはんだ自身の接合特性を検査する場合については、前記した接合検査用回路基板１０及び接合検査用チップ部品２０を用いることにより行うことができる。
更に、上記実施形態においては、接合検査用回路基板１０及び接合検査用チップ部品２０が透明なガラス基体で構成されている場合について説明したが、この透明なガラス基体には、半透明のガラス基体が含まれる。
【００３０】
【発明の効果】
以上の説明で明らかなとおり、チップ部品と回路基板とのはんだ付け接合部分を目視により容易に、しかも安価に検査することができる接合検査用回路基板及びチップ部品を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明にかかる接合検査用回路基板の一実施形態を示す斜視図である。
【図２】図２は、図１に示した接合検査回路基板に被検査チップ部品が載置された状態を示す斜視図である。
【図３】図３は、本発明にかかる接合検査用回路基板の製造方法の一実施形態を説明するための図である。
【図４】図４は本発明にかかる接合検査用チップ部品の一実施形態を示す斜視図である。
【図５】図５は図４に示した接合検査用チップ部品が被検査回路基板に載置された状態を示す斜視図である。
【図６】はんだボールによる回路基板とＩＣチップとの実装工程を示す図である。
【符号の説明】
１０ 接合検査用回路基板
１１ ガラス基体
１２ 回路パターン
１３ 基板端子
１４ チップ載置部
１５ 基板端子
２０ 接合検査用チップ部品
２１ ガラス基体
２２ チップ端子
３０ ガラス基体（ソーダライムガラス）
３１ ＩＴＯ膜
３２ ビューフル
３３ ＤＦＲ
３４ マスク
３５ 無電解Ｎｉめっき
３６ 無電解Ａｕめっき
４０ 被検査回路基板
４１ チップ載置部
５０ 被検査チップ部品
６１ ＩＣチップ
６３ はんだボール
６５ 回路基板
６６ アンダーフィル
Claims (8)
- チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板において、
前記回路基板は透明なガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、
該回路パターンとチップ部品の端子との接合状態が、前記回路基板のチップ部品装着面と反対面側から視認できることを特徴とする接合検査用回路基板。 - 前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることを特徴とする請求項１に記載の接合検査用回路基板。
- 前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることを特徴とする請求項１に記載の接合検査用回路基板。
- 所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品において、
前記チップ部品は透明なガラス基体からなり、そのガラス基体の一面に導電性の端子が形成され、
該回路基板の回路パターンとチップ部品の端子との接合状態を、該チップ部品の上面側から視認できることを特徴とする接合検査用チップ部品。 - 前記端子は、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることを特徴とする請求項４に記載の接合検査用チップ。
- 前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることを特徴とする請求項４に記載の接合検査用チップ部品。
- チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板の製造方法において、
透明なガラス基体の上面に透明導電膜を形成する工程と、
該透明導電膜上にフォトレジスト膜を形成する工程と、
該フォトレジスト膜に対して露光及び現像処理する工程と、
前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、
前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、
前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程と
を含むことを特徴とする接合検査用回路基板の製造方法。 - 所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品の製造方法において、
透明なガラス基体上面に透明導電膜を形成する工程と、
該透明導電膜上にフォトレジスト膜を形成する工程と、
該フォトレジスト膜に対して露光及び現像処理する工程と、
前記露光及び現像処理により形成された、チップ部品の単位ごとの端子パターンに対応して前記透明導電膜をエッチング処理する工程と、
前記端子パターン上に残ったフォトレジスト膜を剥離する工程と、
前記透明導電膜で形成される端子パターン上に無電解金属めっき処理を施す工程と、
前記チップ単位ごとに裁断処理する工程と、
を含むことを特徴とする接合検査用チップ部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161559A JP2004014552A (ja) | 2002-06-03 | 2002-06-03 | 接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161559A JP2004014552A (ja) | 2002-06-03 | 2002-06-03 | 接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014552A true JP2004014552A (ja) | 2004-01-15 |
Family
ID=30430591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002161559A Pending JP2004014552A (ja) | 2002-06-03 | 2002-06-03 | 接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004014552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823353A (zh) * | 2022-04-12 | 2022-07-29 | 中国电子科技集团公司第二十研究所 | 一种玻璃基板的bga工艺器件制作方法 |
| CN114999951A (zh) * | 2022-05-30 | 2022-09-02 | 电子科技大学 | 各向异性导电胶膜互连电气失效可视化分析芯片制备方法 |
-
2002
- 2002-06-03 JP JP2002161559A patent/JP2004014552A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823353A (zh) * | 2022-04-12 | 2022-07-29 | 中国电子科技集团公司第二十研究所 | 一种玻璃基板的bga工艺器件制作方法 |
| CN114999951A (zh) * | 2022-05-30 | 2022-09-02 | 电子科技大学 | 各向异性导电胶膜互连电气失效可视化分析芯片制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0945810A (ja) | 半導体装置及び配線基板 | |
| US6720665B2 (en) | Enhanced pad design for substrate | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| TW419799B (en) | Leadless array package | |
| JPH1187003A (ja) | 実装検査システム | |
| CN104201156A (zh) | 基于基板的凸点倒装芯片csp封装件、基板及制造方法 | |
| US8233288B2 (en) | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board | |
| JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
| JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
| US20030089977A1 (en) | Package enclosing multiple packaged chips | |
| CN100527402C (zh) | 一种具有弹性凸块与测试区的接点结构与其制作方法 | |
| JP2002289745A (ja) | 半導体装置及び配線基板 | |
| JP2005347651A (ja) | 配線基板および配線基板のクラック検出方法 | |
| JP2010243303A (ja) | 低熱膨張インターポーザ | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JP2003282656A (ja) | 半導体装置およびその製造方法 | |
| JP2002313998A (ja) | 半導体装置 | |
| JP2012039091A (ja) | 基板のコイニング電気検査装置 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| Govaerts et al. | Multiple chip integration for flat flexible electronics | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JP2002043711A (ja) | 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法 | |
| CN118763155A (zh) | 一种Micro MIP器件制备方法 | |
| JP2000346897A (ja) | パッド導通検査装置 | |
| JP2008010563A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |