JP2004129251A

JP2004129251A - スイッチ装置

Info

Publication number: JP2004129251A
Application number: JP2003324983A
Authority: JP
Inventors: Michael Wendell Vice; マイケル　ウェンデル　バイス
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2002-09-30
Filing date: 2003-09-17
Publication date: 2004-04-22
Also published as: US6900711B2; GB2394610B; GB2394610A; US20040061578A1; GB0322616D0

Abstract

【課題】信号歪みが小さく動作のための電力や電流が少ないスイッチ装置を提供する。
【解決手段】スイッチ装置６０は、第１のゲート（８０）を有し、第１の端子（６４）と第２の端子（６６）との間に結合された第１のトランジスタ（６２）と、第２のゲート（８２）を有し、第２の端子と第３の端子（７０）との間に結合された第２のトランジスタ（６８）と、インピーダンス部品（７８）とを備える。第１、第２のトランジスタが、第１、第３の端子間において信号電流を導通するように構成され、インピーダンス部品は、信号電流の歪みを減少するために第１、第２のゲートに結合されている。
【選択図】図３

Description

　本発明は、スイッチ装置に関し、さらに特定すれば、電界効果トランジスタによって形成される無線周波数スイッチ装置に関する。

　無線周波数用途でのスイッチ動作は、種々の構造を有するスイッチ装置によって達成することができる。もっとも一般的なタイプのスイッチ装置の１つは、単極単投（ＳＰＳＴ）スイッチである。ＳＰＳＴスイッチ装置は、複雑なスイッチ動作を実行するように組合せることができ、かつ大量の電力を切り換えることを可能にする。

　スイッチ用途に一般的に利用される１つのタイプのスイッチ装置は、一般的に図１において参照数字６で示されている。スイッチ装置６は、ＰＩＮダイオード８及びＤＣ（直流）阻止コンデンサ１０及び１２を含む。スイッチ装置６は、リアクタンス絶縁を提供するためにインダクタンスコイル１４及び１６を含む。インダクタンスコイル１４は、バイアス入力端子２０とＰＩＮダイード８の入力端子１８との間に結合されている。インダクタンスコイル１６は、バイアス入力端子２４とＰＩＮダイオード８の出力端子２０との間に結合されている。バイアス入力端子２０及び２４は、バイアス入力端子２０と２４との間の電圧差がＰＩＮダイオード８を順方向バイアスするために十分であるとき、ＰＩＮダイオード８を不導通状態から導通状態に切り換える。ＰＩＮダイオード８が導通状態にあるとき、スイッチ回路６は、入力端子２６において受信された入力信号を出力端子２８に通過させる。

　この手法の欠点は、ＰＩＮダイオード８を順方向バイアスするために一定のＤＣ電流を供給する必要があることである。ＰＩＮダイオードスイッチの一定電流要求は、１０ミリアンペア又はそれ以上になることがある。この大電流の要求は、可用電力に制限がある携帯用装置にとって大きな欠点となる。

　スイッチ用途に一般的に利用されるスイッチ装置の別のタイプは、図２において参照数字３０で図示されている。スイッチ装置３０は、電界効果トランジスタ（ＦＥＴ）３２、ＤＣ阻止コンデンサ３４及び３６、及び抵抗３８及び４０を含んでいる。ＦＥＴ３２へのバイアス入力は、バイアス入力端子４２及び４４に供給される。バイアス入力端子４２及び４４の間の電圧差がＦＥＴ３２に対するゲート対ソース閾値電圧を上回ったとき、ＦＥＴ３２に対するバイアス入力端子４２及び４４は、ＦＥＴ３２を不導通状態から導通状態に切り換える。ＦＥＴ３２が導通状態にバイアスされているとき、スイッチ回路３０は、入力端子５０から出力端子５２に信号を通過させる。特許文献１には従来技術による回路例が開示されている。
特開１０−２４２８２６

　この手法の欠点は、ＦＥＴ３２が不導通状態又は導通状態いずれかにあるとき、ＦＥＴ３２の直線性が低いことにある。低直線性は、ＦＥＴ３２の感度から線４６と４８との間に観察されるドレイン対ソース電圧の変化として現われる。バイアス入力４４が一定電圧レベルに設定されており、かつＦＥＴ３２が導通状態にあれば、５０における入力信号の変化は、ＦＥＴ３２のチャネル抵抗を変調することがあり、その結果、信号歪み及び直線性の低下を生じる。ＦＥＴ３２が不導通状態にバイアスされており、かつ５０における入力信号によりＦＥＴ３２を導通状態に引き戻すに十分な大きなドレイン対ソース電圧を与えるときにも、歪みが生じることがある。

　前記のことを考慮すれば、信号歪みが小さく、一方動作のための電力や電流が少ないスイッチ装置を提供することが課題である。

　本発明の１つの態様では、第１のゲートを有しかつ第１の端子と第２の端子との間に結合された第１のトランジスタを備え、第２のゲートを有しかつ前記第２の端子と第３の端子との間に結合された第２のトランジスタを備えた、スイッチ装置を提供する。前記第１のトランジスタ及び前記第２のトランジスタは、前記第１の端子と前記第３の端子との間において信号電流を導通するように構成されている。前記第１のゲート及び前記第２のゲートに結合されたインピーダンス部品は、前記信号電流の歪みを減少するために、前記第１のゲートにおける第１のゲート信号電圧を絶縁し又は前記第２のゲートにおける第２のゲート信号電圧を絶縁するように構成されている。

　従来に比し、信号歪が少なく、また動作電力も少ないスイッチ素子が得られた。

　次の詳細な説明において、添付の図面を引用し、例示のために本発明を実施することができる特定の実施例が示されている。しかし、本発明の権利範囲から外れることなく、その他の実施例を利用することもでき、かつ構造的又は論理的な変更を行なうことができることは明らかであろう。それ故に次の詳細な説明は、制限の意味に解するものではなく、本発明の権利範囲は、添付特許請求の範囲によって定義されている。

　図３は、本発明によるスイッチ装置６０の第１の実施例を示す略図である。スイッチ装置６０は、入力端子６４すなわち入力ポート６４とバイアス端子６６すなわちバイアスポート６６との間に結合されたトランジスタ６２を含む。トランジスタ６８は、バイアス端子６６と出力端子７０即ち出力ポート７０との間に結合されている。トランジスタ６２及び６８は、入力端子６４と出力端子７０との間において信号電流を導通するように構成されている。図示した実施例において、抵抗７４及び抵抗７６は、ともにインピーダンス部品７８を含む。インピーダンス部品７８は、入力端子６４と出力端子７０との間を通る信号の歪みを減少するために、ゲート８０における第１のゲート信号電圧を絶縁しかつゲート８２における第２のゲート信号電圧を絶縁するように動作する。

　図示した実施例において、抵抗７４は、トランジスタ６２のゲート８０とバイアス端子８６即ちバイアスポート８６との間に結合されている。バイアス端子８６は、ゲート８０にバイアス電圧を供給するように構成されている。抵抗７６は、ゲート８２とバイアス端子８６との間に結合されている。バイアス端子８６は、ゲート８２にバイアス電圧を供給するように構成されている。バイアス端子８６において供給されるバイアス電圧は、トランジスタ６２及びトランジスタ６８を不導通状態又は導通状態のいずれかに切り換えるために、バイアス端子６６に対して相対的に適当な電圧レベルで供給される。

　１つの実施例において、トランジスタ６２及びトランジスタ６８は、電界効果トランジスタ（ＦＥＴ）である。１つの実施例において、ＦＥＴ６２及びＦＥＴ６８は、金属酸化物半導体（ＭＯＳ）トランジスタである。別の実施例において、ＦＥＴ６２及びＦＥＴ６８は、ガリウムひ素金属半導体電界効果トランジスタ（ＧａＡｓＭＥＳＦＥＴ）である。別の実施例において、ＦＥＴ６２及びＦＥＴ６８は、エンハンスメントモードのシュードモヒック高電子移動度（Ｅ−ｐＨＥＭＴ）トランジスタである。種々の別の実施例においては、トランジスタ６２及びトランジスタ６８は、別の適当なタイプのトランジスタである。

　図示した実施例において、抵抗７４は、ゲート８０と入力端子６４との間の、又はゲート８０とバイアス端子６６との間のインピーダンスより高いインピーダンスを有する。１つの実施例において、ゲート８０と入力端子６４との間の、又はゲート８０とバイアス端子６６との間のインピーダンスに対する抵抗７４のインピーダンスの比は、第１のゲート信号電圧の値が入力端子６４における電圧の値とバイアス端子６６における電圧の値との中間点に向かう傾向を有するようにする値１より大きい。

　図示した実施例において、抵抗７６は、ゲート８２と出力端子７０との間の、又はゲート８２とバイアス端子６６との間のインピーダンスより高いインピーダンスを有する。１つの実施例において、ゲート８２と出力端子７０との間の、又はゲート８２とバイアス端子６６との間のインピーダンスに対する抵抗７６のインピーダンスの比は、第２のゲート信号電圧の値が出力端子７０における電圧の値とバイアス端子６６における電圧の値との中間点に向かう傾向を有する値１より大きい。

　１つの実施例において、入力端子６４における信号入力は、無線周波数信号であり、かつ入力端子６４と出力端子７０との間に通される信号電流は、無線周波数信号電流である。１つの実施例において、第１のゲート信号電圧及び第２のゲート信号電圧は、無線周波数信号電圧である。

　図示した実施例において、抵抗７４は、バイアス端子８６に供給されたバイアス電圧をゲート８０に結合し、かつゲート８０における第１のゲート信号電圧を絶縁する。入力端子６４に結合されたトランジスタ６２のゲート８０とドレイン／ソースとの間のインピーダンス、又はバイアス端子６６に結合されたトランジスタ６２のゲート８０とドレイン／ソースとの間のインピーダンスが、少なくともゲート８０に結合される第１のゲート信号電圧が抵抗７４の導通る状態によって感知できるほど変化しないような値より大きい場合、絶縁が起こる。トランジスタ６２のゲート８０とドレイン又はソースいずれかとの間のインピーダンスは、ゲート８０とドレイン／ソース又はソース／ドレイン領域との間に存在する寄生容量の結果として生じる。寄生容量は、寄生電流へ変位電流経路を提供し、これらの寄生電流により、ゲート８０における電圧は、入力端子６４における電圧とバイアス端子６６における電圧との間にある値に浮動することがある。１つの実施例において、抵抗７４のインピーダンスと、ゲート８０と入力端子６４又はバイアス端子６６との間のインピーダンスに対する比は、第１のゲート信号電圧が入力端子６４における入力端子電圧とバイアス端子６６におけるバイアス端子電圧との間のほぼ中間にある値を有することを可能にする値１より大きな適当な値である。

　図示した実施例において、抵抗７６は、バイアス端子８６に供給されるバイアス電圧をゲート８２に結合し、かつゲート８２における第２のゲート信号電圧を絶縁する。出力端子７０に結合されたトランジスタ６８のゲート８２とそのドレイン／ソースとの間のインピーダンスが、又はバイアス端子６６に結合されたトランジスタ６８のゲート８２とそのソース／ドレインとの間のインピーダンスが、少なくともゲート８２に結合される第２のゲート信号電圧が抵抗７６の導通状態によって認められるほど変化することがないような値より大きい場合、絶縁が起こる。トランジスタ６８のゲート８２とドレイン／ソース又はソース／ドレインいずれかとの間のインピーダンスは、ゲート８２とドレイン／ソース又はソース／ドレイン領域との間に存在する寄生容量の結果として生じる。寄生容量は、寄生電流のために導通経路を提供し、これらの寄生電流により、ゲート８２における電圧は、出力端子７０における電圧とバイアス端子６６における電圧との間にある値に充電し又は浮動することがある。１つの実施例において、抵抗７６のインピーダンスとゲート８２及び出力端子７０又はバイアス端子６６の間のインピーダンスとの間の比は、第２のゲート信号電圧が出力端子７０における出力端子電圧とバイアス端子６６におけるバイアス端子電圧との間のほぼ中間にある値を有することを可能にする値より大きな適当な値である。

　図示した実施例において、トランジスタ６２及びトランジスタ６８は、実質的に整合した電気的特性を有し、かつ抵抗７４及び抵抗７６は、実質的に同じ値を有する。図示した実施例において、入力端子６４における入力端子電圧とバイアス端子６６におけるバイアス端子電圧との間の差は、出力端子７０における出力端子電圧とバイアス端子６６におけるバイアス端子電圧との間の差に、実質的に等しく、かつ極性において逆になっている。トランジスタ６２及びトランジスタ６８が、実質的に整合した電気的特性を有し、かつ抵抗７４及び抵抗７６が、実質的に整合した抵抗値を有するので、抵抗７６及びトランジスタ６８の電気的動作は、前に説明した抵抗７４及びトランジスタ６２の電気的動作と実質的に同じである。その他の実施例において、トランジスタ６２及びトランジスタ６８は、別の適当な電気的特性を有し、かつ抵抗７４及び抵抗７６は、別の適当な抵抗値を有する。

　図示した実施例において、バイアス端子８６とバイアス端子６６との間の電圧差が、導通状態にトランジスタ６２又はトランジスタ６８を切り換えるために十分でないとき、直線性における改善が結果として生じる。なぜならトランジスタ６２及びトランジスタ６８は、入力端子６４における入力信号がバイアス端子６６におけるバイアス電圧に関して正又は負の値のいずれかを有する場合に、導通状態に同時に切り換えることはできないからである。図示した実施例において、第１のゲート信号電圧が、入力端子６４における入力端子電圧とバイアス端子６６におけるバイアス端子電圧との間のほぼ中間の値を有する場合、ゲート８０における第１のゲート信号電圧と入力端子６４における入力端子電圧又はバイアス端子６６におけるバイアス端子電圧のいずれかとの間の差は、最大になり、それにより入力端子６４における信号入力電圧の大きさを最大にし、これは、トランジスタ６２を導通状態に切り換えるために十分である。図示した実施例において、第２のゲート信号電圧が、出力端子７０における出力端子電圧とバイアス端子６６におけるバイアス端子電圧との間のほぼ中間の値を有する場合、ゲート８２における第２のゲート信号電圧と出力端子７０における出力端子電圧又はバイアス端子６６におけるバイアス端子電圧のいずれかとの間の差は、最大になり、それにより出力端子７０における信号出力電圧の大きさを最大にし、これは、トランジスタ６８を導通状態に切り換えるために十分である。

　　図４Ａ及び図４Ｂは、トランジスタ６２及び６８の動作特性を図示するためのトランジスタ６２又はトランジスタ６８の表現線図である。図４Ａにおいて、トランジスタ６２／６８は、ゲートＧ、ドレインＤ及びソースＳを有するように示されている。図４Ｂは、トランジスタ６２／６８の等価インピーダンス成分を示している。チャネル抵抗Ｒ_CHは、ドレインＤとソースＳとの間に結合された抵抗として図示されている。寄生容量Ｃ_GDは、ゲートＧとドレインＤとの間に結合されたコンデンサとして図示されている。寄生容量Ｃ_GSは、ゲートＧとソースＳとの間に結合されたコンデンサとして図示されている。図４Ｂに図示したように、トランジスタ６２／６８が導通状態にあるとき、ドレインＤとソースＳの間に通される信号の一部は、コンデンサＣ_GD及びＣ_GSを介してゲートＧに結合される。トランジスタ６２／６８が不導通状態にあるとき、ドレインＤにおける信号の一部は、コンデンサＣ_GDを介してゲートＧに結合される。

　図３によれば、抵抗７４が、十分に大きな抵抗値を有するとき、抵抗７４とトランジスタ６２のコンデンサＣ_GD又はコンデンサＣ_GSとの放電時定数は、コンデンサＣ_GD又はコンデンサＣ_GSを介してゲートＧに結合される信号の時間周期に対して十分に大きく、第１のゲート信号電圧は、この時間周期内に抵抗７４を介してそれほど放電しない。抵抗７６が十分に大きな抵抗値を有する場合、抵抗７６とトランジスタ６８のコンデンサＣ_GD又はコンデンサＣ_GSとの放電時定数は、コンデンサＣ_GD又はコンデンサＣ_GSを介してゲートＧに結合される信号の時間周期に対して十分に大きく、第２のゲート信号電圧は、この時間周期内に抵抗７６を介してそれほど放電しない。

　図５は、スイッチ入力端子６４からスイッチ出力端子７０へ通過する信号を図示する図３のスイッチ６０の一部の説明図である。トランジスタ６２は、ドレインＤ１、ゲートＧ１及びソースＳ１を有するものとして示されている。ドレインＤ１は、入力端子６４における信号入力Ｖ_INに結合されている。ソースＳ１は、バイアス端子６６におけるＶ_REFに結合されている。トランジスタ６８は、ドレインＤ２、ゲートＧ２及びソースＳ２を有する。ドレインＤ２は、出力端子７０における信号出力Ｖ_OUTに結合されている。ソースＳ２は、バイアス端子６６におけるＶ_REFに結合されている。トランジスタ６２のゲートＧ１は、電圧入力Ｖ_G1に結合されている。トランジスタ６８のゲートＧ２は、電圧入力Ｖ_G2に結合されている。

　図示した実施例において、トランジスタ６２及びトランジスタ６８が導通状態にあるとき、入力端子６４におけるＶ_IN入力と出力端子７０におけるＶ_OUT出力との間を通る信号の歪みは、トランジスタ６２及びトランジスタ６８におけるチャネル抵抗の変化を補償することによって減少される。チャネル抵抗の変化を補償する効果を例示するために、トランジスタ６２及びトランジスタ６８の所定のパラメータは、図５に示した回路に対して次のような式によって表わすことができる。Ｖ_IN入力に供給される信号は、ＤＣ成分を持たないものと仮定し、したがってスイッチ６０の回路に対する式は、次のように表現できる。

　　（Ｖ_IN−Ｖ_OUT）_DC＝０
　　　　　　Ｖ_D1S1-DC＝０
　　　　　　Ｖ_D2S2-DC＝０

　１次近似に対して、スイッチ６０の回路は、Ｖ_IN及びＶ_OUTに関して対称であり、それ故に

　　　　　　　Ｖ_D1S1＝−Ｖ_D2S2

　トランジスタ６２及びトランジスタ６８の端子電圧は、次のように加算することができる。

　　Ｖ_D1G1＋Ｖ_G1S1＝Ｖ_D1S1
　　Ｖ_D2G2＋Ｖ_G2S2＝Ｖ_D2S2

　トランジスタ６２のゲート８０及びトランジスタ６８のゲート８２における電圧は、ＤＣ電圧成分を有するので、トランジスタ６２及びトランジスタ６８は、導通状態にターンオンすることがある。トランジスタ６２及びトランジスタ６８に対する式は、次のように書くことができる。

　　Ｖ_G1S1＝Ｖ_G1S1−_DC＋αＶ_D1S1、その際、αは定数
　　Ｖ_G1D1＝Ｖ_G1D1−_DC＋βＶ_D1S1、その際、βは定数
　　Ｖ_G2S2＝Ｖ_G2S2−_DC＋αＶ_D2S2
　　Ｖ_G2D2＝Ｖ_G2D2−_DC＋βＶ_D2S2

　回路６０は、１次近似について対称なので、トランジスタ６８及びトランジスタ６２の端子電圧に対する式は、次の同値を有する。

　　Ｖ_G1S1−_DC＝Ｖ_G1D1−_DC＝Ｖ_G2S2−_DC＝Ｖ_G2D2−_DC＝Ｖ_DC
　　Ｖ_D1S1＝−Ｖ_D2S2

　Ｖ_DCの置き換えは次のように行なうことができる。

　　Ｖ_G1S1＝Ｖ_DC＋αＶ_D1S1
　　Ｖ_G1D1＝Ｖ_DC＋βＶ_D1S1
　　Ｖ_G2S2＝Ｖ_DC−αＶ_D1S1
　　Ｖ_G2D2＝Ｖ_DC−βＶ_D1S1

　トランジスタ６２及びトランジスタ６８の総合チャネル抵抗は、次のように表わすことができる。

　　Ｒ_TOTAL＝Ｒ_D1S1＋Ｒ_D2S2

　その際、Ｒ_D1S1は、トランジスタ６２のドレインソース間抵抗を表わし、かつＲ_D2S2は、トランジスタ６８のドレインソース間抵抗を表わしている。Ｒ_D1S1及びＲ_D2S2に対して式は定数Ａ，Ｂを用いて次のように書くことができる。

　　Ｒ_D1S1＝ＡＶ_G1S1＋ＢＶ_G1D1、
　　Ｒ_D2S2＝ＡＶ_G2S2＋ＢＶ_G2D2

　前記の式の置き換えによって、総合抵抗は次のように表わすことができる。

　　Ｒ_TOTAL＝Ａ（Ｖ_DC＋αＶ_D1S1）＋Ｂ（Ｖ_DC＋βＶ_D1S1）＋Ａ（Ｖ_DC−αＶ_D1S1）＋Ｂ（Ｖ_DC−βＶ_D1S1）
　　　　　　＝（Ａ＋Ｂ）Ｖ_DC

　式Ｒ_TOTAL＝（Ａ＋Ｂ）Ｖ_DCは、トランジスタ６２のゲート８０及びトランジスタ６８のゲート８２におけるＡＣ信号成分の存在による補償効果を表わしている。

　図示した実施例において、トランジスタ６２及びトランジスタ６８が不導通状態にあるとき、入力端子６４におけるＶ_IN入力と出力端子７０におけるＶ_OUT出力との間において、直線性が改善される。なぜならトランジスタ６２及びトランジスタ６８は、入力端子６４におけるＶ_IN入力において信号入力によって同時に導通状態に切り換えられることはないからである。１つの実施例において、Ｖ_INは０より小さく、かつトランジスタ６２及び６８は、Ｖ_IN及びＶ_OUT端子が両方ともドレインであるように構成されている。この実施例において、Ｖ_G1D1は、一層わずかに負になり、かつトランジスタ６２は導通状態にターンオンする傾向を有するが、一方Ｖ_G2D2は、一層大きく負になり、かつトランジスタ６８は、不導通状態において引続きターンオフする傾向を有する。図示した実施例において、抵抗７４及び抵抗７６に対する十分な値によって、Ｖ_G1は、Ｖ_D1とＶ_S1との間の値に充電し、かつＶ_G2は、Ｖ_S2とＶ_D2との間の値に充電し、それにより入力信号電圧を増加しトランジスタ６２又は第２のトランジスタ６８を導通状態に戻すに十分となる。

　１つの実施例において、Ｖ_G1は、Ｖ_D1とＶ_S1との間の中間点にある値を有し、かつＶ_G2は、Ｖ_D2とＶ_S2との間の中間点にある値を有する。この実施例において、入力端子６４における最大入力信号電圧は、トランジスタ６２又は第２のトランジスタ６８を導通状態に切り換えるために必要であり、それにより不導通状態におけるトランジスタ６２及びトランジスタ６８の直線性を改善する。

　図６は、本発明によるスイッチ装置１６０の第２の実施例を示す略図である。スイッチ装置１６０の第２の実施例は、抵抗７４がトランジスタ１１０に置き換えられ、かつ抵抗７６がトランジスタ１１２に置き換えられることを除いて、図３に示したスイッチ装置６０の第１の実施例と同様である。第２の実施例において、トランジスタ１１０及びトランジスタ１１２は、一緒になってインピーダンス部品１７８を含んでいる。インピーダンス部品１７８は、入力端子６４と出力端子７０との間に通される信号の歪みを減少するために、ゲート８０における第１のゲート信号電圧を絶縁し又はゲート８２における第２のゲート信号電圧を絶縁するように動作する。第２の実施例において、トランジスタ１１０は、ゲート１１４に供給される電圧バイアスを受け、かつトランジスタ１１２は、ゲート１１６に供給される電圧バイアスを受ける。第２の実施例において、ゲート１１４及びゲート１１６におけるバイアスは、トランジスタ１１０及びトランジスタ１１２を導通状態にバイアスするために十分である。

　第２の実施例において、ゲート１１４における電圧バイアスレベル及びトランジスタ１１０の物理的又は電気的な寸法は、ゲート８０と入力端子６４との間又はゲート８０とバイアス端子６６との間のインピーダンスより大きなゲート８０とバイアス端子１１８との間のインピーダンスを提供するように適当に定義されている。ゲート１１６における電圧バイアスレベル及びトランジスタ１１２の物理的又は電気的な寸法は、ゲート８２と出力端子７０との間又はゲート８２とバイアス端子６６との間のインピーダンスより大きなゲート８２とバイアス端子１１８との間のインピーダンスを提供するように適当に定義されている。

　別の実施例において、ゲート８０における第１のゲート信号電圧を絶縁又は浮動するための、又はゲート８２における第２のゲート信号電圧を絶縁又は浮動するためのインピーダンスを提供するために、別の適当な手法を利用することができる。これらの別の手法は、適当なインピーダンス値を提供するために構成することができる別のトランジスタタイプを含む。これらの別の実施例は、抵抗、コンデンサ、インダクタンスコイル又はトランジスタ、又は抵抗、コンデンサ、インダクタンスコイル又はトランジスタの適当な組合せを含む。

　ここにおいて有利な実施例の説明のために、特定の実施例を図示しかつ説明したとはいえ、本発明の権利範囲から外れることなく、同じ目的を達成するために考慮される多くの種類の変更及び／又は均等な実現が、図示しかつ説明した特定の実施例に置き換えることができることは、当業者にとって明らかであろう。化学、機械、電気機械、電気及びコンピュータの技術における専門家は、本発明がきわめて広い種類の実施例において実現できることを容易に認識するであろう。本出願は、ここにおいて議論した有利な実施例のあらゆる適用又は変形をカバーするものである。それ故に本発明が、特許請求の範囲及びその均等物だけによって制限されることを明確に意図する。しかしながら、本発明の広汎な応用の可能性に鑑み、以下に本発明の実施態様のいくつかを例示して参考に供する。

　　（実施態様１）
　第１のゲート（８０）を有し、第１の端子（６４）と第２の端子（６６）との間に結合された第１のトランジスタ（６２）と、第２のゲート（８２）を有し、前記第２の端子と第３の端子（７０）との間に結合された第２のトランジスタ（６８）と、インピーダンス部品（７８／１７８）とを備え、
前記第１のトランジスタ及び前記第２のトランジスタが、前記第１の端子と前記第３の端子との間において信号電流を導通するように構成され、前記インピーダンス部品（７８／１７８）は、前記信号電流の歪みを減少するために、前記第１のゲートにおける第１のゲート信号電圧を絶縁し又は前記第２のゲートにおける第２のゲート信号電圧を絶縁するように構成された前記第１のゲート及び前記第２のゲートに結合されているスイッチ装置（６０／１６０）。

　（実施態様２）
　前記インピーダンス部品は、前記第１のゲートと第４の端子（８６）との間に結合され前記第１のゲートにバイアス電圧を供給するための第１の抵抗（７４）と、前記第２のゲートと前記第４の端子との間に結合され前記第２のゲートに前記バイアス電圧を供給する第２の抵抗とを備え、前記バイアス電圧が、前記第１のトランジスタ及び前記第２のトランジスタを不導通状態から導通状態に切り換えるために、前記第２の端子に対して相対的に十分であることを特徴とする、実施態様１に記載のスイッチ装置。

　　（実施態様３）
　前記第１のゲートと前記第１の端子又は第２の端子との間のインピーダンスに対する第１の抵抗の抵抗値の比が、１より大きいことを特徴とする、実施態様２に記載のスイッチ装置。

　　（実施態様４）
　前記第１のゲート信号電圧が第１の端子電圧と第２の端子電圧との間のほぼ中間にある値を有することを可能にするために、前記比が十分であることを特徴とする実施態様３に記載のスイッチ装置。

　　（実施態様５）
　前記第１のトランジスタ及び前記第２のトランジスタが、実質的に整合した電気的特性を有し、前記第１の端子電圧と前記第２の端子電圧との間の差が、実質的に第３の端子電圧と前記第２の端子電圧との間の差に対して同じであり、及び極性について逆であるように、前記第１の抵抗及び前記第２の抵抗が、実質的に同じ値を有する、ことを特徴とする、実施態様４に記載のスイッチ装置。

　　（実施態様６）
　前記第１のゲート信号電圧及び前記第２のゲート信号電圧が、等しくないことを特徴とする、実施態様２に記載のスイッチ装置。

　　（実施態様７）
　前記第１、第２のトランジスタが、電界効果トランジスタであることを特徴とする、実施態様１に記載のスイッチ装置。

　　（実施態様８）
　第１のゲート（８０）を有し、第１の端子（６４）と第２の端子（６６）との間に結合された第１のトランジスタ（６２）を備え、第２のゲート（８２）を有し、前記第２の端子と第３の端子（７０）との間に結合された第２のトランジスタ（６８）を備え、前記第１の端子と前記第３の端子との間において信号電流を導通し、及び、前記信号電流の歪みを減少するために、前記第１のゲートにおける第１のゲート信号電圧、又は前記第２のゲートにおける第２のゲート信号電圧を絶縁することを有する、スイッチ装置（６０／１６０）における信号電流を制御するための電流制御方法。

　　（実施態様９）
　前記第１のゲート信号電圧が第１の端子電圧と第２の端子電圧との間のほぼ中間にある値を有することを可能にするために十分なインピーダンスを、第４の端子（８６／１１８）と前記第１のゲートとの間に供給することを有する、実施態様８に記載の方法。

　　（実施態様１０）
　前記第２のゲート信号電圧が第２の端子電圧と第３の端子電圧との間のほぼ中間にある値を有することを可能にするために十分なインピーダンスを、第４の端子（８６／１１８）と前記第２のゲートとの間に供給することを有する、実施態様８に記載の方法。

　本発明は、限定するものではないが、無線周波数領域でのスイッチ装置に用いて至便である。

ＰＩＮダイオードを利用する従来のスイッチ装置を示す図である。電界効果トランジスタを利用する従来のスイッチ装置を示す図である。本発明によるスイッチ装置の第１の実施例を示す略図である。図３に示したスイッチ装置に利用するトランジスタの図である。図３に示したスイッチ装置に利用するトランジスタの図である。スイッチ入力端子からスイッチ出力端子に通過する信号を図示した図３のスイッチの一部の表現的な略図である。本発明によるスイッチ装置の第２の実施例を図示する略図である。

符号の説明

　６０　スイッチ装置
　６２　第１のトランジスタ
　６４　第１の端子
　６６　第２の端子
　６８　第２のトランジスタ
　７０　第３の端子
　７４　第１の抵抗
　７６　第２の抵抗
　７８　インピーダンス部品
　８０　第１のゲート
　８２　第２のゲート
　８６　第４の端子
　１１８　第４の端子
　１６０　スイッチ装置
　１７８　インピーダンス部品

Claims

　第１のゲートを有し、第１の端子と第２の端子との間に結合された第１のトランジスタと、
　第２のゲートを有し、前記第２の端子と第３の端子との間に結合された第２のトランジスタと、
　インピーダンス部品とを備え、
　前記第１のトランジスタ及び前記第２のトランジスタが、前記第１の端子と前記第３の端子との間において信号電流を導通するように構成され、前記インピーダンス部品は、前記信号電流の歪みを減少するために、前記第１のゲートにおける第１のゲート信号電圧を絶縁し又は前記第２のゲートにおける第２のゲート信号電圧を絶縁するように構成された前記第１のゲート及び前記第２のゲートに結合されているスイッチ装置。