JP2004198747A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004198747A JP2004198747A JP2002367403A JP2002367403A JP2004198747A JP 2004198747 A JP2004198747 A JP 2004198747A JP 2002367403 A JP2002367403 A JP 2002367403A JP 2002367403 A JP2002367403 A JP 2002367403A JP 2004198747 A JP2004198747 A JP 2004198747A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- gate
- liquid crystal
- voltage application
- application time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ＴＦＴの電気的特性（電圧−電流特性）に僅かなずれが場合でも容易および確実に不良品検出を行う。
【解決手段】液晶パネル２０の設けられている各ＴＦＴ２５に対して、通常動作用のゲート制御信号の電圧印加時間である駆動電圧印加時間および電気的特性検査用のゲート制御信号の電圧印加時間である駆動電圧印加時間（例えば、それぞれ５０μｓｅｃおよび３０μｓｅｃ）を切換えて画像表示させるので、ＴＦＴ２５の電気的特性不良の場合には、所定切換時間（ｎフィールド期間）毎に表示画像の輝度の濃淡により、ＴＦＴ２５の電気的特性の僅かなシフトによる不良品をも容易かつ確実に確認可能となり、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて表示画像の輝度を比較する必要がなくなる。
【選択図】 図１
【解決手段】液晶パネル２０の設けられている各ＴＦＴ２５に対して、通常動作用のゲート制御信号の電圧印加時間である駆動電圧印加時間および電気的特性検査用のゲート制御信号の電圧印加時間である駆動電圧印加時間（例えば、それぞれ５０μｓｅｃおよび３０μｓｅｃ）を切換えて画像表示させるので、ＴＦＴ２５の電気的特性不良の場合には、所定切換時間（ｎフィールド期間）毎に表示画像の輝度の濃淡により、ＴＦＴ２５の電気的特性の僅かなシフトによる不良品をも容易かつ確実に確認可能となり、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて表示画像の輝度を比較する必要がなくなる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の電圧−電流特性等の電気的特性のずれを検出する電気的特性検出回路が搭載されたアクティブマトリックス型液晶表示装置等の液晶表示装置に関する。
【０００２】
【従来の技術】
絶縁性基板上に複数の絵素電極をマトリクス状に配置し、各絵素電極に独立して映像信号を印加するアクティブマトリクス方式は、液晶テレビジョン、携帯電話、コンピュータの端末表示装置等の表示装置に実用化されている。
【０００３】
図１１は、従来のアクティブマトリックス型液晶表示装置の要部の構成の一例を示すブロック図である。
【０００４】
図１１に示すアクティブマトリックス型液晶表示装置１００は、表示画面が設けられている液晶表示パネル２００と、映像信号を液晶表示パネル２００に供給する映像信号線駆動手段であるソースドライバ３００と、映像信号を液晶表示パネル２００に供給するタイミングを制御する制御信号線駆動手段であるゲートドライバ４００と、これらのソースドライバ３００およびゲートドライバ４００に対して同期制御信号を供給する制御ＩＣ５００とを有している。
【０００５】
制御ＩＣ５００は、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５０１と、シリアルパラレル変換回路５０１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５０２とを有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３００に出力し、スタートパルス信号ＳＰＧおよびゲートクロック信号ＣＬＧをゲートドライバ４００に出力する。
【０００６】
ソースドライバ３００は、制御ＩＣ５００からの入力サンプリング信号ＳＰおよびクロック信号ＣＬＫが入力され、入力サンプリング信号ＳＰをクロック信号ＣＬＫに同期させて、順次遅延させたサンプリング信号を順次出力するＨシフトレジスタ３０１と、ＲＧＢ信号入力端子Ｓｉｎを介して映像信号の各色成分であるＲＧＢ信号が入力されるＲＧＢ信号線３０２と、Ｈシフトレジスタ３０１からのサンプリング信号によりＲＧＢ信号線３０２からのＲＧＢ信号の各色信号を選択し、オン／オフ動作を繰り返して順次ＲＧＢ信号のそれぞれの色信号を出力する複数のサンプリングＳＷ（スイッチ）３０３と、サンプリングＳＷ３０３を介してＲＧＢ信号線３０２から供給されるＲＧＢ信号の各色信号をそれぞれ一旦保持する複数のサンプリングコンデンサ３０４と、制御ＩＣ５００からの転送信号ＴＲＳを印加されることによりオン状態となり各サンプリングコンデンサ３０４にそれぞれ保持されたＲＧＢ信号の各色信号を一斉に転送する複数の転送ＳＷ（スイッチ）３０５と、各転送ＳＷ３０５を介して各サンプリングコンデンサ３０４から転送されたＲＧＢ信号の各色信号をそれぞれ一旦保持する複数の転送コンデンサ３０６と、各転送コンデンサ３０６にそれぞれ保持されたＲＧＢ信号の各色信号を増幅して複数の映像信号線２０４にそれぞれ出力する複数のオペアンプ３０７とを有している。
【０００７】
ここで、サンプリングコンデンサ３０４および転送コンデンサ３０６は、それぞれサンプリングＳＷ３０３および転送ＳＷ３０５の出力端子とアース（ＧＮＤ）との間にそれぞれ接続され、ＲＧＢ信号の各色信号は、それぞれオペアンプ３０７の非反転入力端子（＋）に入力され、オペアンプ３０７の反転入力端子（−）および出力端子は短絡されている。そして、各オペアンプ３０７の出力端子は、それぞれの映像信号線２０４に接続されている。
【０００８】
ゲートドライバ４００は、制御ＩＣ５００からの入力スタートパルス信号ＳＰＧを、制御ＩＣ５００から出力されるゲートクロック信号ＣＬＧに同期させて、順次遅延させたゲート制御信号線選択信号を順次出力するＶシフトレジスタ４０１と、外部供給電圧端子ＶＧＨを介して外部供給電圧のゲート電圧ＶＧＨ１が印加される複数の出力バッファ４０２とを有している。出力バッファ４０２は、Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂから構成されたインバータ回路である。Ｐ型ＭＯＳトランジスタ４０２ａのドレイン端子およびゲート端子は、それぞれＮ型ＭＯＳトランジスタ４０２ｂのドレイン端子およびゲート端子にそれぞれ接続される。Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂの各ドレイン端子は、出力バッファ４０２の出力端子となりゲート制御信号線２０３に接続されている。Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂの各ゲート端子は、出力バッファ４０２の入力端子となる。出力バッファ４０２の入力端子には、Ｖシフトレジスタ４０１から出力されるゲート制御信号線選択信号が入力される。Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂのソース端子は、それぞれ外部供給電圧端子ＶＧＨおよびアース（ＧＮＤ）に接続される。
【０００９】
出力バッファ４０２は、Ｖシフトレジスタ４０１からのゲート制御信号線選択信号によって、オン／オフ動作を行い出力端子よりゲート制御信号線２０３にゲート制御信号であるゲート電圧ＶＧＨ１を出力する。出力バッファ４０２は、ゲート制御信号線２０３毎に設けられている。
【００１０】
液晶表示パネル２００は、マトリクス状に配置された複数の絵素電極２０１を有するガラス板等の透明絶縁性基板（以下、アクティブマトリクス基板と記載する）と、このアクティブマトリクス基板に対向して配設され、膜状の共通（対向）電極２０２が設けられたガラス板等の透明絶縁性基板（以下、対向基板と記載する）とを有し、アクティブマトリクス基板と対向基板との間には、液晶層ＬＣが挟持されている。
【００１１】
アクティブマトリクス基板は、走査線として機能する複数のゲート制御信号線２０３（ゲート信号線）と、これらのゲート制御信号線２０３と直交し、信号線として機能する複数の映像信号線２０４（ソース信号線）とを有している。各ゲート制御信号線２０３および各映像信号線２０４の直交する位置の近傍には、絵素電極駆動素子２０５がそれぞれ配置されている。絵素電極駆動素子２０５のゲート端子およびソース端子は、それぞれゲート制御信号線２０３および映像信号線２０４にそれぞれ接続されており、絵素電極駆動素子２０５の駆動端子であるドレイン端子は、絵素電極２０１に接続されている。各絵素電極２０１は、それぞれのゲート制御信号線２０３および映像信号線２０４に囲まれた領域に設けられている。
【００１２】
絵素電極駆動素子（以下、ＴＦＴと記載する）２０５には、アモルファスシリコンによって形成された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ）、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）素子等が用いられる。
【００１３】
図１１に示す液晶表示装置は、このような構成により、まず、ＲＧＢ信号入力端子Ｓｉｎを介して映像信号の各色成分であるＲＧＢ信号が、ソースドライバ３００に設けられているＲＧＢ信号線３０２に入力される。同時に、Ｈシフトレジスタ３０１は、入力サンプリング信号ＳＰおよびクロック信号ＣＬＫが入力され、入力サンプリング信号ＳＰをクロック信号ＣＬＫに同期させて、順次遅延させたサンプリング信号を順次サンプリングＳＷ（スイッチ）３０３に出力する。この時、ＲＧＢ信号線３０２における１水平期間の映像信号の各色信号が、液晶表示パネル２００に表示すべき映像信号として各サンプリングＳＷ３０３にて順次サンプリングされ、このサンプリングされた映像信号の各色成分が各サンプリングコンデンサ３０４に順次保持される。
【００１４】
次に、上記サンプリング動作までの間に、制御ＩＣ５００から出力される転送信号ＴＲＳによって各転送ＳＷ３０５がオン状態となり、１水平期間の映像信号は、保持された各サンプリングコンデンサ３０４から各転送ＳＷ３０５をそれぞれ介して各転送コンデンサ３０６にそれぞれ転送される。さらに、各転送コンデンサ３０４に充電された各映像信号出力電圧は各オペアンプ３０７によってそれぞれ増幅された後に各映像信号線２０４にそれぞれ転送される。
【００１５】
一方、各映像信号線２０４にそれぞれ出力された１水平期間の映像信号は、ゲートドライバ４００の出力バッファ４０２から各ゲート制御信号線２０３にそれぞれ順次出力されるゲート制御信号によって、所定のゲート制御信号線２０３に接続される１ライン（走査）分の横一列の複数のＴＦＴ２０５が一斉にオン状態となり、複数の映像信号線２０４上の各映像信号電圧がそれぞれ、各ＴＦＴ２０５のドレイン端子を通して各絵素電極２０１にそれぞれ書き込まれる。
【００１６】
この場合のゲートドライバ４００の出力バッファ４０２から出力されるゲート制御信号の出力タイミングについて説明する。
【００１７】
図１２は、図１１に示すゲートドライバ４００の各出力バッファ４０２から出力されるそれぞれのゲート制御信号のタイミングチャートである。
【００１８】
図１２に示すように、ゲートドライバ４００のＶシフトレジスタ４０１では、制御ＩＣ５００から出力されたスタートパルス信号ＳＰＧが入力されると、制御ＩＣ５００から出力された所定周波数のゲートクロック信号ＣＬＧに同期して、ゲート制御信号線選択信号が出力バッファ４０２に出力され、ゲート制御信号線選択信号に基づいて出力バッファ４０２からゲート制御信号であるゲート電圧ＶＧＨ１がゲート制御信号線２０４に出力される。例えば、液晶表示パネル２００の画面１行目（第１ライン目）のゲート制御信号線２０３に対して、この第１ライン目のゲート制御信号線２０３に対応する出力バッファ４０２よりゲート制御信号であるゲート電圧ＶＧＨ１が出力され、このゲート制御信号によって液晶表示パネル２００の画面１行目が表示される。さらに、所定周波数のゲートクロック信号ＣＬＧに同期して、画面２行目（第２ライン目）のゲート制御信号線２０４に対して、この第２ライン目のゲート制御信号線２０３に対応する出力バッファ４０２よりゲート制御信号が出力され、このゲート制御信号によって液晶表示パネル２００の画面２行目が表示される。出力バッファ４０２よりゲート制御信号が出力される動作は、所定周波数のゲートクロック信号ＣＬＧの周期で繰り返されて、１垂直期間内での１画面が表示される。尚、出力バッファ４０２からゲート制御信号線２０３に出力されるゲート制御信号であるゲート電圧ＶＧＨ１は、ＨＩＧＨ状態ではＶＧＨ（ＨＩＧＨ）＝１３Ｖ、ＬＯＷ状態ではＶＧＨ（ＬＯＷ）＝０Ｖ（ＧＮＤ）である。
【００１９】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置１００では、ゲート電圧ＶＧＨ１のＨＩＧＨ状態の期間が一定であってもＴＦＴ２０５の電圧−電流特性等の電気的特性が不良である場合には、映像信号の信号レベルが正確に絵素電極２０１に書き込まれない（充電不足）おそれがある。
【００２０】
従来のＴＦＴの電気的特性の検査方法では、液晶表示装置１００において、ＴＦＴによる絵素電極２０１の充電不足か否かを判定するために、液晶層ＬＣに印加する映像信号電圧を固定値とし、電気的特性が良好なＴＦＴで形成された液晶表示装置１００の輝度を基準として定め、検査対象の液晶表示装置１００の輝度を測定し、基準の液晶表示装置１００の輝度と検査対象の液晶表示装置１００の輝度とを比較することにとって、ＴＦＴに対して良品または不良品かを判定している。
【００２１】
この場合に、測定される検査対象の液晶表示装置１００と比較するために、良品のＴＦＴで形成された、基準となる液晶表示装置１００も輝度を確認するために画像を表示させる必要がある。
【００２２】
これにより、検査対象の液晶表示装置１００の輝度測定とともに、比較対象の良品のＴＦＴで形成された、基準となる液晶表示装置１００の輝度を測定する時間が必要となり、処理スピードが低下する大きな要因になっている。そして、良品のＴＦＴで形成された、基準となる液晶表示装置１００と検査対象の液晶表示装置１００とを比較する場合において、検査装置の規模が大きくなるとともに、比較用の良品のＴＦＴで形成された基準となる液晶表示装置１００を駆動させる駆動回路も必要となり、ＴＦＴの電気的特性の検査におけるコストアップにつながっている。
【００２３】
また、ＴＦＴの電気的特性が検査された液晶表示装置１００が出荷された後に、液晶表示装置１００が使用された各種製品の製造工程および運搬時に、静電気などによってＴＦＴの電気的特性がわずかにシフトする場合がある。この場合、従来の液晶表示装置１００におけるＴＦＴの電気的特性の検査方法では、ＴＦＴの電気的特性が極端なシフトであれば不良品として判定が可能であるが、ＴＦＴの電気的特性が僅かなシフトであれば不良品としての判定が難しく、検出されないおそれがある。
【００２４】
上記の問題点のある従来のＴＦＴの電気的特性の良否判定を行う検査方法において、本発明者等は、ＴＦＴの電気的特性について以下のように検討した。
【００２５】
図１３は、図１１に示すソースドライバ３００のオペアンプ３０７から出力される映像信号出力電圧、制御ＩＣ５００からのゲートクロック信号ＣＬＧに同期するＴＦＴのゲート電圧およびドレイン電圧のタイミングチャートである。
【００２６】
図１３において、各信号波形について順次説明する。
【００２７】
まず、ソースドライバ３００のオペアンプ３０７からの映像信号出力電圧の出力信号波形において、映像信号出力電圧の期間（ａ）は、ＨＩＧＨレベル電圧の映像信号を絵素電極２０１に書き込むタイミングであり、次の期間（ｂ）は、ＬＯＷレベル電圧の映像信号を絵素電極２０１に書き込むタイミングである。
【００２８】
また、ゲートクロック信号ＣＬＧ（１）および（２）のＨＩＧＨレベル電圧によって、ゲートドライバ４００の出力バッファ４０２から出力されるゲート制御信号がＨＩＧＨレベル電圧になってＴＦＴのゲートＧをオン状態にし、ゲートクロック信号ＣＬＧ（１）および（２）のＬＯＷレベル電圧によって、ゲートドライバ４００の出力バッファ４０２から出力されるゲート制御信号がＬＯＷレベル電圧となりＴＦＴのゲートＧをオフ状態にする。ここで、ゲートクロック信号ＣＬＧ（１）および（２）の信号波形の相違は、それぞれＨＩＧＨレベル状態の期間（ＯＮ期間）が５０μｓおよび３０μｓの違いである。
【００２９】
次に、ＴＦＴのドレインＤの出力信号波形（イ）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３０】
次に、ＴＦＴのドレインＤの出力信号波形（イ’）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３１】
次に、ＴＦＴのドレインＤの出力信号波形（ロ）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３２】
次に、ＴＦＴのドレインＤの出力信号波形（ロ’）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３３】
次に、ＴＦＴのドレインＤの出力信号波形（ハ）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３４】
次に、ＴＦＴのドレインＤの出力信号波形（ハ’）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３５】
ここで、ＴＦＴのドレインＤの出力信号波形（ハ）は、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミングで４．８Ｖの映像信号が絵素電極２０１に書き込まれることを示しており、ＴＦＴのドレインＤの出力信号波形（ハ’）は、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミングで４．３Ｖの映像信号が絵素電極２０１に書き込まれることを示している。
【００３６】
次に、ＴＦＴのドレインＤの出力信号波形（ニ）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３７】
次に、ＴＦＴのドレインＤの出力信号波形（ニ’）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３８】
図１４は、ＴＦＴのゲート−ソース間電圧ＶＧＳとソース−ドレイン間電流ＩＤＳとの関係を示すグラフである。
【００３９】
図１４では、実線の特性曲線が良品のＴＦＴ（ＴＦＴａ）の正常なＶＧＳ−ＩＤＳ特性を示し、点線の特性曲線が不良品のＴＦＴ（ＴＦＴｂ）の正常でないＶＧＳ−ＩＤＳ特性を示している。
【００４０】
図１４に示すように、実線の特性曲線に示す良品のＴＦＴ（ＴＦＴａ）のゲート電位（ゲート制御信号であるゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最大ドレイン電位を５Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−５Ｖ＝８Ｖとなり、ＩＤＳ電流は、ＩＤＳａ（ゲート−ソース間電圧ＶＧＳが８Ｖで実線の特性曲線上の点Ａ８に対応したＩＤＳ電流を示している）となり、ＴＦＴａのオン状態の期間内にＴＦＴａが絵素電極２０１に十分充電（書き込み）できる最低限度のＩＤＳ電流値ＩＤＳＭ（一点破線で示している）を上回っている。ＩＤＳ電流がＩＤＳａになる場合は、図１３に示すＴＦＴのドレインＤの出力信号波形（イ）の場合を表しており、ＴＦＴａのオン状態の期間にソースドライバ３００から出力される電圧５Ｖの映像信号と同じ電位が絵素電極２０１に書き込まれる。
【００４１】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴａのゲートオン期間）が３０μｓの場合でも、図１３のＴＦＴのドレインＤの出力信号波形（イ’）に示すように、ソースドライバ３００からの出力される電圧５Ｖの映像信号を絵素電極２０１に書き込むことができる。
【００４２】
また、良品のＴＦＴ（ＴＦＴａ）のＶＧＳ−ＩＤＳ特性は、図１４の実線の特性曲線で示され、ＴＦＴａのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最小ドレイン電位を１Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−１Ｖ＝１２Ｖとなり、ＩＤＳ電流は、ＩＤＳｃ（ゲート−ソース間電圧ＶＧＳが１２Ｖで実線の特性曲線上の点Ａ１２に対応したＩＤＳ電流を示している）となり、上記の電圧５Ｖの映像信号を書き込む場合の電流値ＩＤＳａを上回る。ＩＤＳ電流がＩＤＳｃになる場合は、図１３に示すＴＦＴのドレインＤの出力信号波形（ロ）の場合を表しており、ＴＦＴａのオン状態の期間にＴＦＴａが絵素電極２０１に十分充電（書き込み）できる最低限度のＩＤＳ電流ＩＤＳＭを上回っており、ＴＦＴａのオン状態の期間にソースドライバ３００から出力される電圧１Ｖの映像信号と同じ電位が絵素電極２０１に書き込まれる。
【００４３】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴａのゲートオン期間）が３０μｓの場合でも、図１３のＴＦＴのドレインＤの出力信号波形（ロ’）に示すように、ソースドライバ３００からの出力される電圧１Ｖの映像信号を絵素電極２０１に書き込むことができる。
【００４４】
したがって、アクティブマトリックス型液晶表示装置１００の液晶パネル２００に表示される画像は、１ライン毎に正極性の映像信号と負極性の映像信号とが交互に絵素電極２０１に書き込まれ、または、１画面全ての絵素電極２０１に所定の信号を書き込んだ後に、次の画面では、正極性の映像信号が書き込まれたラインと、負極性の映像信号が書き込まれたラインとの映像信号の極性がそれぞれ反転して絵素電極２０１に書き込まれる。このため、良品のＴＦＴ（ＴＦＴａ）に接続された絵素電極２０１に対応する液晶層ＬＣには、映像信号出力電圧が正極性の期間（ａ）において、ゲートクロック信号ＣＬＧ（１）または（２）のＨＩＧＨレベルのタイミングでゲート制御信号のＨＩＧＨレベル状態の期間（ゲートオン時間）が５０μｓまたは３０μｓの場合でも、５Ｖ−１Ｖ＝４Ｖｐ−ｐの電圧が印加され、絵素電極２０１に入力される映像信号電圧に対して忠実に映像を再現することができる。
【００４５】
一方、図１４の点線の特性曲線で示すＶＧＳ−ＩＤＳ特性が正常でない不良品のＴＦＴ（ＴＦＴｂ）の場合には、ＴＦＴｂのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最大ドレイン電位を５Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−５Ｖ＝８Ｖとなり、ＩＤＳ電流はＩＤＳｂ（ゲート・ソース電圧ＶＧＳが８Ｖで点線の特性曲線上のＢ８に対応したＩＤＳ電流を示している）となって、ＴＦＴｂのオン状態の期間内にＴＦＴｂが、ソースドライバ３００から出力される電圧５Ｖの映像信号を絵素電極２０１に十分充電（書き込み）できる最低限度のＩＤＳ電流値ＩＤＳＭを下まわってしまう。この場合、図１３に示すのＴＦＴのドレインＤの出力信号波形（ハ）の場合を表しており、ＴＦＴｂのオン状態の期間（５０μｓ）（ゲートクロック信号ＣＬＧのＨＩＧＨレベル期間）にソースドライバ３００から出力される電圧５Ｖの映像信号よりも低い電圧（例えば、図１３では４．８Ｖ）しか絵素電極２０１に書き込むことができない。
【００４６】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴｂのゲートオン期間）が３０μｓの場合でも、図１３のＴＦＴのドレインＤの出力信号波形（ハ’）に示すように、ソースドライバー３００から出力される電圧５Ｖの映像信号よりも低い電圧（例えば、図１３では４．３Ｖ）しか絵素電極２０１に書きこむことができない。
【００４７】
また、不良品のＴＦＴ（ＴＦＴｂ）のＶＧＳ−ＩＤＳ特性は、図１４の点線の特性曲線で示され、ＴＦＴｂのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最小ドレイン電位１Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−１Ｖ＝１２Ｖ、ＩＤＳ電流は、ＩＤＳｄ（ゲート−ソース間電圧ＶＧＳが１２Ｖで点線の特性曲線上の点Ｂ１２に対応したＩＤＳ電流を示している）となり、ＴＦＴｂのオン状態の期間にＴＦＴｂが絵素電極２０１に、ソースドライバ３００から出力される電圧５Ｖの映像信号を十分充電できる最低限度のＩＤＳ電流ＩＤＳＭを上回る。このため、ソースドライバ３００から電圧１Ｖの映像信号が出力され、ＩＤＳ電流がＩＤＳｄになる場合は、ＴＦＴｂのオン状態の期間（５０μｓ）にソースドライバ３００から出力される電圧１Ｖの映像信号と同じ電位が絵素電極２０１に十分に書き込まれることになる。
【００４８】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴａのゲートオン期間）が３０μｓの場合でも、ＴＦＴｂのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最小ドレイン電位１Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−１Ｖ＝１２Ｖ、ＩＤＳ電流は、ＩＤＳｄ（ゲート−ソース間電圧ＶＧＳが１２Ｖで点線の特性曲線上の点Ｂ１２に対応したＩＤＳ電流を示している）となり、図１３のＴＦＴのドレインＤの出力信号波形（ニ’）に示すように、ソースドライバ３００からの出力される電圧１Ｖの映像信号を絵素電極２０１に書き込むことができる。
【００４９】
以上により、図１１に示す液晶表示装置１００は、液晶パネル２００にＶＧＳ−ＩＤＳ特性がずれたＴＦＴ２０５が含まれる場合、ソースドライバ３００から出力される負極性の映像信号出力電圧を、液晶パネル２００のＴＦＴ２０５を介して絵素電極２０１に正常に書き込みすることができるが、ソースドライバ３００から出力される正極性の映像信号出力電圧を、液晶パネル２００のＴＦＴ２０５を介して絵素電極２０１に正常に書き込みすることができない。このため、液晶表示装置１００の液晶パネル２００に表示される画像は、液晶表示装置１００のソースドライバ３００に入力される映像信号に対して忠実に再現できないおそれがある。
【００５０】
上記の液晶表示装置１００の場合、液晶パネル２００の各ＴＦＴ２０５に接続されたそれぞれの絵素電極２０１に対応する液晶層ＬＣに印加される映像信号出力電圧は、画像として１ライン毎に正極性の映像信号と負極性の映像信号とが交互に印加され、または、１画面全てに所定の信号を印加した後、次の画面では、正極性の映像信号が印加されたラインと、負極性の映像信号が印加されたラインとに対して映像信号の極性がそれぞれ反転して印加される。
【００５１】
このため、不良品のＴＦＴ（ＴＦＴｂ）に接続された絵素電極２０１に対応する液晶層ＬＣには、図１３に示す映像信号出力電圧が正極性の期間（ａ）において、ゲートクロック信号ＣＬＧ（１）または（２）のＨＩＧＨレベルのタイミングでゲート制御信号のＨＩＧＨレベル状態の期間（ゲートオン時間）が５０μｓまたは３０μｓの場合には、それぞれ４．８Ｖ−１Ｖ＝３．８Ｖｐ−ｐ、または、４．３Ｖ−１Ｖ＝３．３Ｖｐ−ｐの映像信号電圧が印加されることになる。
【００５２】
したがって、不良品のＴＦＴ（ＴＦＴｂ）を有する液晶パネル２００の液晶層ＬＣに対する印加電圧は、全て良品のＴＦＴ（ＴＦＴａ）を有する液晶パネル２００の液晶層ＬＣに対する印加電圧（５Ｖ−１Ｖ＝４Ｖｐ−ｐ）よりも低くなり、液晶パネル２００の表示画面全体の画像が薄くなる（ノーマリーホワイトの場合）。
【００５３】
このように、不良品のＴＦＴ（ＴＦＴｂ）を有する液晶パネル２００が設けられた液晶表示装置１００を検査する場合、良品のＴＦＴ（ＴＦＴａ）のオン状態における画像状態が変化しない範囲においてゲート制御信号のＨＩＧＨレベル状態の期間（ゲートオン時間）を短くすることによって、不良品のＴＦＴ（ＴＦＴｂ）のオン状態における画面が薄くなることを顕著にし、液晶パネル２００の表示画面上での画像の濃淡の輝度判別により、液晶表示装置１００の良品または不良品の判定を行なうことができる。
【００５４】
本発明は、このような課題を解決するものであり、その目的は、ＴＦＴの電気的特性（電圧−電流特性）に僅かなずれがある場合でも容易および確実に不良品検出を行うことができる液晶表示装置を提供することにある。
【００５５】
【課題を解決するするための手段】
本発明の液晶表示装置は、複数の映像信号線と複数の制御信号線との各交差部の近傍毎に複数の絵素電極がそれぞれ設けられ、制御信号による各絵素電極駆動素子の駆動タイミング毎に映像信号を各絵素電極にそれぞれ供給して画像表示を行う液晶表示装置において、該各絵素電極駆動素子に対して、該制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示可能とする画像表示制御手段を有するものであり、そのことにより上記目的が達成される。
【００５６】
また、好ましくは、本発明の液晶表示装置において、前記画像表示制御手段は、
複数の映像信号線から映像信号線を順次選択して映像信号を供給する映像信号線駆動手段と、複数の制御信号線から制御信号線を順次選択して制御信号を供給する制御信号線駆動手段と、該制御信号線駆動手段に供給する前記各絵素電極駆動素子の該制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを切換え可能とする駆動電圧印加時間切換手段とを有する。
【００５７】
さらに、好ましくは、本発明の液晶表示装置において、前記電気的特性検査用制御信号の電圧印加時間は、正常と判定する絵素電極駆動素子の電圧−電流特性と、不良と判定する絵素電極駆動素子の電圧−電流特性とに基づいて設定されている。
【００５８】
さらに、好ましくは、本発明の液晶表示装置において、前記駆動電圧印加時間切換手段は、切換タイミング制御信号を発生する切換タイミング制御信号発生手段と、該切換タイミング制御信号に基づいて前記各絵素電極駆動素子の前記制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを交互に切り換える駆動電圧印加時間設定手段とを有する。
【００５９】
さらに、好ましくは、本発明の液晶表示装置において、前記駆動電圧印加時間設定手段は、並列接続された２つの抵抗のうち、一方の抵抗に直列接続されたスイッチング回路を有し、前記切換えタイミング制御信号に応じて該スイッチング回路を制御して、前記各絵素電極駆動素子の前記制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを生成する回路が設けられている。
【００６０】
さらに、好ましくは、本発明の液晶表示装置において、前記切換タイミング制御信号発生手段は、画面表示の少なくともｎ（ｎは自然数）フィールド期間毎またはｎフレーム期間毎に前記切換タイミング制御信号レベルを切り換える。
【００６１】
さらに、好ましくは、本発明の液晶表示装置において、前記切換タイミング制御信号発生手段は、前記切換タイミング制御信号レベルを、画面表示の１フィールド内で切換えるとともに、１フィールド毎に同一表示ライン位置で切換える。
【００６２】
さらに、好ましくは、本発明の液晶表示装置において、前記画面表示の１フィールド内での切り換えライン位置は、一箇所または複数箇所である。
【００６３】
さらに、好ましくは、本発明の液晶表示装置は、前記同一表示ライン位置での前記切換タイミング制御信号レベルの切り換え方向を、ｍ（ｍは自然数）フィールド毎に逆方向とする。
【００６４】
さらに、好ましくは、本発明の液晶表示装置において、前記制御信号の電圧印加時間および前記電気的特性検査用制御信号の電圧印加時間の設定値の少なくとも一方は可変である。
【００６５】
上記構成により、各絵素電極駆動素子に対して、通常動作用の制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示させるので、電気的特性不良の場合には、切換時間または切り換え位置に応じて表示画像の輝度の濃淡により、わずかな電気的特性のシフト（ずれ）による不良品をも容易かつ確実に確認可能となり、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて輝度比較する必要がなくなる。
【００６６】
電気的特性がずれた絵素電極駆動素子を含む液晶表示装置の検出を画像表示期間内の途中で通常動作用の制御信号の電圧印加時間（絵素電極駆動素子の駆動電圧印加時間）を電気的特性検査用制御信号の電圧印加時間に切換え、表示画面の輝度が変化することによって判定するので、従来のように、良品の液晶表示装置と輝度を比較することなく、また、液晶表示装置の表示画面の明るさを測定する必要がなくなる。このため、絵素電極駆動素子の電気的特性の良否検査作業が簡単になり作業の効率アップとなる。
【００６７】
また、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１フレーム毎に、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り替えられるので、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては、表示画面がフリッカのようになり、フリッカを確認することにより液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００６８】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１画面の途中で例えば５０μｓｅｃと３０μｓｅｃとの間で切り替わるので、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては、画面上部と下部との輝度差によって絵素電極駆動素子の電気的特性の良否判定を容易かつ確実に行うと共に、上記表示期間内で駆動電圧（制御信号電圧）を切換える方法よりも、より短時間で確実に不良品の液晶表示装置を検出することが可能となる。
【００６９】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）を１画面の途中で例えば５０μｓｅｃと３０μｓｅｃとの間で切り換えることに加えて、表示期間内にその５０μｓｅｃと３０μｓｅｃとの間で切り換える方向を逆方向にすることで、表示画面の一部（例えば上部または下部）に絵素電極駆動素子の電気的特性ずれが僅かに存在している場合においても、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７０】
さらに、表示画面上の所定ライン毎（例えば、３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）を、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り換えるので、絵素電極駆動素子の電気的特性がずれた液晶表示装置であれば、１画面内で所定ライン置きに表示の明るさが変り、それが横縞状の模様となって現れ、それの確認検査をするだけで、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。また、この場合には、表示画面の一部のみに絵素電極駆動素子の電気的特性がずれている場合においても、電気的特性がずれている箇所が縞模様となって表れるので、絵素電極駆動素子の電気的特性のずれた液晶表示装置の表示画面一部の良否判定を容易かつ確実に行うことが可能となる。
【００７１】
さらに、所定ライン毎（例えば３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）が、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り換えることに加えて、表示期間内に、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り換える切換方向（切換順）を逆方向にすることで、ほんの僅かな表示画面の一部（数ライン）の絵素電極駆動素子の電気的特性ずれ不良をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７２】
さらに、通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）の値の少なくとも一方を可変することにより、表示輝度差がより明確になるように絵素電極駆動素子の電気的特性不良の検出レベルを良好に変更することが可能となり、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７３】
さらに、液晶表示装置の制御回路を内蔵した例えば制御ＩＣ内部に、通常の駆動方法に加え、上記駆動電圧の切換タイミングを制御できる切換タイミング制御信号発生手段および駆動電圧切換手段を内蔵していることにより、液晶表示装置として製品に組み込んだ後の絵素電極駆動素子の電気的特性をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
（実施形態１）
図１は、本発明の実施形態１である液晶表示装置の要部の構成を示すブロック図である。
【００７５】
図１に示す本発明の液晶表示装置１０は、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１と、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路１２とを有している。
【００７６】
制御ＩＣ１１は、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２とを有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ１およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。シリアルパラレル変換回路５１は、切換タイミング制御信号発生手段を含んでおり、切換タイミング制御信号発生手段が、切換タイミング制御信号である反転パルス信号ＲＰ１を発生する。
【００７７】
駆動電圧印加時間切換回路１２は、制御ＩＣ１１からのゲートクロック信号ＣＬＧが入力される単安定マルチバイブレータ１３によって構成されており、単安定マルチバイブレータ１３には、ゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間を設定するコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路が接続されている。制御スイッチ１４は、制御ＩＣ１１からの反転パルス信号ＲＰ１に基づいてオン／オフ動作を行う。駆動電圧印加時間切換回路１２は、立ち上がりからのＨｉｇｈ時間が所定値に設定されたゲートクロック信号ＣＬＧをゲートドライバ４０に出力する。
【００７８】
ソースドライバ３０は、制御ＩＣ１１からの入力サンプリング信号ＳＰおよびクロック信号ＣＬＫが入力され、入力サンプリング信号ＳＰをクロック信号ＣＬＫに同期させて、順次遅延させたサンプリング信号を順次出力するＨシフトレジスタ３１と、ＲＧＢ信号入力端子Ｓｉｎを介して映像信号の各色成分であるＲＧＢ信号が入力されるＲＧＢ信号線３２と、Ｈシフトレジスタ３１からのサンプリング信号によりＲＧＢ信号線３２からのＲＧＢ信号の各色信号を選択し、オン／オフ動作を繰り返して順次ＲＧＢ信号のそれぞれの色信号を出力する複数のサンプリングＳＷ（スイッチ）３３と、サンプリングＳＷ３３を介してＲＧＢ信号線３２から供給されるＲＧＢ信号の各色信号をそれぞれ一旦保持する複数のサンプリングコンデンサ３４と、制御ＩＣ１１からの転送信号ＴＲＳを印加されることによりオン状態となり各サンプリングコンデンサ３４にそれぞれ保持されたＲＧＢ信号の各色信号を一斉に転送する複数の転送ＳＷ（スイッチ）３５と、各転送ＳＷ３５を介して各サンプリングコンデンサ３４から転送されたＲＧＢ信号の各色信号をそれぞれ一旦保持する複数の転送コンデンサ３６と、各転送コンデンサ３６にそれぞれ保持されたＲＧＢ信号の各色信号を増幅して複数の映像信号線２４にそれぞれ出力する複数のオペアンプ３７とを有している。
【００７９】
ここで、サンプリングコンデンサ３４および転送コンデンサ３６は、それぞれサンプリングＳＷ３３および転送ＳＷ３５の出力端子とアース（ＧＮＤ）との間にそれぞれ接続され、ＲＧＢ信号の各色信号は、それぞれオペアンプ３７の非反転入力端子（＋）に入力され、オペアンプ３０７の反転入力端子（−）および出力端子は短絡されている。そして、各オペアンプ３７の出力端子は、それぞれの映像信号線２４に接続されている。
【００８０】
ゲートドライバ４０は、制御ＩＣ１１からの入力スタートパルス信号ＳＰＧを、制御ＩＣ１１から出力されるゲートクロック信号ＣＬＧに同期させて、順次遅延させたゲート制御信号線選択信号を順次出力するＶシフトレジスタ４１と、外部供給電圧端子を介して外部供給電圧のゲート電圧ＶＧＨが印加される複数の出力バッファ４２とを有している。出力バッファ４２は、例えば、Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂから構成されたインバータ回路である。Ｐ型ＭＯＳトランジスタ４２ａのドレイン端子およびゲート端子は、それぞれＮ型ＭＯＳトランジスタ４２ｂのドレイン端子およびゲート端子にそれぞれ接続される。Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂの各ドレイン端子は、出力バッファ４２の出力端子となりゲート制御信号線２３に接続されている。Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂの各ゲート端子は、出力バッファ４２の入力端子となる。出力バッファ４２の入力端子には、Ｖシフトレジスタ４１から出力されるゲート制御信号線選択信号が入力される。Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂのソース端子は、それぞれ外部供給電圧端子（ゲート電圧ＶＧＨが入力される端子）およびアース（ＧＮＤ）に接続される。
【００８１】
出力バッファ４２は、Ｖシフトレジスタ４１からのゲート制御信号線選択信号によって、オン／オフ動作を行い出力端子よりゲート制御信号線２３にゲート制御信号であるゲート電圧ＶＧＨを出力する。出力バッファ４２は、ゲート制御信号線２３毎に設けられている。
【００８２】
液晶表示パネル２０は、マトリクス状に配置された複数の絵素電極２１を有するガラス板等の透明絶縁性基板（以下、アクティブマトリクス基板と記載する）と、このアクティブマトリクス基板に対向して配設され、膜状の共通（対向）電極２２が設けられたガラス板等の透明絶縁性基板（以下、対向基板と記載する）とを有し、アクティブマトリクス基板と対向基板との間には、液晶層ＬＣが挟持されている。
【００８３】
アクティブマトリクス基板は、走査線として機能する複数のゲート制御信号線２３（ゲート信号線）と、これらのゲート制御信号線２３と直交し、信号線として機能する複数の映像信号線２４（ソース信号線）とを有している。各ゲート制御信号線２３および各映像信号線２４の直交する位置の近傍には、絵素電極駆動素子２５がそれぞれ配置されている。絵素電極駆動素子２５のゲート端子およびソース端子は、それぞれゲート制御信号線２３および映像信号線２４にそれぞれ接続されており、絵素電極駆動素子２５の駆動端子であるドレイン端子は、絵素電極２１に接続されている。各絵素電極２１は、それぞれのゲート制御信号線２３および映像信号線２４に囲まれた領域に設けられている。
【００８４】
絵素電極駆動素子（以下、ＴＦＴと記載する）２５には、アモルファスシリコンによって形成された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ）、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）素子等が用いられる。
【００８５】
また、図１に示す液晶表示装置１０には、制御ＩＣ１１と駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１から出力される切換タイミング制御信号である反転パルス信号ＲＰ１に基づいてゲートドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の電圧印加時間である駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の電圧印加時間である駆動電圧印加時間（ゲートオン期間）とを、所定時間間隔毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【００８６】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されている。画像表示制御手段は、液晶パネル２０内の各絵素電極駆動素子であるＴＦＴ２５に対して、通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、所定時間間隔毎に切換えて、ゲートオン期間が所定時間間隔毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。ここで、上記所定時間間隔とは、目視にて確認可能な程度の時間間隔とする。例えば、所定時間間隔とは、画面表示のｎフィールド期間（または、ｎフレーム期間：ｎは自然数）である。
【００８７】
制御ＩＣ１１のシリアルパラレル変換回路５１は、切換タイミング制御信号発生手段を含んでおり、切換タイミング制御信号発生手段は、切換タイミング制御信号である反転パルス信号ＲＰ１を発生する。
【００８８】
駆動電圧印加時間切換回路１２は、ゲート制御信号のゲートオン期間を所定時間間隔毎に切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に配置される。
【００８９】
制御ＩＣ１１のＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１と抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【００９０】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【００９１】
制御ＩＣ１１のシリアルパラレル変換回路５１から出力される反転パルス信号ＲＰ１によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３に接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【００９２】
さらに、駆動電圧印加時間切換回路１２は、ｎフィールド期間毎に反転する反転パルス信号ＲＰ１のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【００９３】
駆動電圧発生回路１２は、ｎフィールド期間毎に反転する反転パルス信号ＲＰ１のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【００９４】
このように、反転パルス信号ＲＰ１に基づいて制御スイッチ１４が所定の時間間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とが所定の時間間隔毎に切換え可能となる。ここでは、例えば、通常動作用のゲートオン時間を５０μｓおよび電気的特性検査用のゲートオン時間を３０μｓとする。電気的特性検査用のゲートオン時間は、正常なＴＦＴ２５の電圧−電流特性であるＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ソース−ドレイン間電流）特性と、不良のＴＦＴ２５の電圧−電流特性であるＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ソース−ドレイン間電流）特性とに基づいて設定されている。
【００９５】
次に、本発明の液晶表示装置１０の動作を説明する。
【００９６】
図２は、図１に示すゲートドライバ４０の駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【００９７】
図１および図２に示すように、ゲートドライバ４０のＶシフトレジスタ４１にスタートパルス信号ＳＰＧが入力すると、Ｖシフトレジスタ４１は、スタートパルス信号ＳＰＧを、駆動電圧印加時間切換回路１２からのゲートクロック信号ＣＬＧに同期させて、順次遅延させた選択パルス（ゲート制御信号線選択信号）を順次出力して、選択パルスであるゲート制御信号線選択信号により、まず、液晶パネル２０の第１ライン目のゲート制御信号線２３用の出力バッファ回路４２から最終ライン目のゲート制御信号線２３用の出力バッファ回路４２まで順次動作し、複数のゲート制御信号線２３に順次、ゲート電圧ＶＧＨを印加して１画面の表示を行う。
【００９８】
この場合、例えば、図２では（ｎ−１）フィールド期間後の（ｎ−１）画面目までは、反転パルス信号ＲＰ１は、ＬＯＷレベル電圧であり、ゲート電圧印加時間は５０μｓとなる。つまり、反転パルス信号ＲＰ１は、制御ＩＣ１１のシリアルパラレル変換回路５１に入力されるシリアル信号ＳＩにより制御されるとともに、垂直同期信号ＶＤに基づいて所定の画面（フィールド）毎にＬＯＷレベル／ＨＩＧＨレベルが切り換えられる。そして、入力されたシリアル信号ＳＩが、シリアルパラレル変換回路５１内の切換タイミング制御信号発生手段により当初はＬＯＷレベルに設定されるため、反転パルス信号ＲＰ１はＬＯＷレベル電圧として制御ＩＣ１１から出力され、駆動電圧印加時間切換回路１２の制御スイッチ１４をオフ状態にする。これにより、単安定マルチバイブレータ１３に接続される抵抗Ｒ２とコンデンサＣ１とのＣＲ回路の時定数によって、ＨＩＧＨレベル状態の期間が５０μｓである通常動作用のゲート電圧ＶＧＨがゲート制御信号線２３に印加される。
【００９９】
したがって、（ｎ−１）画面までは、ゲート制御信号線２３を介してＴＦＴ２５のゲート（制御端子）に、ＨＩＧＨレベル状態の期間が５０μｓに設定されたゲート電圧ＶＧＨが印加される。
【０１００】
次に、シリアル信号ＳＩが切り替わると、制御ＩＣ１１から出力される反転パルス信号ＲＰ１が、表示画面の（ｎ−１）フィールド期間後の（ｎ−１）画面目とｎ画面目の間で、ＬＯＷレベル電圧からＨＩＧＨレベル電圧に切り換わる。これにより、制御スイッチ１４がオン状態になり、単安定マルチバイブレータ１３に接続されるＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となる。この結果、制御スイッチ１４がオン状態になり、抵抗Ｒ１およびＲ２が並列に接続されると、ゲートドライバ４０用のＣＬＧ端子にＨＩＧＨレベル状態の期間を３０μｓに設定されたゲートクロック信号ＣＬＧが印加されることにより、ＨＩＧＨレベル状態の期間が３０μｓである電気的特性検査用のゲート電圧ＶＧＨがゲート制御信号線２３に印加される。
【０１０１】
したがって、ｎ画面からは、ゲート制御信号線２３を介してＴＦＴ２５のゲート（制御端子）に印加されるゲート電圧ＶＧＨのＨＩＧＨレベル状態の期間が５０μｓから３０μｓの時間に切り換わる。
【０１０２】
以上のことを前提にして、検査を行う液晶表示装置１０が、ＴＦＴの電気的特性に基づいて、良品または不良品かを判定する方法について図１３および図１４を参照して説明する。
【０１０３】
本発明の液晶表示装置１０の駆動方法の特徴は、表示画面のｎ画面目より反転パルス信号ＲＰ１をハイレベル電圧に切り換えることにより、ゲートドライバ４０のＣＬＧ端子に印加されるゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間が５０μｓから３０μｓに切り換わることである。この結果、ゲート制御信号線２３には、出力バッファ４２からＨＩＧＨレベル状態の期間（ゲートオン期間）が５０μｓから３０μｓに切り換わったゲート電圧ＶＧＨが出力される。
【０１０４】
本駆動方法を用いた液晶表示装置１０を使用することによって、通常の電気的特性のＴＦＴを持った良品の液晶表示装置１０では、（ｎ−１）画面までは、図１３の映像信号出力電圧の期間（ａ）に示す正極性の映像信号が絵素電極２０１に対して十分な充電電圧値となる。これにより、良品のＴＦＴ（ＴＦＴａ）のゲートオン期間以内に、ソースドライバ３０から出力される映像信号出力電圧と同一の信号電圧が、絵素電極２１に書き込まれる。
【０１０５】
また、図１３の映像信号出力電圧の期間（ｂ）で示す負極性の映像信号が絵素電極２１に書き込まれる場合においても、ＴＦＴａのゲート−ソース間電圧のＶＧＳ電圧は、１３Ｖ−１Ｖ＝１２Ｖとなり、ソース−ドレイン間電流のＩＳＤ電流は、正極性の電圧５Ｖの映像信号を書き込む場合よりも多く流れることより、ＴＦＴａのオン状態の期間にソースドライバ３０から出力される電圧１Ｖの映像信号を十分書き込むとができる。
【０１０６】
次に、画面表示のｎ画面目からは、ＴＦＴａへのゲート電圧の印加時間は３０μｓとなるから、図１３の映像信号出力電圧の期間（ａ）で示す正極性の映像信号を絵素電極２１に書き込み時には、画面表示の（ｎ−１）画面目までと同様、ＴＦＴａのオン状態の期間以内にソースドライバ３０から出力される映像信号電圧と同一の信号電圧が絵素電極２０１に印加される。
【０１０７】
また、図１３の映像信号出力電圧の期間（ｂ）で示す負極性の映像信号が絵素電極２１に書き込まれる場合においても、ＴＦＴａのオン状態の期間にソースドライバ３０から出力される電圧１Ｖの映像信号を十分に書き込むことができる。
【０１０８】
したがって、液晶表示装置１０の画面全体では、均一な表示画面となる。
【０１０９】
一方、電気的特性がシフトした不良品のＴＦＴ（ＴＦＴｂ）を持つ液晶パネル２００が搭載された液晶表示装置１０の場合について説明する。
【０１１０】
画面表示の（ｎ−１）画面目までは、図１３の映像信号出力電圧の期間（ａ）に示す正極性の映像信号を絵素電極２１に書き込みの際に、図１３のＴＦＴのドレインＤの出力信号波形（ハ）に示すように、絵素電極２１に書き込まれる電圧は４．８Ｖとなる。ただし、図１３の映像信号出力電圧の期間（ｂ）に示す負極性の映像信号が絵素電極２１に書き込まれる場合には、図１３のＴＦＴのドレインＤの出力信号波形（ニ）に示すように、ＴＦＴｂがオン状態の期間にソースドライバ３０から出力される電圧１Ｖの映像信号を絵素電極２１に書き込むためのＩＳＤ電流の電流値は、書き込み可能な最低限度のＩＤＳ電流値ＩＤＳＭを十分上回る。これにより、不良品のＴＦＴｂが接続された絵素電極２１に対応する液晶層ＬＣに書き込まれる電圧値は、４．８Ｖ−１Ｖ＝３．８Ｖｐ−ｐとなり、本来書き込まれるべき電圧値の５Ｖ−１Ｖ＝４Ｖｐ−ｐよりも低くなり、液晶パネル２０の表示画面の（ｎ−１）画面までは４Ｖｐ−ｐの電位が書き込まれた場合よりも若干画像が薄くなる。
【０１１１】
次に、ｎ画面以降においては、図１３の映像信号出力電圧の期間（ａ）に示す正極性の映像信号を絵素電極２１に書き込む際に、図１３のＴＦＴのドレインＤの出力信号波形（ハ’）で示すように、絵素電極２０１に書き込まれる電圧は、一例として４．３Ｖとなる。
【０１１２】
また、図１３の映像信号出力電圧の期間（ｂ）で示す負極性の映像信号が絵素電極２１に書き込まれる場合には、不良品のＴＦＴｂが接続された絵素電極２１に対応する液晶層ＬＣに書き込まれる電圧値は、４．３Ｖ−１Ｖ＝３．３Ｖｐ−ｐとなり、１ライン目から（ｎ−１）ライン目までに書き込まれる電圧値３．８Ｖｐ−ｐよりもかなり低くなる。
【０１１３】
この結果、電気的特性がずれた不良品のＴＦＴｂを含む液晶パネル２０が設けられた液晶表示装置１０においては、画面表示の（ｎ−１）画面目までとｎ画面以降とでは、表示画面の明るさに差が発生し、電気的特性の正常な良品のＴＦＴａから成る液晶パネル２０が設けられた液晶表示装置１０においては、画面表示の（ｎ−１）画面目までとｎ画面以降とでは、表示画面の明るさに差が発生しない。
【０１１４】
したがって、液晶表示装置１０の良否判定は、電気的特性が正常な良品のＴＦＴａおよび電気的特性がずれた不良品のＴＦＴｂに基づいた液晶パネル２０の表示画面の明るさの差により容易かつ確実に行うことができる。
（実施形態２）
図３は、本発明の実施形態２である液晶表示装置の要部の構成を示すブロック図である。
【０１１５】
図３に示す本発明の液晶表示装置１０ａは、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１ａと、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路１２とを有している。
【０１１６】
制御ＩＣ１１ａは、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２と、シリアルパラレル変換回路５１からの制御信号および垂直同期信号ＶＤによって反転パルス信号ＲＰ２を発生させるＲＰ発生回路５３を有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ２およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。
【０１１７】
駆動電圧印加時間発生回路１２、液晶パネル２０、ソースドライバ３０およびゲートドライバ４０は、図１に示す実施形態１の液晶表示装置１０と同様である。
【０１１８】
また、図３に示す液晶表示装置１０ａには、制御ＩＣ１１ａと駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１ａから出力される切換タイミング制御信号である反転パルス信号ＲＰ２に基づいてゲートドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、１フレーム期間毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【０１１９】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されており、画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２５に対して、通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、１フレーム期間毎に切換えて、ゲートオン期間が１フレーム期間毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。
【０１２０】
制御ＩＣ１１ａは、ＲＰ発生回路５３を有しており、シリアルパラレル変換回路５１およびＲＰ発生回路５３により切換タイミング制御信号発生手段が構成されている。この切換タイミング制御信号発生手段は、切換タイミング制御信号としての反転パルス信号ＲＰ２を発生する。
【０１２１】
ＲＰ発生回路５３は、垂直同期信号ＶＤおよびシリアルパラレル変換回路５１からの制御信号が入力されて、１フレーム期間毎に反転する反転パルス信号ＲＰ２を出力する。反転パルス信号ＲＰ２は、制御ＩＣ１１ａに入力されるシリアル信号ＳＩによって制御されており、制御ＩＣ１１ａ内のシリアルパラレル変換回路５１により通常の表示を行う場合、ＬＯＷレベル信号として制御ＩＣ１１ａから出力される。
【０１２２】
駆動電圧印加時間切換回路１２は、ゲート制御信号のゲートオン期間を１フレーム期間毎に切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に構成されている。
【０１２３】
制御ＩＣ１１ａのＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１と抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【０１２４】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【０１２５】
制御ＩＣ１１ａのＲＰ発生回路５３から出力される反転パルス信号ＲＰ２によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３に接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。制御スイッチ１４の制御端子には、制御ＩＣ１１ａからの反転パルス信号線が接続されている。
【０１２６】
さらに、駆動電圧印加時間切換回路１２は、ｎフィールド期間毎に反転する反転パルス信号ＲＰ２のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【０１２７】
駆動電圧印加時間切換回路１２は、１フレーム期間毎に反転する反転パルス信号ＲＰ２のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【０１２８】
このように、反転パルス信号ＲＰ２に基づいて制御スイッチ１４が１フレーム期間間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とが１フレーム期間間隔毎に切換え可能となる（ここでは、例えば、通常動作用のゲートオン時間を５０μｓおよび電気的特性検査用のゲートオン時間を３０μｓとする）。
【０１２９】
上記構成により、液晶パネル２０に設けられている各ＴＦＴ２５の電気的特性の良否を判定する際には、良否判定を実施するシリアル信号ＳＩがシリアルパラレル変換回路５１に入力され、シリアルパラレル変換回路５１からは、ＲＰ発生回路５３にＴＦＴの電気的特性検査用信号を生成するための制御信号が出力される。ＲＰ発生回路５３には、垂直同期信号ＶＤも入力されており、この垂直同期信号ＶＤに同期し、１フレーム期間毎に極性を反転する反転パルス信号ＲＰ２が制御ＩＣ１１ａから駆動電圧印加時間切換回路１２の制御スイッチ１４に出力される。
【０１３０】
これにより、制御スイッチ１２が垂直同期信号ＶＤの１フレーム期間毎にオン／オフ動作することにより、ゲートドライバ４０用のＣＬＧ端子には、通常動作時および電気的特性検査時の駆動電圧印加時間（ＨＩＧＨレベル状態の期間）を、例えば、本実施形態ではそれぞれ５０μｓおよび３０μｓに設定されたゲートクロック信号ＣＬＧが交互にそれぞれ印加される。通常動作時および電気的特性検査時の駆動電圧印加時間が設定されたゲートクロック信号ＣＬＧは、Ｖシフトレジスタ４１を介して、出力バッファ４２からゲート制御信号電圧（ゲート電圧ＶＧＨ）として、ゲート制御信号線２３に接続されたＴＦＴ２５のゲートに出力される。尚、ゲートドライバ４０用のＣＬＧ端子に印加されるゲートクロック信号ＣＬＧは、図４に示す反転パルス信号ＲＰ２と同期し、反転パルス信号ＲＰ２と極性が逆の信号である。
【０１３１】
したがって、ゲート制御信号線２３に接続されたＴＦＴ２５に、通常動作用および電気的特性検査用のそれぞれ５０μｓおよび３０μｓの駆動電圧印加時間（ＨＩＧＨレベル状態の期間）が設定されたゲート電圧ＶＧＨが印加されると、電気的特性がずれた不良品のＴＦＴ２５を持つ液晶表示装置１０ａでは、液晶パネル２０の表示画面の画像に輝度差が生じるが、この場合、１フレーム期間毎にゲート電圧ＶＧＨの駆動電圧印加時間（ＨＩＧＨレベル状態の期間）が５０μｓおよび３０μｓに切り替ることによって、検査する人の目には、画像の輝度差がフリッカとして識別され、液晶表示装置１０ａの良否判定を容易かつ確実に行うことができる。
（実施形態３）
図５は、本発明の実施形態３である液晶表示装置の要部の構成を示すブロック図である。
【０１３２】
図５に示す本発明の液晶表示装置１０ｂは、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１ｂと、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路１２とを有している。
【０１３３】
制御ＩＣ１１ｂは、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２と、シリアルパラレル変換回路５１からの制御信号および垂直同期信号ＶＤによって反転パルス信号ＲＰ３を発生させるＲＰ発生回路５４を有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ３およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。
【０１３４】
駆動電圧印加時間切換回路１２、液晶パネル２０、ソースドライバ３０およびゲートドライバ４０は、図１に示す実施形態１の液晶表示装置１０と同様である。
【０１３５】
また、図５に示す液晶表示装置１０ｂには、制御ＩＣ１１ｂと駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１ｂから出力される切換タイミング制御信号である反転パルス信号ＲＰ３に基づいてゲートドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、所定画面位置毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【０１３６】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されており、画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２５に対して、通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、所定画面位置毎に切換えて、ゲートオン期間が所定画面位置毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。ここで、所定画面位置は、目視にて確認可能な画面位置であり、例えば、１画面（１フィールド）途中の同一ライン（図６に示す中間ライン位置）である。
【０１３７】
制御ＩＣ１１ｂは、ＲＰ発生回路５４を有しており、シリアルパラレル変換回路５１およびＲＰ発生回路５４により切換タイミング制御信号発生手段が構成されている。この切換タイミング制御信号発生手段は、切換タイミング制御信号としての反転パルス信号ＲＰ３を発生する。
【０１３８】
ＲＰ発生回路５４は、垂直同期信号ＶＤおよびシリアルパラレル変換回路５１からの制御信号が入力されて、１画面（１フィールド）途中の同一ライン位置で反転する反転パルス信号ＲＰ３を出力する。この反転パルス信号ＲＰ３は、制御ＩＣ１１ｂに入力されるシリアル信号ＳＩによって制御されており、制御ＩＣ１１ｂ内のシリアルパラレル変換回路５１により通常の表示を行う場合、ＬＯＷレベル信号として制御ＩＣ１１ｂから出力される。
【０１３９】
駆動電圧印加時間切換回路１２は、ゲート制御信号のゲートオン期間を１画面（１フィールド）途中の同一ライン位置で切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に構成されている。
【０１４０】
制御ＩＣ１１ｂのＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１および抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間が設定されている。
【０１４１】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【０１４２】
制御ＩＣ１１ｂのＲＰ発生回路５４から出力される反転パルス信号ＲＰ３によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３に接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間が設定されている。制御スイッチ１４の制御端子には、制御ＩＣ１１ｂからの反転パルス信号線が接続されている。
【０１４３】
さらに、駆動電圧印加時間切換回路１２は、１画面（１フィールド）途中の同一ライン位置毎に反転する反転パルス信号ＲＰ３のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【０１４４】
駆動電圧印加時間切換回路１２は、１画面（１フィールド）途中の同一ライン位置毎に反転する反転パルス信号ＲＰ３のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【０１４５】
このように、反転パルス信号ＲＰ３に基づいて制御スイッチ１４が１画面（１フィールド）途中の同一ライン位置間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるゲート電圧ＶＧＨの通常動作時および電気的特性検査時の駆動電圧印加時間（ゲートオン時間：ここでは通常動作時が５０μｓおよび電気的特性検査時が３０μｓとなる）が、１画面（１フィールド）途中の同一ライン位置毎に切換え可能となる。
【０１４６】
このようにして、反転パルス信号ＲＰ３を１画面（１フィールド）途中の同一ライン位置毎で反転させ、ゲートドライバ４０から出力されるゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）が１画面（１フィールド）途中の同一位置で５０μｓから３０μｓに切り替わる。
【０１４７】
上記構成により、液晶パネル２０に設けられている各ＴＦＴ２５の電気的特性の良否を判定する際には、良否判定を実施するシリアル信号ＳＩがシリアルパラレル変換回路５１に入力され、シリアルパラレル変換回路５１からは、ＲＰ発生回路５４にＴＦＴ２５の電気的特性検査用信号を生成するための制御信号が出力される。ＲＰ発生回路５４には、垂直同期信号ＶＤも入力されており、ＲＰ発生回路５４から１画面（１フィールド）途中で極性が切り替る反転パルス信号ＲＰ３が、毎フィールド繰り返して出力される。
【０１４８】
これにより、ゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）は、反転パルス信号ＲＰ３に同期して５０μｓから３０μｓになり、電気的特性がずれた不良品のＴＦＴ２５を持つ液晶表示装置１０ｂでは、液晶パネル２０の表示画面の画像に輝度差が生じるが、この場合、１画面（１フィールド）途中の同一ライン位置でゲート電圧印加時間が５０μｓまたは３０μｓのいずれかに切り換わることによって、１画面内のゲート電圧印加時間が５０μｓである表示画面上部と、ゲート電圧印加時間が３０μｓである表示画面下部との画像の輝度差により液晶表示装置１０ｂの良否判定を目視で容易かつ確実に行うことができる。
（実施形態４）
図７は、本発明の実施形態４である液晶表示装置の要部の構成を示すブロック図である。
【０１４９】
図７に示す本発明の液晶表示装置１０ｃは、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１ｃと、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路４２とを有している。
【０１５０】
制御ＩＣ１１ｃは、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２と、シリアルパラレル変換回路５１からの制御信号およびＣＬＧ発生回路５２からのゲートクロック信号ＣＬＧによって反転パルス信号ＲＰ４を発生させる１／６分周回路５５を有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ４およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。
【０１５１】
駆動電圧印加時間切換回路１２、液晶パネル２０、ソースドライバ３０およびゲートドライバ４０は、図１に示す実施形態１の液晶表示装置１０と同様である。
【０１５２】
また、図７に示す液晶表示装置１０ｃには、制御ＩＣ１１ｃと駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１ｃから出力される切換タイミング制御信号である反転パルス信号ＲＰ４に基づいてソースドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、１画面（１フィールド）における所定ライン毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【０１５３】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されており、画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２５に対してＴＦＴ２５のゲート制御信号の通常動作時および電気的特性検査時の駆動電圧印加時間（ゲートオン期間）を、１画面（１フィールド）において所定ライン毎に切換えて、ゲートオン期間が１画面（１フィールド）の所定ライン毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。ここで、１画面（１フィールド）において所定ライン毎とは、目視にて確認可能なライン数毎であり、例えば、１画面（１フィールド）において図８に示すように３ライン毎である。
【０１５４】
制御ＩＣ１１ｃは、１／６分周回路５５を有しており、シリアルパラレル変換回路５１および１／６分周回路５５により切換タイミング制御信号発生手段が構成されている。この切換タイミング制御信号発生手段は、切換タイミング制御信号としての反転パルス信号ＲＰ４を発生する。
【０１５５】
１／６分周回路５５は、ＣＬＧ発生回路５２からのゲートクロック信号ＣＬＧおよびシリアルパラレル変換回路５１からの制御信号が入力されて、１画面（１フィールド）において３ライン毎に反転する反転パルス信号ＲＰ４を出力する。この反転パルス信号ＲＰ４は、制御ＩＣ１１ｃに入力されるシリアル信号ＳＩによって制御されており、制御ＩＣ１１ｃ内のシリアルパラレル変換回路５１により通常の表示を行う場合、ＬＯＷレベル信号として制御ＩＣ１１ｃから出力される。
【０１５６】
駆動電圧印加時間切換回路４２は、ゲート制御信号のゲートオン期間を１画面（１フィールド）において３ライン毎の位置でで切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に構成されている。
【０１５７】
制御ＩＣ１１ｃのＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１および抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【０１５８】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【０１５９】
制御ＩＣ１１ｃの１／６分周回路５５から出力される反転パルス信号ＲＰ４によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間が設定されている。制御スイッチ１４の制御端子には、制御ＩＣ１１ｂからの反転パルス信号線が接続されている。
【０１６０】
さらに、駆動電圧印加時間切換回路１２は、１画面（１フィールド）において３ライン毎に反転する反転パルス信号ＲＰ４のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【０１６１】
駆動電圧印加時間切換回路１２は、１画面（１フィールド）において３ライン毎に反転する反転パルス信号ＲＰ４のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【０１６２】
このように、反転パルス信号ＲＰ４に基づいて制御スイッチ１４が１画面（１フィールド）において３ライン毎の間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるゲート電圧ＶＧＨの通常動作時および電気的特性検査時の駆動電圧印加時間（ここでは通常動作時が５０μｓおよび電気的特性検査時が３０μｓとなる）が、１画面（１フィールド）において３ライン毎に切換え可能となる。
【０１６３】
このようにして、反転パルス信号ＲＰ４を１画面（１フィールド）において３ライン毎に反転させ、ゲートドライバ４０から出力されるゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）が１画面（１フィールド）において３ライン毎に５０μｓから３０μｓに切り替わる。
【０１６４】
尚、反転パルス信号ＲＰ４は、制御ＩＣ１１ｃに入力されるシリアル信号ＳＩにより制御されており、シリアル信号ＳＩは、制御ＩＣ１１ｃ内のシリアルバラレル変換回路５１により通常の表示を行う場合、反転パルス信号ＲＰ４がＬＯＷレベル信号として制御ＩＣ１１ｃから出力されるよに設定されている。そして、ＬＯＷレベル信号の反転パルス信号ＲＰ４が入力された制御スイッチ１４は、オフ状態となり、駆動電圧印加時間切換回路１２からゲート電圧ＶＧＨのゲート電圧印加時間を５０μｓに設定するゲートクロック信号ＣＬＧがゲートドライバ４０に出力される。
【０１６５】
上記構成により、液晶パネル２０に設けられている各ＴＦＴ２５の電気的特性の良否を判定する際には、良否判定を実施するシリアル信号ＳＩがシリアルパラレル変換回路５１に入力され、シリアルパラレル変換回路５１からは、１／６分周回路５５にＴＦＴ２５の電気的特性検査用信号を生成するための制御信号が出力される。１／６分周回路５５には、ＣＬＧ発生回路５２からのゲートドライバ４０用のゲートクロック信号ＣＬＧも入力されており、このゲートクロックＣＬＧ信号を１／６分周した反転パルス信号ＲＰ４が制御ＩＣ１１ｃから制御スイッチ１４の制御端子に入力される。
【０１６６】
これにより、駆動電圧印加時間切換回路１２から、１画面（１フィールド）において３ライン毎に、通常動作時および電気的特性検査時の駆動電圧印加時間（ここでは、それぞれ５０μｓおよび３０μｓ）が切り替わるゲートクロック信号ＣＬＧがゲートドライバ４０のＣＬＧ端子に出力される。この動作は、フィールド毎に繰り返して行われる。
【０１６７】
したがって、ゲートドライバー４０に入力されるゲートクロック信号ＣＬＧに基づいて、出力バッファ４２から出力されるゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）は、反転パルス信号ＲＰ４に同期して５０μｓから３０μｓになり、電気的特性がずれた不良品のＴＦＴ２５を持つ液晶表示装置１０ｃでは、液晶パネル２０の表示画面の所定のライン群毎に輝度差が生じるが、この場合、例えば、表示画面上の１画面（１フィールド）において３ライン毎にゲート電圧印加時間が５０μｓまたは３０μｓいずれかに切り換わることによって、１画面内で３ライン置きに明るさが変わり、表示画面に横縞状の模様となって現れる。この結果、ＴＦＴ２５の電気的特性がずれた液晶表示装置１０ｃの良否判定は、液晶パネル２０の表示画面の横縞状の模様が現れるか否かを確認すれば良く、容易かつ確実に検査を行うことができる。
（実施形態５）
図９は、本発明の実施形態５である液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲート電圧印加時間の印加分布を示すタイミングチャートである。
【０１６８】
図６に示す実施形態３の液晶表示装置に示すゲートドライバ４０のゲート電圧ＶＧＨの出力タイミングおよび表示１画面におけるゲート電圧印加期間（５０μｓおよび３０μｓ）の印加分布図との比較において、図９に示すように５画面目までと６画面以降との１画面内のゲート電圧印加時間において、通常動作用の５０μｓ印加部と電気的特性検査用の３０μｓ印加部との位置を表示画面の上下が逆の位置になるように反転パルス信号ＲＰ５の出力波形レベルが設定されている。例えば、ｍ（ｍは自然数：図９ではｍ＝６）画面目以降の反転パルス信号ＲＰ５の極性が、（ｍ−１）画面目までの反転パルス信号ＲＰ５の極性と逆極性となるように設定され、ｍ画面目以降のゲート電圧印加時間は３０μｓ、（ｍ−１）画面目までのゲート電圧印加時間は５０μｓとなるとうに設定されている。
【０１６９】
したがって、ＴＦＴ２５の電気的特性のずれが液晶パネル２０の表示画面の上部のみに発生していた場合でも、所定の画面の前後において、各ＴＦＴ２５のゲート電圧ＶＧＨの通常動作時および電気的特性時のゲートオン電圧印加時間（それぞれ５０μｓおよび３０μｓ）の表示画面に対する印加分布が、表示画面の上部まはた下部においてを逆に分布するように設定することによって、電気的特性がずれた不良のＴＦＴｂが容易かつ正確に検出され、液晶表示装置の良否判定を容易かつ確実に行うことができる。
（実施形態６）
図１０は、本発明の実施形態６である液晶表示装置の要部の構成を示すブロック図である。
【０１７０】
図１０に示すように、図１、図３、図５および図７において、例えば、３０μｓのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）を設定する、駆動電圧印加時間切換回路１２の単安定マルチバイブレータ１３に接続されたＣＲ回路の抵抗Ｒ１を、可変抵抗手段である可変抵抗ＶＲ１とすることによって、液晶パネル２０のＴＦＴ２５の駆動電圧であるゲート電圧ＶＧＨの通常動作時および電気的特性検査時のゲート電圧印加時間の一方のゲート電圧印加時間を、例えば、４０μｓに延長したり２０μｓに短縮することができる。これにより、図１０に示す実施形態６の液晶表示装置は、ＴＦＴ２５の電気的特性のずれの検出レベルを可変することができる。
【０１７１】
また、同様に、上記ＣＲ回路の抵抗Ｒ２を可変抵抗手段である可変抵抗ＶＲ２とすることもできる。この場合、液晶パネル２０のＴＦＴ２５の駆動電圧であるゲート電圧ＶＧＨの通常動作時および電気的特性検査時のゲート電圧印加時間の他方のゲート電圧印加時間の５０μｓも可変することができる。これにより、ＴＦＴ２５の電気的特性のずれの検出レベルを細かく可変することができる。
【０１７２】
このように、本発明の実施形態１〜６によれば、液晶パネル２０の各ＴＦＴ２５に対して、ＴＦＴ２５に印加されるゲート電圧の通常動作時および電気的特性検査時のゲート電圧印加時間（例えば、通常動作時が５０μｓおよび電気的特性検査時が３０μｓ）が切り換えられて、液晶パネル２０の表示画面に画像が表示される。これにより、電気的特性が不良のＴＦＴ場合には、所定切換時間（ｎフィールド期間など）または所定表示画面位置（同一ライン位置等）毎に表示画像の輝度の濃淡により、ＴＦＴのわずかな電気的特性のシフトにより不良品となる液晶表示装置をも容易かつ確実に確認可能となり、従来のように検査対象装置と基準となる比較対象装置とを共に表示させるような、大規模な装置で時間をかけて液晶表示装置の表示画像の輝度を比較する必要がなくなる。
【０１７３】
尚、上記の実施形態１〜６では、ゲート電圧の二種類の駆動電圧印加時間の切換タイミングを制御できる切換タイミング制御信号発生手段および駆動電圧印加時間切換手段を液晶表示装置１０、１０ａ、１０ｂ、１０ｃ等に内蔵した場合について説明したが、これらの切換タイミング制御信号発生手段および駆動電圧印加時間切換手段を液晶表示装置の外部に素子電気的特性良否判定装置（図１、図３、図５、図７および図１０の矢印Ａ側の制御ＩＣおよび駆動電圧切換回路で構成されていてもよい。）として設けるようにしても良い。
【０１７４】
また、外部からマニュアルにてスイッチングすることによって、ＴＦＴのゲート電圧の通常動作時および電気的特性検査時の駆動電圧印加時間を切り換えるように構成してもよい。
【０１７５】
以上により、本発明によれば、各絵素電極駆動素子に対して、通常動作用の制御信号の電圧印加時間と、電気的特性検査用の制御信号の電圧印加時間とを切換えて画像表示するため、絵素電極駆動素子の電気的特性不良の場合には、切換時間または切り換え位置に応じて表示画像の輝度の濃淡により、わずかな絵素電極駆動素子の電気的特性のずれによる不良品をも容易かつ確実に確認することができて、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて輝度を比較する必要はない。
【０１７６】
絵素電極駆動素子の電気的特性がずれた液晶表示装置の検出を表示期間内の途中（ｎフィールド期間毎）で、通常動作用の制御信号の電圧印加時間（絵素電極駆動素子の駆動電圧印加時間）を電気的特性検査用の制御信号の電圧印加時間に切換え、表示画面の輝度が変化することによって判定するため、従来のように、良品の液晶表示装置と輝度を比較することもなく、また、液晶表示装置の表示画面の明るさを測定する必要もない。このため、素子特性の良否判定作業が簡単になり作業の効率アップとなる。
【０１７７】
また、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１フレーム毎に、例えば、５０μｓと３０μｓとの間で切り換るため、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては表示画面がフリッカのようになり、このフリッカを確認することにより液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１７８】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１画面の途中で、例えば、５０μｓと３０μｓとの間で切り換るため、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては表示画面の上部と下部との輝度差によって絵素電極駆動素子の電気的特性の良否判定を容易かつ確実に行うと共に、上記表示期間内で駆動電圧印加時間（電圧印加時間）を切換える方法よりも、より短時間で確実に不良品の液晶表示装置を検出することができる。
【０１７９】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）を１画面の途中で、例えば、５０μｓと３０μｓとの間で切り換えることに加えて、画像表示期間内に通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間を５０μｓと３０μｓとの間でそれぞれ逆方向に切り換えることで、画像表示画面の一部（例えば上部または下部）に絵素電極駆動素子の電気的特性ずれが僅かに存在している場合においても、液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１８０】
さらに、表示画面上の所定ライン毎（例えば、３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）を、例えば、５０μｓと３０μｓとの間で切り換えるため、絵素電極駆動素子の電気的特性がずれた液晶表示装置であれば、１画面内で所定ライン置きに表示の明るさが変り、それが横縞状の模様となって現れ、それの確認検査をするだけで、絵素電極駆動素子の電気的特性の良否判定を容易かつ確実に行うことができる。また、この場合には、表示画面の一部のみに絵素電極駆動素子の電気的特性がずれている場合においても、絵素電極駆動素子の電気的特性がずれている箇所が縞模様となって表れるため、絵素電極駆動素子の電気的特性のずれた液晶表示装置の表示画面一部の良否判定を容易かつ確実に行うことができる。
【０１８１】
さらに、所定ライン毎（例えば、３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）が、例えば、５０μｓと３０μｓとの間で切り換えることに加えて、画像表示期間内に、例えば、５０μｓと３０μｓとの間で切り換える切換方向（切換順）を逆方向にすることで、ほんの僅かな表示画面の一部（数ライン）の絵素電極駆動素子の電気的特性のずれ不良をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１８２】
さらに、通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）の値の少なくとも一方を可変することにより、画像表示の輝度差がより明確になるように絵素電極駆動素子の電気的特性不良の検出レベルを良好に変更することができる。
【０１８３】
さらに、液晶表示装置の制御回路を内蔵した例えば制御ＩＣ内部に、通常の駆動方法に加え、上記二つの駆動電圧印加時間の切換タイミングを制御できる切換タイミング制御信号発生手段および駆動電圧印加時間切換手段を内蔵していることにより、液晶表示装置として製品に組み込んだ後の絵素電極駆動素子の電気的特性の良否判定をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１８４】
【発明の効果】
本発明の液晶表示装置は、各絵素電極駆動素子に対して、通常動作用の制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示するため、絵素電極駆動素子の電気的特性が不良の場合には、切換時間または切り換え位置に応じて表示画像の輝度の濃淡により、わずかな絵素電極駆動素子の電気的特性（電圧−電流特性）のずれによる不良品をも容易かつ確実に確認することができて、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて表示画像の輝度の比較を行う必要がない。
【図面の簡単な説明】
【図１】本発明の実施形態１である液晶表示装置の要部の構成を示すブロック図である。
【図２】図１に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図３】本発明の実施形態２である液晶表示装置の要部の構成を示すブロック図である。
【図４】図３に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図５】本発明の実施形態３である液晶表示装置の要部の構成を示すブロック図である。
【図６】図５に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図７】本発明の実施形態４である液晶表示装置の要部の構成を示すブロック図である。
【図８】図７に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図９】本発明の実施形態５の液晶表示装置におけるゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図１０】本発明の実施形態６である液晶表示装置の要部の構成を示すブロック図である。
【図１１】従来のアクティブマトリックス型液晶表示装置の要部の構成の一例を示すブロック図である。
【図１２】図１１に示すゲートドライバからの各ゲート制御信号のタイミングチャートである。
【図１３】図１１に示すソースドライバの映像信号出力電圧、ゲートクロック信号に同期するおよびそのＴＦＴのゲート電圧およびドレイン電圧のタイミングチャートである。
【図１４】ＴＦＴのゲート−ソース間電圧ＶＧＳとソース−ドレイン間電流ＩＤＳとの関係を示すグラフである。
【符号の説明】
１０ 液晶表示装置
１０ａ 液晶表示装置
１０ｂ 液晶表示装置
１０ｃ 液晶表示装置
１１ 制御ＩＣ
１１ａ 制御ＩＣ
１１ｂ 制御ＩＣ
１１ｃ 制御ＩＣ
１２ 駆動電圧印加時間切換回路
１３ 単安定マルチバイブレータ
１４ 制御スイッチ
２０ 液晶パネル
２１ 絵素電極
２３ ゲート制御信号線
２４ 映像信号線
２５ ＴＦＴ
３０ ソースドライバ
３１ Ｈシフトレジスタ
３２ ＲＧＢ信号線
３３ サンプリングＳＷ
３４ サンプリングコンデンサ
３５ 転送ＳＷ
３６ 転送コンデンサ
３７ オペアンプ
４０ ゲートドライバ
４１ Ｖシフトレジスタ
４２ 出力バッファ
４２ａ Ｐ型ＭＯＳトランジスタ
４２ｂ Ｎ型ＭＯＳトランジスタ
５１ シリアルパラレル変換回路
５２ ＣＬＧ発生回路
５３ ＲＰ発生回路
５４ ＲＰ発生回路
５５ １／６分周回路
１００ 液晶表示装置
２００ 液晶パネル
３００ ソースドライバ
４００ ゲートドライバ
５００ 制御ＩＣ
【発明の属する技術分野】
本発明は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の電圧−電流特性等の電気的特性のずれを検出する電気的特性検出回路が搭載されたアクティブマトリックス型液晶表示装置等の液晶表示装置に関する。
【０００２】
【従来の技術】
絶縁性基板上に複数の絵素電極をマトリクス状に配置し、各絵素電極に独立して映像信号を印加するアクティブマトリクス方式は、液晶テレビジョン、携帯電話、コンピュータの端末表示装置等の表示装置に実用化されている。
【０００３】
図１１は、従来のアクティブマトリックス型液晶表示装置の要部の構成の一例を示すブロック図である。
【０００４】
図１１に示すアクティブマトリックス型液晶表示装置１００は、表示画面が設けられている液晶表示パネル２００と、映像信号を液晶表示パネル２００に供給する映像信号線駆動手段であるソースドライバ３００と、映像信号を液晶表示パネル２００に供給するタイミングを制御する制御信号線駆動手段であるゲートドライバ４００と、これらのソースドライバ３００およびゲートドライバ４００に対して同期制御信号を供給する制御ＩＣ５００とを有している。
【０００５】
制御ＩＣ５００は、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５０１と、シリアルパラレル変換回路５０１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５０２とを有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３００に出力し、スタートパルス信号ＳＰＧおよびゲートクロック信号ＣＬＧをゲートドライバ４００に出力する。
【０００６】
ソースドライバ３００は、制御ＩＣ５００からの入力サンプリング信号ＳＰおよびクロック信号ＣＬＫが入力され、入力サンプリング信号ＳＰをクロック信号ＣＬＫに同期させて、順次遅延させたサンプリング信号を順次出力するＨシフトレジスタ３０１と、ＲＧＢ信号入力端子Ｓｉｎを介して映像信号の各色成分であるＲＧＢ信号が入力されるＲＧＢ信号線３０２と、Ｈシフトレジスタ３０１からのサンプリング信号によりＲＧＢ信号線３０２からのＲＧＢ信号の各色信号を選択し、オン／オフ動作を繰り返して順次ＲＧＢ信号のそれぞれの色信号を出力する複数のサンプリングＳＷ（スイッチ）３０３と、サンプリングＳＷ３０３を介してＲＧＢ信号線３０２から供給されるＲＧＢ信号の各色信号をそれぞれ一旦保持する複数のサンプリングコンデンサ３０４と、制御ＩＣ５００からの転送信号ＴＲＳを印加されることによりオン状態となり各サンプリングコンデンサ３０４にそれぞれ保持されたＲＧＢ信号の各色信号を一斉に転送する複数の転送ＳＷ（スイッチ）３０５と、各転送ＳＷ３０５を介して各サンプリングコンデンサ３０４から転送されたＲＧＢ信号の各色信号をそれぞれ一旦保持する複数の転送コンデンサ３０６と、各転送コンデンサ３０６にそれぞれ保持されたＲＧＢ信号の各色信号を増幅して複数の映像信号線２０４にそれぞれ出力する複数のオペアンプ３０７とを有している。
【０００７】
ここで、サンプリングコンデンサ３０４および転送コンデンサ３０６は、それぞれサンプリングＳＷ３０３および転送ＳＷ３０５の出力端子とアース（ＧＮＤ）との間にそれぞれ接続され、ＲＧＢ信号の各色信号は、それぞれオペアンプ３０７の非反転入力端子（＋）に入力され、オペアンプ３０７の反転入力端子（−）および出力端子は短絡されている。そして、各オペアンプ３０７の出力端子は、それぞれの映像信号線２０４に接続されている。
【０００８】
ゲートドライバ４００は、制御ＩＣ５００からの入力スタートパルス信号ＳＰＧを、制御ＩＣ５００から出力されるゲートクロック信号ＣＬＧに同期させて、順次遅延させたゲート制御信号線選択信号を順次出力するＶシフトレジスタ４０１と、外部供給電圧端子ＶＧＨを介して外部供給電圧のゲート電圧ＶＧＨ１が印加される複数の出力バッファ４０２とを有している。出力バッファ４０２は、Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂから構成されたインバータ回路である。Ｐ型ＭＯＳトランジスタ４０２ａのドレイン端子およびゲート端子は、それぞれＮ型ＭＯＳトランジスタ４０２ｂのドレイン端子およびゲート端子にそれぞれ接続される。Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂの各ドレイン端子は、出力バッファ４０２の出力端子となりゲート制御信号線２０３に接続されている。Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂの各ゲート端子は、出力バッファ４０２の入力端子となる。出力バッファ４０２の入力端子には、Ｖシフトレジスタ４０１から出力されるゲート制御信号線選択信号が入力される。Ｐ型ＭＯＳトランジスタ４０２ａおよびＮ型ＭＯＳトランジスタ４０２ｂのソース端子は、それぞれ外部供給電圧端子ＶＧＨおよびアース（ＧＮＤ）に接続される。
【０００９】
出力バッファ４０２は、Ｖシフトレジスタ４０１からのゲート制御信号線選択信号によって、オン／オフ動作を行い出力端子よりゲート制御信号線２０３にゲート制御信号であるゲート電圧ＶＧＨ１を出力する。出力バッファ４０２は、ゲート制御信号線２０３毎に設けられている。
【００１０】
液晶表示パネル２００は、マトリクス状に配置された複数の絵素電極２０１を有するガラス板等の透明絶縁性基板（以下、アクティブマトリクス基板と記載する）と、このアクティブマトリクス基板に対向して配設され、膜状の共通（対向）電極２０２が設けられたガラス板等の透明絶縁性基板（以下、対向基板と記載する）とを有し、アクティブマトリクス基板と対向基板との間には、液晶層ＬＣが挟持されている。
【００１１】
アクティブマトリクス基板は、走査線として機能する複数のゲート制御信号線２０３（ゲート信号線）と、これらのゲート制御信号線２０３と直交し、信号線として機能する複数の映像信号線２０４（ソース信号線）とを有している。各ゲート制御信号線２０３および各映像信号線２０４の直交する位置の近傍には、絵素電極駆動素子２０５がそれぞれ配置されている。絵素電極駆動素子２０５のゲート端子およびソース端子は、それぞれゲート制御信号線２０３および映像信号線２０４にそれぞれ接続されており、絵素電極駆動素子２０５の駆動端子であるドレイン端子は、絵素電極２０１に接続されている。各絵素電極２０１は、それぞれのゲート制御信号線２０３および映像信号線２０４に囲まれた領域に設けられている。
【００１２】
絵素電極駆動素子（以下、ＴＦＴと記載する）２０５には、アモルファスシリコンによって形成された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ）、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）素子等が用いられる。
【００１３】
図１１に示す液晶表示装置は、このような構成により、まず、ＲＧＢ信号入力端子Ｓｉｎを介して映像信号の各色成分であるＲＧＢ信号が、ソースドライバ３００に設けられているＲＧＢ信号線３０２に入力される。同時に、Ｈシフトレジスタ３０１は、入力サンプリング信号ＳＰおよびクロック信号ＣＬＫが入力され、入力サンプリング信号ＳＰをクロック信号ＣＬＫに同期させて、順次遅延させたサンプリング信号を順次サンプリングＳＷ（スイッチ）３０３に出力する。この時、ＲＧＢ信号線３０２における１水平期間の映像信号の各色信号が、液晶表示パネル２００に表示すべき映像信号として各サンプリングＳＷ３０３にて順次サンプリングされ、このサンプリングされた映像信号の各色成分が各サンプリングコンデンサ３０４に順次保持される。
【００１４】
次に、上記サンプリング動作までの間に、制御ＩＣ５００から出力される転送信号ＴＲＳによって各転送ＳＷ３０５がオン状態となり、１水平期間の映像信号は、保持された各サンプリングコンデンサ３０４から各転送ＳＷ３０５をそれぞれ介して各転送コンデンサ３０６にそれぞれ転送される。さらに、各転送コンデンサ３０４に充電された各映像信号出力電圧は各オペアンプ３０７によってそれぞれ増幅された後に各映像信号線２０４にそれぞれ転送される。
【００１５】
一方、各映像信号線２０４にそれぞれ出力された１水平期間の映像信号は、ゲートドライバ４００の出力バッファ４０２から各ゲート制御信号線２０３にそれぞれ順次出力されるゲート制御信号によって、所定のゲート制御信号線２０３に接続される１ライン（走査）分の横一列の複数のＴＦＴ２０５が一斉にオン状態となり、複数の映像信号線２０４上の各映像信号電圧がそれぞれ、各ＴＦＴ２０５のドレイン端子を通して各絵素電極２０１にそれぞれ書き込まれる。
【００１６】
この場合のゲートドライバ４００の出力バッファ４０２から出力されるゲート制御信号の出力タイミングについて説明する。
【００１７】
図１２は、図１１に示すゲートドライバ４００の各出力バッファ４０２から出力されるそれぞれのゲート制御信号のタイミングチャートである。
【００１８】
図１２に示すように、ゲートドライバ４００のＶシフトレジスタ４０１では、制御ＩＣ５００から出力されたスタートパルス信号ＳＰＧが入力されると、制御ＩＣ５００から出力された所定周波数のゲートクロック信号ＣＬＧに同期して、ゲート制御信号線選択信号が出力バッファ４０２に出力され、ゲート制御信号線選択信号に基づいて出力バッファ４０２からゲート制御信号であるゲート電圧ＶＧＨ１がゲート制御信号線２０４に出力される。例えば、液晶表示パネル２００の画面１行目（第１ライン目）のゲート制御信号線２０３に対して、この第１ライン目のゲート制御信号線２０３に対応する出力バッファ４０２よりゲート制御信号であるゲート電圧ＶＧＨ１が出力され、このゲート制御信号によって液晶表示パネル２００の画面１行目が表示される。さらに、所定周波数のゲートクロック信号ＣＬＧに同期して、画面２行目（第２ライン目）のゲート制御信号線２０４に対して、この第２ライン目のゲート制御信号線２０３に対応する出力バッファ４０２よりゲート制御信号が出力され、このゲート制御信号によって液晶表示パネル２００の画面２行目が表示される。出力バッファ４０２よりゲート制御信号が出力される動作は、所定周波数のゲートクロック信号ＣＬＧの周期で繰り返されて、１垂直期間内での１画面が表示される。尚、出力バッファ４０２からゲート制御信号線２０３に出力されるゲート制御信号であるゲート電圧ＶＧＨ１は、ＨＩＧＨ状態ではＶＧＨ（ＨＩＧＨ）＝１３Ｖ、ＬＯＷ状態ではＶＧＨ（ＬＯＷ）＝０Ｖ（ＧＮＤ）である。
【００１９】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置１００では、ゲート電圧ＶＧＨ１のＨＩＧＨ状態の期間が一定であってもＴＦＴ２０５の電圧−電流特性等の電気的特性が不良である場合には、映像信号の信号レベルが正確に絵素電極２０１に書き込まれない（充電不足）おそれがある。
【００２０】
従来のＴＦＴの電気的特性の検査方法では、液晶表示装置１００において、ＴＦＴによる絵素電極２０１の充電不足か否かを判定するために、液晶層ＬＣに印加する映像信号電圧を固定値とし、電気的特性が良好なＴＦＴで形成された液晶表示装置１００の輝度を基準として定め、検査対象の液晶表示装置１００の輝度を測定し、基準の液晶表示装置１００の輝度と検査対象の液晶表示装置１００の輝度とを比較することにとって、ＴＦＴに対して良品または不良品かを判定している。
【００２１】
この場合に、測定される検査対象の液晶表示装置１００と比較するために、良品のＴＦＴで形成された、基準となる液晶表示装置１００も輝度を確認するために画像を表示させる必要がある。
【００２２】
これにより、検査対象の液晶表示装置１００の輝度測定とともに、比較対象の良品のＴＦＴで形成された、基準となる液晶表示装置１００の輝度を測定する時間が必要となり、処理スピードが低下する大きな要因になっている。そして、良品のＴＦＴで形成された、基準となる液晶表示装置１００と検査対象の液晶表示装置１００とを比較する場合において、検査装置の規模が大きくなるとともに、比較用の良品のＴＦＴで形成された基準となる液晶表示装置１００を駆動させる駆動回路も必要となり、ＴＦＴの電気的特性の検査におけるコストアップにつながっている。
【００２３】
また、ＴＦＴの電気的特性が検査された液晶表示装置１００が出荷された後に、液晶表示装置１００が使用された各種製品の製造工程および運搬時に、静電気などによってＴＦＴの電気的特性がわずかにシフトする場合がある。この場合、従来の液晶表示装置１００におけるＴＦＴの電気的特性の検査方法では、ＴＦＴの電気的特性が極端なシフトであれば不良品として判定が可能であるが、ＴＦＴの電気的特性が僅かなシフトであれば不良品としての判定が難しく、検出されないおそれがある。
【００２４】
上記の問題点のある従来のＴＦＴの電気的特性の良否判定を行う検査方法において、本発明者等は、ＴＦＴの電気的特性について以下のように検討した。
【００２５】
図１３は、図１１に示すソースドライバ３００のオペアンプ３０７から出力される映像信号出力電圧、制御ＩＣ５００からのゲートクロック信号ＣＬＧに同期するＴＦＴのゲート電圧およびドレイン電圧のタイミングチャートである。
【００２６】
図１３において、各信号波形について順次説明する。
【００２７】
まず、ソースドライバ３００のオペアンプ３０７からの映像信号出力電圧の出力信号波形において、映像信号出力電圧の期間（ａ）は、ＨＩＧＨレベル電圧の映像信号を絵素電極２０１に書き込むタイミングであり、次の期間（ｂ）は、ＬＯＷレベル電圧の映像信号を絵素電極２０１に書き込むタイミングである。
【００２８】
また、ゲートクロック信号ＣＬＧ（１）および（２）のＨＩＧＨレベル電圧によって、ゲートドライバ４００の出力バッファ４０２から出力されるゲート制御信号がＨＩＧＨレベル電圧になってＴＦＴのゲートＧをオン状態にし、ゲートクロック信号ＣＬＧ（１）および（２）のＬＯＷレベル電圧によって、ゲートドライバ４００の出力バッファ４０２から出力されるゲート制御信号がＬＯＷレベル電圧となりＴＦＴのゲートＧをオフ状態にする。ここで、ゲートクロック信号ＣＬＧ（１）および（２）の信号波形の相違は、それぞれＨＩＧＨレベル状態の期間（ＯＮ期間）が５０μｓおよび３０μｓの違いである。
【００２９】
次に、ＴＦＴのドレインＤの出力信号波形（イ）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３０】
次に、ＴＦＴのドレインＤの出力信号波形（イ’）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３１】
次に、ＴＦＴのドレインＤの出力信号波形（ロ）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３２】
次に、ＴＦＴのドレインＤの出力信号波形（ロ’）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で正常なＴＦＴ（良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３３】
次に、ＴＦＴのドレインＤの出力信号波形（ハ）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３４】
次に、ＴＦＴのドレインＤの出力信号波形（ハ’）は、映像信号出力電圧が期間（ａ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最大電圧５Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３５】
ここで、ＴＦＴのドレインＤの出力信号波形（ハ）は、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミングで４．８Ｖの映像信号が絵素電極２０１に書き込まれることを示しており、ＴＦＴのドレインＤの出力信号波形（ハ’）は、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミングで４．３Ｖの映像信号が絵素電極２０１に書き込まれることを示している。
【００３６】
次に、ＴＦＴのドレインＤの出力信号波形（ニ）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（１）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３７】
次に、ＴＦＴのドレインＤの出力信号波形（ニ’）は、映像信号出力電圧が期間（ｂ）の状態において、ゲートクロック信号ＣＬＧ（２）のＨＩＧＨレベルのタイミング（ゲート電圧のＨＩＧＨレベルのタイミング）で電気的特性がずれた正常でないＴＦＴ（不良品）を介して、ソースドライバ３００から出力される最小電圧１Ｖの映像信号を絵素電極２０１に書き込む場合の信号波形を示している。
【００３８】
図１４は、ＴＦＴのゲート−ソース間電圧ＶＧＳとソース−ドレイン間電流ＩＤＳとの関係を示すグラフである。
【００３９】
図１４では、実線の特性曲線が良品のＴＦＴ（ＴＦＴａ）の正常なＶＧＳ−ＩＤＳ特性を示し、点線の特性曲線が不良品のＴＦＴ（ＴＦＴｂ）の正常でないＶＧＳ−ＩＤＳ特性を示している。
【００４０】
図１４に示すように、実線の特性曲線に示す良品のＴＦＴ（ＴＦＴａ）のゲート電位（ゲート制御信号であるゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最大ドレイン電位を５Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−５Ｖ＝８Ｖとなり、ＩＤＳ電流は、ＩＤＳａ（ゲート−ソース間電圧ＶＧＳが８Ｖで実線の特性曲線上の点Ａ８に対応したＩＤＳ電流を示している）となり、ＴＦＴａのオン状態の期間内にＴＦＴａが絵素電極２０１に十分充電（書き込み）できる最低限度のＩＤＳ電流値ＩＤＳＭ（一点破線で示している）を上回っている。ＩＤＳ電流がＩＤＳａになる場合は、図１３に示すＴＦＴのドレインＤの出力信号波形（イ）の場合を表しており、ＴＦＴａのオン状態の期間にソースドライバ３００から出力される電圧５Ｖの映像信号と同じ電位が絵素電極２０１に書き込まれる。
【００４１】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴａのゲートオン期間）が３０μｓの場合でも、図１３のＴＦＴのドレインＤの出力信号波形（イ’）に示すように、ソースドライバ３００からの出力される電圧５Ｖの映像信号を絵素電極２０１に書き込むことができる。
【００４２】
また、良品のＴＦＴ（ＴＦＴａ）のＶＧＳ−ＩＤＳ特性は、図１４の実線の特性曲線で示され、ＴＦＴａのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最小ドレイン電位を１Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−１Ｖ＝１２Ｖとなり、ＩＤＳ電流は、ＩＤＳｃ（ゲート−ソース間電圧ＶＧＳが１２Ｖで実線の特性曲線上の点Ａ１２に対応したＩＤＳ電流を示している）となり、上記の電圧５Ｖの映像信号を書き込む場合の電流値ＩＤＳａを上回る。ＩＤＳ電流がＩＤＳｃになる場合は、図１３に示すＴＦＴのドレインＤの出力信号波形（ロ）の場合を表しており、ＴＦＴａのオン状態の期間にＴＦＴａが絵素電極２０１に十分充電（書き込み）できる最低限度のＩＤＳ電流ＩＤＳＭを上回っており、ＴＦＴａのオン状態の期間にソースドライバ３００から出力される電圧１Ｖの映像信号と同じ電位が絵素電極２０１に書き込まれる。
【００４３】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴａのゲートオン期間）が３０μｓの場合でも、図１３のＴＦＴのドレインＤの出力信号波形（ロ’）に示すように、ソースドライバ３００からの出力される電圧１Ｖの映像信号を絵素電極２０１に書き込むことができる。
【００４４】
したがって、アクティブマトリックス型液晶表示装置１００の液晶パネル２００に表示される画像は、１ライン毎に正極性の映像信号と負極性の映像信号とが交互に絵素電極２０１に書き込まれ、または、１画面全ての絵素電極２０１に所定の信号を書き込んだ後に、次の画面では、正極性の映像信号が書き込まれたラインと、負極性の映像信号が書き込まれたラインとの映像信号の極性がそれぞれ反転して絵素電極２０１に書き込まれる。このため、良品のＴＦＴ（ＴＦＴａ）に接続された絵素電極２０１に対応する液晶層ＬＣには、映像信号出力電圧が正極性の期間（ａ）において、ゲートクロック信号ＣＬＧ（１）または（２）のＨＩＧＨレベルのタイミングでゲート制御信号のＨＩＧＨレベル状態の期間（ゲートオン時間）が５０μｓまたは３０μｓの場合でも、５Ｖ−１Ｖ＝４Ｖｐ−ｐの電圧が印加され、絵素電極２０１に入力される映像信号電圧に対して忠実に映像を再現することができる。
【００４５】
一方、図１４の点線の特性曲線で示すＶＧＳ−ＩＤＳ特性が正常でない不良品のＴＦＴ（ＴＦＴｂ）の場合には、ＴＦＴｂのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最大ドレイン電位を５Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−５Ｖ＝８Ｖとなり、ＩＤＳ電流はＩＤＳｂ（ゲート・ソース電圧ＶＧＳが８Ｖで点線の特性曲線上のＢ８に対応したＩＤＳ電流を示している）となって、ＴＦＴｂのオン状態の期間内にＴＦＴｂが、ソースドライバ３００から出力される電圧５Ｖの映像信号を絵素電極２０１に十分充電（書き込み）できる最低限度のＩＤＳ電流値ＩＤＳＭを下まわってしまう。この場合、図１３に示すのＴＦＴのドレインＤの出力信号波形（ハ）の場合を表しており、ＴＦＴｂのオン状態の期間（５０μｓ）（ゲートクロック信号ＣＬＧのＨＩＧＨレベル期間）にソースドライバ３００から出力される電圧５Ｖの映像信号よりも低い電圧（例えば、図１３では４．８Ｖ）しか絵素電極２０１に書き込むことができない。
【００４６】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴｂのゲートオン期間）が３０μｓの場合でも、図１３のＴＦＴのドレインＤの出力信号波形（ハ’）に示すように、ソースドライバー３００から出力される電圧５Ｖの映像信号よりも低い電圧（例えば、図１３では４．３Ｖ）しか絵素電極２０１に書きこむことができない。
【００４７】
また、不良品のＴＦＴ（ＴＦＴｂ）のＶＧＳ−ＩＤＳ特性は、図１４の点線の特性曲線で示され、ＴＦＴｂのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最小ドレイン電位１Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−１Ｖ＝１２Ｖ、ＩＤＳ電流は、ＩＤＳｄ（ゲート−ソース間電圧ＶＧＳが１２Ｖで点線の特性曲線上の点Ｂ１２に対応したＩＤＳ電流を示している）となり、ＴＦＴｂのオン状態の期間にＴＦＴｂが絵素電極２０１に、ソースドライバ３００から出力される電圧５Ｖの映像信号を十分充電できる最低限度のＩＤＳ電流ＩＤＳＭを上回る。このため、ソースドライバ３００から電圧１Ｖの映像信号が出力され、ＩＤＳ電流がＩＤＳｄになる場合は、ＴＦＴｂのオン状態の期間（５０μｓ）にソースドライバ３００から出力される電圧１Ｖの映像信号と同じ電位が絵素電極２０１に十分に書き込まれることになる。
【００４８】
ゲートドライバー４００の出力バッファ４０２から出力されるゲート制御信号のＨＩＧＨレベル状態の期間（ＴＦＴａのゲートオン期間）が３０μｓの場合でも、ＴＦＴｂのゲート電位（ゲート制御信号のゲート電圧ＶＧＨ１）を１３Ｖおよび映像信号による最小ドレイン電位１Ｖとすれば、ゲート−ソース間電圧ＶＧＳは、１３Ｖ−１Ｖ＝１２Ｖ、ＩＤＳ電流は、ＩＤＳｄ（ゲート−ソース間電圧ＶＧＳが１２Ｖで点線の特性曲線上の点Ｂ１２に対応したＩＤＳ電流を示している）となり、図１３のＴＦＴのドレインＤの出力信号波形（ニ’）に示すように、ソースドライバ３００からの出力される電圧１Ｖの映像信号を絵素電極２０１に書き込むことができる。
【００４９】
以上により、図１１に示す液晶表示装置１００は、液晶パネル２００にＶＧＳ−ＩＤＳ特性がずれたＴＦＴ２０５が含まれる場合、ソースドライバ３００から出力される負極性の映像信号出力電圧を、液晶パネル２００のＴＦＴ２０５を介して絵素電極２０１に正常に書き込みすることができるが、ソースドライバ３００から出力される正極性の映像信号出力電圧を、液晶パネル２００のＴＦＴ２０５を介して絵素電極２０１に正常に書き込みすることができない。このため、液晶表示装置１００の液晶パネル２００に表示される画像は、液晶表示装置１００のソースドライバ３００に入力される映像信号に対して忠実に再現できないおそれがある。
【００５０】
上記の液晶表示装置１００の場合、液晶パネル２００の各ＴＦＴ２０５に接続されたそれぞれの絵素電極２０１に対応する液晶層ＬＣに印加される映像信号出力電圧は、画像として１ライン毎に正極性の映像信号と負極性の映像信号とが交互に印加され、または、１画面全てに所定の信号を印加した後、次の画面では、正極性の映像信号が印加されたラインと、負極性の映像信号が印加されたラインとに対して映像信号の極性がそれぞれ反転して印加される。
【００５１】
このため、不良品のＴＦＴ（ＴＦＴｂ）に接続された絵素電極２０１に対応する液晶層ＬＣには、図１３に示す映像信号出力電圧が正極性の期間（ａ）において、ゲートクロック信号ＣＬＧ（１）または（２）のＨＩＧＨレベルのタイミングでゲート制御信号のＨＩＧＨレベル状態の期間（ゲートオン時間）が５０μｓまたは３０μｓの場合には、それぞれ４．８Ｖ−１Ｖ＝３．８Ｖｐ−ｐ、または、４．３Ｖ−１Ｖ＝３．３Ｖｐ−ｐの映像信号電圧が印加されることになる。
【００５２】
したがって、不良品のＴＦＴ（ＴＦＴｂ）を有する液晶パネル２００の液晶層ＬＣに対する印加電圧は、全て良品のＴＦＴ（ＴＦＴａ）を有する液晶パネル２００の液晶層ＬＣに対する印加電圧（５Ｖ−１Ｖ＝４Ｖｐ−ｐ）よりも低くなり、液晶パネル２００の表示画面全体の画像が薄くなる（ノーマリーホワイトの場合）。
【００５３】
このように、不良品のＴＦＴ（ＴＦＴｂ）を有する液晶パネル２００が設けられた液晶表示装置１００を検査する場合、良品のＴＦＴ（ＴＦＴａ）のオン状態における画像状態が変化しない範囲においてゲート制御信号のＨＩＧＨレベル状態の期間（ゲートオン時間）を短くすることによって、不良品のＴＦＴ（ＴＦＴｂ）のオン状態における画面が薄くなることを顕著にし、液晶パネル２００の表示画面上での画像の濃淡の輝度判別により、液晶表示装置１００の良品または不良品の判定を行なうことができる。
【００５４】
本発明は、このような課題を解決するものであり、その目的は、ＴＦＴの電気的特性（電圧−電流特性）に僅かなずれがある場合でも容易および確実に不良品検出を行うことができる液晶表示装置を提供することにある。
【００５５】
【課題を解決するするための手段】
本発明の液晶表示装置は、複数の映像信号線と複数の制御信号線との各交差部の近傍毎に複数の絵素電極がそれぞれ設けられ、制御信号による各絵素電極駆動素子の駆動タイミング毎に映像信号を各絵素電極にそれぞれ供給して画像表示を行う液晶表示装置において、該各絵素電極駆動素子に対して、該制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示可能とする画像表示制御手段を有するものであり、そのことにより上記目的が達成される。
【００５６】
また、好ましくは、本発明の液晶表示装置において、前記画像表示制御手段は、
複数の映像信号線から映像信号線を順次選択して映像信号を供給する映像信号線駆動手段と、複数の制御信号線から制御信号線を順次選択して制御信号を供給する制御信号線駆動手段と、該制御信号線駆動手段に供給する前記各絵素電極駆動素子の該制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを切換え可能とする駆動電圧印加時間切換手段とを有する。
【００５７】
さらに、好ましくは、本発明の液晶表示装置において、前記電気的特性検査用制御信号の電圧印加時間は、正常と判定する絵素電極駆動素子の電圧−電流特性と、不良と判定する絵素電極駆動素子の電圧−電流特性とに基づいて設定されている。
【００５８】
さらに、好ましくは、本発明の液晶表示装置において、前記駆動電圧印加時間切換手段は、切換タイミング制御信号を発生する切換タイミング制御信号発生手段と、該切換タイミング制御信号に基づいて前記各絵素電極駆動素子の前記制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを交互に切り換える駆動電圧印加時間設定手段とを有する。
【００５９】
さらに、好ましくは、本発明の液晶表示装置において、前記駆動電圧印加時間設定手段は、並列接続された２つの抵抗のうち、一方の抵抗に直列接続されたスイッチング回路を有し、前記切換えタイミング制御信号に応じて該スイッチング回路を制御して、前記各絵素電極駆動素子の前記制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを生成する回路が設けられている。
【００６０】
さらに、好ましくは、本発明の液晶表示装置において、前記切換タイミング制御信号発生手段は、画面表示の少なくともｎ（ｎは自然数）フィールド期間毎またはｎフレーム期間毎に前記切換タイミング制御信号レベルを切り換える。
【００６１】
さらに、好ましくは、本発明の液晶表示装置において、前記切換タイミング制御信号発生手段は、前記切換タイミング制御信号レベルを、画面表示の１フィールド内で切換えるとともに、１フィールド毎に同一表示ライン位置で切換える。
【００６２】
さらに、好ましくは、本発明の液晶表示装置において、前記画面表示の１フィールド内での切り換えライン位置は、一箇所または複数箇所である。
【００６３】
さらに、好ましくは、本発明の液晶表示装置は、前記同一表示ライン位置での前記切換タイミング制御信号レベルの切り換え方向を、ｍ（ｍは自然数）フィールド毎に逆方向とする。
【００６４】
さらに、好ましくは、本発明の液晶表示装置において、前記制御信号の電圧印加時間および前記電気的特性検査用制御信号の電圧印加時間の設定値の少なくとも一方は可変である。
【００６５】
上記構成により、各絵素電極駆動素子に対して、通常動作用の制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示させるので、電気的特性不良の場合には、切換時間または切り換え位置に応じて表示画像の輝度の濃淡により、わずかな電気的特性のシフト（ずれ）による不良品をも容易かつ確実に確認可能となり、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて輝度比較する必要がなくなる。
【００６６】
電気的特性がずれた絵素電極駆動素子を含む液晶表示装置の検出を画像表示期間内の途中で通常動作用の制御信号の電圧印加時間（絵素電極駆動素子の駆動電圧印加時間）を電気的特性検査用制御信号の電圧印加時間に切換え、表示画面の輝度が変化することによって判定するので、従来のように、良品の液晶表示装置と輝度を比較することなく、また、液晶表示装置の表示画面の明るさを測定する必要がなくなる。このため、絵素電極駆動素子の電気的特性の良否検査作業が簡単になり作業の効率アップとなる。
【００６７】
また、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１フレーム毎に、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り替えられるので、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては、表示画面がフリッカのようになり、フリッカを確認することにより液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００６８】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１画面の途中で例えば５０μｓｅｃと３０μｓｅｃとの間で切り替わるので、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては、画面上部と下部との輝度差によって絵素電極駆動素子の電気的特性の良否判定を容易かつ確実に行うと共に、上記表示期間内で駆動電圧（制御信号電圧）を切換える方法よりも、より短時間で確実に不良品の液晶表示装置を検出することが可能となる。
【００６９】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）を１画面の途中で例えば５０μｓｅｃと３０μｓｅｃとの間で切り換えることに加えて、表示期間内にその５０μｓｅｃと３０μｓｅｃとの間で切り換える方向を逆方向にすることで、表示画面の一部（例えば上部または下部）に絵素電極駆動素子の電気的特性ずれが僅かに存在している場合においても、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７０】
さらに、表示画面上の所定ライン毎（例えば、３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）を、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り換えるので、絵素電極駆動素子の電気的特性がずれた液晶表示装置であれば、１画面内で所定ライン置きに表示の明るさが変り、それが横縞状の模様となって現れ、それの確認検査をするだけで、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。また、この場合には、表示画面の一部のみに絵素電極駆動素子の電気的特性がずれている場合においても、電気的特性がずれている箇所が縞模様となって表れるので、絵素電極駆動素子の電気的特性のずれた液晶表示装置の表示画面一部の良否判定を容易かつ確実に行うことが可能となる。
【００７１】
さらに、所定ライン毎（例えば３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）が、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り換えることに加えて、表示期間内に、例えば、５０μｓｅｃと３０μｓｅｃとの間で切り換える切換方向（切換順）を逆方向にすることで、ほんの僅かな表示画面の一部（数ライン）の絵素電極駆動素子の電気的特性ずれ不良をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７２】
さらに、通常動作用の制御信号の電圧印加時間および電気的特性検査用制御信号の電圧印加時間（二種類の駆動電圧印加時間）の値の少なくとも一方を可変することにより、表示輝度差がより明確になるように絵素電極駆動素子の電気的特性不良の検出レベルを良好に変更することが可能となり、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７３】
さらに、液晶表示装置の制御回路を内蔵した例えば制御ＩＣ内部に、通常の駆動方法に加え、上記駆動電圧の切換タイミングを制御できる切換タイミング制御信号発生手段および駆動電圧切換手段を内蔵していることにより、液晶表示装置として製品に組み込んだ後の絵素電極駆動素子の電気的特性をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことが可能となる。
【００７４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
（実施形態１）
図１は、本発明の実施形態１である液晶表示装置の要部の構成を示すブロック図である。
【００７５】
図１に示す本発明の液晶表示装置１０は、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１と、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路１２とを有している。
【００７６】
制御ＩＣ１１は、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２とを有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ１およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。シリアルパラレル変換回路５１は、切換タイミング制御信号発生手段を含んでおり、切換タイミング制御信号発生手段が、切換タイミング制御信号である反転パルス信号ＲＰ１を発生する。
【００７７】
駆動電圧印加時間切換回路１２は、制御ＩＣ１１からのゲートクロック信号ＣＬＧが入力される単安定マルチバイブレータ１３によって構成されており、単安定マルチバイブレータ１３には、ゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間を設定するコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路が接続されている。制御スイッチ１４は、制御ＩＣ１１からの反転パルス信号ＲＰ１に基づいてオン／オフ動作を行う。駆動電圧印加時間切換回路１２は、立ち上がりからのＨｉｇｈ時間が所定値に設定されたゲートクロック信号ＣＬＧをゲートドライバ４０に出力する。
【００７８】
ソースドライバ３０は、制御ＩＣ１１からの入力サンプリング信号ＳＰおよびクロック信号ＣＬＫが入力され、入力サンプリング信号ＳＰをクロック信号ＣＬＫに同期させて、順次遅延させたサンプリング信号を順次出力するＨシフトレジスタ３１と、ＲＧＢ信号入力端子Ｓｉｎを介して映像信号の各色成分であるＲＧＢ信号が入力されるＲＧＢ信号線３２と、Ｈシフトレジスタ３１からのサンプリング信号によりＲＧＢ信号線３２からのＲＧＢ信号の各色信号を選択し、オン／オフ動作を繰り返して順次ＲＧＢ信号のそれぞれの色信号を出力する複数のサンプリングＳＷ（スイッチ）３３と、サンプリングＳＷ３３を介してＲＧＢ信号線３２から供給されるＲＧＢ信号の各色信号をそれぞれ一旦保持する複数のサンプリングコンデンサ３４と、制御ＩＣ１１からの転送信号ＴＲＳを印加されることによりオン状態となり各サンプリングコンデンサ３４にそれぞれ保持されたＲＧＢ信号の各色信号を一斉に転送する複数の転送ＳＷ（スイッチ）３５と、各転送ＳＷ３５を介して各サンプリングコンデンサ３４から転送されたＲＧＢ信号の各色信号をそれぞれ一旦保持する複数の転送コンデンサ３６と、各転送コンデンサ３６にそれぞれ保持されたＲＧＢ信号の各色信号を増幅して複数の映像信号線２４にそれぞれ出力する複数のオペアンプ３７とを有している。
【００７９】
ここで、サンプリングコンデンサ３４および転送コンデンサ３６は、それぞれサンプリングＳＷ３３および転送ＳＷ３５の出力端子とアース（ＧＮＤ）との間にそれぞれ接続され、ＲＧＢ信号の各色信号は、それぞれオペアンプ３７の非反転入力端子（＋）に入力され、オペアンプ３０７の反転入力端子（−）および出力端子は短絡されている。そして、各オペアンプ３７の出力端子は、それぞれの映像信号線２４に接続されている。
【００８０】
ゲートドライバ４０は、制御ＩＣ１１からの入力スタートパルス信号ＳＰＧを、制御ＩＣ１１から出力されるゲートクロック信号ＣＬＧに同期させて、順次遅延させたゲート制御信号線選択信号を順次出力するＶシフトレジスタ４１と、外部供給電圧端子を介して外部供給電圧のゲート電圧ＶＧＨが印加される複数の出力バッファ４２とを有している。出力バッファ４２は、例えば、Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂから構成されたインバータ回路である。Ｐ型ＭＯＳトランジスタ４２ａのドレイン端子およびゲート端子は、それぞれＮ型ＭＯＳトランジスタ４２ｂのドレイン端子およびゲート端子にそれぞれ接続される。Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂの各ドレイン端子は、出力バッファ４２の出力端子となりゲート制御信号線２３に接続されている。Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂの各ゲート端子は、出力バッファ４２の入力端子となる。出力バッファ４２の入力端子には、Ｖシフトレジスタ４１から出力されるゲート制御信号線選択信号が入力される。Ｐ型ＭＯＳトランジスタ４２ａおよびＮ型ＭＯＳトランジスタ４２ｂのソース端子は、それぞれ外部供給電圧端子（ゲート電圧ＶＧＨが入力される端子）およびアース（ＧＮＤ）に接続される。
【００８１】
出力バッファ４２は、Ｖシフトレジスタ４１からのゲート制御信号線選択信号によって、オン／オフ動作を行い出力端子よりゲート制御信号線２３にゲート制御信号であるゲート電圧ＶＧＨを出力する。出力バッファ４２は、ゲート制御信号線２３毎に設けられている。
【００８２】
液晶表示パネル２０は、マトリクス状に配置された複数の絵素電極２１を有するガラス板等の透明絶縁性基板（以下、アクティブマトリクス基板と記載する）と、このアクティブマトリクス基板に対向して配設され、膜状の共通（対向）電極２２が設けられたガラス板等の透明絶縁性基板（以下、対向基板と記載する）とを有し、アクティブマトリクス基板と対向基板との間には、液晶層ＬＣが挟持されている。
【００８３】
アクティブマトリクス基板は、走査線として機能する複数のゲート制御信号線２３（ゲート信号線）と、これらのゲート制御信号線２３と直交し、信号線として機能する複数の映像信号線２４（ソース信号線）とを有している。各ゲート制御信号線２３および各映像信号線２４の直交する位置の近傍には、絵素電極駆動素子２５がそれぞれ配置されている。絵素電極駆動素子２５のゲート端子およびソース端子は、それぞれゲート制御信号線２３および映像信号線２４にそれぞれ接続されており、絵素電極駆動素子２５の駆動端子であるドレイン端子は、絵素電極２１に接続されている。各絵素電極２１は、それぞれのゲート制御信号線２３および映像信号線２４に囲まれた領域に設けられている。
【００８４】
絵素電極駆動素子（以下、ＴＦＴと記載する）２５には、アモルファスシリコンによって形成された薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ）、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）素子等が用いられる。
【００８５】
また、図１に示す液晶表示装置１０には、制御ＩＣ１１と駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１から出力される切換タイミング制御信号である反転パルス信号ＲＰ１に基づいてゲートドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の電圧印加時間である駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の電圧印加時間である駆動電圧印加時間（ゲートオン期間）とを、所定時間間隔毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【００８６】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されている。画像表示制御手段は、液晶パネル２０内の各絵素電極駆動素子であるＴＦＴ２５に対して、通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、所定時間間隔毎に切換えて、ゲートオン期間が所定時間間隔毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。ここで、上記所定時間間隔とは、目視にて確認可能な程度の時間間隔とする。例えば、所定時間間隔とは、画面表示のｎフィールド期間（または、ｎフレーム期間：ｎは自然数）である。
【００８７】
制御ＩＣ１１のシリアルパラレル変換回路５１は、切換タイミング制御信号発生手段を含んでおり、切換タイミング制御信号発生手段は、切換タイミング制御信号である反転パルス信号ＲＰ１を発生する。
【００８８】
駆動電圧印加時間切換回路１２は、ゲート制御信号のゲートオン期間を所定時間間隔毎に切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に配置される。
【００８９】
制御ＩＣ１１のＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１と抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【００９０】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【００９１】
制御ＩＣ１１のシリアルパラレル変換回路５１から出力される反転パルス信号ＲＰ１によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３に接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【００９２】
さらに、駆動電圧印加時間切換回路１２は、ｎフィールド期間毎に反転する反転パルス信号ＲＰ１のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【００９３】
駆動電圧発生回路１２は、ｎフィールド期間毎に反転する反転パルス信号ＲＰ１のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【００９４】
このように、反転パルス信号ＲＰ１に基づいて制御スイッチ１４が所定の時間間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とが所定の時間間隔毎に切換え可能となる。ここでは、例えば、通常動作用のゲートオン時間を５０μｓおよび電気的特性検査用のゲートオン時間を３０μｓとする。電気的特性検査用のゲートオン時間は、正常なＴＦＴ２５の電圧−電流特性であるＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ソース−ドレイン間電流）特性と、不良のＴＦＴ２５の電圧−電流特性であるＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ソース−ドレイン間電流）特性とに基づいて設定されている。
【００９５】
次に、本発明の液晶表示装置１０の動作を説明する。
【００９６】
図２は、図１に示すゲートドライバ４０の駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【００９７】
図１および図２に示すように、ゲートドライバ４０のＶシフトレジスタ４１にスタートパルス信号ＳＰＧが入力すると、Ｖシフトレジスタ４１は、スタートパルス信号ＳＰＧを、駆動電圧印加時間切換回路１２からのゲートクロック信号ＣＬＧに同期させて、順次遅延させた選択パルス（ゲート制御信号線選択信号）を順次出力して、選択パルスであるゲート制御信号線選択信号により、まず、液晶パネル２０の第１ライン目のゲート制御信号線２３用の出力バッファ回路４２から最終ライン目のゲート制御信号線２３用の出力バッファ回路４２まで順次動作し、複数のゲート制御信号線２３に順次、ゲート電圧ＶＧＨを印加して１画面の表示を行う。
【００９８】
この場合、例えば、図２では（ｎ−１）フィールド期間後の（ｎ−１）画面目までは、反転パルス信号ＲＰ１は、ＬＯＷレベル電圧であり、ゲート電圧印加時間は５０μｓとなる。つまり、反転パルス信号ＲＰ１は、制御ＩＣ１１のシリアルパラレル変換回路５１に入力されるシリアル信号ＳＩにより制御されるとともに、垂直同期信号ＶＤに基づいて所定の画面（フィールド）毎にＬＯＷレベル／ＨＩＧＨレベルが切り換えられる。そして、入力されたシリアル信号ＳＩが、シリアルパラレル変換回路５１内の切換タイミング制御信号発生手段により当初はＬＯＷレベルに設定されるため、反転パルス信号ＲＰ１はＬＯＷレベル電圧として制御ＩＣ１１から出力され、駆動電圧印加時間切換回路１２の制御スイッチ１４をオフ状態にする。これにより、単安定マルチバイブレータ１３に接続される抵抗Ｒ２とコンデンサＣ１とのＣＲ回路の時定数によって、ＨＩＧＨレベル状態の期間が５０μｓである通常動作用のゲート電圧ＶＧＨがゲート制御信号線２３に印加される。
【００９９】
したがって、（ｎ−１）画面までは、ゲート制御信号線２３を介してＴＦＴ２５のゲート（制御端子）に、ＨＩＧＨレベル状態の期間が５０μｓに設定されたゲート電圧ＶＧＨが印加される。
【０１００】
次に、シリアル信号ＳＩが切り替わると、制御ＩＣ１１から出力される反転パルス信号ＲＰ１が、表示画面の（ｎ−１）フィールド期間後の（ｎ−１）画面目とｎ画面目の間で、ＬＯＷレベル電圧からＨＩＧＨレベル電圧に切り換わる。これにより、制御スイッチ１４がオン状態になり、単安定マルチバイブレータ１３に接続されるＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となる。この結果、制御スイッチ１４がオン状態になり、抵抗Ｒ１およびＲ２が並列に接続されると、ゲートドライバ４０用のＣＬＧ端子にＨＩＧＨレベル状態の期間を３０μｓに設定されたゲートクロック信号ＣＬＧが印加されることにより、ＨＩＧＨレベル状態の期間が３０μｓである電気的特性検査用のゲート電圧ＶＧＨがゲート制御信号線２３に印加される。
【０１０１】
したがって、ｎ画面からは、ゲート制御信号線２３を介してＴＦＴ２５のゲート（制御端子）に印加されるゲート電圧ＶＧＨのＨＩＧＨレベル状態の期間が５０μｓから３０μｓの時間に切り換わる。
【０１０２】
以上のことを前提にして、検査を行う液晶表示装置１０が、ＴＦＴの電気的特性に基づいて、良品または不良品かを判定する方法について図１３および図１４を参照して説明する。
【０１０３】
本発明の液晶表示装置１０の駆動方法の特徴は、表示画面のｎ画面目より反転パルス信号ＲＰ１をハイレベル電圧に切り換えることにより、ゲートドライバ４０のＣＬＧ端子に印加されるゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間が５０μｓから３０μｓに切り換わることである。この結果、ゲート制御信号線２３には、出力バッファ４２からＨＩＧＨレベル状態の期間（ゲートオン期間）が５０μｓから３０μｓに切り換わったゲート電圧ＶＧＨが出力される。
【０１０４】
本駆動方法を用いた液晶表示装置１０を使用することによって、通常の電気的特性のＴＦＴを持った良品の液晶表示装置１０では、（ｎ−１）画面までは、図１３の映像信号出力電圧の期間（ａ）に示す正極性の映像信号が絵素電極２０１に対して十分な充電電圧値となる。これにより、良品のＴＦＴ（ＴＦＴａ）のゲートオン期間以内に、ソースドライバ３０から出力される映像信号出力電圧と同一の信号電圧が、絵素電極２１に書き込まれる。
【０１０５】
また、図１３の映像信号出力電圧の期間（ｂ）で示す負極性の映像信号が絵素電極２１に書き込まれる場合においても、ＴＦＴａのゲート−ソース間電圧のＶＧＳ電圧は、１３Ｖ−１Ｖ＝１２Ｖとなり、ソース−ドレイン間電流のＩＳＤ電流は、正極性の電圧５Ｖの映像信号を書き込む場合よりも多く流れることより、ＴＦＴａのオン状態の期間にソースドライバ３０から出力される電圧１Ｖの映像信号を十分書き込むとができる。
【０１０６】
次に、画面表示のｎ画面目からは、ＴＦＴａへのゲート電圧の印加時間は３０μｓとなるから、図１３の映像信号出力電圧の期間（ａ）で示す正極性の映像信号を絵素電極２１に書き込み時には、画面表示の（ｎ−１）画面目までと同様、ＴＦＴａのオン状態の期間以内にソースドライバ３０から出力される映像信号電圧と同一の信号電圧が絵素電極２０１に印加される。
【０１０７】
また、図１３の映像信号出力電圧の期間（ｂ）で示す負極性の映像信号が絵素電極２１に書き込まれる場合においても、ＴＦＴａのオン状態の期間にソースドライバ３０から出力される電圧１Ｖの映像信号を十分に書き込むことができる。
【０１０８】
したがって、液晶表示装置１０の画面全体では、均一な表示画面となる。
【０１０９】
一方、電気的特性がシフトした不良品のＴＦＴ（ＴＦＴｂ）を持つ液晶パネル２００が搭載された液晶表示装置１０の場合について説明する。
【０１１０】
画面表示の（ｎ−１）画面目までは、図１３の映像信号出力電圧の期間（ａ）に示す正極性の映像信号を絵素電極２１に書き込みの際に、図１３のＴＦＴのドレインＤの出力信号波形（ハ）に示すように、絵素電極２１に書き込まれる電圧は４．８Ｖとなる。ただし、図１３の映像信号出力電圧の期間（ｂ）に示す負極性の映像信号が絵素電極２１に書き込まれる場合には、図１３のＴＦＴのドレインＤの出力信号波形（ニ）に示すように、ＴＦＴｂがオン状態の期間にソースドライバ３０から出力される電圧１Ｖの映像信号を絵素電極２１に書き込むためのＩＳＤ電流の電流値は、書き込み可能な最低限度のＩＤＳ電流値ＩＤＳＭを十分上回る。これにより、不良品のＴＦＴｂが接続された絵素電極２１に対応する液晶層ＬＣに書き込まれる電圧値は、４．８Ｖ−１Ｖ＝３．８Ｖｐ−ｐとなり、本来書き込まれるべき電圧値の５Ｖ−１Ｖ＝４Ｖｐ−ｐよりも低くなり、液晶パネル２０の表示画面の（ｎ−１）画面までは４Ｖｐ−ｐの電位が書き込まれた場合よりも若干画像が薄くなる。
【０１１１】
次に、ｎ画面以降においては、図１３の映像信号出力電圧の期間（ａ）に示す正極性の映像信号を絵素電極２１に書き込む際に、図１３のＴＦＴのドレインＤの出力信号波形（ハ’）で示すように、絵素電極２０１に書き込まれる電圧は、一例として４．３Ｖとなる。
【０１１２】
また、図１３の映像信号出力電圧の期間（ｂ）で示す負極性の映像信号が絵素電極２１に書き込まれる場合には、不良品のＴＦＴｂが接続された絵素電極２１に対応する液晶層ＬＣに書き込まれる電圧値は、４．３Ｖ−１Ｖ＝３．３Ｖｐ−ｐとなり、１ライン目から（ｎ−１）ライン目までに書き込まれる電圧値３．８Ｖｐ−ｐよりもかなり低くなる。
【０１１３】
この結果、電気的特性がずれた不良品のＴＦＴｂを含む液晶パネル２０が設けられた液晶表示装置１０においては、画面表示の（ｎ−１）画面目までとｎ画面以降とでは、表示画面の明るさに差が発生し、電気的特性の正常な良品のＴＦＴａから成る液晶パネル２０が設けられた液晶表示装置１０においては、画面表示の（ｎ−１）画面目までとｎ画面以降とでは、表示画面の明るさに差が発生しない。
【０１１４】
したがって、液晶表示装置１０の良否判定は、電気的特性が正常な良品のＴＦＴａおよび電気的特性がずれた不良品のＴＦＴｂに基づいた液晶パネル２０の表示画面の明るさの差により容易かつ確実に行うことができる。
（実施形態２）
図３は、本発明の実施形態２である液晶表示装置の要部の構成を示すブロック図である。
【０１１５】
図３に示す本発明の液晶表示装置１０ａは、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１ａと、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路１２とを有している。
【０１１６】
制御ＩＣ１１ａは、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２と、シリアルパラレル変換回路５１からの制御信号および垂直同期信号ＶＤによって反転パルス信号ＲＰ２を発生させるＲＰ発生回路５３を有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ２およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。
【０１１７】
駆動電圧印加時間発生回路１２、液晶パネル２０、ソースドライバ３０およびゲートドライバ４０は、図１に示す実施形態１の液晶表示装置１０と同様である。
【０１１８】
また、図３に示す液晶表示装置１０ａには、制御ＩＣ１１ａと駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１ａから出力される切換タイミング制御信号である反転パルス信号ＲＰ２に基づいてゲートドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、１フレーム期間毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【０１１９】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されており、画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２５に対して、通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、１フレーム期間毎に切換えて、ゲートオン期間が１フレーム期間毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。
【０１２０】
制御ＩＣ１１ａは、ＲＰ発生回路５３を有しており、シリアルパラレル変換回路５１およびＲＰ発生回路５３により切換タイミング制御信号発生手段が構成されている。この切換タイミング制御信号発生手段は、切換タイミング制御信号としての反転パルス信号ＲＰ２を発生する。
【０１２１】
ＲＰ発生回路５３は、垂直同期信号ＶＤおよびシリアルパラレル変換回路５１からの制御信号が入力されて、１フレーム期間毎に反転する反転パルス信号ＲＰ２を出力する。反転パルス信号ＲＰ２は、制御ＩＣ１１ａに入力されるシリアル信号ＳＩによって制御されており、制御ＩＣ１１ａ内のシリアルパラレル変換回路５１により通常の表示を行う場合、ＬＯＷレベル信号として制御ＩＣ１１ａから出力される。
【０１２２】
駆動電圧印加時間切換回路１２は、ゲート制御信号のゲートオン期間を１フレーム期間毎に切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に構成されている。
【０１２３】
制御ＩＣ１１ａのＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１と抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【０１２４】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【０１２５】
制御ＩＣ１１ａのＲＰ発生回路５３から出力される反転パルス信号ＲＰ２によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３に接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。制御スイッチ１４の制御端子には、制御ＩＣ１１ａからの反転パルス信号線が接続されている。
【０１２６】
さらに、駆動電圧印加時間切換回路１２は、ｎフィールド期間毎に反転する反転パルス信号ＲＰ２のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【０１２７】
駆動電圧印加時間切換回路１２は、１フレーム期間毎に反転する反転パルス信号ＲＰ２のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【０１２８】
このように、反転パルス信号ＲＰ２に基づいて制御スイッチ１４が１フレーム期間間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とが１フレーム期間間隔毎に切換え可能となる（ここでは、例えば、通常動作用のゲートオン時間を５０μｓおよび電気的特性検査用のゲートオン時間を３０μｓとする）。
【０１２９】
上記構成により、液晶パネル２０に設けられている各ＴＦＴ２５の電気的特性の良否を判定する際には、良否判定を実施するシリアル信号ＳＩがシリアルパラレル変換回路５１に入力され、シリアルパラレル変換回路５１からは、ＲＰ発生回路５３にＴＦＴの電気的特性検査用信号を生成するための制御信号が出力される。ＲＰ発生回路５３には、垂直同期信号ＶＤも入力されており、この垂直同期信号ＶＤに同期し、１フレーム期間毎に極性を反転する反転パルス信号ＲＰ２が制御ＩＣ１１ａから駆動電圧印加時間切換回路１２の制御スイッチ１４に出力される。
【０１３０】
これにより、制御スイッチ１２が垂直同期信号ＶＤの１フレーム期間毎にオン／オフ動作することにより、ゲートドライバ４０用のＣＬＧ端子には、通常動作時および電気的特性検査時の駆動電圧印加時間（ＨＩＧＨレベル状態の期間）を、例えば、本実施形態ではそれぞれ５０μｓおよび３０μｓに設定されたゲートクロック信号ＣＬＧが交互にそれぞれ印加される。通常動作時および電気的特性検査時の駆動電圧印加時間が設定されたゲートクロック信号ＣＬＧは、Ｖシフトレジスタ４１を介して、出力バッファ４２からゲート制御信号電圧（ゲート電圧ＶＧＨ）として、ゲート制御信号線２３に接続されたＴＦＴ２５のゲートに出力される。尚、ゲートドライバ４０用のＣＬＧ端子に印加されるゲートクロック信号ＣＬＧは、図４に示す反転パルス信号ＲＰ２と同期し、反転パルス信号ＲＰ２と極性が逆の信号である。
【０１３１】
したがって、ゲート制御信号線２３に接続されたＴＦＴ２５に、通常動作用および電気的特性検査用のそれぞれ５０μｓおよび３０μｓの駆動電圧印加時間（ＨＩＧＨレベル状態の期間）が設定されたゲート電圧ＶＧＨが印加されると、電気的特性がずれた不良品のＴＦＴ２５を持つ液晶表示装置１０ａでは、液晶パネル２０の表示画面の画像に輝度差が生じるが、この場合、１フレーム期間毎にゲート電圧ＶＧＨの駆動電圧印加時間（ＨＩＧＨレベル状態の期間）が５０μｓおよび３０μｓに切り替ることによって、検査する人の目には、画像の輝度差がフリッカとして識別され、液晶表示装置１０ａの良否判定を容易かつ確実に行うことができる。
（実施形態３）
図５は、本発明の実施形態３である液晶表示装置の要部の構成を示すブロック図である。
【０１３２】
図５に示す本発明の液晶表示装置１０ｂは、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１ｂと、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路１２とを有している。
【０１３３】
制御ＩＣ１１ｂは、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２と、シリアルパラレル変換回路５１からの制御信号および垂直同期信号ＶＤによって反転パルス信号ＲＰ３を発生させるＲＰ発生回路５４を有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ３およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。
【０１３４】
駆動電圧印加時間切換回路１２、液晶パネル２０、ソースドライバ３０およびゲートドライバ４０は、図１に示す実施形態１の液晶表示装置１０と同様である。
【０１３５】
また、図５に示す液晶表示装置１０ｂには、制御ＩＣ１１ｂと駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１ｂから出力される切換タイミング制御信号である反転パルス信号ＲＰ３に基づいてゲートドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、所定画面位置毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【０１３６】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されており、画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２５に対して、通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、所定画面位置毎に切換えて、ゲートオン期間が所定画面位置毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。ここで、所定画面位置は、目視にて確認可能な画面位置であり、例えば、１画面（１フィールド）途中の同一ライン（図６に示す中間ライン位置）である。
【０１３７】
制御ＩＣ１１ｂは、ＲＰ発生回路５４を有しており、シリアルパラレル変換回路５１およびＲＰ発生回路５４により切換タイミング制御信号発生手段が構成されている。この切換タイミング制御信号発生手段は、切換タイミング制御信号としての反転パルス信号ＲＰ３を発生する。
【０１３８】
ＲＰ発生回路５４は、垂直同期信号ＶＤおよびシリアルパラレル変換回路５１からの制御信号が入力されて、１画面（１フィールド）途中の同一ライン位置で反転する反転パルス信号ＲＰ３を出力する。この反転パルス信号ＲＰ３は、制御ＩＣ１１ｂに入力されるシリアル信号ＳＩによって制御されており、制御ＩＣ１１ｂ内のシリアルパラレル変換回路５１により通常の表示を行う場合、ＬＯＷレベル信号として制御ＩＣ１１ｂから出力される。
【０１３９】
駆動電圧印加時間切換回路１２は、ゲート制御信号のゲートオン期間を１画面（１フィールド）途中の同一ライン位置で切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に構成されている。
【０１４０】
制御ＩＣ１１ｂのＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１および抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間が設定されている。
【０１４１】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【０１４２】
制御ＩＣ１１ｂのＲＰ発生回路５４から出力される反転パルス信号ＲＰ３によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３に接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間が設定されている。制御スイッチ１４の制御端子には、制御ＩＣ１１ｂからの反転パルス信号線が接続されている。
【０１４３】
さらに、駆動電圧印加時間切換回路１２は、１画面（１フィールド）途中の同一ライン位置毎に反転する反転パルス信号ＲＰ３のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【０１４４】
駆動電圧印加時間切換回路１２は、１画面（１フィールド）途中の同一ライン位置毎に反転する反転パルス信号ＲＰ３のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【０１４５】
このように、反転パルス信号ＲＰ３に基づいて制御スイッチ１４が１画面（１フィールド）途中の同一ライン位置間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるゲート電圧ＶＧＨの通常動作時および電気的特性検査時の駆動電圧印加時間（ゲートオン時間：ここでは通常動作時が５０μｓおよび電気的特性検査時が３０μｓとなる）が、１画面（１フィールド）途中の同一ライン位置毎に切換え可能となる。
【０１４６】
このようにして、反転パルス信号ＲＰ３を１画面（１フィールド）途中の同一ライン位置毎で反転させ、ゲートドライバ４０から出力されるゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）が１画面（１フィールド）途中の同一位置で５０μｓから３０μｓに切り替わる。
【０１４７】
上記構成により、液晶パネル２０に設けられている各ＴＦＴ２５の電気的特性の良否を判定する際には、良否判定を実施するシリアル信号ＳＩがシリアルパラレル変換回路５１に入力され、シリアルパラレル変換回路５１からは、ＲＰ発生回路５４にＴＦＴ２５の電気的特性検査用信号を生成するための制御信号が出力される。ＲＰ発生回路５４には、垂直同期信号ＶＤも入力されており、ＲＰ発生回路５４から１画面（１フィールド）途中で極性が切り替る反転パルス信号ＲＰ３が、毎フィールド繰り返して出力される。
【０１４８】
これにより、ゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）は、反転パルス信号ＲＰ３に同期して５０μｓから３０μｓになり、電気的特性がずれた不良品のＴＦＴ２５を持つ液晶表示装置１０ｂでは、液晶パネル２０の表示画面の画像に輝度差が生じるが、この場合、１画面（１フィールド）途中の同一ライン位置でゲート電圧印加時間が５０μｓまたは３０μｓのいずれかに切り換わることによって、１画面内のゲート電圧印加時間が５０μｓである表示画面上部と、ゲート電圧印加時間が３０μｓである表示画面下部との画像の輝度差により液晶表示装置１０ｂの良否判定を目視で容易かつ確実に行うことができる。
（実施形態４）
図７は、本発明の実施形態４である液晶表示装置の要部の構成を示すブロック図である。
【０１４９】
図７に示す本発明の液晶表示装置１０ｃは、画像表示手段である液晶パネル２０と、複数の映像信号線２４から一つの映像信号線２４を順次選択して映像信号の各色信号を供給する映像信号線駆動手段であるソースドライバ３０と、複数のゲート制御信号線２３から一つのゲート制御信号線２３を順次選択してゲート制御信号を供給する制御信号線駆動手段であるゲートドライバ４０と、切換タイミング制御信号発生手段を含む制御回路である制御ＩＣ１１ｃと、駆動電圧印加時間設定手段である駆動電圧印加時間切換回路４２とを有している。
【０１５０】
制御ＩＣ１１ｃは、シリアル信号ＳＩが入力されるシリアルパラレル変換回路５１と、シリアルパラレル変換回路５１からの制御信号によってゲートクロック信号ＣＬＧを発生させるＣＬＧ発生回路５２と、シリアルパラレル変換回路５１からの制御信号およびＣＬＧ発生回路５２からのゲートクロック信号ＣＬＧによって反転パルス信号ＲＰ４を発生させる１／６分周回路５５を有しており、入力サンプリング信号ＳＰ、クロック信号ＣＬＫおよび転送信号ＴＲＳをソースドライバ３０に出力し、反転パルス信号ＲＰ４およびゲートクロック信号ＣＬＧを駆動電圧印加時間切換回路１２に出力し、スタートパルス信号ＳＰＧをゲートドライバ４０に出力する。
【０１５１】
駆動電圧印加時間切換回路１２、液晶パネル２０、ソースドライバ３０およびゲートドライバ４０は、図１に示す実施形態１の液晶表示装置１０と同様である。
【０１５２】
また、図７に示す液晶表示装置１０ｃには、制御ＩＣ１１ｃと駆動電圧印加時間切換回路１２とにより駆動電圧印加時間切換手段が構成されており、その駆動電圧印加時間切換手段は、制御ＩＣ１１ｃから出力される切換タイミング制御信号である反転パルス信号ＲＰ４に基づいてソースドライバ４０に供給するＴＦＴ２５の通常動作用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）と、電気的特性検査用のゲート制御信号の駆動電圧印加時間（ゲートオン期間）とを、１画面（１フィールド）における所定ライン毎に切換え可能である。ゲートオン期間は、ゲート制御信号がＨＩＧＨレベル状態の期間に対応する。
【０１５３】
さらに、この駆動電圧印加時間切換手段、ソースドライバ３０およびゲートドライバ４０により画像表示制御手段が構成されており、画像表示制御手段は、各絵素電極駆動素子としてのＴＦＴ２５に対してＴＦＴ２５のゲート制御信号の通常動作時および電気的特性検査時の駆動電圧印加時間（ゲートオン期間）を、１画面（１フィールド）において所定ライン毎に切換えて、ゲートオン期間が１画面（１フィールド）の所定ライン毎に切換えられたゲート制御信号を、液晶パネル２０の各絵素電極２１に対応する液晶層ＬＣに印加して画像表示させる。ここで、１画面（１フィールド）において所定ライン毎とは、目視にて確認可能なライン数毎であり、例えば、１画面（１フィールド）において図８に示すように３ライン毎である。
【０１５４】
制御ＩＣ１１ｃは、１／６分周回路５５を有しており、シリアルパラレル変換回路５１および１／６分周回路５５により切換タイミング制御信号発生手段が構成されている。この切換タイミング制御信号発生手段は、切換タイミング制御信号としての反転パルス信号ＲＰ４を発生する。
【０１５５】
１／６分周回路５５は、ＣＬＧ発生回路５２からのゲートクロック信号ＣＬＧおよびシリアルパラレル変換回路５１からの制御信号が入力されて、１画面（１フィールド）において３ライン毎に反転する反転パルス信号ＲＰ４を出力する。この反転パルス信号ＲＰ４は、制御ＩＣ１１ｃに入力されるシリアル信号ＳＩによって制御されており、制御ＩＣ１１ｃ内のシリアルパラレル変換回路５１により通常の表示を行う場合、ＬＯＷレベル信号として制御ＩＣ１１ｃから出力される。
【０１５６】
駆動電圧印加時間切換回路４２は、ゲート制御信号のゲートオン期間を１画面（１フィールド）において３ライン毎の位置でで切換えるゲートクロック信号ＣＬＧが入力されるゲートドライバー４０の前段階に構成されている。
【０１５７】
制御ＩＣ１１ｃのＣＬＧ発生回路５２から出力されたゲートクロック信号ＣＬＧは、単安定マルチバイブレータ１３で構成された駆動電圧印加時間切換回路１２に入力され、コンデンサＣ１および抵抗Ｒ２の時定数によりゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間（タイミング）が設定されている。
【０１５８】
制御スイッチ１４は、抵抗Ｒ１と直列に接続され、制御スイッチ１４および抵抗Ｒ１の直列回路に抵抗Ｒ２が並列に接続されている。
【０１５９】
制御ＩＣ１１ｃの１／６分周回路５５から出力される反転パルス信号ＲＰ４によって、制御スイッチ１４がオン状態になると、単安定マルチバイブレータ１３接続されるコンデンサＣ１、抵抗Ｒ１およびＲ２、制御スイッチ１４から成るＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、この場合、ゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓとなるようにゲートクロック信号ＣＬＧの立ち上がりからのＨｉｇｈ時間が設定されている。制御スイッチ１４の制御端子には、制御ＩＣ１１ｂからの反転パルス信号線が接続されている。
【０１６０】
さらに、駆動電圧印加時間切換回路１２は、１画面（１フィールド）において３ライン毎に反転する反転パルス信号ＲＰ４のＨＩＧＨレベル電圧が制御端子に入力されて制御スイッチ１４がオン状態になると、ＣＲ回路の抵抗Ｒ１およびＲ２が並列に接続され、この場合、ＣＲ回路の時定数は、コンデンサＣ１と抵抗成分（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）の積となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、３０μｓに設定されたゲートクロック信号ＣＬＧが印加されるようになっている。
【０１６１】
駆動電圧印加時間切換回路１２は、１画面（１フィールド）において３ライン毎に反転する反転パルス信号ＲＰ４のＬＯＷレベル電圧が制御スイッチ１４の制御端子に入力されて制御スイッチ１４がオフ状態になると、ＣＲ回路の抵抗Ｒ２とコンデンサＣ１とが直列に接続され、この場合、ＣＲ回路の時定数はＲ２×Ｃ１となり、ゲートドライバ４０用のＣＬＧ端子にゲートクロック信号ＣＬＧのＨＩＧＨレベル状態の期間を、例えば、５０μｓとなるようなゲートクロック信号ＣＬＧが印加されるようになっている。
【０１６２】
このように、反転パルス信号ＲＰ４に基づいて制御スイッチ１４が１画面（１フィールド）において３ライン毎の間隔で連続的にオン／オフ動作することによって、液晶パネル２０の各ＴＦＴ２５のゲート（Ｇ：制御端子）に印加されるゲート電圧ＶＧＨの通常動作時および電気的特性検査時の駆動電圧印加時間（ここでは通常動作時が５０μｓおよび電気的特性検査時が３０μｓとなる）が、１画面（１フィールド）において３ライン毎に切換え可能となる。
【０１６３】
このようにして、反転パルス信号ＲＰ４を１画面（１フィールド）において３ライン毎に反転させ、ゲートドライバ４０から出力されるゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）が１画面（１フィールド）において３ライン毎に５０μｓから３０μｓに切り替わる。
【０１６４】
尚、反転パルス信号ＲＰ４は、制御ＩＣ１１ｃに入力されるシリアル信号ＳＩにより制御されており、シリアル信号ＳＩは、制御ＩＣ１１ｃ内のシリアルバラレル変換回路５１により通常の表示を行う場合、反転パルス信号ＲＰ４がＬＯＷレベル信号として制御ＩＣ１１ｃから出力されるよに設定されている。そして、ＬＯＷレベル信号の反転パルス信号ＲＰ４が入力された制御スイッチ１４は、オフ状態となり、駆動電圧印加時間切換回路１２からゲート電圧ＶＧＨのゲート電圧印加時間を５０μｓに設定するゲートクロック信号ＣＬＧがゲートドライバ４０に出力される。
【０１６５】
上記構成により、液晶パネル２０に設けられている各ＴＦＴ２５の電気的特性の良否を判定する際には、良否判定を実施するシリアル信号ＳＩがシリアルパラレル変換回路５１に入力され、シリアルパラレル変換回路５１からは、１／６分周回路５５にＴＦＴ２５の電気的特性検査用信号を生成するための制御信号が出力される。１／６分周回路５５には、ＣＬＧ発生回路５２からのゲートドライバ４０用のゲートクロック信号ＣＬＧも入力されており、このゲートクロックＣＬＧ信号を１／６分周した反転パルス信号ＲＰ４が制御ＩＣ１１ｃから制御スイッチ１４の制御端子に入力される。
【０１６６】
これにより、駆動電圧印加時間切換回路１２から、１画面（１フィールド）において３ライン毎に、通常動作時および電気的特性検査時の駆動電圧印加時間（ここでは、それぞれ５０μｓおよび３０μｓ）が切り替わるゲートクロック信号ＣＬＧがゲートドライバ４０のＣＬＧ端子に出力される。この動作は、フィールド毎に繰り返して行われる。
【０１６７】
したがって、ゲートドライバー４０に入力されるゲートクロック信号ＣＬＧに基づいて、出力バッファ４２から出力されるゲート電圧ＶＧＨのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）は、反転パルス信号ＲＰ４に同期して５０μｓから３０μｓになり、電気的特性がずれた不良品のＴＦＴ２５を持つ液晶表示装置１０ｃでは、液晶パネル２０の表示画面の所定のライン群毎に輝度差が生じるが、この場合、例えば、表示画面上の１画面（１フィールド）において３ライン毎にゲート電圧印加時間が５０μｓまたは３０μｓいずれかに切り換わることによって、１画面内で３ライン置きに明るさが変わり、表示画面に横縞状の模様となって現れる。この結果、ＴＦＴ２５の電気的特性がずれた液晶表示装置１０ｃの良否判定は、液晶パネル２０の表示画面の横縞状の模様が現れるか否かを確認すれば良く、容易かつ確実に検査を行うことができる。
（実施形態５）
図９は、本発明の実施形態５である液晶表示装置におけるゲートドライバの駆動タイミングと表示１画面毎のゲート電圧印加時間の印加分布を示すタイミングチャートである。
【０１６８】
図６に示す実施形態３の液晶表示装置に示すゲートドライバ４０のゲート電圧ＶＧＨの出力タイミングおよび表示１画面におけるゲート電圧印加期間（５０μｓおよび３０μｓ）の印加分布図との比較において、図９に示すように５画面目までと６画面以降との１画面内のゲート電圧印加時間において、通常動作用の５０μｓ印加部と電気的特性検査用の３０μｓ印加部との位置を表示画面の上下が逆の位置になるように反転パルス信号ＲＰ５の出力波形レベルが設定されている。例えば、ｍ（ｍは自然数：図９ではｍ＝６）画面目以降の反転パルス信号ＲＰ５の極性が、（ｍ−１）画面目までの反転パルス信号ＲＰ５の極性と逆極性となるように設定され、ｍ画面目以降のゲート電圧印加時間は３０μｓ、（ｍ−１）画面目までのゲート電圧印加時間は５０μｓとなるとうに設定されている。
【０１６９】
したがって、ＴＦＴ２５の電気的特性のずれが液晶パネル２０の表示画面の上部のみに発生していた場合でも、所定の画面の前後において、各ＴＦＴ２５のゲート電圧ＶＧＨの通常動作時および電気的特性時のゲートオン電圧印加時間（それぞれ５０μｓおよび３０μｓ）の表示画面に対する印加分布が、表示画面の上部まはた下部においてを逆に分布するように設定することによって、電気的特性がずれた不良のＴＦＴｂが容易かつ正確に検出され、液晶表示装置の良否判定を容易かつ確実に行うことができる。
（実施形態６）
図１０は、本発明の実施形態６である液晶表示装置の要部の構成を示すブロック図である。
【０１７０】
図１０に示すように、図１、図３、図５および図７において、例えば、３０μｓのゲート電圧印加時間（ＨＩＧＨレベル状態の期間）を設定する、駆動電圧印加時間切換回路１２の単安定マルチバイブレータ１３に接続されたＣＲ回路の抵抗Ｒ１を、可変抵抗手段である可変抵抗ＶＲ１とすることによって、液晶パネル２０のＴＦＴ２５の駆動電圧であるゲート電圧ＶＧＨの通常動作時および電気的特性検査時のゲート電圧印加時間の一方のゲート電圧印加時間を、例えば、４０μｓに延長したり２０μｓに短縮することができる。これにより、図１０に示す実施形態６の液晶表示装置は、ＴＦＴ２５の電気的特性のずれの検出レベルを可変することができる。
【０１７１】
また、同様に、上記ＣＲ回路の抵抗Ｒ２を可変抵抗手段である可変抵抗ＶＲ２とすることもできる。この場合、液晶パネル２０のＴＦＴ２５の駆動電圧であるゲート電圧ＶＧＨの通常動作時および電気的特性検査時のゲート電圧印加時間の他方のゲート電圧印加時間の５０μｓも可変することができる。これにより、ＴＦＴ２５の電気的特性のずれの検出レベルを細かく可変することができる。
【０１７２】
このように、本発明の実施形態１〜６によれば、液晶パネル２０の各ＴＦＴ２５に対して、ＴＦＴ２５に印加されるゲート電圧の通常動作時および電気的特性検査時のゲート電圧印加時間（例えば、通常動作時が５０μｓおよび電気的特性検査時が３０μｓ）が切り換えられて、液晶パネル２０の表示画面に画像が表示される。これにより、電気的特性が不良のＴＦＴ場合には、所定切換時間（ｎフィールド期間など）または所定表示画面位置（同一ライン位置等）毎に表示画像の輝度の濃淡により、ＴＦＴのわずかな電気的特性のシフトにより不良品となる液晶表示装置をも容易かつ確実に確認可能となり、従来のように検査対象装置と基準となる比較対象装置とを共に表示させるような、大規模な装置で時間をかけて液晶表示装置の表示画像の輝度を比較する必要がなくなる。
【０１７３】
尚、上記の実施形態１〜６では、ゲート電圧の二種類の駆動電圧印加時間の切換タイミングを制御できる切換タイミング制御信号発生手段および駆動電圧印加時間切換手段を液晶表示装置１０、１０ａ、１０ｂ、１０ｃ等に内蔵した場合について説明したが、これらの切換タイミング制御信号発生手段および駆動電圧印加時間切換手段を液晶表示装置の外部に素子電気的特性良否判定装置（図１、図３、図５、図７および図１０の矢印Ａ側の制御ＩＣおよび駆動電圧切換回路で構成されていてもよい。）として設けるようにしても良い。
【０１７４】
また、外部からマニュアルにてスイッチングすることによって、ＴＦＴのゲート電圧の通常動作時および電気的特性検査時の駆動電圧印加時間を切り換えるように構成してもよい。
【０１７５】
以上により、本発明によれば、各絵素電極駆動素子に対して、通常動作用の制御信号の電圧印加時間と、電気的特性検査用の制御信号の電圧印加時間とを切換えて画像表示するため、絵素電極駆動素子の電気的特性不良の場合には、切換時間または切り換え位置に応じて表示画像の輝度の濃淡により、わずかな絵素電極駆動素子の電気的特性のずれによる不良品をも容易かつ確実に確認することができて、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて輝度を比較する必要はない。
【０１７６】
絵素電極駆動素子の電気的特性がずれた液晶表示装置の検出を表示期間内の途中（ｎフィールド期間毎）で、通常動作用の制御信号の電圧印加時間（絵素電極駆動素子の駆動電圧印加時間）を電気的特性検査用の制御信号の電圧印加時間に切換え、表示画面の輝度が変化することによって判定するため、従来のように、良品の液晶表示装置と輝度を比較することもなく、また、液晶表示装置の表示画面の明るさを測定する必要もない。このため、素子特性の良否判定作業が簡単になり作業の効率アップとなる。
【０１７７】
また、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１フレーム毎に、例えば、５０μｓと３０μｓとの間で切り換るため、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては表示画面がフリッカのようになり、このフリッカを確認することにより液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１７８】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）が１画面の途中で、例えば、５０μｓと３０μｓとの間で切り換るため、絵素電極駆動素子の電気的特性がずれた液晶表示装置においては表示画面の上部と下部との輝度差によって絵素電極駆動素子の電気的特性の良否判定を容易かつ確実に行うと共に、上記表示期間内で駆動電圧印加時間（電圧印加時間）を切換える方法よりも、より短時間で確実に不良品の液晶表示装置を検出することができる。
【０１７９】
さらに、制御信号線に出力される通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）を１画面の途中で、例えば、５０μｓと３０μｓとの間で切り換えることに加えて、画像表示期間内に通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間を５０μｓと３０μｓとの間でそれぞれ逆方向に切り換えることで、画像表示画面の一部（例えば上部または下部）に絵素電極駆動素子の電気的特性ずれが僅かに存在している場合においても、液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１８０】
さらに、表示画面上の所定ライン毎（例えば、３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）を、例えば、５０μｓと３０μｓとの間で切り換えるため、絵素電極駆動素子の電気的特性がずれた液晶表示装置であれば、１画面内で所定ライン置きに表示の明るさが変り、それが横縞状の模様となって現れ、それの確認検査をするだけで、絵素電極駆動素子の電気的特性の良否判定を容易かつ確実に行うことができる。また、この場合には、表示画面の一部のみに絵素電極駆動素子の電気的特性がずれている場合においても、絵素電極駆動素子の電気的特性がずれている箇所が縞模様となって表れるため、絵素電極駆動素子の電気的特性のずれた液晶表示装置の表示画面一部の良否判定を容易かつ確実に行うことができる。
【０１８１】
さらに、所定ライン毎（例えば、３ライン）に通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）が、例えば、５０μｓと３０μｓとの間で切り換えることに加えて、画像表示期間内に、例えば、５０μｓと３０μｓとの間で切り換える切換方向（切換順）を逆方向にすることで、ほんの僅かな表示画面の一部（数ライン）の絵素電極駆動素子の電気的特性のずれ不良をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１８２】
さらに、通常動作用の制御信号の電圧印加時間および電気的特性検査用の制御信号の電圧印加時間（二種類の駆動電圧印加時間）の値の少なくとも一方を可変することにより、画像表示の輝度差がより明確になるように絵素電極駆動素子の電気的特性不良の検出レベルを良好に変更することができる。
【０１８３】
さらに、液晶表示装置の制御回路を内蔵した例えば制御ＩＣ内部に、通常の駆動方法に加え、上記二つの駆動電圧印加時間の切換タイミングを制御できる切換タイミング制御信号発生手段および駆動電圧印加時間切換手段を内蔵していることにより、液晶表示装置として製品に組み込んだ後の絵素電極駆動素子の電気的特性の良否判定をも容易かつ確実に検出でき、液晶表示装置の良否判定を容易かつ確実に行うことができる。
【０１８４】
【発明の効果】
本発明の液晶表示装置は、各絵素電極駆動素子に対して、通常動作用の制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示するため、絵素電極駆動素子の電気的特性が不良の場合には、切換時間または切り換え位置に応じて表示画像の輝度の濃淡により、わずかな絵素電極駆動素子の電気的特性（電圧−電流特性）のずれによる不良品をも容易かつ確実に確認することができて、従来のように検査対象装置と基準となる比較対象装置とを共に動作させて大規模な装置で時間をかけて表示画像の輝度の比較を行う必要がない。
【図面の簡単な説明】
【図１】本発明の実施形態１である液晶表示装置の要部の構成を示すブロック図である。
【図２】図１に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図３】本発明の実施形態２である液晶表示装置の要部の構成を示すブロック図である。
【図４】図３に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図５】本発明の実施形態３である液晶表示装置の要部の構成を示すブロック図である。
【図６】図５に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図７】本発明の実施形態４である液晶表示装置の要部の構成を示すブロック図である。
【図８】図７に示すゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図９】本発明の実施形態５の液晶表示装置におけるゲートドライバの駆動タイミングおよび表示１画面毎のゲート電圧印加時間の印加分布を示す図である。
【図１０】本発明の実施形態６である液晶表示装置の要部の構成を示すブロック図である。
【図１１】従来のアクティブマトリックス型液晶表示装置の要部の構成の一例を示すブロック図である。
【図１２】図１１に示すゲートドライバからの各ゲート制御信号のタイミングチャートである。
【図１３】図１１に示すソースドライバの映像信号出力電圧、ゲートクロック信号に同期するおよびそのＴＦＴのゲート電圧およびドレイン電圧のタイミングチャートである。
【図１４】ＴＦＴのゲート−ソース間電圧ＶＧＳとソース−ドレイン間電流ＩＤＳとの関係を示すグラフである。
【符号の説明】
１０ 液晶表示装置
１０ａ 液晶表示装置
１０ｂ 液晶表示装置
１０ｃ 液晶表示装置
１１ 制御ＩＣ
１１ａ 制御ＩＣ
１１ｂ 制御ＩＣ
１１ｃ 制御ＩＣ
１２ 駆動電圧印加時間切換回路
１３ 単安定マルチバイブレータ
１４ 制御スイッチ
２０ 液晶パネル
２１ 絵素電極
２３ ゲート制御信号線
２４ 映像信号線
２５ ＴＦＴ
３０ ソースドライバ
３１ Ｈシフトレジスタ
３２ ＲＧＢ信号線
３３ サンプリングＳＷ
３４ サンプリングコンデンサ
３５ 転送ＳＷ
３６ 転送コンデンサ
３７ オペアンプ
４０ ゲートドライバ
４１ Ｖシフトレジスタ
４２ 出力バッファ
４２ａ Ｐ型ＭＯＳトランジスタ
４２ｂ Ｎ型ＭＯＳトランジスタ
５１ シリアルパラレル変換回路
５２ ＣＬＧ発生回路
５３ ＲＰ発生回路
５４ ＲＰ発生回路
５５ １／６分周回路
１００ 液晶表示装置
２００ 液晶パネル
３００ ソースドライバ
４００ ゲートドライバ
５００ 制御ＩＣ
Claims (10)
- 複数の映像信号線と複数の制御信号線との各交差部の近傍毎に絵素電極がそれぞれ設けられ、制御信号による各絵素電極駆動素子の駆動タイミング毎に映像信号を各絵素電極にそれぞれ供給して画像表示を行う液晶表示装置において、
該各絵素電極駆動素子に対して、該制御信号の電圧印加時間と、電気的特性検査用制御信号の電圧印加時間とを切換えて画像表示可能とする画像表示制御手段を有する液晶表示装置。 - 前記画像表示制御手段は、
複数の映像信号線から映像信号線を順次選択して映像信号を供給する映像信号線駆動手段と、
複数の制御信号線から制御信号線を順次選択して制御信号を供給する制御信号線駆動手段と、
該制御信号線駆動手段に供給する前記各絵素電極駆動素子の該制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを切換え可能とする駆動電圧印加時間切換手段とを有する請求項１に記載の液晶表示装置。 - 前記電気的特性検査用制御信号の電圧印加時間は、正常と判定する絵素電極駆動素子の電圧−電流特性と、不良と判定する絵素電極駆動素子の電圧−電流特性とに基づいて設定されている請求項１または２に記載の液晶表示装置。
- 前記駆動電圧印加時間切換手段は、
切換タイミング制御信号を発生する切換タイミング制御信号発生手段と、
該切換タイミング制御信号に基づいて前記各絵素電極駆動素子の前記制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを交互に切り換える駆動電圧印加時間設定手段とを有する請求項２に記載の液晶表示装置。 - 前記駆動電圧印加時間設定手段は、並列接続された二つの抵抗のうち、一方の抵抗に直列接続されたスイッチング回路を有し、前記切換えタイミング制御信号に応じて該スイッチング回路を制御して、前記各絵素電極駆動素子の前記制御信号の電圧印加時間と、前記電気的特性検査用制御信号の電圧印加時間とを生成する回路が設けられている請求項４に記載の液晶表示装置。
- 前記切換タイミング制御信号発生手段は、画面表示の少なくともｎ（ｎは自然数）フィールド期間毎またはｎフレーム期間毎に前記切換タイミング制御信号レベルを切り換える請求項４に記載の液晶表示装置。
- 前記切換タイミング制御信号発生手段は、前記切換タイミング制御信号レベルを、画面表示の１フィールド内で切換えるとともに、１フィールド毎に同一表示ライン位置で切換える請求項４に記載の液晶表示装置。
- 前記画面表示の１フィールド内での切り換えライン位置は、一箇所または複数箇所である請求項７に記載の液晶表示装置。
- 前記同一表示ライン位置での前記切換タイミング制御信号レベルの切り換え方向を、ｍ（ｍは自然数）フィールド毎に逆方向とする請求項７または８記載の液晶表示装置。
- 前記制御信号の電圧印加時間および前記電気的特性検査用制御信号の電圧印加時間の設定値の少なくとも一方は可変である請求項１〜９のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367403A JP2004198747A (ja) | 2002-12-18 | 2002-12-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367403A JP2004198747A (ja) | 2002-12-18 | 2002-12-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004198747A true JP2004198747A (ja) | 2004-07-15 |
Family
ID=32764295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367403A Withdrawn JP2004198747A (ja) | 2002-12-18 | 2002-12-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004198747A (ja) |
-
2002
- 2002-12-18 JP JP2002367403A patent/JP2004198747A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994916A (en) | LCD panel test system and test method thereof | |
| CN100464216C (zh) | 驱动液晶显示器的方法和使用该驱动方法的液晶显示器 | |
| US10515600B2 (en) | Driving of a display device with temperature compensation | |
| JP4988258B2 (ja) | 液晶表示装置及びその駆動方法 | |
| TWI549113B (zh) | 顯示裝置 | |
| CN109658900A (zh) | 显示面板的驱动方法、补偿电路及驱动装置、显示装置 | |
| US20100214271A1 (en) | Liquid crystal device, temperature detection method, and electronic apparatus | |
| JP2001330639A (ja) | アレイ基板の検査方法 | |
| CN101292168B (zh) | 利用短路棒和高频时钟信号检验具有集成驱动器ic的tft-lcd的阵列测试 | |
| KR100647111B1 (ko) | 데이터 드라이버 및 그것을 이용한 표시 장치 | |
| TWI425493B (zh) | 平面顯示裝置及其工作電位調整方法 | |
| CN109036315B (zh) | 显示面板的驱动方法、驱动装置及显示设备 | |
| JP2005266342A (ja) | Ｔｆｔアレイ試験方法 | |
| US20020039089A1 (en) | Liquid crystal display device and method of testing the same | |
| CN100358000C (zh) | 矩阵显示器件 | |
| JP2005181970A (ja) | 電気光学装置の調整方法、電気光学装置の調整装置および電子機器 | |
| JP4711678B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP2004061782A (ja) | 液晶表示装置 | |
| KR101243810B1 (ko) | 액정 표시장치의 구동장치와 그의 구동방법 | |
| JP2004198747A (ja) | 液晶表示装置 | |
| KR101992880B1 (ko) | 액정 표시장치 | |
| JP3726575B2 (ja) | 電気光学パネル、電気光学パネルの検査方法および電子機器 | |
| JPH07114364A (ja) | 座標検出装置付き表示装置 | |
| JP2003207756A (ja) | 液晶表示装置 | |
| JP4782956B2 (ja) | アレイ基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |