JP2004207492A

JP2004207492A - 半導体素子の製造方法

Info

Publication number: JP2004207492A
Application number: JP2002374954A
Authority: JP
Inventors: Kenichi Otsuka; 健一大塚; Yoichiro Tarui; 陽一郎樽井; Masayuki Imaizumi; 昌之今泉; Hiroshi Sugimoto; 博司杉本; Tetsuya Takami; 哲也高見
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-12-25
Filing date: 2002-12-25
Publication date: 2004-07-22
Anticipated expiration: 2022-12-25
Also published as: JP4020196B2

Abstract

【課題】高電界部となるデプレッション領域の形成において高濃度のイオン注入を避け、高性能な素子特性を有する半導体素子を実現する。
【解決手段】第１導電型の基板１上に形成された第２導電型のボディ領域３内に注入マスクを用いたイオン注入により第１導電型のソース領域４を形成する第１の工程と、前記注入マスクを用いて第２導電型のボディ領域３内にアクセプタ不純物を注入することによりドーピングされた領域１３を形成する第２の工程とを含む。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、情報処理デバイスやパワーデバイスをはじめとする半導体デバイスを構成する金属−酸化膜−半導体（ＭＯＳ）構造を有する半導体素子について動作電圧を向上させる半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
炭化ケイ素（ＳｉＣ）を用いた従来のＭＯＳ電界効果トランジスタ（ＦＥＴ）としての半導体素子は、ｎ型サブストレート上へエピタキシャル成長により堆積したｎ型ドリフト層（耐圧層）の表面層に、ホウ素（Ｂ）のイオン注入により形成されたｐ型ベース（ボディ）領域、およびその内部に燐（Ｐ）のイオン注入により形成されたｎ型ソース領域を有している。
【０００３】
さらに、２つのｎ型ソース領域間のｐ型ベース領域とその間のｎ型ドリフト層の表面露出部上にゲート絶縁膜を介して多結晶シリコンのゲート電極を有し、ｎ型ソース領域とｐ型ベース領域との表面に共通に接触するソース電極とｎ型サブストレートの裏面に接触するドレーン電極を有する（例えば、特許文献１参照。）。
【０００４】
また、従来の他の半導体素子は、ｎ型ドリフト層と、ｎ型ドリフト層の表面または中に配置されたｐ型ベース領域と、ｐ型ベース領域によってｎ型ドリフト層から隔てられているｎ型ソース領域と、ｎ型ソース領域とｐ型ベース領域とを電気的に互いに接続するソース電極と、ｎ型ソース領域とｎ型ドリフト層とを接続するｐ型ベース領域のチャネル領域と、チャネル領域の電気抵抗を制御し、チャネル領域とゲート電極との間に配置された酸化膜により形成された絶縁体領域上にあるゲート絶縁膜とを有する。
【０００５】
なお、この従来の半導体装置におけるｎ型ドリフト層とｎ型ソース領域とはそれぞれｎ導電形の炭化ケイ素で作られ、ｐ型ベース領域はｐ導電形の炭化ケイ素で作られ、チャネル領域内においてホウ素がドーピングされている。また、ｐ型ベース領域には、部分的にｎ型ソース領域の下側に延び直接ｎ型ソース領域に接している部分領域が設けられている。この部分領域がアルミニウムによりドーピングされてベース領域のチャネル領域よりも高いキャリア濃度を持っている（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特許第３２０６７２７号公報（第４頁、第１図）
【特許文献２】
特許第３０２２５９８号公報（第１頁、第２図）
【０００７】
【発明が解決しようとする課題】
上記特許文献１に係る半導体素子によれば、ゲート電極に印加させる電圧によって、ｐ型ベース領域のゲート絶縁膜との界面付近に電子が流れるチャネル領域の形成を制御することができ、ソース電極とドレーン電極との間の電流の導通、遮断を制御することができる。
【０００８】
しかしながら、本構成ではソース電極とドレーン電極との間に高電圧が印加された場合には、ｐ型ベース領域がエピタキシャル成長で形成されているだけであるため、空乏層がｎ型ソース領域とｎ型ドリフト層との間で突き抜けてしまう。そのため、高電圧での遮断が不可能であるといった問題点があった。
【０００９】
この問題を回避するには、ｐ型ベース領域中に１ｃｍ^３当たり１０^１７台の高濃度にドーピングされた領域をエピタキシャル成長で形成し、かつ高濃度の１ｃｍ^３当たり１０^１８台のイオン注入でデプレッション領域を形成することになる。
【００１０】
この場合には、空乏層がｎ型ソース領域とｎ型ドリフト層との間で突き抜けてしまう問題は回避されるが、高電圧印加時に電界強度が最も大きくなるデプレッション領域を高濃度のイオン注入で形成しているため、注入により導入された損傷が素子特性に悪影響を及ぼすという問題点があった。
【００１１】
また、上記特許文献２に係る半導体素子によれば、ｐ型ベース領域中に高濃度にドーピングされた領域の形成に際して不純物としてアルミニウム（Ａｌ）を用い、ｐ型ベース領域のゲート絶縁膜との界面付近にはホウ素（Ｂ）を用いているが、アルミニウムに比べてホウ素はアクセプタとしての活性化エネルギーが大きく、半導体素子中の伝導度分布の制御が困難であるといった問題点があった。
【００１２】
この発明は、上述のような課題を解決するためになされたものであり、高電界部となるデプレッション領域の形成において高濃度のイオン注入を避け、高性能な素子特性を有する半導体素子を実現することを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、第１導電型の基板上に形成された第２導電型のボディ領域内に注入マスクを用いたイオン注入により第１導電型のソース領域を形成する第１の工程と、前記注入マスクを用いて前記第２導電型のボディ領域内にアクセプタ不純物を注入することによりドーピングされた領域を形成する第２の工程とを含むものである。
【００１４】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係る半導体素子について図面を参照しながら説明する。図１は、この発明の実施の形態１に係る半導体素子の部分断面図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１５】
図１において、炭化ケイ素（ＳｉＣ）ｎ型基板（第１導電型の基板）１の上面には炭化ケイ素ｎ型耐圧層（第１導電型の耐圧層）２がエピタキシャル成長により堆積され、さらに炭化ケイ素ｎ型耐圧層２の表面層にはエピタキシャル成長により炭化ケイ素ｐ型ボディ領域（第２導電型のボディ領域）３が堆積されている。
【００１６】
炭化ケイ素ｐ型ボディ領域３の内部には、イオン注入により形成されたｎ型ソース領域（第１導電型のソース領域）４、注入マスクを用いたイオン注入により選択的に形成されたｎ型デプレッション領域（第１導電型のデプレッション領域）５、およびアクセプタ不純物によりドーピングされた領域１３がある。
【００１７】
また、炭化ケイ素ｐ型ボディ領域３には、図示しないもう１つのｎ型ソース領域４が形成されており、２つのｎ型ソース領域４間の炭化ケイ素ｐ型ボディ領域３の表面露出部上にゲート酸化膜６を介してゲート電極２３が設けられている。さらに、このゲート電極２３の上面は酸化膜７により覆われている。なお、炭化ケイ素ｐ型ボディ領域３のゲート酸化膜６との界面付近には電子が流れるチャネル領域８が形成されている。
【００１８】
また、ドレーン電極２１が炭化ケイ素ｎ型基板１の下面には設けられており、ソース電極２２がｎ型ソース領域４と炭化ケイ素ｐ型ボディ領域３との双方の表面に接触するように設けられている。
【００１９】
次に、上記構成を有する半導体素子の製造工程について説明する。
まず、本実施の形態１に係る半導体素子は、炭化ケイ素ｎ型基板１上に炭化ケイ素ｎ型耐圧層２、および炭化ケイ素ｐ型ボディ領域３をエピタキシャル成長で形成する。
【００２０】
その後、炭化ケイ素ｐ型ボディ領域３内にｎ型デプレッション領域５をイオン注入により選択的に形成する。
【００２１】
ここで、炭化ケイ素ｐ型ボディ領域３のエピタキシャル成長による形成は、アルミニウム（Ａｌ）によるドーピングが施されるが、このドーピングは後に高電圧印加時の空乏層の突き抜けを防止するためのドーピングされた領域１３をイオン注入により形成するため、１ｃｍ^３当たり１０^１６程度の濃度で良い。したがって、ｎ型デプレッション領域５の注入は１ｃｍ^３当たり１０^１６〜１０^１７程度の濃度に抑えることができる。
【００２２】
次いで、炭化ケイ素ｐ型ボディ領域３内にｎ型ソース領域４をｎ型デプレッション領域５の両脇に図示しない注入マスク（イオン非透過性マスク）３１を用いて、半導体素子の表面に対して垂直方向からイオン注入により形成する。
【００２３】
つづいて、その注入マスク３１を用いて高電圧印加時の空乏層の突き抜けを防止するためのアクセプタ不純物としてアルミニウムによりドーピングされた領域１３を炭化ケイ素ｐ型ボディ領域３内に形成する。
【００２４】
その後、ゲート酸化膜６、ゲート電極２３、酸化膜７，ソース電極２２，ドレーン電極２１を形成することにより本実施の形態１に係る半導体素子構造が得られる。
【００２５】
次に、図２および図３は、本実施の形態１に係る半導体素子にドーピングされた領域１３をイオン注入により形成する工程を示した部分断面図である。
ドーピングされた領域１３を形成するためのイオン注入の角度は、図２に示すように領域１３を形成するイオン注入をｎ型ソース領域４を形成するイオン注入の角度（半導体素子の表面に対して垂直方向）と同一にしてもよいし、図３に示すように領域１３を形成するイオン注入を半導体素子の表面に対して所定の角度をもたせた斜め注入としてもよい。
【００２６】
図３による斜め注入とした場合には、ｎ型ソース領域４よりも広いドーピングされた領域１３を形成することができ、この場合には図２による注入に比べて、より低濃度のイオン注入が可能となる。
また、ｎ型ソース領域４を形成するイオン注入も斜め注入としてもよく、その場合には、アクセプタの注入のときのイオン注入方向と炭化ケイ素ｐ型ボディ領域３表面とのなす角度を、ｎ型ソース領域４のイオン注入のときのイオン注入方向と炭化ケイ素ｐ型ボディ領域３表面とのなす角度よりも小さくすることで、広いドーピング領域１３を形成することができる。
【００２７】
また、図４は、本実施の形態１に係る半導体素子に領域１３をイオン注入により形成する工程であり、注入マスクを炭化ケイ素ｐ型ボディ領域３の表面に接触し、注入されるイオンを略完全に透過させる第１の注入マスク層３２ｂと、この第１の注入マスク層３２ｂの上面に接触し、第１の注入マスク層３２ｂよりもイオンが透過しない（注入されるイオンの透過を略完全に遮る）第２の注入マスク層３２ａとを含む複層構造注入マスク３２とした場合の部分断面図である。すなわち、第２の注入マスク層３２ａは注入されるイオンのうち約９９パーセントのイオンの透過を遮る。
【００２８】
図４に示すような複層構造注入マスク３２を用いることにより、第１の注入マスク層３２ｂよりもイオンを透過しにくい第２の注入マスク層３２ａが炭化ケイ素ｐ型ボディ領域３の表面から第１の注入マスク層３２ｂの厚み分だけ離れているため、図２，３に示したイオン注入による場合よりもさらに広いドーピング領域１３を形成することができる。なお、イオン透過性マスク層３２ｂは１層でなく２層以上の構成としてもよい。
【００２９】
以上のように、本実施の形態１に係る半導体素子の製造方法によれば、ソース電極２２とドレーン電極２１との間に高電圧が印加された場合でも、炭化ケイ素ｐ型ボディ領域３中に高濃度にドーピングされた領域１３が存在するため、空乏層が炭化ケイ素ｎ型ソース領域４と炭化ケイ素ｎ型耐圧層２との間で突き抜けを防げる半導体素子を構成することができる。
【００３０】
さらに、高電圧印加時に電界強度が最も大きくなるｎ型デプレッション領域５のイオン注入の濃度も低いため、注入により導入された損傷が素子特性に悪影響を及ぼすことがない。
【００３１】
また、炭化ケイ素ｐ型ボディ領域３の中に高濃度にドーピングされた領域１３、および炭化ケイ素ｐ型ボディ領域３のゲート酸化膜６との界面付近のいずれについても不純物としてアルミニウムを用いているので、アクセプタの活性化エネルギーも小さく、半導体素子中の伝導度分布の制御にも問題が生じない。
【００３２】
なお、上記実施の形態１に係る半導体素子によれば、炭化ケイ素ｐ型ボディ領域３をエピタキシャル成長でｐ型層を形成した後、ｎ型デプレッション領域５をイオン注入で形成することにより、炭化ケイ素ｎ型耐圧層２上に炭化ケイ素ｐ型ボディ領域３が選択的に形成された構成のものについて説明したが、炭化ケイ素ｎ型耐圧層２の成長後、比較的低濃度のイオン注入によってｐ型ボディ領域３を形成した構成でもよく、同様の効果が期待できる。
【００３３】
また、炭化ケイ素ｐ型ボディ領域３のイオン注入による形成の場合、全面注入としてイオン注入でｎ型デプレッション領域５を形成する構成でも、選択的注入としてｎ型デプレッション領域５にｐ型不純物が入らない構成でも同様の効果が期待できる。
以上は炭化ケイ素ｎ型ソース領域４を形成する第１の工程のあとに、アクセプタドーピングされた領域１３を形成する第２の工程を行なう方法を示したが、この２つの工程の順序を入れ換えても同様の効果を得ることができる。
【００３４】
また、本実施の形態１に係る半導体素子では、チャネル領域８は炭化ケイ素ｐ型ボディ領域３と同様、本来の導電型がｐ型である場合について説明したが、チャネル領域８にドナー不純物をドーピングした構成として本来の導電型がｎ型の領域を薄く形成した場合でも同様の効果が期待できる。
【００３５】
なお、チャネル領域８をｎ型としたこの構成においても、チャネル領域８の厚さとドーピングを適切に制御することによって、制御用端子であるゲート電極２３への電圧印加がない場合に遮断状態とすることが可能である。
【００３６】
また、本実施の形態１に係る半導体素子では、アクセプタ不純物としてアルミニウムの場合を説明したが、他の不純物でも活性化エネルギーの小さいものであれば素子中の伝導度分布の制御にも問題が生じないため、同様の効果が期待できる。
【００３７】
【発明の効果】
以上のように、この発明に係る半導体素子によれば、ｐ型ボディ領域を低濃度ドーピングのエピタキシャル成長により形成した後、デプレッション領域を比較的低濃度のイオン注入により形成するため、イオン注入量を比較的低濃度で行うことが可能であるため、イオン注入による損傷の影響を軽減できる。さらに、ｎ型ソース領域の注入用マスクを用いて、空乏層突き抜け防止のためのアクセプタ不純物のｐ型ボディ領域への注入を行うため、写真製版工程数を増加させることもなく、単純な作製プロセスで、高性能の素子特性を実現することができるとともに、ｐ型ボディ領域に用いるアクセプタ不純物を１種類とすることで、伝導度制御を容易にし、高性能な素子特性を実現することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る半導体素子の部分断面図である。
【図２】この発明の実施の形態１に係る半導体素子に高濃度にドーピングされた領域をイオン注入により形成する工程を示した部分断面図である。
【図３】この発明の実施の形態１に係る半導体素子に高濃度にドーピングされた領域をイオン注入により形成する工程を示した部分断面図である。
【図４】この発明の実施の形態１に係る半導体素子に高濃度にドーピングされた領域をイオン注入により形成する工程で注入マスクを複層構造とした場合の部分断面図である。
【符号の説明】
１炭化ケイ素ｎ型基板、２炭化ケイ素ｎ型耐圧層、３炭化ケイ素ｐ型ボディ領域（第２導電型のボディ領域）、４ｎ型ソース領域、５ｎ型デプレッション領域、６ゲート酸化膜、７酸化膜、８チャネル領域、１３ドーピングされた領域、２１ドレーン電極、２２ソース電極、２３ゲート電極、３１注入マスク、３２複層構造の注入マスク。

Claims

第１導電型の基板上に形成された第２導電型のボディ領域内に注入マスクを用いたイオン注入により第１導電型のソース領域を形成する第１の工程と、
前記第１の工程で用いた前記注入マスクを用いて前記第２導電型のボディ領域内にアクセプタ不純物を注入することによりドーピングされた領域を形成する第２の工程と
を含むことを特徴とする半導体素子の製造方法。
前記第１の工程では、前記第２導電型のボディ領域表面に対して前記注入マスクを用いて垂直方向からイオン注入し、
前記第２の工程では、前記注入マスクを用いて前記垂直方向から前記第２導電型のボディ領域内にアクセプタ不純物を注入することにより前記第１導電型のソース領域と同じ広さの前記ドーピングされた領域を形成する
ことを特徴とする請求項１に記載の半導体素子の製造方法。
前記第２の工程では、前記注入マスクを用いて前記第２導電型ボディ領域内にアクセプタ不純物を注入するイオン注入方向と前記第２導電型のボディ領域表面とのなす角度を、前記第１の工程によるイオン注入方向と前記第２導電型のボディ領域表面とのなす角度よりも小さくすることにより前記第１導電型のソース領域よりも広い前記ドーピングされた領域を形成する
ことを特徴とする請求項１に記載の半導体素子の製造方法。
前記注入マスクは、前記第２導電型のボディ領域の表面に接触する少なくとも１層の第１の注入マスク層と、この第１の注入マスク層の上面に接触する前記第１の注入マスク層よりイオンが透過しない第２の注入マスク層とを含む複層構造注入マスクからなり、
前記第２の工程では、前記複層構造注入マスクを用いて前記第２導電型ボディ領域内にアクセプタ不純物を注入するイオン注入方向と前記第２導電型のボディ領域表面とのなす角度を、前記第１の工程によるイオン注入方向と前記第２導電型のボディ領域表面とのなす角度よりも小さくすることにより前記第１導電型のソース領域よりも広い前記ドーピングされた領域を形成する
ことを特徴とする請求項１に記載の半導体素子の製造方法。
前記第２導電型のボディ領域をエピタキシャル成長により形成した後に、前記第２の工程を行う
ことを特徴とする請求項１から４までのいずれか１項に記載の半導体素子の製造方法。
前記第２の工程では、前記第２導電型のボディ領域に注入するアクセプタ不純物として１種類の不純物を用いる
ことを特徴とする請求項１から５までのいずれか１項に記載の半導体素子の製造方法。
前記第２の工程では、前記１種類の不純物としてアルミニウムを用いる
ことを特徴とする請求項６に記載の半導体素子の製造方法。