JP2004228273A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004228273A JP2004228273A JP2003013062A JP2003013062A JP2004228273A JP 2004228273 A JP2004228273 A JP 2004228273A JP 2003013062 A JP2003013062 A JP 2003013062A JP 2003013062 A JP2003013062 A JP 2003013062A JP 2004228273 A JP2004228273 A JP 2004228273A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- support substrate
- soi
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P10/00—Bonding of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6727—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having source or drain regions connected to bulk conducting substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
- H10W20/211—Through-semiconductor vias, e.g. TSVs
- H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
- H10W20/2125—Top-view shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
- H10W20/211—Through-semiconductor vias, e.g. TSVs
- H10W20/213—Cross-sectional shapes or dispositions
- H10W20/2134—TSVs extending from the semiconductor wafer into back-end-of-line layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
- H10W20/211—Through-semiconductor vias, e.g. TSVs
- H10W20/218—Through-semiconductor vias, e.g. TSVs in silicon-on-insulator [SOI] wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体基板上に形成される半導体装置であって、半導体基板の特長を有効に利用することが可能な半導体装置を提供する。
【解決手段】ＳＯＩ層３の結晶方位＜１００＞に支持基板１の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、ＰチャネルＭＯＳトランジスタを形成する。そして、開口部ＨＬ１を設けてその下部の支持基板を除去することによりチャネル形成領域にひずみを加える。支持基板１の一部が除去されることにより、その部分の上層の酸化膜層２およびＳＯＩ層３には歪み応力がかかることになる。よって、ＭＯＳトランジスタのチャネル形成領域を含むＳＯＩ層３にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。
【選択図】 図２
【解決手段】ＳＯＩ層３の結晶方位＜１００＞に支持基板１の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、ＰチャネルＭＯＳトランジスタを形成する。そして、開口部ＨＬ１を設けてその下部の支持基板を除去することによりチャネル形成領域にひずみを加える。支持基板１の一部が除去されることにより、その部分の上層の酸化膜層２およびＳＯＩ層３には歪み応力がかかることになる。よって、ＭＯＳトランジスタのチャネル形成領域を含むＳＯＩ層３にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板上に形成される半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例として、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ ＩｎｓｕｌａｔｏｒまたはＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成されたＰチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタがある。
【０００３】
ＳＯＩ基板では、シリコン基板等の支持基板、酸化膜層およびＳＯＩ層がこの順に積層される。また、ＰチャネルＭＯＳトランジスタは、ゲート電極、ゲート絶縁膜およびＰ型のソース／ドレイン活性層を備える。
【０００４】
ＳＯＩ基板にＰチャネルＭＯＳトランジスタを形成する場合、ゲート電極およびゲート絶縁膜の積層構造はＳＯＩ層の表面上に形成され、ソース／ドレイン活性層はＳＯＩ層内のゲート電極を挟む位置に形成される。
【０００５】
さて、従来の半導体装置においては、ＭＯＳトランジスタのソース／ドレイン間のチャネル方向が半導体ウェハの結晶方位＜１１０＞と平行になるように配置されるのが一般的であった。
【０００６】
しかし、チャネル方向を結晶方位＜１１０＞ではなく、結晶方位＜１００＞と平行になるよう配置することで、トランジスタ特性を変化させることができる。具体的には、チャネル方向を結晶方位＜１００＞と平行に配置することにより、ＰチャネルＭＯＳトランジスタの電流駆動力が１５パーセント程度向上し、さらに、短チャネル効果も小さくなることが分かっている（後述の特許文献１を参照）。
【０００７】
電流駆動力が向上する理由は、結晶方位＜１００＞の正孔の移動度の方が結晶方位＜１１０＞のそれよりも大きいためであり、短チャネル効果が小さくなる理由は、結晶方位＜１００＞のボロンの拡散係数の値の方が結晶方位＜１１０＞のそれよりも小さいためと考えられている。
【０００８】
よって、ＰチャネルＭＯＳトランジスタをＳＯＩ基板上に形成する場合も、そのチャネル方向がＳＯＩ層の結晶方位＜１００＞と平行になるように配置されればよい。そのためには例えば、表面側のＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板を採用して、その表面にＰチャネルＭＯＳトランジスタ等のデバイスを形成するのがよい。
【０００９】
（１００）ウェハの場合、結晶面｛１１０｝が劈開面となる。よって、ＳＯＩ層用ウェハの結晶方位＜１００＞を支持基板のウェハの結晶方位＜１１０＞に一致させて貼り合わせれば、試験研究のための劈開時に、ウェハ厚の大部分を占める支持基板のウェハの劈開面に沿ってウェハ全体を割ることができる。そうすれば、支持基板において結晶方位＜１１０＞の断面を露出させつつ、ＳＯＩ層において結晶方位＜１００＞の断面を露出させることが可能になるという利点を有する。
【００１０】
このような、ＳＯＩ層の結晶方位＜１００＞と支持基板１の結晶方位＜１１０＞とを一致させる技術は、例えば特許文献１または特許文献２に記載されている。
【００１１】
その他、この出願の発明に関連する先行技術文献情報としては非特許文献１〜３がある。
【００１２】
【特許文献１】
特開２００２−１３４３７４号公報
【特許文献２】
特開平７−３３５５１１号公報
【非特許文献１】
Ｙ．Ｈｉｒａｎｏ ｅｔ ａｌ．，「Ｂｕｌｋ−Ｌａｙｏｕｔ−Ｃｏｍｐａｔｉｂｌｅ ０．１８μｍ ＳＯＩ−ＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ Ｕｓｉｎｇ Ｂｏｄｙ−Ｆｉｘｅｄ Ｐａｒｔｉａｌ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ（ＰＴＩ）」，（米国），ＩＥＥＥ １９９９ ＳＯＩ ｃｏｎｆ．，ｐ．１３１−１３２
【非特許文献２】
Ｓ．Ｍａｅｄａ ｅｔ ａｌ．，「Ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ Ｄｅｌａｙ Ｔｉｍｅ Ｉｎｓｔａｂｉｌｉｔｙ ｏｎ Ｆｒｅｑｕｅｎｃｙ ｕｓｉｎｇ Ｆｉｅｌｄ Ｓｈｉｅｌｄ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｄｅｅｐ Ｓｕｂ−Ｍｉｃｒｏｎ ＳＯＩ Ｃｉｒｃｕｉｔｓ」，（米国），ＩＥＤＭ，１９９６，ｐ．１２９−１３２
【非特許文献３】
Ｌ．−Ｊ．Ｈｕａｎｇ ｅｔ ａｌ．，「Ｃａｒｒｉｅｒ Ｍｏｂｉｌｉｔｙ Ｅｎｈａｎｃｅｍｅｎｔ ｉｎ Ｓｔｒａｉｎｅｄ Ｓｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ Ｆａｂｒｉｃａｔｅｄ ｂｙ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」，（米国），２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，ｐ．５７−５８
【００１３】
【発明が解決しようとする課題】
さて、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板は、電流駆動力の向上等の理由からＰチャネルＭＯＳトランジスタの形成に適しているが、ＰチャネルＭＯＳトランジスタの電流駆動力の向上にはまだ改善の余地がある。
【００１４】
そこで、この発明の課題は、半導体基板上に形成されるＭＯＳトランジスタの電流駆動力を向上させることが可能な半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層が順に積層されたＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとを備え、前記支持基板のうち少なくとも前記ＭＩＳトランジスタの下方に位置する部分が除去された半導体装置である。
【００１６】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、ＰチャネルＭＯＳトランジスタを形成し、その下部の支持基板を除去することによりチャネル形成領域にひずみを加えるものである。
【００１７】
本実施の形態に係る半導体装置を図１および図２に示す。なお、図２は図１中の切断線ＩＩ−ＩＩにおける断面を示した図である。
【００１８】
この半導体装置はＰチャネルＭＯＳトランジスタであり、シリコン基板等の支持基板１、酸化膜層２、および、シリコン層等のＳＯＩ層３が順に積層されたＳＯＩ基板の表面に形成されている。また、このＰチャネルＭＯＳトランジスタは、ゲート電極１２、ゲート絶縁膜１１およびＰ型のソース／ドレイン活性層５を備える。
【００１９】
ゲート電極１２およびゲート絶縁膜１１の積層構造はＳＯＩ層３の表面上に形成され、Ｐ型ソース／ドレイン活性層５はＳＯＩ層３内で平面視上、ゲート電極１２に隣接する位置に形成される。なお、ソース／ドレイン活性層５の外縁は部分分離型の素子分離領域４により規定されている。
【００２０】
ゲート電極１２およびゲート絶縁膜１１の側面には側壁絶縁膜１３が形成され、ゲート電極１２およびソース／ドレイン活性層５の表面にはそれぞれシリサイド化領域１２ｂ，５ａが形成されている。また、ゲート電極１２のうちソース／ドレイン活性層５に隣接する部分は、ゲート長を短くするために細く形成されているが、コンタクトプラグ（図示せず）と接続するための引き出し部分１２ａは幅広に形成されている。なお、ＳＯＩ層３のうちゲート電極１２下方の部分は、比較的低濃度（Ｎ−）のＮ型ボディ層３ａとなっている。
【００２１】
図１および図２に示すように、この半導体装置においては、支持基板１のうちＭＯＳトランジスタの下方に位置する部分が除去され、開口部ＨＬ１が形成されている。
【００２２】
このように本実施の形態によれば、ＳＯＩ基板の支持基板１のうちＰチャネルＭＯＳトランジスタの下方に位置する部分が除去されている。支持基板１の一部が除去されることにより、その部分の上層の酸化膜層２およびＳＯＩ層３には歪み応力がかかることになる。よって、ＭＯＳトランジスタのチャネル形成領域を含むＳＯＩ層３にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。
【００２３】
なお、ＳＯＩ層３にひずみを与えると、チャネルにおけるキャリアの移動度が向上することについて以下に説明する。
【００２４】
ＳＯＩ層のうち表面側（チャネル形成領域）を通常のシリコンよりも格子定数の大きくなったシリコンストレインチャネル層とし、ＳＯＩ層の残り（チャネル形成領域の隣接領域）をシリコンよりも格子定数の大きいシリコンゲルマニウム層とする構造のＭＯＳトランジスタが存在する（非特許文献３参照）。いわゆるストレインチャネル構造のＭＯＳトランジスタである。
【００２５】
シリコンよりも格子定数の大きい隣接領域にエピタキシャル成長させた表面側のシリコン層の格子定数の値は、隣接領域の格子配置の影響を受けて隣接領域の格子定数の値に略等しくなり、通常のシリコンよりも大きな格子定数を有する。よって、表面側のシリコン層は、引っ張り応力（ｓｔｒａｉｎ ｓｔｒｅｓｓ）を受けた状態になっている。すると、チャネルにおけるキャリア移動度の上昇が見られ、特性を向上させたＭＯＳトランジスタが得られるのである。
【００２６】
本実施の形態の場合には、支持基板１の一部を除去することにより、その部分の上層の酸化膜層２およびＳＯＩ層３に歪み応力を加えている。これにより、上記ストレインチャネル構造のＭＯＳトランジスタと同様の効果が得られるわけである。
【００２７】
また、本実施の形態のＳＯＩ基板においては、支持基板１とＳＯＩ層３とにおいて互いの結晶方位をずらせている。これにより、支持基板１の劈開面とＳＯＩ層３の劈開面とを異ならせることができ、ＳＯＩ基板を割れにくくすることができる。
【００２８】
また、ストレスによりトランジスタの特性は変化するので、ストレス制御は重要である。特に、本実施の形態においては、支持基板１の一部を除去することにより、その部分の上層の酸化膜層２およびＳＯＩ層３に歪み応力を加えており、より高精度なストレス制御が必要である。本ＳＯＩ基板を用いることにより、ＰチャネルＭＯＳトランジスタにおける電流駆動能力の向上に加えて、各製造工程で生じる不確定なストレスを小さくしてストレス制御を向上させることができる。
【００２９】
なお、図１および図２の構造は容易に形成できる。例えば支持基板１の表面側にフォトレジストを形成し、これをパターニングして開口部ＨＬ１のエッチング用マスクに形成する。そしてエッチングを行い、フォトレジストを除去すれば、図１および図２の構造が得られる。
【００３０】
なお、図３および図４は、図１および図２の構造の変形例である。図４は図３中の切断線ＩＶ−ＩＶにおける断面を示した図である。この変形例では、ＰチャネルＭＯＳトランジスタのソース／ドレイン活性層５の直下の支持基板１に、ソース／ドレイン活性層５と同程度の大きさで平面視長方形状の開口部ＨＬ２が設けられている。なお、開口部ＨＬ２に露出した四方を囲む端面は全て（１１１）面である。
【００３１】
（１１１）面は結晶方位＜１１０＞に平行な面であるので、（１１１）面を露出させるエッチングを行えば、支持基板１の結晶方位＜１１０＞に平行な辺を有する開口部を支持基板に設けることができる。よって、支持基板１の除去部分を長方形に形成することができ、除去部分のサイズをＭＯＳトランジスタのサイズに応じて必要最小限に留めることが可能となる。
【００３２】
（１１１）面を露出させるエッチングは、例えば以下のように行えばよい。
【００３３】
図５および図６に示すように、まず、支持基板１の表面であってＭＯＳトランジスタ直下の位置にフォトレジストＲＭ２を形成し、フォトレジストＲＭ２に開口部ＨＬ２よりは開口面積が小さい開口ＯＰ１を設ける。なお、図６は図５中の切断線ＶＩ−ＶＩにおける断面を示した図である。
【００３４】
次に、水酸化カリウム溶液等の強アルカリ溶液でウェットエッチングを行う。すると、図７および図８に示すように、支持基板１の表面に（１１１）面を端面とする開口部ＨＬ２が形成される。水酸化カリウム溶液はシリコン酸化膜をほとんどエッチングすることがないので、酸化膜層２がエッチングストッパとなる。なお、図８は図７中の切断線ＶＩＩＩ−ＶＩＩＩにおける断面を示した図である。
【００３５】
その後、フォトレジストＲＭ２を除去すれば、図３および図４に示した構造が得られる。
【００３６】
なお、水酸化カリウム溶液以外にも、水酸化ナトリウム溶液、水酸化テトラメチルアンモニウム（Ｔｅｔｒａｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）等の強アルカリ溶液を用いてもよい。
【００３７】
図９は、複数のＭＯＳトランジスタがそのソース／ドレイン活性層５を共有して形成される場合を示した図である。この場合も、支持基板１の表面に開口部ＨＬ２を形成できる。開口部ＨＬ２は、共有、非共有いずれものソース／ドレイン活性層５の全てを覆う形で形成されればよい。
【００３８】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る半導体装置の変形例であり、支持基板１が全て除去されて、その代わりにＭＯＳトランジスタ上に形成された層間絶縁膜上に他の支持基板を貼り合わせた半導体装置である。
【００３９】
本実施の形態に係る半導体装置を図１０に示す。この半導体装置においては、支持基板１が全て除去されている。そして、ＳＯＩ層３上に形成されたＭＯＳトランジスタを覆う第１乃至第３層間絶縁膜ＩＬ１〜ＩＬ３がさらに形成されている。
【００４０】
なお、第２層間絶縁膜ＩＬ２内には第２層配線ＬＮ１が、第３層間絶縁膜膜ＩＬ３内には第３層配線ＬＮ２が、それぞれ形成されている。また、第２層配線ＬＮ１はコンタクトプラグＰＧ１によりソース／ドレイン活性層５と、第３層配線ＬＮ２はコンタクトプラグＰＧ２により第２層配線ＬＮ１と、それぞれ接続されている。
【００４１】
さて、この半導体装置においては、最上層の第３層間絶縁膜ＩＬ３の表面に、新たな他の支持基板１００が貼り合わされている。この支持基板１００についても、その結晶方位＜１１０＞をＳＯＩ層３の結晶方位＜１００＞に一致させて貼り合わせればよい。なお、他の支持基板１００にはシリコン基板を採用すればよいが、これに限る必要はなく、支持機能を有する基板であれば、例えばガラス基板やプラスチック基板など半導体以外の基板を採用してもよい。
【００４２】
本実施の形態の場合には、支持基板１は製造工程上における支持機能を担うだけであり、新たな他の支持基板１００が貼り合わされた後にはエッチングやＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により除去される。
【００４３】
本実施の形態においては支持基板１を完全に除去しているので、ＭＯＳトランジスタとその近傍で発生した熱の放熱性に優れる。また、他の支持基板１００を備えるので、強度的な問題も生じない。
【００４４】
＜実施の形態３＞
本実施の形態も、実施の形態１に係る半導体装置の変形例であり、支持基板１の表面と、開口部ＨＬ１またはＨＬ２内の各部の表面を覆うように金属膜を形成した半導体装置である。
【００４５】
図１１は、図４の構造に基づいて本実施の形態を説明する図である。図１１に示す通り、本実施の形態においては、支持基板１の表面と開口部ＨＬ２に露出した端面および酸化膜層２とに、Ａｕ、Ａｌ、Ｗ、Ｃｕ等の金属膜ＭＴ１が例えば金属蒸着等により形成される。
【００４６】
このように、金属膜ＭＴ１を形成することで、ＭＯＳトランジスタとその近傍で発生した熱の放熱性に優れた半導体装置を実現できる。また、金属膜ＭＴ１を数百℃の高温で形成しておけば、室温に戻ったときに金属層ＭＴ１が酸化膜層２やＳＯＩ層３よりも大きく縮む。金属層ＭＴ１の方が酸化膜層２やＳＯＩ層３よりも熱膨張率が大きいからである。よって、ＳＯＩ層３にひずみを与える効果もあり、チャネルにおけるキャリアの移動度を向上させることができる。
【００４７】
＜実施の形態４＞
本実施の形態は、実施の形態３の変形例であり、支持基板１の表面側に設けた金属層ＭＴ１と、ＳＯＩ層３内のソース／ドレイン活性層５の一部とを電気的に接続した半導体装置である。
【００４８】
本実施の形態に係る半導体装置を図１２に示す。図１２では、ＭＯＳトランジスタが二組表示されている。そして、そのいずれにおいても、ソース／ドレイン活性層５の例えばソース側に酸化膜層２を貫通するコンタクトプラグＰＧ３の一端が接続されている。なお、コンタクトプラグＰＧ３は、支持基板１の側からフォトリソグラフィ技術やエッチング技術を用いて酸化膜層２の一部が開口された後、金属膜を埋め込むことにより酸化膜層２内に形成される。そして、コンタクトプラグＰＧ３の他端は金属膜ＭＴ１に接続される。
【００４９】
これにより、金属膜ＭＴ１に例えば電源電位Ｖｄｄを与えて、ＭＯＳトランジスタのソース／ドレイン活性層５の電位を固定することができる。また、金属膜ＭＴ１を支持基板１の表面全面に形成しておけば、金属膜ＭＴ１の抵抗値を低く抑えることができるので、電力消費を抑えつつ電位固定を行える。
【００５０】
なお、本実施の形態のアイデアは、もちろん実施の形態２に係る半導体装置にも適用することが可能である。図１３にその場合の半導体装置の構造を示す。この場合は、支持基板１が完全除去されているので、金属膜ＭＴ１は酸化膜層２の表面に形成されることになる。しかし、それ以外のコンタクトプラグＰＧ３等の形成は、図１２の場合と同様である。
【００５１】
なお、ソース／ドレイン活性層５に直接に接続するコンタクトプラグＰＧ３に代わって、図１４に示すようなコンタクトプラグＰＧ４を採用してもよい。このコンタクトプラグＰＧ４は、酸化膜層２、素子分離領域４ａおよび第１層間絶縁膜ＩＬ１を貫通して第２層配線ＬＮ１に接続されている。このように、直接にソース／ドレイン領域５に接続されていなくとも、配線等を介して電気的にソース／ドレイン領域５と金属膜ＭＴ１とを接続するコンタクトプラグを採用してもよい。なお、素子分離領域４ａは部分分離型ではなく、完全分離型となっている。
【００５２】
【発明の効果】
請求項１に記載の発明によれば、ＳＯＩ基板の支持基板のうち少なくともＭＩＳトランジスタの下方に位置する部分が除去されている。よって、ＭＩＳトランジスタのチャネル形成領域を含むＳＯＩ層にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を示す上面図である。
【図２】実施の形態１に係る半導体装置を示す断面図である。
【図３】実施の形態１に係る半導体装置の変形例を示す上面図である。
【図４】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図５】実施の形態１に係る半導体装置の変形例の製造方法を示す上面図である。
【図６】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図７】実施の形態１に係る半導体装置の変形例の製造方法を示す上面図である。
【図８】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図９】実施の形態１に係る半導体装置の変形例を示す上面図である。
【図１０】実施の形態２に係る半導体装置を示す断面図である。
【図１１】実施の形態３に係る半導体装置を示す断面図である。
【図１２】実施の形態４に係る半導体装置を示す断面図である。
【図１３】実施の形態４に係る半導体装置を示す断面図である。
【図１４】実施の形態４に係る半導体装置を示す断面図である。
【符号の説明】
１ 支持基板、２ 酸化膜層、３ ＳＯＩ層、３ａ ボディ層、４ 素子分離領域、５ ソース／ドレイン活性層、ＨＬ１，ＨＬ２ 開口部、ＭＴ１ 金属膜、ＰＧ３ コンタクトプラグ。
【発明の属する技術分野】
この発明は、半導体基板上に形成される半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例として、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ ＩｎｓｕｌａｔｏｒまたはＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成されたＰチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタがある。
【０００３】
ＳＯＩ基板では、シリコン基板等の支持基板、酸化膜層およびＳＯＩ層がこの順に積層される。また、ＰチャネルＭＯＳトランジスタは、ゲート電極、ゲート絶縁膜およびＰ型のソース／ドレイン活性層を備える。
【０００４】
ＳＯＩ基板にＰチャネルＭＯＳトランジスタを形成する場合、ゲート電極およびゲート絶縁膜の積層構造はＳＯＩ層の表面上に形成され、ソース／ドレイン活性層はＳＯＩ層内のゲート電極を挟む位置に形成される。
【０００５】
さて、従来の半導体装置においては、ＭＯＳトランジスタのソース／ドレイン間のチャネル方向が半導体ウェハの結晶方位＜１１０＞と平行になるように配置されるのが一般的であった。
【０００６】
しかし、チャネル方向を結晶方位＜１１０＞ではなく、結晶方位＜１００＞と平行になるよう配置することで、トランジスタ特性を変化させることができる。具体的には、チャネル方向を結晶方位＜１００＞と平行に配置することにより、ＰチャネルＭＯＳトランジスタの電流駆動力が１５パーセント程度向上し、さらに、短チャネル効果も小さくなることが分かっている（後述の特許文献１を参照）。
【０００７】
電流駆動力が向上する理由は、結晶方位＜１００＞の正孔の移動度の方が結晶方位＜１１０＞のそれよりも大きいためであり、短チャネル効果が小さくなる理由は、結晶方位＜１００＞のボロンの拡散係数の値の方が結晶方位＜１１０＞のそれよりも小さいためと考えられている。
【０００８】
よって、ＰチャネルＭＯＳトランジスタをＳＯＩ基板上に形成する場合も、そのチャネル方向がＳＯＩ層の結晶方位＜１００＞と平行になるように配置されればよい。そのためには例えば、表面側のＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板を採用して、その表面にＰチャネルＭＯＳトランジスタ等のデバイスを形成するのがよい。
【０００９】
（１００）ウェハの場合、結晶面｛１１０｝が劈開面となる。よって、ＳＯＩ層用ウェハの結晶方位＜１００＞を支持基板のウェハの結晶方位＜１１０＞に一致させて貼り合わせれば、試験研究のための劈開時に、ウェハ厚の大部分を占める支持基板のウェハの劈開面に沿ってウェハ全体を割ることができる。そうすれば、支持基板において結晶方位＜１１０＞の断面を露出させつつ、ＳＯＩ層において結晶方位＜１００＞の断面を露出させることが可能になるという利点を有する。
【００１０】
このような、ＳＯＩ層の結晶方位＜１００＞と支持基板１の結晶方位＜１１０＞とを一致させる技術は、例えば特許文献１または特許文献２に記載されている。
【００１１】
その他、この出願の発明に関連する先行技術文献情報としては非特許文献１〜３がある。
【００１２】
【特許文献１】
特開２００２−１３４３７４号公報
【特許文献２】
特開平７−３３５５１１号公報
【非特許文献１】
Ｙ．Ｈｉｒａｎｏ ｅｔ ａｌ．，「Ｂｕｌｋ−Ｌａｙｏｕｔ−Ｃｏｍｐａｔｉｂｌｅ ０．１８μｍ ＳＯＩ−ＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ Ｕｓｉｎｇ Ｂｏｄｙ−Ｆｉｘｅｄ Ｐａｒｔｉａｌ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ（ＰＴＩ）」，（米国），ＩＥＥＥ １９９９ ＳＯＩ ｃｏｎｆ．，ｐ．１３１−１３２
【非特許文献２】
Ｓ．Ｍａｅｄａ ｅｔ ａｌ．，「Ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ Ｄｅｌａｙ Ｔｉｍｅ Ｉｎｓｔａｂｉｌｉｔｙ ｏｎ Ｆｒｅｑｕｅｎｃｙ ｕｓｉｎｇ Ｆｉｅｌｄ Ｓｈｉｅｌｄ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｄｅｅｐ Ｓｕｂ−Ｍｉｃｒｏｎ ＳＯＩ Ｃｉｒｃｕｉｔｓ」，（米国），ＩＥＤＭ，１９９６，ｐ．１２９−１３２
【非特許文献３】
Ｌ．−Ｊ．Ｈｕａｎｇ ｅｔ ａｌ．，「Ｃａｒｒｉｅｒ Ｍｏｂｉｌｉｔｙ Ｅｎｈａｎｃｅｍｅｎｔ ｉｎ Ｓｔｒａｉｎｅｄ Ｓｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ Ｆａｂｒｉｃａｔｅｄ ｂｙ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」，（米国），２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，ｐ．５７−５８
【００１３】
【発明が解決しようとする課題】
さて、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板は、電流駆動力の向上等の理由からＰチャネルＭＯＳトランジスタの形成に適しているが、ＰチャネルＭＯＳトランジスタの電流駆動力の向上にはまだ改善の余地がある。
【００１４】
そこで、この発明の課題は、半導体基板上に形成されるＭＯＳトランジスタの電流駆動力を向上させることが可能な半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明は、支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層が順に積層されたＳＯＩ基板と、前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとを備え、前記支持基板のうち少なくとも前記ＭＩＳトランジスタの下方に位置する部分が除去された半導体装置である。
【００１６】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、ＳＯＩ層の結晶方位＜１００＞に支持基板の結晶方位＜１１０＞を一致させて形成されたＳＯＩ基板上に、ＰチャネルＭＯＳトランジスタを形成し、その下部の支持基板を除去することによりチャネル形成領域にひずみを加えるものである。
【００１７】
本実施の形態に係る半導体装置を図１および図２に示す。なお、図２は図１中の切断線ＩＩ−ＩＩにおける断面を示した図である。
【００１８】
この半導体装置はＰチャネルＭＯＳトランジスタであり、シリコン基板等の支持基板１、酸化膜層２、および、シリコン層等のＳＯＩ層３が順に積層されたＳＯＩ基板の表面に形成されている。また、このＰチャネルＭＯＳトランジスタは、ゲート電極１２、ゲート絶縁膜１１およびＰ型のソース／ドレイン活性層５を備える。
【００１９】
ゲート電極１２およびゲート絶縁膜１１の積層構造はＳＯＩ層３の表面上に形成され、Ｐ型ソース／ドレイン活性層５はＳＯＩ層３内で平面視上、ゲート電極１２に隣接する位置に形成される。なお、ソース／ドレイン活性層５の外縁は部分分離型の素子分離領域４により規定されている。
【００２０】
ゲート電極１２およびゲート絶縁膜１１の側面には側壁絶縁膜１３が形成され、ゲート電極１２およびソース／ドレイン活性層５の表面にはそれぞれシリサイド化領域１２ｂ，５ａが形成されている。また、ゲート電極１２のうちソース／ドレイン活性層５に隣接する部分は、ゲート長を短くするために細く形成されているが、コンタクトプラグ（図示せず）と接続するための引き出し部分１２ａは幅広に形成されている。なお、ＳＯＩ層３のうちゲート電極１２下方の部分は、比較的低濃度（Ｎ−）のＮ型ボディ層３ａとなっている。
【００２１】
図１および図２に示すように、この半導体装置においては、支持基板１のうちＭＯＳトランジスタの下方に位置する部分が除去され、開口部ＨＬ１が形成されている。
【００２２】
このように本実施の形態によれば、ＳＯＩ基板の支持基板１のうちＰチャネルＭＯＳトランジスタの下方に位置する部分が除去されている。支持基板１の一部が除去されることにより、その部分の上層の酸化膜層２およびＳＯＩ層３には歪み応力がかかることになる。よって、ＭＯＳトランジスタのチャネル形成領域を含むＳＯＩ層３にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。
【００２３】
なお、ＳＯＩ層３にひずみを与えると、チャネルにおけるキャリアの移動度が向上することについて以下に説明する。
【００２４】
ＳＯＩ層のうち表面側（チャネル形成領域）を通常のシリコンよりも格子定数の大きくなったシリコンストレインチャネル層とし、ＳＯＩ層の残り（チャネル形成領域の隣接領域）をシリコンよりも格子定数の大きいシリコンゲルマニウム層とする構造のＭＯＳトランジスタが存在する（非特許文献３参照）。いわゆるストレインチャネル構造のＭＯＳトランジスタである。
【００２５】
シリコンよりも格子定数の大きい隣接領域にエピタキシャル成長させた表面側のシリコン層の格子定数の値は、隣接領域の格子配置の影響を受けて隣接領域の格子定数の値に略等しくなり、通常のシリコンよりも大きな格子定数を有する。よって、表面側のシリコン層は、引っ張り応力（ｓｔｒａｉｎ ｓｔｒｅｓｓ）を受けた状態になっている。すると、チャネルにおけるキャリア移動度の上昇が見られ、特性を向上させたＭＯＳトランジスタが得られるのである。
【００２６】
本実施の形態の場合には、支持基板１の一部を除去することにより、その部分の上層の酸化膜層２およびＳＯＩ層３に歪み応力を加えている。これにより、上記ストレインチャネル構造のＭＯＳトランジスタと同様の効果が得られるわけである。
【００２７】
また、本実施の形態のＳＯＩ基板においては、支持基板１とＳＯＩ層３とにおいて互いの結晶方位をずらせている。これにより、支持基板１の劈開面とＳＯＩ層３の劈開面とを異ならせることができ、ＳＯＩ基板を割れにくくすることができる。
【００２８】
また、ストレスによりトランジスタの特性は変化するので、ストレス制御は重要である。特に、本実施の形態においては、支持基板１の一部を除去することにより、その部分の上層の酸化膜層２およびＳＯＩ層３に歪み応力を加えており、より高精度なストレス制御が必要である。本ＳＯＩ基板を用いることにより、ＰチャネルＭＯＳトランジスタにおける電流駆動能力の向上に加えて、各製造工程で生じる不確定なストレスを小さくしてストレス制御を向上させることができる。
【００２９】
なお、図１および図２の構造は容易に形成できる。例えば支持基板１の表面側にフォトレジストを形成し、これをパターニングして開口部ＨＬ１のエッチング用マスクに形成する。そしてエッチングを行い、フォトレジストを除去すれば、図１および図２の構造が得られる。
【００３０】
なお、図３および図４は、図１および図２の構造の変形例である。図４は図３中の切断線ＩＶ−ＩＶにおける断面を示した図である。この変形例では、ＰチャネルＭＯＳトランジスタのソース／ドレイン活性層５の直下の支持基板１に、ソース／ドレイン活性層５と同程度の大きさで平面視長方形状の開口部ＨＬ２が設けられている。なお、開口部ＨＬ２に露出した四方を囲む端面は全て（１１１）面である。
【００３１】
（１１１）面は結晶方位＜１１０＞に平行な面であるので、（１１１）面を露出させるエッチングを行えば、支持基板１の結晶方位＜１１０＞に平行な辺を有する開口部を支持基板に設けることができる。よって、支持基板１の除去部分を長方形に形成することができ、除去部分のサイズをＭＯＳトランジスタのサイズに応じて必要最小限に留めることが可能となる。
【００３２】
（１１１）面を露出させるエッチングは、例えば以下のように行えばよい。
【００３３】
図５および図６に示すように、まず、支持基板１の表面であってＭＯＳトランジスタ直下の位置にフォトレジストＲＭ２を形成し、フォトレジストＲＭ２に開口部ＨＬ２よりは開口面積が小さい開口ＯＰ１を設ける。なお、図６は図５中の切断線ＶＩ−ＶＩにおける断面を示した図である。
【００３４】
次に、水酸化カリウム溶液等の強アルカリ溶液でウェットエッチングを行う。すると、図７および図８に示すように、支持基板１の表面に（１１１）面を端面とする開口部ＨＬ２が形成される。水酸化カリウム溶液はシリコン酸化膜をほとんどエッチングすることがないので、酸化膜層２がエッチングストッパとなる。なお、図８は図７中の切断線ＶＩＩＩ−ＶＩＩＩにおける断面を示した図である。
【００３５】
その後、フォトレジストＲＭ２を除去すれば、図３および図４に示した構造が得られる。
【００３６】
なお、水酸化カリウム溶液以外にも、水酸化ナトリウム溶液、水酸化テトラメチルアンモニウム（Ｔｅｔｒａｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）等の強アルカリ溶液を用いてもよい。
【００３７】
図９は、複数のＭＯＳトランジスタがそのソース／ドレイン活性層５を共有して形成される場合を示した図である。この場合も、支持基板１の表面に開口部ＨＬ２を形成できる。開口部ＨＬ２は、共有、非共有いずれものソース／ドレイン活性層５の全てを覆う形で形成されればよい。
【００３８】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る半導体装置の変形例であり、支持基板１が全て除去されて、その代わりにＭＯＳトランジスタ上に形成された層間絶縁膜上に他の支持基板を貼り合わせた半導体装置である。
【００３９】
本実施の形態に係る半導体装置を図１０に示す。この半導体装置においては、支持基板１が全て除去されている。そして、ＳＯＩ層３上に形成されたＭＯＳトランジスタを覆う第１乃至第３層間絶縁膜ＩＬ１〜ＩＬ３がさらに形成されている。
【００４０】
なお、第２層間絶縁膜ＩＬ２内には第２層配線ＬＮ１が、第３層間絶縁膜膜ＩＬ３内には第３層配線ＬＮ２が、それぞれ形成されている。また、第２層配線ＬＮ１はコンタクトプラグＰＧ１によりソース／ドレイン活性層５と、第３層配線ＬＮ２はコンタクトプラグＰＧ２により第２層配線ＬＮ１と、それぞれ接続されている。
【００４１】
さて、この半導体装置においては、最上層の第３層間絶縁膜ＩＬ３の表面に、新たな他の支持基板１００が貼り合わされている。この支持基板１００についても、その結晶方位＜１１０＞をＳＯＩ層３の結晶方位＜１００＞に一致させて貼り合わせればよい。なお、他の支持基板１００にはシリコン基板を採用すればよいが、これに限る必要はなく、支持機能を有する基板であれば、例えばガラス基板やプラスチック基板など半導体以外の基板を採用してもよい。
【００４２】
本実施の形態の場合には、支持基板１は製造工程上における支持機能を担うだけであり、新たな他の支持基板１００が貼り合わされた後にはエッチングやＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により除去される。
【００４３】
本実施の形態においては支持基板１を完全に除去しているので、ＭＯＳトランジスタとその近傍で発生した熱の放熱性に優れる。また、他の支持基板１００を備えるので、強度的な問題も生じない。
【００４４】
＜実施の形態３＞
本実施の形態も、実施の形態１に係る半導体装置の変形例であり、支持基板１の表面と、開口部ＨＬ１またはＨＬ２内の各部の表面を覆うように金属膜を形成した半導体装置である。
【００４５】
図１１は、図４の構造に基づいて本実施の形態を説明する図である。図１１に示す通り、本実施の形態においては、支持基板１の表面と開口部ＨＬ２に露出した端面および酸化膜層２とに、Ａｕ、Ａｌ、Ｗ、Ｃｕ等の金属膜ＭＴ１が例えば金属蒸着等により形成される。
【００４６】
このように、金属膜ＭＴ１を形成することで、ＭＯＳトランジスタとその近傍で発生した熱の放熱性に優れた半導体装置を実現できる。また、金属膜ＭＴ１を数百℃の高温で形成しておけば、室温に戻ったときに金属層ＭＴ１が酸化膜層２やＳＯＩ層３よりも大きく縮む。金属層ＭＴ１の方が酸化膜層２やＳＯＩ層３よりも熱膨張率が大きいからである。よって、ＳＯＩ層３にひずみを与える効果もあり、チャネルにおけるキャリアの移動度を向上させることができる。
【００４７】
＜実施の形態４＞
本実施の形態は、実施の形態３の変形例であり、支持基板１の表面側に設けた金属層ＭＴ１と、ＳＯＩ層３内のソース／ドレイン活性層５の一部とを電気的に接続した半導体装置である。
【００４８】
本実施の形態に係る半導体装置を図１２に示す。図１２では、ＭＯＳトランジスタが二組表示されている。そして、そのいずれにおいても、ソース／ドレイン活性層５の例えばソース側に酸化膜層２を貫通するコンタクトプラグＰＧ３の一端が接続されている。なお、コンタクトプラグＰＧ３は、支持基板１の側からフォトリソグラフィ技術やエッチング技術を用いて酸化膜層２の一部が開口された後、金属膜を埋め込むことにより酸化膜層２内に形成される。そして、コンタクトプラグＰＧ３の他端は金属膜ＭＴ１に接続される。
【００４９】
これにより、金属膜ＭＴ１に例えば電源電位Ｖｄｄを与えて、ＭＯＳトランジスタのソース／ドレイン活性層５の電位を固定することができる。また、金属膜ＭＴ１を支持基板１の表面全面に形成しておけば、金属膜ＭＴ１の抵抗値を低く抑えることができるので、電力消費を抑えつつ電位固定を行える。
【００５０】
なお、本実施の形態のアイデアは、もちろん実施の形態２に係る半導体装置にも適用することが可能である。図１３にその場合の半導体装置の構造を示す。この場合は、支持基板１が完全除去されているので、金属膜ＭＴ１は酸化膜層２の表面に形成されることになる。しかし、それ以外のコンタクトプラグＰＧ３等の形成は、図１２の場合と同様である。
【００５１】
なお、ソース／ドレイン活性層５に直接に接続するコンタクトプラグＰＧ３に代わって、図１４に示すようなコンタクトプラグＰＧ４を採用してもよい。このコンタクトプラグＰＧ４は、酸化膜層２、素子分離領域４ａおよび第１層間絶縁膜ＩＬ１を貫通して第２層配線ＬＮ１に接続されている。このように、直接にソース／ドレイン領域５に接続されていなくとも、配線等を介して電気的にソース／ドレイン領域５と金属膜ＭＴ１とを接続するコンタクトプラグを採用してもよい。なお、素子分離領域４ａは部分分離型ではなく、完全分離型となっている。
【００５２】
【発明の効果】
請求項１に記載の発明によれば、ＳＯＩ基板の支持基板のうち少なくともＭＩＳトランジスタの下方に位置する部分が除去されている。よって、ＭＩＳトランジスタのチャネル形成領域を含むＳＯＩ層にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を示す上面図である。
【図２】実施の形態１に係る半導体装置を示す断面図である。
【図３】実施の形態１に係る半導体装置の変形例を示す上面図である。
【図４】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図５】実施の形態１に係る半導体装置の変形例の製造方法を示す上面図である。
【図６】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図７】実施の形態１に係る半導体装置の変形例の製造方法を示す上面図である。
【図８】実施の形態１に係る半導体装置の変形例の製造方法を示す断面図である。
【図９】実施の形態１に係る半導体装置の変形例を示す上面図である。
【図１０】実施の形態２に係る半導体装置を示す断面図である。
【図１１】実施の形態３に係る半導体装置を示す断面図である。
【図１２】実施の形態４に係る半導体装置を示す断面図である。
【図１３】実施の形態４に係る半導体装置を示す断面図である。
【図１４】実施の形態４に係る半導体装置を示す断面図である。
【符号の説明】
１ 支持基板、２ 酸化膜層、３ ＳＯＩ層、３ａ ボディ層、４ 素子分離領域、５ ソース／ドレイン活性層、ＨＬ１，ＨＬ２ 開口部、ＭＴ１ 金属膜、ＰＧ３ コンタクトプラグ。
Claims (6)
- 支持基板、酸化膜層およびＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層が順に積層されたＳＯＩ基板と、
前記ＳＯＩ層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記ＳＯＩ層内において前記ゲート電極に隣接する位置に形成されたソース／ドレイン活性層を含むＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと
を備え、
前記支持基板のうち少なくとも前記ＭＩＳトランジスタの下方に位置する部分が除去された
半導体装置。 - 請求項１に記載の半導体装置であって、
前記支持基板のうち除去された部分には四方を囲む端面が露出し、前記端面は全て（１１１）面である
半導体装置。 - 請求項１に記載の半導体装置であって、
前記支持基板を備える代わりに、
前記ＭＩＳトランジスタを覆う層間絶縁膜と、
前記層間絶縁膜上に貼り合わされた他の支持基板と
をさらに備える半導体装置。 - 請求項１に記載の半導体装置であって、
前記支持基板の表面および除去された部分に露出した端面、並びに、前記支持基板の除去された部分に露出した前記酸化膜層を覆うように形成された金属膜
をさらに備える半導体装置。 - 請求項４に記載の半導体装置であって、
前記酸化膜層を貫通して、前記ＭＩＳトランジスタの前記ソース／ドレイン活性層と前記金属膜とを電気的に接続するコンタクトプラグ
をさらに備える半導体装置。 - 請求項１に記載の半導体装置であって、
前記支持基板と前記ＳＯＩ層とにおいては互いの結晶方位がずれている
半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013062A JP2004228273A (ja) | 2003-01-22 | 2003-01-22 | 半導体装置 |
| US10/623,557 US20040150013A1 (en) | 2003-01-22 | 2003-07-22 | Semiconductor device |
| KR1020030053403A KR20040067786A (ko) | 2003-01-22 | 2003-08-01 | 반도체 장치 |
| TW092123562A TW200414542A (en) | 2003-01-22 | 2003-08-27 | Semiconductor device |
| DE10349185A DE10349185A1 (de) | 2003-01-22 | 2003-10-22 | Halbleiterbaugruppe |
| CNA2003101027253A CN1518115A (zh) | 2003-01-22 | 2003-10-23 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013062A JP2004228273A (ja) | 2003-01-22 | 2003-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228273A true JP2004228273A (ja) | 2004-08-12 |
Family
ID=32677535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013062A Pending JP2004228273A (ja) | 2003-01-22 | 2003-01-22 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040150013A1 (ja) |
| JP (1) | JP2004228273A (ja) |
| KR (1) | KR20040067786A (ja) |
| CN (1) | CN1518115A (ja) |
| DE (1) | DE10349185A1 (ja) |
| TW (1) | TW200414542A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007513517A (ja) * | 2003-12-05 | 2007-05-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 歪み半導体基板およびその製造プロセス |
| JP2008004577A (ja) * | 2006-06-20 | 2008-01-10 | Sony Corp | 半導体装置 |
| JP2009206496A (ja) * | 2008-01-30 | 2009-09-10 | Panasonic Corp | 半導体チップ及び半導体装置 |
| JP2009537975A (ja) * | 2006-05-16 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デュアル配線型集積回路チップ |
| JP2012186493A (ja) * | 2012-05-14 | 2012-09-27 | Sony Corp | 半導体装置 |
| TWI483315B (zh) * | 2005-09-26 | 2015-05-01 | Globalfoundries Us Inc | 用於製造受應力之ｍｏｓ裝置之方法 |
| JP2016026383A (ja) * | 2009-07-15 | 2016-02-12 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 背面放熱を伴う絶縁体上半導体 |
| US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
| US9576937B2 (en) | 2012-12-21 | 2017-02-21 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly |
| JP2017537472A (ja) * | 2014-11-13 | 2017-12-14 | クアルコム，インコーポレイテッド | 裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ |
| US10217822B2 (en) | 2009-07-15 | 2019-02-26 | Qualcomm Incorporated | Semiconductor-on-insulator with back side heat dissipation |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10350812A1 (de) * | 2003-10-29 | 2005-06-02 | Basf Ag | Verfahren zum Langzeitbetrieb einer heterogen katalysierten Gasphasenpartialoxidation von Propen zu Acrolein |
| EP1682477B1 (de) * | 2003-10-29 | 2016-04-13 | Basf Se | Verfahren zum langzeitbetrieb einer heterogen katalysierten gasphasenpartialoxidation von acrolein zu acrylsäure |
| DE10351269A1 (de) * | 2003-10-31 | 2005-06-02 | Basf Ag | Verfahren zum Langzeitbetrieb einer heterogen katalysierten Gasphasenpartialoxidation von Propen zu Acrylsäure |
| US7080755B2 (en) * | 2004-09-13 | 2006-07-25 | Michael Handfield | Smart tray for dispensing medicaments |
| US7160769B2 (en) * | 2004-10-20 | 2007-01-09 | Freescale Semiconductor, Inc. | Channel orientation to enhance transistor performance |
| JP2006165335A (ja) * | 2004-12-08 | 2006-06-22 | Toshiba Corp | 半導体装置 |
| US8921168B2 (en) | 2009-07-15 | 2014-12-30 | Silanna Semiconductor U.S.A., Inc. | Thin integrated circuit chip-on-board assembly and method of making |
| KR101818556B1 (ko) | 2009-07-15 | 2018-01-15 | 퀄컴 인코포레이티드 | 이면측 바디 연결을 가진 반도체-온-절연체 |
| US9034732B2 (en) * | 2009-07-15 | 2015-05-19 | Silanna Semiconductor U.S.A., Inc. | Semiconductor-on-insulator with back side support layer |
| RU2561659C1 (ru) | 2012-05-31 | 2015-08-27 | Джапан Сайенс Энд Текнолоджи Эдженси | Термоэлектрический материал, способ его получения и модуль для термоэлектрического преобразования с использованием этого материала |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| US10468489B2 (en) | 2015-09-25 | 2019-11-05 | Intel Corporation | Isolation structures for an integrated circuit element and method of making same |
| EP3929971A1 (en) | 2020-06-24 | 2021-12-29 | Imec VZW | A method for inducing stress in semiconductor devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784721A (en) * | 1988-02-22 | 1988-11-15 | Honeywell Inc. | Integrated thin-film diaphragm; backside etch |
| US6124179A (en) * | 1996-09-05 | 2000-09-26 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
| GB2321336B (en) * | 1997-01-15 | 2001-07-25 | Univ Warwick | Gas-sensing semiconductor devices |
| US6229165B1 (en) * | 1997-08-29 | 2001-05-08 | Ntt Electronics Corporation | Semiconductor device |
| FR2809534B1 (fr) * | 2000-05-26 | 2005-01-14 | Commissariat Energie Atomique | Dispositif semiconducteur a injection electronique verticale et son procede de fabrication |
| US6601452B2 (en) * | 2000-06-05 | 2003-08-05 | Denso Corporation | Semiconductor pressure sensor having rounded corner portion of diaphragm |
| DE10041748A1 (de) * | 2000-08-27 | 2002-03-14 | Infineon Technologies Ag | SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren |
| US6512292B1 (en) * | 2000-09-12 | 2003-01-28 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces |
| JP2002134374A (ja) * | 2000-10-25 | 2002-05-10 | Mitsubishi Electric Corp | 半導体ウェハ、その製造方法およびその製造装置 |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3813512B2 (ja) * | 2002-01-07 | 2006-08-23 | 株式会社東芝 | 貼り合わせ基板の評価方法及び評価装置、半導体装置の製造方法 |
-
2003
- 2003-01-22 JP JP2003013062A patent/JP2004228273A/ja active Pending
- 2003-07-22 US US10/623,557 patent/US20040150013A1/en not_active Abandoned
- 2003-08-01 KR KR1020030053403A patent/KR20040067786A/ko not_active Abandoned
- 2003-08-27 TW TW092123562A patent/TW200414542A/zh unknown
- 2003-10-22 DE DE10349185A patent/DE10349185A1/de not_active Withdrawn
- 2003-10-23 CN CNA2003101027253A patent/CN1518115A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007513517A (ja) * | 2003-12-05 | 2007-05-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 歪み半導体基板およびその製造プロセス |
| TWI483315B (zh) * | 2005-09-26 | 2015-05-01 | Globalfoundries Us Inc | 用於製造受應力之ｍｏｓ裝置之方法 |
| JP2009537975A (ja) * | 2006-05-16 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デュアル配線型集積回路チップ |
| JP2008004577A (ja) * | 2006-06-20 | 2008-01-10 | Sony Corp | 半導体装置 |
| JP2009206496A (ja) * | 2008-01-30 | 2009-09-10 | Panasonic Corp | 半導体チップ及び半導体装置 |
| JP2016026383A (ja) * | 2009-07-15 | 2016-02-12 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 背面放熱を伴う絶縁体上半導体 |
| US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
| US9748272B2 (en) | 2009-07-15 | 2017-08-29 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain inducing material |
| US10217822B2 (en) | 2009-07-15 | 2019-02-26 | Qualcomm Incorporated | Semiconductor-on-insulator with back side heat dissipation |
| JP2012186493A (ja) * | 2012-05-14 | 2012-09-27 | Sony Corp | 半導体装置 |
| US9576937B2 (en) | 2012-12-21 | 2017-02-21 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly |
| JP2017537472A (ja) * | 2014-11-13 | 2017-12-14 | クアルコム，インコーポレイテッド | 裏側ひずみトポロジーを有するセミコンダクタオンインシュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414542A (en) | 2004-08-01 |
| CN1518115A (zh) | 2004-08-04 |
| US20040150013A1 (en) | 2004-08-05 |
| KR20040067786A (ko) | 2004-07-30 |
| DE10349185A1 (de) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004228273A (ja) | 半導体装置 | |
| KR100872608B1 (ko) | 반도체 장치 | |
| US8008751B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4852694B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP4318093B2 (ja) | 歪シリコン・オン・インシュレータ構造の製造方法 | |
| JP3506694B1 (ja) | Ｍｏｓｆｅｔデバイス及びその製造方法 | |
| CN100514651C (zh) | 半导体装置及半导体装置的制造方法 | |
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| CN100463192C (zh) | 半导体器件及其制造方法 | |
| JP2003243667A (ja) | 半導体装置、半導体装置の製造方法、半導体基板の製造方法 | |
| JP2006278658A (ja) | 半導体装置の製造方法 | |
| US20060071279A1 (en) | Semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device | |
| JP3664704B2 (ja) | 半導体装置 | |
| US7573123B2 (en) | Semiconductor device and method for forming the same | |
| US7316943B2 (en) | Method for manufacturing semiconductor apparatus having drain/source on insulator | |
| JP2001102442A (ja) | 半導体基板、半導体集積回路及び半導体基板の製造方法 | |
| JP2007287728A (ja) | 半導体装置 | |
| JP2006012995A (ja) | 半導体装置及びその製造方法 | |
| JP2006278657A (ja) | 半導体装置の製造方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| CN101471247A (zh) | 半导体装置的制造方法及半导体装置 | |
| JP2005286141A (ja) | 半導体装置の製造方法 | |
| JP4289496B2 (ja) | 半導体基板及び半導体集積回路 | |
| US20070045657A1 (en) | Semiconductor substrate, semiconductor device, manufacturing method thereof, and method for designing semiconductor substrate | |
| JPH06181312A (ja) | 半導体装置及びその製造方法 |