JP2004281182A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP2004281182A JP2004281182A JP2003069742A JP2003069742A JP2004281182A JP 2004281182 A JP2004281182 A JP 2004281182A JP 2003069742 A JP2003069742 A JP 2003069742A JP 2003069742 A JP2003069742 A JP 2003069742A JP 2004281182 A JP2004281182 A JP 2004281182A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- film
- semiconductor device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8721—Metallic sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7434—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
【課題】プラスチックフィルムを用いた高性能な液晶表示装置や発光素子を実現することを課題とする。
【解決手段】本発明は、第１のガラス基板上にＣＰＵ１０６を作製した後、第１のガラス基板上から剥離し、第２のガラス基板上に発光素子を有する画素部１０５を作製した後、第２のガラス基板から剥離し、それぞれを貼り合わせる。こうすることで高集積化を図ることができる。また、この場合、ＣＰＵ１０６を含む被剥離層は発光素子の封止層としても機能する。
【選択図】 図１
【解決手段】本発明は、第１のガラス基板上にＣＰＵ１０６を作製した後、第１のガラス基板上から剥離し、第２のガラス基板上に発光素子を有する画素部１０５を作製した後、第２のガラス基板から剥離し、それぞれを貼り合わせる。こうすることで高集積化を図ることができる。また、この場合、ＣＰＵ１０６を含む被剥離層は発光素子の封止層としても機能する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。加えて、本発明は、剥離法により剥離した被剥離層を基材に貼りつけて転写させた薄膜トランジスタで構成された回路を有する半導体装置およびその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
【０００５】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
【０００６】
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。例えば、特許文献１に記載された技術は、非晶質シリコン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。加えて、この技術を用いて特許文献２には被剥離層（公報では被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。
【０００７】
【特許文献１】
特開平１０−１２５９２９号公報
【０００８】
【特許文献２】
特開平１０−１２５９３０号公報
【０００９】
【発明が解決しようとする課題】
本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与えない剥離方法、且つ、被剥離層のプロセスに限定を与えない剥離方法を用い、高い電気特性を有する素子、および該素子を含む回路を剥離、および転写することを可能とすることを課題としている。
【００１０】
もし、プラスチックフィルム等の可撓性を有する基板の上に有機発光素子が形成された発光装置や、液晶表示装置を作製することができれば、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等にも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は非常に広い。
【００１１】
【課題を解決するための手段】
本発明は、基板に金属層を形成し、その上に酸化物層を積層形成する際、該金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後の工程で剥離を行う剥離方法を用いる。
【００１２】
具体的には、ガラス基板上にスパッタ法でタングステン膜を形成し、スパッタ法で酸化シリコン膜を積層形成する。スパッタ法で酸化シリコン膜を形成する際にアモルファス状態の酸化タングステン層が形成される。そして酸化シリコン膜上にＴＦＴなどの素子形成を行い、素子形成プロセスで４００℃以上の熱処理を行うことで酸化タングステン層を結晶化させる。物理的な力を加えると、酸化タングステン層の層内または界面で剥離が生じる。こうして剥離された被剥離層（ＴＦＴなどの素子含む）をプラスチック基板に転写する。
【００１３】
また、異なる機能を有する回路を同一基板上に形成する場合、例えば画素部とＣＰＵとを形成する場合、表示を行う画素部の電源電圧（例えば１２Ｖ〜１６Ｖ）と、ＣＰＵの電源電圧（例えば５Ｖ）は異なるため、同一基板上に同じプロセスで作製することは困難である。実現しようとした場合、工程が複雑になり、歩留まりの低下につながる。
【００１４】
本発明は、異なる素子を有する複数の被剥離層を用意し、それぞれを貼り合わせるとともに電気的接続を行うことを特徴としている。複数の被剥離層間で電気的な接続を行う接着材は、エポキシ系接着剤またはフェノール系接着剤にカーボン粒子や銀粒子や銅粒子や金粒子で代表される導電性微粒子が分散含有されたものを用い、ディスペンサー塗布法、オフセット印刷法、またはスクリーン印刷法によりパターン形成し、それぞれを貼り合わせた後、焼成することによって形成する。
【００１５】
例えば、第１のガラス基板上にＣＰＵを作製した後、第１のガラス基板上から剥離し、第２のガラス基板上に発光素子を有する画素部を作製した後、第２のガラス基板から剥離し、それぞれを貼り合わせる。こうすることで高集積化を図ることができる。また、この場合、ＣＰＵを含む被剥離層は封止層としても機能する。
【００１６】
また、図１（Ａ）に一例を示した下方出射型の発光装置である場合、画素部と重なる位置にＣＰＵが配置されてもよい。上方出射型の発光装置である場合、あるいは図１（Ｃ）に一例を示した両面出射型の発光装置である場合、画素部とかさならない位置にＣＰＵを配置すればよい。
【００１７】
また、図１（Ｄ）に一例を示したように、光学フィルム、代表的にはカラーフィルタにＣＰＵを含む被剥離層を貼り合わせ、カラーフィルタを支持体とする。ただし、カラーフィルタとして機能する部分以外の箇所にＣＰＵを貼りつけ、カラーフィルタに貼りつけられたＣＰＵは、接着材に含まれる導電性微粒子によって基板側の配線と接続が行われる構造となっている。基板側の配線と接続を行う接着材は、エポキシ系接着剤またはフェノール系接着剤にカーボン粒子や銀粒子や銅粒子や金粒子で代表される導電性微粒子が分散含有されたものを用い、ディスペンサー塗布法、オフセット印刷法、またはスクリーン印刷法によりパターン形成した後、焼成することによって形成する。
【００１８】
また、下方出射型の発光装置において、封止層を貼り付ける接着材はＣＰＵを覆うモールド樹脂と同様の放熱効果をもたせてもよい。
【００１９】
本明細書で開示する発明の構成は、
発光素子が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記半導体集積回路の端子電極は、導電性微粒子を介して前記基板上の端子電極と電気的に接続されていることを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、
発光素子からなる画素部及び駆動回路部が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記発光素子からの発光は、前記基板を通過して表示を行うことを特徴とする半導体装置である。
【００２１】
また、上記構成において、前記半導体集積回路は、駆動回路部または画素部と一部重なっていることを特徴としている。
【００２２】
また、他の発明の構成は、
発光素子からなる画素部及び駆動回路部が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記発光素子からの発光は、前記封止板を通過して表示を行うことを特徴とする半導体装置である。
【００２３】
また、上記各構成において、前記基板と前記封止板の間隔は、シール材に含まれるファイバーなどのギャップ材で維持され、該シール材で囲まれた領域は、前記第１の接着層で充填する、もしくは、不活性気体で充填され、且つ、乾燥材を配置する。
【００２４】
また、上記各構成において、前記半導体集積回路は、制御部と演算部とからなる中央処理部と、記憶部とを有し、前記中央処理部は、複数の薄膜トランジスタを有していることを特徴としている。
【００２５】
また、上記各構成において、前記半導体集積回路は、制御部と演算部とからなる中央処理部と、記憶部とを少なくとも有し、前記封止板は、前記中央処理部に加え、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子を有していることを特徴としている。このように同一プロセスで形成せず、別々の工程で剥離、転写を行ってそれらを互いに貼り合わすことは、特に表示を行う画素部の電源電圧と、半導体集積回路（代表的にはＣＰＵ）の電源電圧が異なる場合に有用である。
【００２６】
また、上記各構成において、前記封止板は、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂中に低融点金属とセラミックスとが混合されたフィルムであることを特徴としている。
【００２７】
また、上記構造を実現するための発明の構成は、
第１の基板上に半導体集積回路を含む被剥離層を形成する工程と、
前記半導体集積回路を含む被剥離層を第１の基板から剥離する工程と、
前記半導体集積回路を含む被剥離層を第２の基板に転写する工程と、
第３の基板上に表示部を含む被剥離層を形成する工程と、
前記表示部を含む被剥離層を第３の基板から剥離する工程と、
前記表示部を含む被剥離層を第４の基板に転写する工程と、
前記半導体集積回路を含む被剥離層と、前記表示部を含む被剥離層とを貼り合わせて被剥離層の集合体を形成する工程とを有することを特徴とする半導体装置の作製方法である。
【００２８】
また、上記構成において、前記半導体集積回路を含む被剥離層を第１の基板から剥離し、第２の基板に転写する工程は、
前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第１工程と、
前記有機樹脂膜に第５の基板を第１の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第１の基板と前記第５の基板とで挟む第２工程と、
第２の両面テープで第６の基板を前記第１の基板と接着する第３工程と、
前記第６の基板が接着された前記第１の基板と、前記被剥離層とを物理的手段で分離する第４工程と、
前記被剥離層に第２の基板を第１の接着材で接着させ、前記被剥離層を前記第６の基板と前記第２の基板とで挟む第５工程と、
前記被剥離層および第１の両面テープと前記第６の基板とを分離する第６工程と、
前記被剥離層と前記第１の両面テープとを分離する第７工程と、
前記有機樹脂膜を溶媒で除去する第８工程と、を有することを特徴としている。
【００２９】
また、作製方法に関する上記各構成において、前記溶媒は、水またはアルコール類であることを特徴としている。
【００３０】
また、作製方法に関する上記各構成において、前記第１の基板は、ガラス基板であり、前記第５の基板および前記第６の基板は、石英基板、または金属基板であることを特徴としている。
【００３１】
また、作製方法に関する上記各構成において、前記第２の基板および前記第４の基板は、プラスチック基板であることを特徴としている。
【００３２】
なお、発光素子（ＥＬ素子）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明により作製される発光装置は、どちらの発光を用いた場合にも適用可能である。
【００３３】
ＥＬ層を有する発光素子（ＥＬ素子）は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【００３４】
また、他にも陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造も良い。発光層に対して蛍光性色素等をドーピングしても良い。また、これらの層は、全て低分子系の材料を用いて形成しても良いし、全て高分子系の材料を用いて形成しても良い。また、無機材料を含む有機化合物層を用いてもよい。なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層という。したがって、上記正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全てＥＬ層に含まれる。
【００３５】
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【００３６】
また、本発明は、アクティブマトリクス型の発光装置に限らず、パッシブマトリクス型の発光装置にも適用できる。
【００３７】
また、液晶表示装置の場合にも本発明を適用することができ、その構成は、
画素ＴＦＴおよび画素電極が設けられた基板と、対向電極および半導体集積回路が設けられた光学フィルムとが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記光学フィルムとの間は液晶材料が充填されており、
前記画素ＴＦＴと前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記半導体集積回路の端子電極は、導電性微粒子を介して前記基板上の端子電極と電気的に接続されていることを特徴とする半導体装置である。
【００３８】
また、本発明は剥離法により得られる被剥離層を積層し、各被剥離層に設けた端子を電気的に接続する方法をも提供する。
【００３９】
本発明は、互いの被剥離層の端面をずらし、階段状になるようにそれぞれの端子電極が位置するように接着し、固定する。なお、各被剥離層の端子が表面に露呈するように積層する。
【００４０】
被剥離層同士が接続できるようにするためには複雑なプロセスを行うこととなる。例えば、３つの被剥離層を重ねる場合、第１の被剥離層の表面に端子電極を設けた場合、第２の被剥離層の表面と裏面とにそれぞれ端子を設け、それぞれ電気的接続を行える構造にしなくてはならない。
【００４１】
そこで、本発明では、３つの被剥離層を重ねる場合、図７（Ａ）に一例を示したように、第１の被剥離層の表面に端子電極を設け、第２の被剥離層の表面に端子電極を設け、さらに第３の被剥離層の表面に端子電極を設け、それぞれの端子電極の位置が重ならないようにずらして各被剥離層を接着する。その上に異方性導電フィルムを階段状にはりつけ、さらにその上に接してＦＰＣを貼り付けて各剥離層の端子電極と接続を行う。なお、本明細書中で異方性導電フィルムとは、熱硬化または熱可塑性の樹脂フィルムの中に導電性の粒子を混ぜたものを指しており、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）とも呼ばれる。２層式ＡＣＦであってもよいし、３層式ＡＣＦであってもよい。異方性導電フィルムを被剥離層の集合体に貼り付けると段差が形成され、その上に接してＦＰＣを貼り付けるため、ＦＰＣも階段状になる。
【００４２】
また、異方性導電フィルムの表面に端子ピッチに合う配線（メタル箔）を設けてもよく、この場合、異方性導電フィルムの表面の配線に合わせてＦＰＣを貼り付ければよく、ＦＰＣを階段状にしなくともよい。
【００４３】
本発明で得られる被剥離層の厚さ（約１．５μｍ）は薄いため被剥離層間での段差が小さく、このように異方性導電フィルムまたはＦＰＣを階段状に熱圧着して貼り付けて導通を取ることを可能としている。特に共通配線、例えばアース用配線や電源配線の端子を直線的に並べれば、ＦＰＣ側の配線、或いは異方性導電フィルム側の配線は一本でよく、配線数を減らすことができる。また、積層した被剥離層間での接続のみを行ってもよい。本発明は、異方性導電フィルムおよびＦＰＣを貼り付けることのみで個々の層の電極取り出しや層間での電気的接続など色々な電気的な接続を行うため、電気的な接続工程を少なくすることができ、歩留まり向上につながる。
【００４４】
上記接続による本発明の構成は、
半導体素子を含む層を複数重ねて接着された半導体集積回路の集合体であって、
前記半導体素子を含む層は、それぞれ表面に端子電極を有し、
前記半導体素子を含む層は、前記端子電極が露呈するように階段状に端面をずらして接着されており、前記端子電極および端面に沿って階段状に１枚の異方性導電フィルムが接着されていることを特徴とする半導体装置である。
【００４５】
上記構成において、全ての前記端子電極に接して階段状の異方性導電フィルムまたはＦＰＣが接着され、異方性導電フィルムに設けられた配線またはＦＰＣに設けられた配線と端子電極との電気的な接続がされていることを特徴としている。
【００４６】
また、上記構成において、前記半導体素子を含む層は、剥離法によりガラス基板または石英基板から剥離された被剥離層であることを特徴としている。
【００４７】
また、上記接続による本発明の他の構成は、
有機化合物を含む層を発光層とする発光素子と、半導体素子とを有する半導体装置であって、
有機化合物を含む層を発光層とする発光素子の封止層として、無機絶縁膜を１層含み、且つ、半導体素子を含む層が接着材で貼り付けられていることを特徴とする半導体装置である。
【００４８】
また、上記構成において、前記無機絶縁膜を１層含み、且つ、半導体素子を含む層は、剥離法によりガラス基板または石英基板から剥離された被剥離層であることを特徴としている。
【００４９】
また、上記構成において、前記無機絶縁膜は、窒化シリコン膜または酸化窒化シリコン膜であることを特徴としている。
【００５０】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００５１】
（実施の形態１）
ここでは、金属膜と酸化珪素膜を用いた剥離方法を用いる。本発明は、剥離方法により得られる複数の被剥離層を貼り合わせて被剥離層の集合体を形成するものである。
【００５２】
まず、第１基板上に半導体集積回路（ここではＣＰＵ）１０６、絶縁層１０８、および端子電極１１１を含む被剥離層（第１の剥離層）を形成する。なお、第１の被剥離層にはブロッキング層となる窒化シリコン膜を含む。保護膜やゲート絶縁膜を窒化シリコン膜で形成すればよい。後に外部からの不純物（特に酸素、水分など）の拡散、侵入を防ぐためにブロッキング層を設けている。
【００５３】
ＣＰＵは、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、およびこれらを相補的に組み合わせたＣＭＯＳ回路と、容量とで形成する。
【００５４】
第１基板から第１の被剥離層を剥離し、第１プラスチック基板に第３の接着層１０３ｃで転写する。この段階で封止板１０２が完成する。なお、ＣＰＵから延びている配線の端部である端子電極１１０は露呈している。
【００５５】
次いで、第２基板上に絶縁層１０４と、マトリクス状に配置したＴＦＴと、該ＴＦＴと接続する発光素子の一方の電極とを含む被剥離層（第２の剥離層）を形成した後、第２基板から第２の被剥離層を剥離し、第２プラスチック基板１０１に第２の接着層１０３ｂで転写し、その後、発光層と、発光素子のもう一方の電極を形成して発光素子を完成させる。この段階で発光素子を有する画素部１０５が完成する。なお、マトリクス状に配置したＴＦＴと同一工程で駆動回路１０７を形成してもよい。なお、画素部または駆動回路から延びている配線の端部である端子電極１１１は露呈している。
【００５６】
次いで、第１プラスチック基板と第２プラスチック基板にそれぞれ設けられた端子電極同士が重なるように導電性微粒子を含む接着材（シール材）１１２で貼り合わせる。また、導電性微粒子を含む接着材に代えて、異方性導電フィルム（ＡＣＦ）やハンダを用いてもよい。導電性微粒子を配置して異なる基板に設けられた端子電極同士の導通を取る。なお、シール材は画素部１０５を囲むように配置され、一対の基板間はシール材よりも粘度の低い他の接着材（第１の接着層）１０３ａで充填することが好ましい。また、充填する接着材として酸素や水分の侵入を防止する材料とすることが発光素子の信頼性上好ましい。また、充填する接着材１０３ａとして熱伝導性の高い材料を用いた場合、半導体集積回路の放熱や、発光素子の放熱を行うこともできる。
【００５７】
本発明により、発光素子の封止と半導体集積回路の実装を同時に行うことができる。
【００５８】
また、図１（Ａ）に示すように発光素子の発光方向（図中の矢印方向）が第２プラスチック基板１０２を通過する表示装置である場合（下面出射型）、半導体集積回路１０６が画素部１０５と重なっていても表示に影響はない。なお、図１（Ａ）において、１０９はＦＰＣである。
【００５９】
また、一対の基板の間を空隙１１４とした場合、図１（Ｂ）に示す構造となる。ここでは半導体集積回路１１６のサイズは小さく形成しているが、画素部と一部重なる大きさとしてもよい。また、空隙の水分を捕獲する乾燥剤や、酸素を捕獲する脱酸素剤を空隙１１４に配置してもよい。なお、図１（Ｂ）において、図１と同一である箇所には同じ符号を用いている。
【００６０】
また、図１（Ｃ）に示すように発光素子の発光方向が第１プラスチック基板１０１および第２プラスチック基板１０２を通過する表示装置である場合（両面出射型）、半導体集積回路１１６は画素部１１５と重ならない位置に配置する。また、一対の基板間に充填する接着材１１３は透明な材料とすることが好ましい。なお、図１（Ｃ）において、図１と同一である箇所には同じ符号を用いている。
【００６１】
また、アクティブマトリクス型の発光装置に限らず、パッシブマトリクス型の発光装置にも本発明は有用である。
【００６２】
また、発光素子だけでなく、液晶表示装置にも本発明は有用である。第１プラスチック基板に代えて光学フィルム（偏光フィルム、位相差フィルムなど）１２２、例えばカラーフィルタを用い、赤色、青色、または緑色の着色層が画素に合わせて配置され、その隙間には黒色の遮光層が設けられ、それ以外の領域に半導体集積回路１１６が配置されるように貼り付ける。図１（Ｄ）に示すように半導体集積回路１１６とともに対向電極１２１も形成し、剥離、および転写を行ってカラーフィルタに設ける。この場合、光学フィルム１２２が対向基板として機能し、液晶材料１２０を保持する。なお、配向膜（図示しない）が液晶材料１２０に接するように設けられている。カラーフィルタは貼り付けの際、アライメントが行われるが、端子電極同士の位置アライメントも同時に行うことができる。なお、図１（Ｄ）において、図１と同一である箇所には同じ符号を用いている。
【００６３】
（実施の形態２）
ここでは、絶縁表面を有する基板（代表的にはガラス基板、石英基板）上にＣＰＵやメモリーを含む被剥離層を形成し、プラスチック基板に転写した例を図４および図５を用いて説明する。
【００６４】
図４中、１００１は中央処理部（ＣＰＵとも呼ばれる）、１００２は制御部、１００３は演算部、１００４は記憶部（メモリーとも呼ばれる）、１００５は入力部、１００６は出力部（表示部など）である。
【００６５】
演算部１００３と制御部１００２とを合わせたものが、中央処理部１００１であり、演算部１００３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算術論理演算部（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ，ＡＬＵ）、演算のデータや結果を一時格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどから成り立っている。演算部１００３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、バッファ回路、またはレジスタ回路などはＴＦＴで構成することができ、高い電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。
【００６６】
まず、基板上にスパッタ法でタングステン膜と酸化シリコン膜を形成し、その上に下地絶縁膜（酸化珪素膜、窒化珪素膜、または酸化窒化珪素膜）を形成し、その上にアモルファスシリコン膜を形成する。なお、タングステン膜と酸化シリコン膜の界面に形成された酸化タングステン層を用いて後の工程で剥離を行う。
【００６７】
結晶化方法としては、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後にパルス発振型のレーザー光を照射したポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。なお、連続発振型のレーザー光を用いる場合、演算部１００３、制御部１００２、または記憶部１００４を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃えることが好ましい。
【００６８】
また、制御部１００２は記憶部１００４に格納された命令を実行して、全体の動作を制御する役割を担っている。制御部１００２はプログラムカウンタ、命令レジスタ、制御信号生成部からなる。また、制御部１００２もＴＦＴで構成することができ、結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。
【００６９】
また、記憶部１００４は、計算を行うためのデータと命令を格納する場所であり、ＣＰＵで頻繁に実行されるデータやプログラムが格納されている。記憶部１００４は、主メモリ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモリを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで形成すればよい。また、記憶部１００４もＴＦＴで構成する場合には、結晶化を行った半導体膜をＴＦＴの活性層として作製することができる。
【００７０】
また、入力部１００５は外部からデータやプログラムを取り込む装置である。また、出力部１００６は結果を表示するための装置、代表的には表示装置である。
【００７１】
ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないＣＰＵを絶縁基板上に作り込むことができる。
【００７２】
こうして得られたＣＰＵ（端子電極１０１５、引き出し配線を含む）を含む被剥離層を基板から剥離し、プラスチック基板１０１６に転写する。
【００７３】
また、同様に表示部１０１１、および駆動回路部１０１３を含む被剥離層を基板上に形成した後、基板から剥離し、プラスチック基板１０１０に転写する。なお、駆動回路部１０１３からの引き出し配線および端子電極１０１４ａと、ＣＰＵの端子電極１０１５と電気的に接続する端子電極１０１４ｂとが設けられる。
【００７４】
そして、ＣＰＵを含む被剥離層と、表示部１０１１、および駆動回路部１０１３を含む被剥離層とを接着材１０１４で貼り合わせる。こうして、被剥離層の集合体からなる半導体装置を完成することができる。
【００７５】
ここで、貼りあわせた状態を図５（Ａ）および図５（Ｂ）に示す。図５（Ａ）は表示面側を示しており、駆動回路が設けられたプラスチック基板１０１０を通過させて表示を行っている例を示している。また、図５（Ｂ）は裏面側を示しており、ＣＰＵが設けられたプラスチック基板１０１６の様子を示している。
【００７６】
接着材１０１４に含まれる導電性微粒子によってＣＰＵと端子電極１０１４ｂとは導通させることができる。また、表示部１０１１はプラスチック基板１０１６と接着材１０１４とで封止されており、外部からの不純物侵入がブロックされている。
【００７７】
また、接着材１０１４で囲まれた領域を有機樹脂で充填してもよい。
【００７８】
また、ＣＰＵを覆う保護膜を窒化珪素膜として、基板全面に設ければ、剥離工程の際、きれいに全面を剥離させやすい。この窒化珪素膜はバリア層として機能させることができる。
【００７９】
また、ここでは、プラスチック基板１０１０を通過させて表示を行っている例を示したが、プラスチック基板１０１６を通過させて表示を行う場合にも本発明は有用である。また、プラスチック基板１０１０およびプラスチック基板１０１６を通過させてどちらからも表示が行えるようにする場合にも本発明は有用である。
【００８０】
（実施の形態３）
ここでは、本発明の電気的な接続方法について図７を用い、以下に説明する。
【００８１】
まず、実施の形態１に従って、樹脂基板７０１に第１端子電極７１１ａと、駆動回路部７０７と、画素部７０５とを形成する。具体的には、ガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７０４の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第１端子電極７１１ａ、ＴＦＴ（画素部および駆動回路部）、陽極、隔壁を順次形成した後、石英基板を接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７０４を樹脂基板７０１に第１の接着層７０３ａで接着する。次いで石英基板を除去する。次いで、陽極上に有機化合物を含む層と、陰極とを形成して発光素子を作製し、保護膜で覆って画素部７０５を形成する。
【００８２】
また、同様にガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７００の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第２端子電極７１１ｂ、ＴＦＴからなる第１の半導体集積回路（メモリ等）７０６を形成した後、石英基板を接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７００を樹脂基板７０１に設けられた画素部を覆うように第２の接着層７０３ｂおよびシール材７０２で接着する。次いで石英基板を除去する。なお、第２の接着層７０３ｂで接着する際には、端面をずらして接着し、第１端子電極７１１ａが一部でも露呈するようにする。また、絶縁層７００には少なくとも窒化シリコン膜または酸化窒化シリコン膜を一層有しており、ブロッキング層の効果を有する。
【００８３】
また、同様にガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７０８の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第３端子電極７１１ｃ、ＴＦＴからなる第２の半導体集積回路（ＣＰＵ等）７０９を形成した後、石英基板を接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７００を接着したメモリを覆うように第３の接着層７０３ｃで接着する。次いで石英基板を除去する。なお、第３の接着層７０３ｃで接着する際には、端面をずらして接着し、第２端子電極７１１ｂが一部露呈するようにする。また、絶縁層７０８には少なくとも窒化シリコン膜または酸化窒化シリコン膜を一層有しており、ブロッキング層の効果を有する。
【００８４】
以上の工程により、図７（Ａ）に示すように、樹脂基板７０１には３つの被剥離層が重ねられ、階段状に端子電極７１１ａ〜７１１ｃが位置する構成となる。
【００８５】
最後に異方性導電フィルム７１２を端子電極７１１ａ〜７１１ｃに貼り付け、ＦＰＣ７１８を熱圧着する。図７（Ａ）に示すように、階段状に端子電極７１１ａ〜７１１ｃが位置しているため、その段差に沿って異方性導電フィルム７１２も階段状になる。また、この異方性導電フィルム７１２の表面には配線パターン（アルミ箔など）を形成してもよく、裏面に接着される各端子電極と電気的に接続を行ってもよい。
【００８６】
また、図７（Ａ）において、発光方向は、樹脂基板を通過させる構成となる。また、半導体集積回路は、遮光膜としても機能させることができる。また、発光素子の陰極または陽極として光を透過しない金属材料を用いた場合、発光素子の陰極または陽極が外光から半導体集積回路を防ぐ遮光膜として機能させることもできる。
【００８７】
また、発熱量の多いＣＰＵなどの半導体集積回路は、放熱しやすい最上層とすることが好ましい。
【００８８】
また、図７（Ａ）では、剥離および転写法を３回行う構造を示したが、特に３つの積層構造に限定されず、図７（Ｂ）に示す構造としてもよい。
【００８９】
図７（Ｂ）ではガラス基板や石英基板である基板７１０上に形成した画素部７１５を封止するため、１回の剥離および転写法を行って半導体集積回路７１３を貼り付けている。
【００９０】
まず、公知の技術により、基板７１０上に第１端子電極７２１ａと、駆動回路部７１７と、画素部７１５とを形成する。具体的には、ガラス基板上に下地絶縁膜、第１端子電極７２１ａ、ＴＦＴ（画素部および駆動回路部）、陽極、隔壁、有機化合物を含む層、陰極を順次形成する。
【００９１】
次いで、実施の形態１に従ってガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７１６の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第２端子電極７２１ｂ、ＴＦＴからなる半導体集積回路（ＣＰＵ、メモリ等）７１３を形成した後、石英基板を第２の接着層７２３ｂで接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７１６を基板７１０に設けられた画素部を覆うように第１の接着層７２３ｂおよびシール材７１４で接着する。次いで石英基板を除去する。なお、第１の接着層７２３ａで接着する際には、端面をずらして接着し、第１端子電極７２１ａが一部でも露呈するようにする。また、絶縁層７１６には少なくとも窒化シリコン膜または酸化窒化シリコン膜を一層有しており、ブロッキング層の効果を有する。
【００９２】
以上の工程により、図７（Ｂ）に示すように、基板７１０には１つの被剥離層が重ねられ、階段状に端子電極７２１ａ、７２１ｂが位置する構成となる。
【００９３】
最後に異方性導電フィルム７２２を端子電極７２１ａ、７２１ｂに貼り付け、ＦＰＣ７１９を熱圧着する。図７（Ｂ）に示すように、階段状に端子電極７２１ａ、７２１ｂが位置しているため、その段差に沿って異方性導電フィルム７２２も階段状になる。この異方性導電フィルム７２２の表面には配線パターン（アルミ箔など）が形成されており、裏面に接着される各端子電極同士で電気的に接続ができるようになっている。ここでは、異方性導電フィルム７２２の表面には配線パターン（図示しない）が設けられているため、ＦＰＣ７１９は階段状にしなくともよい。
【００９４】
また、本実施の形態は、上記実施の形態１や上記実施の形態２と自由に組み合わせることができる。
【００９５】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００９６】
（実施例）
［実施例１］
本実施例では、剥離技術および転写技術を用いて得られる複数の異なる被剥離層を貼り合わせ、被剥離層の集合体を作製する例を示す。
【００９７】
ここでは、金属膜と酸化珪素膜を用いた剥離方法を用いる。
【００９８】
まず、ガラス基板（第１の基板２００）上に素子を形成する。本実施例ではガラス基板としてＡＮ１００を用いる。このガラス基板上にスパッタ法で金属膜２０１ａ、ここではタングステン膜（膜厚１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふれることなく、酸化物膜２０２、ここでは酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。酸化物膜２０２の膜厚は、金属膜の膜厚の２倍以上とすることが望ましい。なお、積層形成の際、金属膜２０１ａと酸化シリコン膜２０２との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が２ｎｍ〜５ｎｍ程度形成される。後の工程で剥離する際、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離が生じる。なお、タングステン膜に代えて、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いることができる。
【００９９】
なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化タングステン膜と酸化シリコン膜とをＯ２アッシングなどで選択的に除去することが好ましい。
【０１００】
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚５４ｎｍ）を積層形成する。なお、酸化窒化シリコン膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層である。
【０１０１】
また、ＦＴ−ＩＲを用いて上記水素を含むアモルファスシリコン膜の水素濃度を測定したところ、Ｓｉ−Ｈは、１．０６×１０２２（ａｔｏｍｓ／ｃｍ３）、Ｓｉ−Ｈ２は８．３４×１０１９（ａｔｏｍｓ／ｃｍ３）であり、組成比における水素濃度を算出すると２１．５％であった。また、ＰＣＶＤ法の成膜条件を変えて同様に水素濃度を算出したところ、組成比における水素濃度は１６．４％、１７．１％、１９．０％が得られた。
【０１０２】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とするＴＦＴを用いる素子を形成する。本実施例では、触媒金属を用いた結晶化方法を用いてポリシリコン膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここではポリシリコン層）を形成する。本実施例では熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。
【０１０３】
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、結晶化させるため４１０℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。また、４００℃以上の熱処理を行うことで、アモルファス状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜３０１ｂが得られる。従って、４１０℃以上の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の拡散が行われる。この４１０℃以上の熱処理が終了した段階で、比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）を加えることによって、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離を生じさせることができる。なお、結晶構造を有する酸化金属膜が得られる温度の熱処理を行うと酸化金属膜の組成が変化するとともに、酸化金属膜の膜厚は若干薄くなる。また、結晶構造を有する酸化タングステン膜は複数の結晶構造（ＷＯ２、ＷＯ３、ＷＯｘ（２＜Ｘ＜３））を有しており、熱処理によってＷＯ３は、ＷＯ２またはＷＯｘに組成変化する。
【０１０４】
また、得られたポリシリコン膜を用いて、ＴＦＴを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサー）を形成することができる。また、結晶化させずに４１０℃以上の熱処理を行った場合には、アモルファスシリコン膜を活性層とするＴＦＴを用いる素子にも適用することができる。
【０１０５】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０６】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加したニッケルを膜中から除去するために形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【０１０７】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【０１０８】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
【０１０９】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１１０】
なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０１１１】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１１２】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１１３】
次いで、ゲート絶縁膜上にゲート電極を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理などを適宜行ってポリシリコン膜を活性層とするトップゲート型ＴＦＴ２０３ａ、２０３ｂを作製する。また、同時に容量２０６を形成することができる。さらに、これらを組み合わせることによってＣＰＵなどの半導体集積回路を作製することができる。なお、図２ではＣＭＯＳ回路を構成するｐチャネル型ＴＦＴ２０３ａ、およびｎチャネル型ＴＦＴ２０３ｂを図示したが、その他の回路も同一基板上に形成することができる。
【０１１４】
また、ＴＦＴを覆う保護膜２０４として窒化シリコン膜、または酸化窒化シリコン膜を形成する。この保護膜中に水素を含ませることが好ましい。ＣＰＵを覆う保護膜を窒化珪素膜として、基板全面に設ければ、剥離工程の際、きれいに全面を剥離させやすい。この保護膜２０４は発光素子のバリア層として機能させることもできる。
【０１１５】
また、ここでは図示しないが上記ＴＦＴの作製と同時に端子電極を形成し、端子電極が露出した状態とする。
【０１１６】
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる膜（膜厚３０μｍ）２０５を塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させる。（図２（Ａ））この水溶性樹脂膜は平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面がほぼ平行になるように接着させることができる。この水溶性樹脂膜を用いない場合、圧着した時に電極やＴＦＴによる凸凹が生じる恐れがある。
【０１１７】
次いで、後の剥離を行いやすくするために、金属膜２０１ａと金属酸化膜２０１ｂとの密着性、或いは金属酸化膜２０１ｂと酸化物膜２０２との密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属酸化膜２０１ｂにレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて金属酸化膜２０１ｂの層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的（部分的）に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
【０１１８】
次いで、両面テープ２１５を用い、水溶性樹脂からなる膜２０５に第２の基板２１６を貼り付ける。さらに、両面テープ２０９を用い、第１の基板２００に第３の基板２１０を貼り付ける。（図２（Ｂ））第３の基板２１０は、後の剥離工程で第１の基板２００が破損することを防ぐ。第２の基板２０８および第３の基板２１０としては、第１の基板２００よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。なお、両面テープではなく、接着材を用いてもよく、例えば紫外線照射によって剥離する接着材を用いればよい。
【０１１９】
次いで、上記密着性を部分的に低下させた領域側から剥離させ、金属膜２０１ａが設けられている第１の基板２００を物理的手段により引き剥がす。比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こうして、酸化シリコン層２０２上に形成された被剥離層を第１の基板２００から分離することができる。剥離後の状態を図２（Ｃ）に示す。剥離すると、ＷＯ２は全て第１の基板に残存し、ＷＯ３は１／３が第１の基板に残存し、残りの２／３が被剥離層側に残存する。剥離は、酸化タングステン膜中、特にＷＯ２とＷＯｘとの境界、またはＷＯ２とＷＯ３との境界から生じやすい。被剥離層側に酸化タングステン膜は部分的に残るが透明であるため、除去しなくてもよいし、除去してもよい。本実施例では除去する。
【０１２０】
また、上述した剥離方法を用いれば、ガラス基板上でなければ得られないような電気特性（代表的には電界効果移動度）の高いＴＦＴをそのままプラスチック基板上に転写することができる。
【０１２１】
次いで、接着材２１７で第４の基板２１８と酸化物層２０２（及び被剥離層）とを接着する。（図２（Ｄ））接着材２１７は、両面テープ２１５による第２の基板２１６と被剥離層との密着性よりも酸化物層２０２（及び被剥離層）と第４の基板との密着性のほうが高いことが重要である。
【０１２２】
第４の基板２１８としては、プラスチック基板（極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製）を用いる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。
【０１２３】
接着材２１７としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
【０１２４】
次いで、両面テープ２１５から第２の基板２１６を分離させる。次いで、両面テープ２１５を剥がす。さらに水を用いて水溶性樹脂２０５を溶かして除去する。（図２（Ｅ））
【０１２５】
以上の工程で、プラスチック基板２１８に転写した１つ目の被剥離層を用意することができる。
【０１２６】
次いで、２つ目の被剥離層を用意する。
【０１２７】
まず、ガラス基板（第１の基板３００）上に素子を形成する。１つ目の被剥離層と同様に、ガラス基板上にスパッタ法で金属膜３０１ａ、ここではタングステン膜（膜厚１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふれることなく、酸化物膜３０２、ここでは酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。
【０１２８】
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚５４ｎｍ）を積層形成する。
【０１２９】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とするＴＦＴを用いる素子を形成する。ゲート絶縁膜やゲート電極を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理などを適宜行ってポリシリコン膜を活性層とするトップゲート型ＴＦＴ３０３を作製する。なお、図３では画素部における電流制御用ＴＦＴのみを図示したが、スイッチング用ＴＦＴや、画素部を駆動する駆動回路も同一基板上に形成する。
【０１３０】
次いで、一対の電極（陽極、陰極）間に有機化合物を含む膜（以下、「有機化合物層」と記す）を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子を形成するための第１の電極を形成する。まず、陽極または陰極となる第１の電極３０４を形成する。ここでは第１の電極３０４として仕事関数の大きい金属膜（Ｃｒ、Ｐｔ、Ｗなど）、または透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用い、陽極として機能させる例を示す。
【０１３１】
なお、ＴＦＴのソース電極またはドレイン電極をそのまま第１電極とする場合、またはソース領域またはドレイン領域に接して第１電極を別途形成する場合には、ＴＦＴとは第１電極を含める。
【０１３２】
次いで、第１電極（陽極）の両端には、第１電極の周縁を囲むように隔壁（バンク、障壁、土手などと呼ばれる）３０５ａを形成する。カバレッジを良好なものとするため、隔壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の材料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、隔壁３０５ａとして、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１３３】
また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の材料として有機樹脂を用いた場合、後の工程で水溶性樹脂を塗布した後に除去しやすくなるように隔壁３０５ａを無機絶縁膜（ＳｉＮＸ膜、ＳｉＮＸＯＹ膜、ＡｌＮＸ膜、またはＡｌＮＸＯＹ膜）で覆うことが好ましい。この無機絶縁膜は、隔壁の一部３０５ｂとして機能する。（図３（Ａ））
【０１３４】
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる膜（膜厚３０μｍ）３０６を塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させる。（図３（Ｂ））
【０１３５】
次いで、後の剥離を行いやすくするために、金属膜３０１ａと金属酸化膜３０１ｂとの密着性、或いは金属酸化膜３０１ｂと酸化物膜３０２との密着性を部分的に低下させる処理を行う。
【０１３６】
次いで、両面テープ３０７を用い、水溶性樹脂からなる膜３０６に第２の基板３０８を貼り付ける。さらに、両面テープ３０９を用い、第１の基板３００に第３の基板３１０を貼り付ける。（図３（Ｃ））第３の基板３１０は、後の剥離工程で第１の基板３００が破損することを防ぐ。第２の基板３０８および第３の基板３１０としては、第１の基板３００よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。なお、両面テープではなく、接着材を用いてもよく、例えば紫外線照射によって剥離する接着材を用いればよい。
【０１３７】
次いで、上記密着性を部分的に低下させた領域側から剥離させ、金属膜３０１ａが設けられている第１の基板３００を物理的手段により引き剥がす。比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こうして、酸化シリコン層３０２上に形成された被剥離層を第１の基板３００から分離することができる。被剥離層に酸化タングステン膜が部分的に残るが透明であるため、除去しなくてもよいし、除去してもよい。本実施例では除去する。
【０１３８】
次いで、接着材３１１で第４の基板３１２と酸化物層３０２（及び被剥離層）とを接着する。（図５（Ｅ））接着材３１１は、両面テープ３０７による第２の基板３０８と被剥離層との密着性よりも酸化物層３０２（及び被剥離層）と第４の基板との密着性のほうが高いことが重要である。
【０１３９】
第４の基板３１２としては、プラスチック基板（極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製）を用いる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。
【０１４０】
接着材３１１としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
【０１４１】
次いで、両面テープ３０７から第２の基板３０８を分離させる。（図３（Ｆ））
【０１４２】
次いで、両面テープ３０７を剥がす。（図３（Ｇ））
【０１４３】
次いで、水を用いて水溶性樹脂３０６を溶かして除去する。（図３（Ｈ））ここで水溶性樹脂が残っていると不良の原因となるため、第１の電極３０４の表面を洗浄処理やＯ２プラズマ処理で清浄な表面とすることが好ましい。
【０１４４】
次いで、必要であれば、多孔質なスポンジ（代表的にはＰＶＡ（ポリビニルアルコール）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第１の電極３０４表面を擦って洗浄する。
【０１４５】
次いで、有機化合物を含む層３１３を形成する直前に、ＴＦＴ及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第１電極に対して紫外線照射を行ってもよい。
【０１４６】
次いで、第１電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層３１３を選択的に形成する。有機化合物を含む層３１３としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
【０１４７】
さらに、有機化合物を含む層上には第２電極（陰極）３１４を形成する。（図３（Ｉ））陰極３１４としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）の薄膜（発光を透過する膜厚）を用いればよい。また、必要であれば、第２電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）を用いることができる。
【０１４８】
以上の工程で、プラスチック基板３１２に転写した２つ目の被剥離層を用意することができる。
【０１４９】
こうして得られる２つの被剥離層を貼りあわせる。ここでは、同じプラスチック基板（ＡＲＴＯＮ：ＪＳＲ製）を用い、熱膨張係数を同じにして反りを防いでいる。封止板となる基板２１８に一対の基板間隔を保持するギャップ材が含まれたシール材（図示しない）を描画する。また、シール材に導電性微粒子を含ませ、２つの被剥離層にそれぞれ設けられた端子電極の導通を行う。また、導通させるためにシール材とは別途、導電性ペーストを用いて端子電極の導通を行ってもよい。
【０１５０】
次いで、粘性の低い接着材を数滴滴下し、貼り合わせ装置を用いて気泡を発生させることなく、基板２１８とアクティブマトリクス基板３１２とを貼り合わせる。気泡が発生しにくくするため真空で貼りあわせることが好ましい。また、粘性の低い接着材を数滴滴下する方法は柔らかいプラスチック基板同士を貼り合わせる際に有用である。この貼り合わせ工程により、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止される。また、シール材に囲まれた空間には有機樹脂からなる接着材３１５が充填されるように封止される。（図３（Ｊ））
【０１５１】
以上の工程でプラスチック基板３１２と、プラスチック基板２１８とを支持体とし、ＣＰＵと、ＴＦＴと、発光素子とを備えた発光装置を作製することができる。支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。また、図３では発光素子の発光をプラスチック基板３１２に通過させる下面出射型の発光表示装置の例を示している。また、図３では表示部と、ＣＰＵを構成するＣＭＯＳ回路とが重なっている断面図を示しているが、特に限定されず、表示部と重ならない位置にＣＰＵが配置されるようにしてもよい。
【０１５２】
ここで、下面出射構造の発光装置の一例を図６に示す。
【０１５３】
なお、図６（Ａ）は、発光装置を示す上面図、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面図である。１２１０は基板であり、点線で示された１２０１はソース信号線駆動回路、１２０２は画素部、１２０３はゲート信号線駆動回路である。また、１２０４は封止板であり、鎖線で示された１２０６は集積回路（ＣＰＵなど）である。
【０１５４】
１２０５は、接続配線１２２５と集積回路１２０６とを接続するための導電性微粒子１２２０が含有されているシール材であり、シール材１２０５で囲まれた内側は、接着材（代表的には透明な樹脂）１２０７で充填されている。シール材１２０５中に、さらに封止板１２０４と基板１２１０との間隔を保持するためのギャップ材を含ませてもよい。
【０１５５】
また、シール材１２０５で囲まれた内側は、不活性気体（代表的には窒素）で充填してもよい。その場合、シール材１２０５で囲まれた内側の空間に乾燥剤を配置し、微量な水分を除去することによって、十分乾燥させることが好ましい。
【０１５６】
なお、１２０８はソース信号線駆動回路１２０１及びゲート信号線駆動回路１２０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０９からビデオ信号やクロック信号を受け取る。
【０１５７】
次に、断面構造について図６（Ｂ）を用いて説明する。基板１２１０上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路１２０１と画素部１２０２が示されている。なお、ソース信号線駆動回路１２０１はｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを組み合わせたＣＭＯＳ回路が形成される。
【０１５８】
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、電流制御用ＴＦＴ１２１２とそのドレインに電気的に接続された透明な導電膜からなる第１の電極（陽極）１２１３を含む複数の画素により形成される。
【０１５９】
ここでは第１の電極１２１３が接続電極と一部重なるように形成され、第１の電極１２１３はＴＦＴのドレイン領域と接続電極を介して電気的に接続している構成となっている。第１の電極１２１３は透明性を有し、且つ、仕事関数の大きい導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用いることが望ましい。
【０１６０】
また、第１の電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）１２１４が形成される。カバレッジを良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物１２１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。
【０１６１】
また、第１の電極（陽極）１２１３上には、モノシランガスを導入しながら有機化合物材料の蒸着を行い、有機化合物を含む層１２１５を選択的に形成する。さらに、有機化合物を含む層１２１５上には第２の電極（陰極）１２１６が形成される。陰極としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。こうして、第１の電極（陽極）１２１３、有機化合物を含む層１２１５、及び第２の電極（陰極）１２１６からなる発光素子１２１８が形成される。発光素子１２１８は、図６中に示した矢印方向に発光する。ここでは発光素子１２１８はＲ、Ｇ、或いはＢの単色発光が得られる発光素子の一つであり、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した３つの発光素子でフルカラーとする。
【０１６２】
また、発光素子１２１８を封止するために保護積層１２１７を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。
【０１６３】
また、発光素子１２１８を封止するために真空下または不活性気体雰囲気下でシール材１２０５、接着剤１２０７により封止板１２０４を貼り合わせる。なお、シール材１２０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール材１２０５、接着剤１２０７はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１６４】
画素部１２０２および駆動回路１２０１、１２０３を含む層は、接着層１２２２によって基板１２１０と貼り付けられており、集積回路１２０６を含む層は、接着層１２２１によって封止板１２０４と貼り付けられている。熱膨張係数が同じプラスチック基板を基板１２１０と封止板１２０４とに用いることによって反りのない表示装置を得ることができ、表示装置を曲げたときには一対の基板が同じように曲がるため基板間における接着力の低下などを防止することができる。
【０１６５】
また、本実施例は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１６６】
［実施例２］
本実施例では、ガラス基板上に、有機化合物層を発光層とする発光素子を備えた発光装置（上面出射構造）を作製する例を示す。
【０１６７】
下面出射構造に比べて、上面出射構造は、有機化合物を含む層から発光する光が通過する材料層を少なくでき、屈折率の異なる材料層間での迷光を抑えることができる。
【０１６８】
画素部はスイッチング用ＴＦＴと、電流制御用ＴＦＴとそのドレインに電気的に接続された第１の電極（陽極）を含む複数の画素により形成される。電流制御用ＴＦＴとしてはｎチャネル型ＴＦＴであってもよいし、ｐチャネル型ＴＦＴであってもよいが、陽極と接続させる場合、ｐチャネル型ＴＦＴとすることが好ましい。ＴＦＴの作製方法は、実施例１を参照すれば作製することができる。なお、実施例１と同様にＴＦＴを作製する前に、タングステン膜と酸化タングステン膜と酸化シリコン膜との積層を形成する。
【０１６９】
ここでは第１の電極をＴＦＴのドレインと直接接している構成とするため、第１の電極の下層はシリコンからなるドレインとオーミックコンタクトのとれる材料層とし、有機化合物を含む層と接する最上層を仕事関数の大きい材料層とすることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。また、第１の電極は、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層としてもよいし、３層以上の積層を用いてもよい。
【０１７０】
また、第１の電極（陽極）の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）が形成される。絶縁物は有機樹脂膜もしくは珪素を含む絶縁膜で形成すれば良い。ここでは、絶縁物として、ポジ型の感光性アクリル樹脂膜を用いてテーパー形状の絶縁物を形成する。
【０１７１】
カバレッジを良好なものとするため、絶縁物の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物の材料としてポジ型の感光性アクリルを用いた場合、絶縁物の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１７２】
絶縁物を形成した段階で、実施例１と同様に基板からの剥離、プラスチック基板への転写を行う。
【０１７３】
次いで、第１の電極（陽極）上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層を選択的に形成する。さらに、有機化合物を含む層上には第２の電極（陰極）が形成される。陰極としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。ここでは、発光が透過するように、第２の電極（陰極）として、膜厚を薄くした金属薄膜を形成し、その上に透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）などを積層する。なお、この透明導電膜は電気抵抗を下げるために形成している。こうして、第１の電極（陽極）、有機化合物を含む層、及び第２の電極（陰極）からなる発光素子が形成される。発光素子を白色発光とする場合、着色層と遮光層（ＢＭ）からなるカラーフィルターを設けてフルカラー表示とすればよい。
【０１７４】
また、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば、カラーフィルターを用いなくともフルカラーの表示を得ることができる。
【０１７５】
第２の電極（陰極）を形成した後は、実施例１と同様に半導体集積回路を含む封止板を貼り付ける。ただし、本実施例は上面出射型であるので、半導体集積回路が画素部に重ならないように設計し、封止板と陰極の間を透明な樹脂で充填することが好ましい。
【０１７６】
また、窒化チタンで代表される金属膜に代えて陽極を透明導電膜（ＩＴＯなど）とした場合、封止板を通過する発光表示と、発光素子が設けられているプラスチック基板を通過する発光表示との両方が可能な両面発光型の表示装置を得ることもできる。この場合も同様に、半導体集積回路が画素部に重ならないように設計し、封止板と陰極の間を透明な樹脂で充填することが好ましい。
【０１７７】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、または実施例１と自由に組み合わせることができる。
【０１７８】
［実施例３］
本実施例では、液晶表示装置の例を以下に示す。
【０１７９】
まず、実施例１に従って、ガラス基板上にタングステン膜と、酸化タングステン膜と、酸化シリコン膜との積層上に画素ＴＦＴを含む被剥離層を作製する。駆動回路も同一工程で形成してもよい。画素ＴＦＴとしてはｎチャネル型ＴＦＴを用い、画素電極としては透明導電膜を用いる。なお、公知の方法で画素ＴＦＴを形成すればよい。
【０１８０】
加えて、液晶層の厚さを維持するため、無機材料からなる柱状スペーサを一定の間隔をおいて設けてもよい。
【０１８１】
次いで、実施例１と同様にガラス基板から画素ＴＦＴを含む被剥離層を剥離して、プラスチック基板に転写する。こうして、アクティブマトリクス型のプラスチック基板が形成される。
【０１８２】
次いで、実施例１に従って、ガラス基板上にタングステン膜と、酸化タングステン膜と、酸化シリコン膜との積層上にＣＰＵを含む被剥離層を作製する。ＣＰＵを作製する工程に加えて透明導電膜からなる対向電極も形成する。
【０１８３】
次いで、実施例１と同様にガラス基板からＣＰＵを含む被剥離層を剥離して、プラスチック基板に転写する。ただし、このプラスチック基板は、光学フィルムを用いる。液晶表示装置においては、カラーフィルタ、偏光板、位相差板などの光学フィルムが用いられる。本実施例では、プラスチック基板上に着色層がパターニングされたカラーフィルタに転写する。なお、ＣＰＵは表示部となる領域（着色層がマトリクス状に配置されている領域）に配置されないよう設計しておく。
【０１８４】
次いで、被剥離層が設けられている面に配向膜をそれぞれ塗布した後、それぞれラビング処理を行う。また、必要であれば球状スペーサを散布する。
【０１８５】
次いで、どちらか一方の面にシール材を描画する。シール材は少なくとも画素部を囲むように配置する。さらにシール材に囲まれた領域に液晶材料を滴下する。液晶材料は真空中で適量滴下し、そのまま真空中でプラスチック基板同士を貼りあわせることが好ましい。また、シール材に導電性微粒子を含ませ、カラーフィルタに設けられたＣＰＵの端子電極および対向電極と、プラスチック基板に設けられた端子電極とを導通させることが好ましい。また、導通させるためにシール材とは別途、導電性ペーストを用いて接続を行ってもよい。
【０１８６】
以上の工程で画素電極が設けられたプラスチック基板と、カラーフィルタとで液晶を挟んだ液晶表示装置が完成する。
【０１８７】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、または実施例２と自由に組み合わせることができる。
【０１８８】
［実施例４］
本実施例では実施の形態３を用いて作製した半導体モジュールを図８に示し、以下に説明する。
【０１８９】
図８（Ａ）は斜視図を示しており、第１被剥離層８０１ａの上に第２被剥離層８０１ｂと、第３被剥離層８０１ｃとがそれぞれ端面をずらして階段状に重ねられ、その段差に沿って異方性導電フィルム８０３ａおよびＦＰＣ８０６ａが貼り付けられている様子を示している。なお、図８（Ｂ）は図８（Ａ）中の点線で囲まれた領域の上面拡大図である。
【０１９０】
異方性導電フィルム８０３ａ表面には、図８（Ｂ）に示すように配線８０３ｂが設けられており、各被剥離層に設けられた端子電極と適宜、電気的な接続を行っている。図８（Ｂ）において、第１端子電極８１１ａは第１被剥離層８０１ａの表面に露呈するよう形成されている。同様に第２端子電極８１１ｂは第２被剥離層８０１ｂの表面に露呈し、第３端子電極８１１ｃは第３被剥離層８０１ｃの表面に露呈している。ここでは第３被剥離層８０１ｃに設けられている配線８０４を点線で示しており、この配線８０４が第３被剥離層８０１ｃに含まれる素子（図示しない）に電気的に接続している。
【０１９１】
また、ＦＰＣ８０６ａは、絶縁性フィルムに配線８０６ｂ、８０６ｃが設けられ、ラミネート処理されたフィルムである。なお、ＦＰＣに設けられた配線８０６ｃは第２被剥離層８０１ｂに設けられた第２端子電極８１１ｂを引き出す配線である。また、ＦＰＣに設けられた配線８０６ｂは、全ての端子電極８１１ａ〜８１１ｃと電気的に接続した共通配線である。
【０１９２】
また、第１被剥離層８０１ａ、第２被剥離層８０１ｂ、または第３被剥離層８０１ｃは、様々な素子（例えば、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子など）を含む層であり、実施の形態１に示した剥離法で剥離されたものである。
【０１９３】
さまざまな素子を同一基板上に作製することは設計ルールやプロセス温度などの制約が増えてしまい歩留まりを下げる恐れがある。そこで、本実施例では、別々に素子を耐熱性基板上に形成し、素子作製後に耐熱性基板を剥離してそれぞれを重ねて貼り合わせるモジュールとしている。
【０１９４】
なお、第１被剥離層８０１ａは、支持体（図示しない）に接着することが好ましい。支持体としてはプラスチック基板（樹脂基板）やガラス基板などを用いればよい。
【０１９５】
また、図８のモジュールの断面図の一例は、図７（Ａ）に相当する。
【０１９６】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、実施例２、または実施例３と自由に組み合わせることができる。
【０１９７】
［実施例５］
本発明を実施して様々なモジュール（アクティブマトリクス型ＥＬモジュール、パッシブ型ＥＬモジュール、液晶表示装置、アクティブマトリクス型ＥＣモジュール）を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１９８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、カード、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９、図１０に示す。
【０１９９】
図９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明により軽量化を図ることができる。
【０２００】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明により軽量化を図ることができる。
【０２０１】
図９（Ｃ）はゲーム機器であり、本体２２０１、表示部２２０５等を含む。
【０２０２】
図９（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０２０３】
図９（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明により、軽量化を図ることができる。
【０２０４】
図１０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０２０５】
図１０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明により、軽量化を図ることができる。
【０２０６】
図１０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０２０７】
ちなみに図１０（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０２０８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態１、実施の形態２、実施例１乃至４のどのような組み合わせからなる構成を用いても実現することができる。
【０２０９】
【発明の効果】
本発明により、プラスチック材料からなる封止板にＣＰＵを含む層が貼りあわされているため、さらなる高集積化が実現できる。また、アクティブマトリクス基板と封止板との貼り合わせと同時に封止板に設けられたＣＰＵの実装ができるため、実装工程を削減できる。
【０２１０】
また、本発明の支持体は、プラスチック基板であるのでガラス基板と比較して安価、且つ、フレキシブル、且つ、軽量なものとすることができる。
【図面の簡単な説明】
【図１】本発明の断面構造を示す図。（実施の形態１）
【図２】作製工程を示す断面図。（実施例１）
【図３】作製工程を示す断面図。（実施例１）
【図４】ＣＰＵのブロック図。（実施の形態２）
【図５】表示面、および裏面を示す図。（実施の形態２）
【図６】半導体装置の断面図（実施例１）
【図７】半導体装置の斜視図および上面図（実施の形態３）
【図８】下面出射構造の発光装置の上面図（実施例４）
【図９】電子機器の一例を示す図。（実施例５）
【図１０】電子機器の一例を示す図。（実施例５）
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。加えて、本発明は、剥離法により剥離した被剥離層を基材に貼りつけて転写させた薄膜トランジスタで構成された回路を有する半導体装置およびその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
【０００５】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
【０００６】
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。例えば、特許文献１に記載された技術は、非晶質シリコン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。加えて、この技術を用いて特許文献２には被剥離層（公報では被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。
【０００７】
【特許文献１】
特開平１０−１２５９２９号公報
【０００８】
【特許文献２】
特開平１０−１２５９３０号公報
【０００９】
【発明が解決しようとする課題】
本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与えない剥離方法、且つ、被剥離層のプロセスに限定を与えない剥離方法を用い、高い電気特性を有する素子、および該素子を含む回路を剥離、および転写することを可能とすることを課題としている。
【００１０】
もし、プラスチックフィルム等の可撓性を有する基板の上に有機発光素子が形成された発光装置や、液晶表示装置を作製することができれば、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等にも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は非常に広い。
【００１１】
【課題を解決するための手段】
本発明は、基板に金属層を形成し、その上に酸化物層を積層形成する際、該金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後の工程で剥離を行う剥離方法を用いる。
【００１２】
具体的には、ガラス基板上にスパッタ法でタングステン膜を形成し、スパッタ法で酸化シリコン膜を積層形成する。スパッタ法で酸化シリコン膜を形成する際にアモルファス状態の酸化タングステン層が形成される。そして酸化シリコン膜上にＴＦＴなどの素子形成を行い、素子形成プロセスで４００℃以上の熱処理を行うことで酸化タングステン層を結晶化させる。物理的な力を加えると、酸化タングステン層の層内または界面で剥離が生じる。こうして剥離された被剥離層（ＴＦＴなどの素子含む）をプラスチック基板に転写する。
【００１３】
また、異なる機能を有する回路を同一基板上に形成する場合、例えば画素部とＣＰＵとを形成する場合、表示を行う画素部の電源電圧（例えば１２Ｖ〜１６Ｖ）と、ＣＰＵの電源電圧（例えば５Ｖ）は異なるため、同一基板上に同じプロセスで作製することは困難である。実現しようとした場合、工程が複雑になり、歩留まりの低下につながる。
【００１４】
本発明は、異なる素子を有する複数の被剥離層を用意し、それぞれを貼り合わせるとともに電気的接続を行うことを特徴としている。複数の被剥離層間で電気的な接続を行う接着材は、エポキシ系接着剤またはフェノール系接着剤にカーボン粒子や銀粒子や銅粒子や金粒子で代表される導電性微粒子が分散含有されたものを用い、ディスペンサー塗布法、オフセット印刷法、またはスクリーン印刷法によりパターン形成し、それぞれを貼り合わせた後、焼成することによって形成する。
【００１５】
例えば、第１のガラス基板上にＣＰＵを作製した後、第１のガラス基板上から剥離し、第２のガラス基板上に発光素子を有する画素部を作製した後、第２のガラス基板から剥離し、それぞれを貼り合わせる。こうすることで高集積化を図ることができる。また、この場合、ＣＰＵを含む被剥離層は封止層としても機能する。
【００１６】
また、図１（Ａ）に一例を示した下方出射型の発光装置である場合、画素部と重なる位置にＣＰＵが配置されてもよい。上方出射型の発光装置である場合、あるいは図１（Ｃ）に一例を示した両面出射型の発光装置である場合、画素部とかさならない位置にＣＰＵを配置すればよい。
【００１７】
また、図１（Ｄ）に一例を示したように、光学フィルム、代表的にはカラーフィルタにＣＰＵを含む被剥離層を貼り合わせ、カラーフィルタを支持体とする。ただし、カラーフィルタとして機能する部分以外の箇所にＣＰＵを貼りつけ、カラーフィルタに貼りつけられたＣＰＵは、接着材に含まれる導電性微粒子によって基板側の配線と接続が行われる構造となっている。基板側の配線と接続を行う接着材は、エポキシ系接着剤またはフェノール系接着剤にカーボン粒子や銀粒子や銅粒子や金粒子で代表される導電性微粒子が分散含有されたものを用い、ディスペンサー塗布法、オフセット印刷法、またはスクリーン印刷法によりパターン形成した後、焼成することによって形成する。
【００１８】
また、下方出射型の発光装置において、封止層を貼り付ける接着材はＣＰＵを覆うモールド樹脂と同様の放熱効果をもたせてもよい。
【００１９】
本明細書で開示する発明の構成は、
発光素子が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記半導体集積回路の端子電極は、導電性微粒子を介して前記基板上の端子電極と電気的に接続されていることを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、
発光素子からなる画素部及び駆動回路部が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記発光素子からの発光は、前記基板を通過して表示を行うことを特徴とする半導体装置である。
【００２１】
また、上記構成において、前記半導体集積回路は、駆動回路部または画素部と一部重なっていることを特徴としている。
【００２２】
また、他の発明の構成は、
発光素子からなる画素部及び駆動回路部が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記発光素子からの発光は、前記封止板を通過して表示を行うことを特徴とする半導体装置である。
【００２３】
また、上記各構成において、前記基板と前記封止板の間隔は、シール材に含まれるファイバーなどのギャップ材で維持され、該シール材で囲まれた領域は、前記第１の接着層で充填する、もしくは、不活性気体で充填され、且つ、乾燥材を配置する。
【００２４】
また、上記各構成において、前記半導体集積回路は、制御部と演算部とからなる中央処理部と、記憶部とを有し、前記中央処理部は、複数の薄膜トランジスタを有していることを特徴としている。
【００２５】
また、上記各構成において、前記半導体集積回路は、制御部と演算部とからなる中央処理部と、記憶部とを少なくとも有し、前記封止板は、前記中央処理部に加え、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子を有していることを特徴としている。このように同一プロセスで形成せず、別々の工程で剥離、転写を行ってそれらを互いに貼り合わすことは、特に表示を行う画素部の電源電圧と、半導体集積回路（代表的にはＣＰＵ）の電源電圧が異なる場合に有用である。
【００２６】
また、上記各構成において、前記封止板は、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂中に低融点金属とセラミックスとが混合されたフィルムであることを特徴としている。
【００２７】
また、上記構造を実現するための発明の構成は、
第１の基板上に半導体集積回路を含む被剥離層を形成する工程と、
前記半導体集積回路を含む被剥離層を第１の基板から剥離する工程と、
前記半導体集積回路を含む被剥離層を第２の基板に転写する工程と、
第３の基板上に表示部を含む被剥離層を形成する工程と、
前記表示部を含む被剥離層を第３の基板から剥離する工程と、
前記表示部を含む被剥離層を第４の基板に転写する工程と、
前記半導体集積回路を含む被剥離層と、前記表示部を含む被剥離層とを貼り合わせて被剥離層の集合体を形成する工程とを有することを特徴とする半導体装置の作製方法である。
【００２８】
また、上記構成において、前記半導体集積回路を含む被剥離層を第１の基板から剥離し、第２の基板に転写する工程は、
前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第１工程と、
前記有機樹脂膜に第５の基板を第１の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第１の基板と前記第５の基板とで挟む第２工程と、
第２の両面テープで第６の基板を前記第１の基板と接着する第３工程と、
前記第６の基板が接着された前記第１の基板と、前記被剥離層とを物理的手段で分離する第４工程と、
前記被剥離層に第２の基板を第１の接着材で接着させ、前記被剥離層を前記第６の基板と前記第２の基板とで挟む第５工程と、
前記被剥離層および第１の両面テープと前記第６の基板とを分離する第６工程と、
前記被剥離層と前記第１の両面テープとを分離する第７工程と、
前記有機樹脂膜を溶媒で除去する第８工程と、を有することを特徴としている。
【００２９】
また、作製方法に関する上記各構成において、前記溶媒は、水またはアルコール類であることを特徴としている。
【００３０】
また、作製方法に関する上記各構成において、前記第１の基板は、ガラス基板であり、前記第５の基板および前記第６の基板は、石英基板、または金属基板であることを特徴としている。
【００３１】
また、作製方法に関する上記各構成において、前記第２の基板および前記第４の基板は、プラスチック基板であることを特徴としている。
【００３２】
なお、発光素子（ＥＬ素子）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明により作製される発光装置は、どちらの発光を用いた場合にも適用可能である。
【００３３】
ＥＬ層を有する発光素子（ＥＬ素子）は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【００３４】
また、他にも陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造も良い。発光層に対して蛍光性色素等をドーピングしても良い。また、これらの層は、全て低分子系の材料を用いて形成しても良いし、全て高分子系の材料を用いて形成しても良い。また、無機材料を含む有機化合物層を用いてもよい。なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層という。したがって、上記正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全てＥＬ層に含まれる。
【００３５】
また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【００３６】
また、本発明は、アクティブマトリクス型の発光装置に限らず、パッシブマトリクス型の発光装置にも適用できる。
【００３７】
また、液晶表示装置の場合にも本発明を適用することができ、その構成は、
画素ＴＦＴおよび画素電極が設けられた基板と、対向電極および半導体集積回路が設けられた光学フィルムとが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記光学フィルムとの間は液晶材料が充填されており、
前記画素ＴＦＴと前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記半導体集積回路の端子電極は、導電性微粒子を介して前記基板上の端子電極と電気的に接続されていることを特徴とする半導体装置である。
【００３８】
また、本発明は剥離法により得られる被剥離層を積層し、各被剥離層に設けた端子を電気的に接続する方法をも提供する。
【００３９】
本発明は、互いの被剥離層の端面をずらし、階段状になるようにそれぞれの端子電極が位置するように接着し、固定する。なお、各被剥離層の端子が表面に露呈するように積層する。
【００４０】
被剥離層同士が接続できるようにするためには複雑なプロセスを行うこととなる。例えば、３つの被剥離層を重ねる場合、第１の被剥離層の表面に端子電極を設けた場合、第２の被剥離層の表面と裏面とにそれぞれ端子を設け、それぞれ電気的接続を行える構造にしなくてはならない。
【００４１】
そこで、本発明では、３つの被剥離層を重ねる場合、図７（Ａ）に一例を示したように、第１の被剥離層の表面に端子電極を設け、第２の被剥離層の表面に端子電極を設け、さらに第３の被剥離層の表面に端子電極を設け、それぞれの端子電極の位置が重ならないようにずらして各被剥離層を接着する。その上に異方性導電フィルムを階段状にはりつけ、さらにその上に接してＦＰＣを貼り付けて各剥離層の端子電極と接続を行う。なお、本明細書中で異方性導電フィルムとは、熱硬化または熱可塑性の樹脂フィルムの中に導電性の粒子を混ぜたものを指しており、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）とも呼ばれる。２層式ＡＣＦであってもよいし、３層式ＡＣＦであってもよい。異方性導電フィルムを被剥離層の集合体に貼り付けると段差が形成され、その上に接してＦＰＣを貼り付けるため、ＦＰＣも階段状になる。
【００４２】
また、異方性導電フィルムの表面に端子ピッチに合う配線（メタル箔）を設けてもよく、この場合、異方性導電フィルムの表面の配線に合わせてＦＰＣを貼り付ければよく、ＦＰＣを階段状にしなくともよい。
【００４３】
本発明で得られる被剥離層の厚さ（約１．５μｍ）は薄いため被剥離層間での段差が小さく、このように異方性導電フィルムまたはＦＰＣを階段状に熱圧着して貼り付けて導通を取ることを可能としている。特に共通配線、例えばアース用配線や電源配線の端子を直線的に並べれば、ＦＰＣ側の配線、或いは異方性導電フィルム側の配線は一本でよく、配線数を減らすことができる。また、積層した被剥離層間での接続のみを行ってもよい。本発明は、異方性導電フィルムおよびＦＰＣを貼り付けることのみで個々の層の電極取り出しや層間での電気的接続など色々な電気的な接続を行うため、電気的な接続工程を少なくすることができ、歩留まり向上につながる。
【００４４】
上記接続による本発明の構成は、
半導体素子を含む層を複数重ねて接着された半導体集積回路の集合体であって、
前記半導体素子を含む層は、それぞれ表面に端子電極を有し、
前記半導体素子を含む層は、前記端子電極が露呈するように階段状に端面をずらして接着されており、前記端子電極および端面に沿って階段状に１枚の異方性導電フィルムが接着されていることを特徴とする半導体装置である。
【００４５】
上記構成において、全ての前記端子電極に接して階段状の異方性導電フィルムまたはＦＰＣが接着され、異方性導電フィルムに設けられた配線またはＦＰＣに設けられた配線と端子電極との電気的な接続がされていることを特徴としている。
【００４６】
また、上記構成において、前記半導体素子を含む層は、剥離法によりガラス基板または石英基板から剥離された被剥離層であることを特徴としている。
【００４７】
また、上記接続による本発明の他の構成は、
有機化合物を含む層を発光層とする発光素子と、半導体素子とを有する半導体装置であって、
有機化合物を含む層を発光層とする発光素子の封止層として、無機絶縁膜を１層含み、且つ、半導体素子を含む層が接着材で貼り付けられていることを特徴とする半導体装置である。
【００４８】
また、上記構成において、前記無機絶縁膜を１層含み、且つ、半導体素子を含む層は、剥離法によりガラス基板または石英基板から剥離された被剥離層であることを特徴としている。
【００４９】
また、上記構成において、前記無機絶縁膜は、窒化シリコン膜または酸化窒化シリコン膜であることを特徴としている。
【００５０】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００５１】
（実施の形態１）
ここでは、金属膜と酸化珪素膜を用いた剥離方法を用いる。本発明は、剥離方法により得られる複数の被剥離層を貼り合わせて被剥離層の集合体を形成するものである。
【００５２】
まず、第１基板上に半導体集積回路（ここではＣＰＵ）１０６、絶縁層１０８、および端子電極１１１を含む被剥離層（第１の剥離層）を形成する。なお、第１の被剥離層にはブロッキング層となる窒化シリコン膜を含む。保護膜やゲート絶縁膜を窒化シリコン膜で形成すればよい。後に外部からの不純物（特に酸素、水分など）の拡散、侵入を防ぐためにブロッキング層を設けている。
【００５３】
ＣＰＵは、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、およびこれらを相補的に組み合わせたＣＭＯＳ回路と、容量とで形成する。
【００５４】
第１基板から第１の被剥離層を剥離し、第１プラスチック基板に第３の接着層１０３ｃで転写する。この段階で封止板１０２が完成する。なお、ＣＰＵから延びている配線の端部である端子電極１１０は露呈している。
【００５５】
次いで、第２基板上に絶縁層１０４と、マトリクス状に配置したＴＦＴと、該ＴＦＴと接続する発光素子の一方の電極とを含む被剥離層（第２の剥離層）を形成した後、第２基板から第２の被剥離層を剥離し、第２プラスチック基板１０１に第２の接着層１０３ｂで転写し、その後、発光層と、発光素子のもう一方の電極を形成して発光素子を完成させる。この段階で発光素子を有する画素部１０５が完成する。なお、マトリクス状に配置したＴＦＴと同一工程で駆動回路１０７を形成してもよい。なお、画素部または駆動回路から延びている配線の端部である端子電極１１１は露呈している。
【００５６】
次いで、第１プラスチック基板と第２プラスチック基板にそれぞれ設けられた端子電極同士が重なるように導電性微粒子を含む接着材（シール材）１１２で貼り合わせる。また、導電性微粒子を含む接着材に代えて、異方性導電フィルム（ＡＣＦ）やハンダを用いてもよい。導電性微粒子を配置して異なる基板に設けられた端子電極同士の導通を取る。なお、シール材は画素部１０５を囲むように配置され、一対の基板間はシール材よりも粘度の低い他の接着材（第１の接着層）１０３ａで充填することが好ましい。また、充填する接着材として酸素や水分の侵入を防止する材料とすることが発光素子の信頼性上好ましい。また、充填する接着材１０３ａとして熱伝導性の高い材料を用いた場合、半導体集積回路の放熱や、発光素子の放熱を行うこともできる。
【００５７】
本発明により、発光素子の封止と半導体集積回路の実装を同時に行うことができる。
【００５８】
また、図１（Ａ）に示すように発光素子の発光方向（図中の矢印方向）が第２プラスチック基板１０２を通過する表示装置である場合（下面出射型）、半導体集積回路１０６が画素部１０５と重なっていても表示に影響はない。なお、図１（Ａ）において、１０９はＦＰＣである。
【００５９】
また、一対の基板の間を空隙１１４とした場合、図１（Ｂ）に示す構造となる。ここでは半導体集積回路１１６のサイズは小さく形成しているが、画素部と一部重なる大きさとしてもよい。また、空隙の水分を捕獲する乾燥剤や、酸素を捕獲する脱酸素剤を空隙１１４に配置してもよい。なお、図１（Ｂ）において、図１と同一である箇所には同じ符号を用いている。
【００６０】
また、図１（Ｃ）に示すように発光素子の発光方向が第１プラスチック基板１０１および第２プラスチック基板１０２を通過する表示装置である場合（両面出射型）、半導体集積回路１１６は画素部１１５と重ならない位置に配置する。また、一対の基板間に充填する接着材１１３は透明な材料とすることが好ましい。なお、図１（Ｃ）において、図１と同一である箇所には同じ符号を用いている。
【００６１】
また、アクティブマトリクス型の発光装置に限らず、パッシブマトリクス型の発光装置にも本発明は有用である。
【００６２】
また、発光素子だけでなく、液晶表示装置にも本発明は有用である。第１プラスチック基板に代えて光学フィルム（偏光フィルム、位相差フィルムなど）１２２、例えばカラーフィルタを用い、赤色、青色、または緑色の着色層が画素に合わせて配置され、その隙間には黒色の遮光層が設けられ、それ以外の領域に半導体集積回路１１６が配置されるように貼り付ける。図１（Ｄ）に示すように半導体集積回路１１６とともに対向電極１２１も形成し、剥離、および転写を行ってカラーフィルタに設ける。この場合、光学フィルム１２２が対向基板として機能し、液晶材料１２０を保持する。なお、配向膜（図示しない）が液晶材料１２０に接するように設けられている。カラーフィルタは貼り付けの際、アライメントが行われるが、端子電極同士の位置アライメントも同時に行うことができる。なお、図１（Ｄ）において、図１と同一である箇所には同じ符号を用いている。
【００６３】
（実施の形態２）
ここでは、絶縁表面を有する基板（代表的にはガラス基板、石英基板）上にＣＰＵやメモリーを含む被剥離層を形成し、プラスチック基板に転写した例を図４および図５を用いて説明する。
【００６４】
図４中、１００１は中央処理部（ＣＰＵとも呼ばれる）、１００２は制御部、１００３は演算部、１００４は記憶部（メモリーとも呼ばれる）、１００５は入力部、１００６は出力部（表示部など）である。
【００６５】
演算部１００３と制御部１００２とを合わせたものが、中央処理部１００１であり、演算部１００３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算術論理演算部（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ，ＡＬＵ）、演算のデータや結果を一時格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどから成り立っている。演算部１００３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、バッファ回路、またはレジスタ回路などはＴＦＴで構成することができ、高い電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。
【００６６】
まず、基板上にスパッタ法でタングステン膜と酸化シリコン膜を形成し、その上に下地絶縁膜（酸化珪素膜、窒化珪素膜、または酸化窒化珪素膜）を形成し、その上にアモルファスシリコン膜を形成する。なお、タングステン膜と酸化シリコン膜の界面に形成された酸化タングステン層を用いて後の工程で剥離を行う。
【００６７】
結晶化方法としては、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後にパルス発振型のレーザー光を照射したポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。なお、連続発振型のレーザー光を用いる場合、演算部１００３、制御部１００２、または記憶部１００４を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃えることが好ましい。
【００６８】
また、制御部１００２は記憶部１００４に格納された命令を実行して、全体の動作を制御する役割を担っている。制御部１００２はプログラムカウンタ、命令レジスタ、制御信号生成部からなる。また、制御部１００２もＴＦＴで構成することができ、結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。
【００６９】
また、記憶部１００４は、計算を行うためのデータと命令を格納する場所であり、ＣＰＵで頻繁に実行されるデータやプログラムが格納されている。記憶部１００４は、主メモリ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモリを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで形成すればよい。また、記憶部１００４もＴＦＴで構成する場合には、結晶化を行った半導体膜をＴＦＴの活性層として作製することができる。
【００７０】
また、入力部１００５は外部からデータやプログラムを取り込む装置である。また、出力部１００６は結果を表示するための装置、代表的には表示装置である。
【００７１】
ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないＣＰＵを絶縁基板上に作り込むことができる。
【００７２】
こうして得られたＣＰＵ（端子電極１０１５、引き出し配線を含む）を含む被剥離層を基板から剥離し、プラスチック基板１０１６に転写する。
【００７３】
また、同様に表示部１０１１、および駆動回路部１０１３を含む被剥離層を基板上に形成した後、基板から剥離し、プラスチック基板１０１０に転写する。なお、駆動回路部１０１３からの引き出し配線および端子電極１０１４ａと、ＣＰＵの端子電極１０１５と電気的に接続する端子電極１０１４ｂとが設けられる。
【００７４】
そして、ＣＰＵを含む被剥離層と、表示部１０１１、および駆動回路部１０１３を含む被剥離層とを接着材１０１４で貼り合わせる。こうして、被剥離層の集合体からなる半導体装置を完成することができる。
【００７５】
ここで、貼りあわせた状態を図５（Ａ）および図５（Ｂ）に示す。図５（Ａ）は表示面側を示しており、駆動回路が設けられたプラスチック基板１０１０を通過させて表示を行っている例を示している。また、図５（Ｂ）は裏面側を示しており、ＣＰＵが設けられたプラスチック基板１０１６の様子を示している。
【００７６】
接着材１０１４に含まれる導電性微粒子によってＣＰＵと端子電極１０１４ｂとは導通させることができる。また、表示部１０１１はプラスチック基板１０１６と接着材１０１４とで封止されており、外部からの不純物侵入がブロックされている。
【００７７】
また、接着材１０１４で囲まれた領域を有機樹脂で充填してもよい。
【００７８】
また、ＣＰＵを覆う保護膜を窒化珪素膜として、基板全面に設ければ、剥離工程の際、きれいに全面を剥離させやすい。この窒化珪素膜はバリア層として機能させることができる。
【００７９】
また、ここでは、プラスチック基板１０１０を通過させて表示を行っている例を示したが、プラスチック基板１０１６を通過させて表示を行う場合にも本発明は有用である。また、プラスチック基板１０１０およびプラスチック基板１０１６を通過させてどちらからも表示が行えるようにする場合にも本発明は有用である。
【００８０】
（実施の形態３）
ここでは、本発明の電気的な接続方法について図７を用い、以下に説明する。
【００８１】
まず、実施の形態１に従って、樹脂基板７０１に第１端子電極７１１ａと、駆動回路部７０７と、画素部７０５とを形成する。具体的には、ガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７０４の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第１端子電極７１１ａ、ＴＦＴ（画素部および駆動回路部）、陽極、隔壁を順次形成した後、石英基板を接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７０４を樹脂基板７０１に第１の接着層７０３ａで接着する。次いで石英基板を除去する。次いで、陽極上に有機化合物を含む層と、陰極とを形成して発光素子を作製し、保護膜で覆って画素部７０５を形成する。
【００８２】
また、同様にガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７００の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第２端子電極７１１ｂ、ＴＦＴからなる第１の半導体集積回路（メモリ等）７０６を形成した後、石英基板を接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７００を樹脂基板７０１に設けられた画素部を覆うように第２の接着層７０３ｂおよびシール材７０２で接着する。次いで石英基板を除去する。なお、第２の接着層７０３ｂで接着する際には、端面をずらして接着し、第１端子電極７１１ａが一部でも露呈するようにする。また、絶縁層７００には少なくとも窒化シリコン膜または酸化窒化シリコン膜を一層有しており、ブロッキング層の効果を有する。
【００８３】
また、同様にガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７０８の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第３端子電極７１１ｃ、ＴＦＴからなる第２の半導体集積回路（ＣＰＵ等）７０９を形成した後、石英基板を接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７００を接着したメモリを覆うように第３の接着層７０３ｃで接着する。次いで石英基板を除去する。なお、第３の接着層７０３ｃで接着する際には、端面をずらして接着し、第２端子電極７１１ｂが一部露呈するようにする。また、絶縁層７０８には少なくとも窒化シリコン膜または酸化窒化シリコン膜を一層有しており、ブロッキング層の効果を有する。
【００８４】
以上の工程により、図７（Ａ）に示すように、樹脂基板７０１には３つの被剥離層が重ねられ、階段状に端子電極７１１ａ〜７１１ｃが位置する構成となる。
【００８５】
最後に異方性導電フィルム７１２を端子電極７１１ａ〜７１１ｃに貼り付け、ＦＰＣ７１８を熱圧着する。図７（Ａ）に示すように、階段状に端子電極７１１ａ〜７１１ｃが位置しているため、その段差に沿って異方性導電フィルム７１２も階段状になる。また、この異方性導電フィルム７１２の表面には配線パターン（アルミ箔など）を形成してもよく、裏面に接着される各端子電極と電気的に接続を行ってもよい。
【００８６】
また、図７（Ａ）において、発光方向は、樹脂基板を通過させる構成となる。また、半導体集積回路は、遮光膜としても機能させることができる。また、発光素子の陰極または陽極として光を透過しない金属材料を用いた場合、発光素子の陰極または陽極が外光から半導体集積回路を防ぐ遮光膜として機能させることもできる。
【００８７】
また、発熱量の多いＣＰＵなどの半導体集積回路は、放熱しやすい最上層とすることが好ましい。
【００８８】
また、図７（Ａ）では、剥離および転写法を３回行う構造を示したが、特に３つの積層構造に限定されず、図７（Ｂ）に示す構造としてもよい。
【００８９】
図７（Ｂ）ではガラス基板や石英基板である基板７１０上に形成した画素部７１５を封止するため、１回の剥離および転写法を行って半導体集積回路７１３を貼り付けている。
【００９０】
まず、公知の技術により、基板７１０上に第１端子電極７２１ａと、駆動回路部７１７と、画素部７１５とを形成する。具体的には、ガラス基板上に下地絶縁膜、第１端子電極７２１ａ、ＴＦＴ（画素部および駆動回路部）、陽極、隔壁、有機化合物を含む層、陰極を順次形成する。
【００９１】
次いで、実施の形態１に従ってガラス基板上にタングステン膜と酸化シリコン膜（絶縁層７１６の一層）をスパッタ法で成膜し、その上に下地絶縁膜、第２端子電極７２１ｂ、ＴＦＴからなる半導体集積回路（ＣＰＵ、メモリ等）７１３を形成した後、石英基板を第２の接着層７２３ｂで接着し、ガラス基板を引き剥がす。そして剥離した絶縁層７１６を基板７１０に設けられた画素部を覆うように第１の接着層７２３ｂおよびシール材７１４で接着する。次いで石英基板を除去する。なお、第１の接着層７２３ａで接着する際には、端面をずらして接着し、第１端子電極７２１ａが一部でも露呈するようにする。また、絶縁層７１６には少なくとも窒化シリコン膜または酸化窒化シリコン膜を一層有しており、ブロッキング層の効果を有する。
【００９２】
以上の工程により、図７（Ｂ）に示すように、基板７１０には１つの被剥離層が重ねられ、階段状に端子電極７２１ａ、７２１ｂが位置する構成となる。
【００９３】
最後に異方性導電フィルム７２２を端子電極７２１ａ、７２１ｂに貼り付け、ＦＰＣ７１９を熱圧着する。図７（Ｂ）に示すように、階段状に端子電極７２１ａ、７２１ｂが位置しているため、その段差に沿って異方性導電フィルム７２２も階段状になる。この異方性導電フィルム７２２の表面には配線パターン（アルミ箔など）が形成されており、裏面に接着される各端子電極同士で電気的に接続ができるようになっている。ここでは、異方性導電フィルム７２２の表面には配線パターン（図示しない）が設けられているため、ＦＰＣ７１９は階段状にしなくともよい。
【００９４】
また、本実施の形態は、上記実施の形態１や上記実施の形態２と自由に組み合わせることができる。
【００９５】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００９６】
（実施例）
［実施例１］
本実施例では、剥離技術および転写技術を用いて得られる複数の異なる被剥離層を貼り合わせ、被剥離層の集合体を作製する例を示す。
【００９７】
ここでは、金属膜と酸化珪素膜を用いた剥離方法を用いる。
【００９８】
まず、ガラス基板（第１の基板２００）上に素子を形成する。本実施例ではガラス基板としてＡＮ１００を用いる。このガラス基板上にスパッタ法で金属膜２０１ａ、ここではタングステン膜（膜厚１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふれることなく、酸化物膜２０２、ここでは酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。酸化物膜２０２の膜厚は、金属膜の膜厚の２倍以上とすることが望ましい。なお、積層形成の際、金属膜２０１ａと酸化シリコン膜２０２との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が２ｎｍ〜５ｎｍ程度形成される。後の工程で剥離する際、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離が生じる。なお、タングステン膜に代えて、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いることができる。
【００９９】
なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化タングステン膜と酸化シリコン膜とをＯ２アッシングなどで選択的に除去することが好ましい。
【０１００】
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚５４ｎｍ）を積層形成する。なお、酸化窒化シリコン膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層である。
【０１０１】
また、ＦＴ−ＩＲを用いて上記水素を含むアモルファスシリコン膜の水素濃度を測定したところ、Ｓｉ−Ｈは、１．０６×１０２２（ａｔｏｍｓ／ｃｍ３）、Ｓｉ−Ｈ２は８．３４×１０１９（ａｔｏｍｓ／ｃｍ３）であり、組成比における水素濃度を算出すると２１．５％であった。また、ＰＣＶＤ法の成膜条件を変えて同様に水素濃度を算出したところ、組成比における水素濃度は１６．４％、１７．１％、１９．０％が得られた。
【０１０２】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とするＴＦＴを用いる素子を形成する。本実施例では、触媒金属を用いた結晶化方法を用いてポリシリコン膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここではポリシリコン層）を形成する。本実施例では熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。
【０１０３】
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、結晶化させるため４１０℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。また、４００℃以上の熱処理を行うことで、アモルファス状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜３０１ｂが得られる。従って、４１０℃以上の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の拡散が行われる。この４１０℃以上の熱処理が終了した段階で、比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）を加えることによって、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離を生じさせることができる。なお、結晶構造を有する酸化金属膜が得られる温度の熱処理を行うと酸化金属膜の組成が変化するとともに、酸化金属膜の膜厚は若干薄くなる。また、結晶構造を有する酸化タングステン膜は複数の結晶構造（ＷＯ２、ＷＯ３、ＷＯｘ（２＜Ｘ＜３））を有しており、熱処理によってＷＯ３は、ＷＯ２またはＷＯｘに組成変化する。
【０１０４】
また、得られたポリシリコン膜を用いて、ＴＦＴを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサー）を形成することができる。また、結晶化させずに４１０℃以上の熱処理を行った場合には、アモルファスシリコン膜を活性層とするＴＦＴを用いる素子にも適用することができる。
【０１０５】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザー光の照射を大気中で行なった。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１０６】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加したニッケルを膜中から除去するために形成する。本実施例ではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【０１０７】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【０１０８】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
【０１０９】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１１０】
なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０１１１】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１１２】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１１３】
次いで、ゲート絶縁膜上にゲート電極を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理などを適宜行ってポリシリコン膜を活性層とするトップゲート型ＴＦＴ２０３ａ、２０３ｂを作製する。また、同時に容量２０６を形成することができる。さらに、これらを組み合わせることによってＣＰＵなどの半導体集積回路を作製することができる。なお、図２ではＣＭＯＳ回路を構成するｐチャネル型ＴＦＴ２０３ａ、およびｎチャネル型ＴＦＴ２０３ｂを図示したが、その他の回路も同一基板上に形成することができる。
【０１１４】
また、ＴＦＴを覆う保護膜２０４として窒化シリコン膜、または酸化窒化シリコン膜を形成する。この保護膜中に水素を含ませることが好ましい。ＣＰＵを覆う保護膜を窒化珪素膜として、基板全面に設ければ、剥離工程の際、きれいに全面を剥離させやすい。この保護膜２０４は発光素子のバリア層として機能させることもできる。
【０１１５】
また、ここでは図示しないが上記ＴＦＴの作製と同時に端子電極を形成し、端子電極が露出した状態とする。
【０１１６】
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる膜（膜厚３０μｍ）２０５を塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させる。（図２（Ａ））この水溶性樹脂膜は平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面がほぼ平行になるように接着させることができる。この水溶性樹脂膜を用いない場合、圧着した時に電極やＴＦＴによる凸凹が生じる恐れがある。
【０１１７】
次いで、後の剥離を行いやすくするために、金属膜２０１ａと金属酸化膜２０１ｂとの密着性、或いは金属酸化膜２０１ｂと酸化物膜２０２との密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属酸化膜２０１ｂにレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて金属酸化膜２０１ｂの層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的（部分的）に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
【０１１８】
次いで、両面テープ２１５を用い、水溶性樹脂からなる膜２０５に第２の基板２１６を貼り付ける。さらに、両面テープ２０９を用い、第１の基板２００に第３の基板２１０を貼り付ける。（図２（Ｂ））第３の基板２１０は、後の剥離工程で第１の基板２００が破損することを防ぐ。第２の基板２０８および第３の基板２１０としては、第１の基板２００よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。なお、両面テープではなく、接着材を用いてもよく、例えば紫外線照射によって剥離する接着材を用いればよい。
【０１１９】
次いで、上記密着性を部分的に低下させた領域側から剥離させ、金属膜２０１ａが設けられている第１の基板２００を物理的手段により引き剥がす。比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こうして、酸化シリコン層２０２上に形成された被剥離層を第１の基板２００から分離することができる。剥離後の状態を図２（Ｃ）に示す。剥離すると、ＷＯ２は全て第１の基板に残存し、ＷＯ３は１／３が第１の基板に残存し、残りの２／３が被剥離層側に残存する。剥離は、酸化タングステン膜中、特にＷＯ２とＷＯｘとの境界、またはＷＯ２とＷＯ３との境界から生じやすい。被剥離層側に酸化タングステン膜は部分的に残るが透明であるため、除去しなくてもよいし、除去してもよい。本実施例では除去する。
【０１２０】
また、上述した剥離方法を用いれば、ガラス基板上でなければ得られないような電気特性（代表的には電界効果移動度）の高いＴＦＴをそのままプラスチック基板上に転写することができる。
【０１２１】
次いで、接着材２１７で第４の基板２１８と酸化物層２０２（及び被剥離層）とを接着する。（図２（Ｄ））接着材２１７は、両面テープ２１５による第２の基板２１６と被剥離層との密着性よりも酸化物層２０２（及び被剥離層）と第４の基板との密着性のほうが高いことが重要である。
【０１２２】
第４の基板２１８としては、プラスチック基板（極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製）を用いる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。
【０１２３】
接着材２１７としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
【０１２４】
次いで、両面テープ２１５から第２の基板２１６を分離させる。次いで、両面テープ２１５を剥がす。さらに水を用いて水溶性樹脂２０５を溶かして除去する。（図２（Ｅ））
【０１２５】
以上の工程で、プラスチック基板２１８に転写した１つ目の被剥離層を用意することができる。
【０１２６】
次いで、２つ目の被剥離層を用意する。
【０１２７】
まず、ガラス基板（第１の基板３００）上に素子を形成する。１つ目の被剥離層と同様に、ガラス基板上にスパッタ法で金属膜３０１ａ、ここではタングステン膜（膜厚１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふれることなく、酸化物膜３０２、ここでは酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。
【０１２８】
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚５４ｎｍ）を積層形成する。
【０１２９】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とするＴＦＴを用いる素子を形成する。ゲート絶縁膜やゲート電極を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理などを適宜行ってポリシリコン膜を活性層とするトップゲート型ＴＦＴ３０３を作製する。なお、図３では画素部における電流制御用ＴＦＴのみを図示したが、スイッチング用ＴＦＴや、画素部を駆動する駆動回路も同一基板上に形成する。
【０１３０】
次いで、一対の電極（陽極、陰極）間に有機化合物を含む膜（以下、「有機化合物層」と記す）を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子を形成するための第１の電極を形成する。まず、陽極または陰極となる第１の電極３０４を形成する。ここでは第１の電極３０４として仕事関数の大きい金属膜（Ｃｒ、Ｐｔ、Ｗなど）、または透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用い、陽極として機能させる例を示す。
【０１３１】
なお、ＴＦＴのソース電極またはドレイン電極をそのまま第１電極とする場合、またはソース領域またはドレイン領域に接して第１電極を別途形成する場合には、ＴＦＴとは第１電極を含める。
【０１３２】
次いで、第１電極（陽極）の両端には、第１電極の周縁を囲むように隔壁（バンク、障壁、土手などと呼ばれる）３０５ａを形成する。カバレッジを良好なものとするため、隔壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の材料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、隔壁３０５ａとして、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１３３】
また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の材料として有機樹脂を用いた場合、後の工程で水溶性樹脂を塗布した後に除去しやすくなるように隔壁３０５ａを無機絶縁膜（ＳｉＮＸ膜、ＳｉＮＸＯＹ膜、ＡｌＮＸ膜、またはＡｌＮＸＯＹ膜）で覆うことが好ましい。この無機絶縁膜は、隔壁の一部３０５ｂとして機能する。（図３（Ａ））
【０１３４】
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる膜（膜厚３０μｍ）３０６を塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させる。（図３（Ｂ））
【０１３５】
次いで、後の剥離を行いやすくするために、金属膜３０１ａと金属酸化膜３０１ｂとの密着性、或いは金属酸化膜３０１ｂと酸化物膜３０２との密着性を部分的に低下させる処理を行う。
【０１３６】
次いで、両面テープ３０７を用い、水溶性樹脂からなる膜３０６に第２の基板３０８を貼り付ける。さらに、両面テープ３０９を用い、第１の基板３００に第３の基板３１０を貼り付ける。（図３（Ｃ））第３の基板３１０は、後の剥離工程で第１の基板３００が破損することを防ぐ。第２の基板３０８および第３の基板３１０としては、第１の基板３００よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。なお、両面テープではなく、接着材を用いてもよく、例えば紫外線照射によって剥離する接着材を用いればよい。
【０１３７】
次いで、上記密着性を部分的に低下させた領域側から剥離させ、金属膜３０１ａが設けられている第１の基板３００を物理的手段により引き剥がす。比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こうして、酸化シリコン層３０２上に形成された被剥離層を第１の基板３００から分離することができる。被剥離層に酸化タングステン膜が部分的に残るが透明であるため、除去しなくてもよいし、除去してもよい。本実施例では除去する。
【０１３８】
次いで、接着材３１１で第４の基板３１２と酸化物層３０２（及び被剥離層）とを接着する。（図５（Ｅ））接着材３１１は、両面テープ３０７による第２の基板３０８と被剥離層との密着性よりも酸化物層３０２（及び被剥離層）と第４の基板との密着性のほうが高いことが重要である。
【０１３９】
第４の基板３１２としては、プラスチック基板（極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製）を用いる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。
【０１４０】
接着材３１１としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
【０１４１】
次いで、両面テープ３０７から第２の基板３０８を分離させる。（図３（Ｆ））
【０１４２】
次いで、両面テープ３０７を剥がす。（図３（Ｇ））
【０１４３】
次いで、水を用いて水溶性樹脂３０６を溶かして除去する。（図３（Ｈ））ここで水溶性樹脂が残っていると不良の原因となるため、第１の電極３０４の表面を洗浄処理やＯ２プラズマ処理で清浄な表面とすることが好ましい。
【０１４４】
次いで、必要であれば、多孔質なスポンジ（代表的にはＰＶＡ（ポリビニルアルコール）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第１の電極３０４表面を擦って洗浄する。
【０１４５】
次いで、有機化合物を含む層３１３を形成する直前に、ＴＦＴ及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第１電極に対して紫外線照射を行ってもよい。
【０１４６】
次いで、第１電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層３１３を選択的に形成する。有機化合物を含む層３１３としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
【０１４７】
さらに、有機化合物を含む層上には第２電極（陰極）３１４を形成する。（図３（Ｉ））陰極３１４としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）の薄膜（発光を透過する膜厚）を用いればよい。また、必要であれば、第２電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）を用いることができる。
【０１４８】
以上の工程で、プラスチック基板３１２に転写した２つ目の被剥離層を用意することができる。
【０１４９】
こうして得られる２つの被剥離層を貼りあわせる。ここでは、同じプラスチック基板（ＡＲＴＯＮ：ＪＳＲ製）を用い、熱膨張係数を同じにして反りを防いでいる。封止板となる基板２１８に一対の基板間隔を保持するギャップ材が含まれたシール材（図示しない）を描画する。また、シール材に導電性微粒子を含ませ、２つの被剥離層にそれぞれ設けられた端子電極の導通を行う。また、導通させるためにシール材とは別途、導電性ペーストを用いて端子電極の導通を行ってもよい。
【０１５０】
次いで、粘性の低い接着材を数滴滴下し、貼り合わせ装置を用いて気泡を発生させることなく、基板２１８とアクティブマトリクス基板３１２とを貼り合わせる。気泡が発生しにくくするため真空で貼りあわせることが好ましい。また、粘性の低い接着材を数滴滴下する方法は柔らかいプラスチック基板同士を貼り合わせる際に有用である。この貼り合わせ工程により、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止される。また、シール材に囲まれた空間には有機樹脂からなる接着材３１５が充填されるように封止される。（図３（Ｊ））
【０１５１】
以上の工程でプラスチック基板３１２と、プラスチック基板２１８とを支持体とし、ＣＰＵと、ＴＦＴと、発光素子とを備えた発光装置を作製することができる。支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。また、図３では発光素子の発光をプラスチック基板３１２に通過させる下面出射型の発光表示装置の例を示している。また、図３では表示部と、ＣＰＵを構成するＣＭＯＳ回路とが重なっている断面図を示しているが、特に限定されず、表示部と重ならない位置にＣＰＵが配置されるようにしてもよい。
【０１５２】
ここで、下面出射構造の発光装置の一例を図６に示す。
【０１５３】
なお、図６（Ａ）は、発光装置を示す上面図、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面図である。１２１０は基板であり、点線で示された１２０１はソース信号線駆動回路、１２０２は画素部、１２０３はゲート信号線駆動回路である。また、１２０４は封止板であり、鎖線で示された１２０６は集積回路（ＣＰＵなど）である。
【０１５４】
１２０５は、接続配線１２２５と集積回路１２０６とを接続するための導電性微粒子１２２０が含有されているシール材であり、シール材１２０５で囲まれた内側は、接着材（代表的には透明な樹脂）１２０７で充填されている。シール材１２０５中に、さらに封止板１２０４と基板１２１０との間隔を保持するためのギャップ材を含ませてもよい。
【０１５５】
また、シール材１２０５で囲まれた内側は、不活性気体（代表的には窒素）で充填してもよい。その場合、シール材１２０５で囲まれた内側の空間に乾燥剤を配置し、微量な水分を除去することによって、十分乾燥させることが好ましい。
【０１５６】
なお、１２０８はソース信号線駆動回路１２０１及びゲート信号線駆動回路１２０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０９からビデオ信号やクロック信号を受け取る。
【０１５７】
次に、断面構造について図６（Ｂ）を用いて説明する。基板１２１０上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路１２０１と画素部１２０２が示されている。なお、ソース信号線駆動回路１２０１はｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを組み合わせたＣＭＯＳ回路が形成される。
【０１５８】
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、電流制御用ＴＦＴ１２１２とそのドレインに電気的に接続された透明な導電膜からなる第１の電極（陽極）１２１３を含む複数の画素により形成される。
【０１５９】
ここでは第１の電極１２１３が接続電極と一部重なるように形成され、第１の電極１２１３はＴＦＴのドレイン領域と接続電極を介して電気的に接続している構成となっている。第１の電極１２１３は透明性を有し、且つ、仕事関数の大きい導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用いることが望ましい。
【０１６０】
また、第１の電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）１２１４が形成される。カバレッジを良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物１２１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。
【０１６１】
また、第１の電極（陽極）１２１３上には、モノシランガスを導入しながら有機化合物材料の蒸着を行い、有機化合物を含む層１２１５を選択的に形成する。さらに、有機化合物を含む層１２１５上には第２の電極（陰極）１２１６が形成される。陰極としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。こうして、第１の電極（陽極）１２１３、有機化合物を含む層１２１５、及び第２の電極（陰極）１２１６からなる発光素子１２１８が形成される。発光素子１２１８は、図６中に示した矢印方向に発光する。ここでは発光素子１２１８はＲ、Ｇ、或いはＢの単色発光が得られる発光素子の一つであり、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した３つの発光素子でフルカラーとする。
【０１６２】
また、発光素子１２１８を封止するために保護積層１２１７を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。
【０１６３】
また、発光素子１２１８を封止するために真空下または不活性気体雰囲気下でシール材１２０５、接着剤１２０７により封止板１２０４を貼り合わせる。なお、シール材１２０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール材１２０５、接着剤１２０７はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１６４】
画素部１２０２および駆動回路１２０１、１２０３を含む層は、接着層１２２２によって基板１２１０と貼り付けられており、集積回路１２０６を含む層は、接着層１２２１によって封止板１２０４と貼り付けられている。熱膨張係数が同じプラスチック基板を基板１２１０と封止板１２０４とに用いることによって反りのない表示装置を得ることができ、表示装置を曲げたときには一対の基板が同じように曲がるため基板間における接着力の低下などを防止することができる。
【０１６５】
また、本実施例は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１６６】
［実施例２］
本実施例では、ガラス基板上に、有機化合物層を発光層とする発光素子を備えた発光装置（上面出射構造）を作製する例を示す。
【０１６７】
下面出射構造に比べて、上面出射構造は、有機化合物を含む層から発光する光が通過する材料層を少なくでき、屈折率の異なる材料層間での迷光を抑えることができる。
【０１６８】
画素部はスイッチング用ＴＦＴと、電流制御用ＴＦＴとそのドレインに電気的に接続された第１の電極（陽極）を含む複数の画素により形成される。電流制御用ＴＦＴとしてはｎチャネル型ＴＦＴであってもよいし、ｐチャネル型ＴＦＴであってもよいが、陽極と接続させる場合、ｐチャネル型ＴＦＴとすることが好ましい。ＴＦＴの作製方法は、実施例１を参照すれば作製することができる。なお、実施例１と同様にＴＦＴを作製する前に、タングステン膜と酸化タングステン膜と酸化シリコン膜との積層を形成する。
【０１６９】
ここでは第１の電極をＴＦＴのドレインと直接接している構成とするため、第１の電極の下層はシリコンからなるドレインとオーミックコンタクトのとれる材料層とし、有機化合物を含む層と接する最上層を仕事関数の大きい材料層とすることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。また、第１の電極は、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層としてもよいし、３層以上の積層を用いてもよい。
【０１７０】
また、第１の電極（陽極）の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）が形成される。絶縁物は有機樹脂膜もしくは珪素を含む絶縁膜で形成すれば良い。ここでは、絶縁物として、ポジ型の感光性アクリル樹脂膜を用いてテーパー形状の絶縁物を形成する。
【０１７１】
カバレッジを良好なものとするため、絶縁物の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物の材料としてポジ型の感光性アクリルを用いた場合、絶縁物の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１７２】
絶縁物を形成した段階で、実施例１と同様に基板からの剥離、プラスチック基板への転写を行う。
【０１７３】
次いで、第１の電極（陽極）上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層を選択的に形成する。さらに、有機化合物を含む層上には第２の電極（陰極）が形成される。陰極としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。ここでは、発光が透過するように、第２の電極（陰極）として、膜厚を薄くした金属薄膜を形成し、その上に透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）などを積層する。なお、この透明導電膜は電気抵抗を下げるために形成している。こうして、第１の電極（陽極）、有機化合物を含む層、及び第２の電極（陰極）からなる発光素子が形成される。発光素子を白色発光とする場合、着色層と遮光層（ＢＭ）からなるカラーフィルターを設けてフルカラー表示とすればよい。
【０１７４】
また、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば、カラーフィルターを用いなくともフルカラーの表示を得ることができる。
【０１７５】
第２の電極（陰極）を形成した後は、実施例１と同様に半導体集積回路を含む封止板を貼り付ける。ただし、本実施例は上面出射型であるので、半導体集積回路が画素部に重ならないように設計し、封止板と陰極の間を透明な樹脂で充填することが好ましい。
【０１７６】
また、窒化チタンで代表される金属膜に代えて陽極を透明導電膜（ＩＴＯなど）とした場合、封止板を通過する発光表示と、発光素子が設けられているプラスチック基板を通過する発光表示との両方が可能な両面発光型の表示装置を得ることもできる。この場合も同様に、半導体集積回路が画素部に重ならないように設計し、封止板と陰極の間を透明な樹脂で充填することが好ましい。
【０１７７】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、または実施例１と自由に組み合わせることができる。
【０１７８】
［実施例３］
本実施例では、液晶表示装置の例を以下に示す。
【０１７９】
まず、実施例１に従って、ガラス基板上にタングステン膜と、酸化タングステン膜と、酸化シリコン膜との積層上に画素ＴＦＴを含む被剥離層を作製する。駆動回路も同一工程で形成してもよい。画素ＴＦＴとしてはｎチャネル型ＴＦＴを用い、画素電極としては透明導電膜を用いる。なお、公知の方法で画素ＴＦＴを形成すればよい。
【０１８０】
加えて、液晶層の厚さを維持するため、無機材料からなる柱状スペーサを一定の間隔をおいて設けてもよい。
【０１８１】
次いで、実施例１と同様にガラス基板から画素ＴＦＴを含む被剥離層を剥離して、プラスチック基板に転写する。こうして、アクティブマトリクス型のプラスチック基板が形成される。
【０１８２】
次いで、実施例１に従って、ガラス基板上にタングステン膜と、酸化タングステン膜と、酸化シリコン膜との積層上にＣＰＵを含む被剥離層を作製する。ＣＰＵを作製する工程に加えて透明導電膜からなる対向電極も形成する。
【０１８３】
次いで、実施例１と同様にガラス基板からＣＰＵを含む被剥離層を剥離して、プラスチック基板に転写する。ただし、このプラスチック基板は、光学フィルムを用いる。液晶表示装置においては、カラーフィルタ、偏光板、位相差板などの光学フィルムが用いられる。本実施例では、プラスチック基板上に着色層がパターニングされたカラーフィルタに転写する。なお、ＣＰＵは表示部となる領域（着色層がマトリクス状に配置されている領域）に配置されないよう設計しておく。
【０１８４】
次いで、被剥離層が設けられている面に配向膜をそれぞれ塗布した後、それぞれラビング処理を行う。また、必要であれば球状スペーサを散布する。
【０１８５】
次いで、どちらか一方の面にシール材を描画する。シール材は少なくとも画素部を囲むように配置する。さらにシール材に囲まれた領域に液晶材料を滴下する。液晶材料は真空中で適量滴下し、そのまま真空中でプラスチック基板同士を貼りあわせることが好ましい。また、シール材に導電性微粒子を含ませ、カラーフィルタに設けられたＣＰＵの端子電極および対向電極と、プラスチック基板に設けられた端子電極とを導通させることが好ましい。また、導通させるためにシール材とは別途、導電性ペーストを用いて接続を行ってもよい。
【０１８６】
以上の工程で画素電極が設けられたプラスチック基板と、カラーフィルタとで液晶を挟んだ液晶表示装置が完成する。
【０１８７】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、または実施例２と自由に組み合わせることができる。
【０１８８】
［実施例４］
本実施例では実施の形態３を用いて作製した半導体モジュールを図８に示し、以下に説明する。
【０１８９】
図８（Ａ）は斜視図を示しており、第１被剥離層８０１ａの上に第２被剥離層８０１ｂと、第３被剥離層８０１ｃとがそれぞれ端面をずらして階段状に重ねられ、その段差に沿って異方性導電フィルム８０３ａおよびＦＰＣ８０６ａが貼り付けられている様子を示している。なお、図８（Ｂ）は図８（Ａ）中の点線で囲まれた領域の上面拡大図である。
【０１９０】
異方性導電フィルム８０３ａ表面には、図８（Ｂ）に示すように配線８０３ｂが設けられており、各被剥離層に設けられた端子電極と適宜、電気的な接続を行っている。図８（Ｂ）において、第１端子電極８１１ａは第１被剥離層８０１ａの表面に露呈するよう形成されている。同様に第２端子電極８１１ｂは第２被剥離層８０１ｂの表面に露呈し、第３端子電極８１１ｃは第３被剥離層８０１ｃの表面に露呈している。ここでは第３被剥離層８０１ｃに設けられている配線８０４を点線で示しており、この配線８０４が第３被剥離層８０１ｃに含まれる素子（図示しない）に電気的に接続している。
【０１９１】
また、ＦＰＣ８０６ａは、絶縁性フィルムに配線８０６ｂ、８０６ｃが設けられ、ラミネート処理されたフィルムである。なお、ＦＰＣに設けられた配線８０６ｃは第２被剥離層８０１ｂに設けられた第２端子電極８１１ｂを引き出す配線である。また、ＦＰＣに設けられた配線８０６ｂは、全ての端子電極８１１ａ〜８１１ｃと電気的に接続した共通配線である。
【０１９２】
また、第１被剥離層８０１ａ、第２被剥離層８０１ｂ、または第３被剥離層８０１ｃは、様々な素子（例えば、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子など）を含む層であり、実施の形態１に示した剥離法で剥離されたものである。
【０１９３】
さまざまな素子を同一基板上に作製することは設計ルールやプロセス温度などの制約が増えてしまい歩留まりを下げる恐れがある。そこで、本実施例では、別々に素子を耐熱性基板上に形成し、素子作製後に耐熱性基板を剥離してそれぞれを重ねて貼り合わせるモジュールとしている。
【０１９４】
なお、第１被剥離層８０１ａは、支持体（図示しない）に接着することが好ましい。支持体としてはプラスチック基板（樹脂基板）やガラス基板などを用いればよい。
【０１９５】
また、図８のモジュールの断面図の一例は、図７（Ａ）に相当する。
【０１９６】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施例１、実施例２、または実施例３と自由に組み合わせることができる。
【０１９７】
［実施例５］
本発明を実施して様々なモジュール（アクティブマトリクス型ＥＬモジュール、パッシブ型ＥＬモジュール、液晶表示装置、アクティブマトリクス型ＥＣモジュール）を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０１９８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、カード、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９、図１０に示す。
【０１９９】
図９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明により軽量化を図ることができる。
【０２００】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明により軽量化を図ることができる。
【０２０１】
図９（Ｃ）はゲーム機器であり、本体２２０１、表示部２２０５等を含む。
【０２０２】
図９（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０２０３】
図９（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明により、軽量化を図ることができる。
【０２０４】
図１０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０２０５】
図１０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明により、軽量化を図ることができる。
【０２０６】
図１０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０２０７】
ちなみに図１０（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０２０８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態１、実施の形態２、実施例１乃至４のどのような組み合わせからなる構成を用いても実現することができる。
【０２０９】
【発明の効果】
本発明により、プラスチック材料からなる封止板にＣＰＵを含む層が貼りあわされているため、さらなる高集積化が実現できる。また、アクティブマトリクス基板と封止板との貼り合わせと同時に封止板に設けられたＣＰＵの実装ができるため、実装工程を削減できる。
【０２１０】
また、本発明の支持体は、プラスチック基板であるのでガラス基板と比較して安価、且つ、フレキシブル、且つ、軽量なものとすることができる。
【図面の簡単な説明】
【図１】本発明の断面構造を示す図。（実施の形態１）
【図２】作製工程を示す断面図。（実施例１）
【図３】作製工程を示す断面図。（実施例１）
【図４】ＣＰＵのブロック図。（実施の形態２）
【図５】表示面、および裏面を示す図。（実施の形態２）
【図６】半導体装置の断面図（実施例１）
【図７】半導体装置の斜視図および上面図（実施の形態３）
【図８】下面出射構造の発光装置の上面図（実施例４）
【図９】電子機器の一例を示す図。（実施例５）
【図１０】電子機器の一例を示す図。（実施例５）
Claims (22)
- 発光素子が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記半導体集積回路の端子電極は、導電性微粒子を介して前記基板上の端子電極と電気的に接続されていることを特徴とする半導体装置。 - 発光素子からなる画素部及び駆動回路部が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記発光素子からの発光は、前記基板を通過して表示を行うことを特徴とする半導体装置。 - 請求項２において、前記半導体集積回路は、駆動回路部または画素部と一部重なっていることを特徴とする半導体装置。
- 発光素子からなる画素部及び駆動回路部が設けられた基板と、半導体集積回路が設けられた封止板とが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記封止板は第１の接着層で貼り合わされており、
前記発光素子と前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記発光素子からの発光は、前記封止板を通過して表示を行うことを特徴とする半導体装置。 - 請求項１乃至４のいずれか一において、前記基板と前記封止板の間隔は、シール材で維持され、該シール材で囲まれた領域は、前記第１の接着層で充填されていることを特徴とする半導体装置。
- 請求項１乃至４のいずれか一において、前記基板と前記封止板の間隔は、シール材で維持され、該シール材で囲まれた領域は、不活性気体で充填され、且つ、乾燥材を配置していることを特徴とする半導体装置。
- 請求項１乃至６のいずれか一において、前記半導体集積回路は、制御部と演算部とからなる中央処理部と、記憶部とを有し、前記中央処理部は、複数の薄膜トランジスタを有していることを特徴とする半導体装置。
- 請求項１乃至７のいずれか一において、前記半導体集積回路は、制御部と演算部とからなる中央処理部と、記憶部とを少なくとも有し、前記封止板は、前記中央処理部および前記記憶部に加え、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子を有していることを特徴とする半導体装置。
- 請求項１乃至８のいずれか一において、前記封止板は、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂中に低融点金属とセラミックスとが混合されたフィルムであることを特徴とする半導体装置。
- 画素ＴＦＴおよび画素電極が設けられた基板と、対向電極および半導体集積回路が設けられた光学フィルムとが貼り合わされた半導体装置であって、
有機樹脂材料からなる前記基板と有機樹脂材料からなる前記光学フィルムとの間は液晶材料が充填されており、
前記画素ＴＦＴと前記基板との間には第２の接着層と、
前記半導体集積回路と前記封止板との間には第３の接着層とを有し、
前記半導体集積回路の端子電極は、導電性微粒子を介して前記基板上の端子電極と電気的に接続されていることを特徴とする半導体装置。 - 請求項１乃至１０のいずれか一において、前記半導体装置は、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、カード、または携帯情報端末であることを特徴とする半導体装置。
- 第１の基板上に半導体集積回路を含む被剥離層を形成する工程と、
前記半導体集積回路を含む被剥離層を第１の基板から剥離する工程と、
前記半導体集積回路を含む被剥離層を第２の基板に転写する工程と、
第３の基板上に表示部を含む被剥離層を形成する工程と、
前記表示部を含む被剥離層を第３の基板から剥離する工程と、
前記表示部を含む被剥離層を第４の基板に転写する工程と、
前記半導体集積回路を含む被剥離層と、前記表示部を含む被剥離層とを貼り合わせて被剥離層の集合体を形成する工程とを有することを特徴とする半導体装置の作製方法。 - 請求項１２において、前記半導体集積回路を含む被剥離層を第１の基板から剥離し、第２の基板に転写する工程は、
前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第１工程と、
前記有機樹脂膜に第５の基板を第１の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第１の基板と前記第５の基板とで挟む第２工程と、
第２の両面テープで第６の基板を前記第１の基板と接着する第３工程と、
前記第６の基板が接着された前記第１の基板と、前記被剥離層とを物理的手段で分離する第４工程と、
前記被剥離層に第２の基板を第１の接着材で接着させ、前記被剥離層を前記第６の基板と前記第２の基板とで挟む第５工程と、
前記被剥離層および第１の両面テープと前記第６の基板とを分離する第６工程と、
前記被剥離層と前記第１の両面テープとを分離する第７工程と、
前記有機樹脂膜を溶媒で除去する第８工程と、を有することを特徴とする半導体装置の作製方法。 - 請求項１３において、前記溶媒は、水またはアルコール類であることを特徴とする半導体装置の作製方法。
- 請求項１２乃至１４のいずれか一において、前記第１の基板は、ガラス基板であり、前記第５の基板および前記第６の基板は、石英基板、または金属基板であることを特徴とする半導体装置の作製方法。
- 請求項１２乃至１５のいずれか一において、前記第２の基板および前記第４の基板は、プラスチック基板であることを特徴とする半導体装置の作製方法。
- 半導体素子を含む層を複数重ねて接着された半導体集積回路の集合体であって、
前記半導体素子を含む層は、それぞれ表面に端子電極を有し、
前記半導体素子を含む層は、前記端子電極が露呈するように階段状に端面をずらして接着されており、前記端子電極および端面に沿って階段状に１枚の異方性導電フィルムが接着されていることを特徴とする半導体装置。 - 請求項１７において、全ての前記端子電極に接して階段状の異方性導電フィルムまたはＦＰＣが接着され、異方性導電フィルムに設けられた配線またはＦＰＣに設けられた配線と端子電極との電気的な接続がされていることを特徴とする半導体装置。
- 請求項１７または請求項１８において、前記半導体素子を含む層は、剥離法によりガラス基板または石英基板から剥離された被剥離層であることを特徴とする半導体装置。
- 有機化合物を含む層を発光層とする発光素子と、半導体素子とを有する半導体装置であって、
有機化合物を含む層を発光層とする発光素子の封止層として、無機絶縁膜を１層含み、且つ、半導体素子を含む層が接着材で貼り付けられていることを特徴とする半導体装置。 - 請求項２０において、前記無機絶縁膜を１層含み、且つ、半導体素子を含む層は、剥離法によりガラス基板または石英基板から剥離された被剥離層であることを特徴とする半導体装置。
- 請求項２０または請求項２１において、前記無機絶縁膜は、窒化シリコン膜または酸化窒化シリコン膜であることを特徴とする半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003069742A JP4526771B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置の作製方法 |
| US10/795,445 US7576362B2 (en) | 2003-03-14 | 2004-03-09 | Semiconductor device having EL element, integrated circuit and adhesive layer therebetween |
| US12/266,589 US8044397B2 (en) | 2003-03-14 | 2008-11-07 | Semiconductor device having light emitting element, integrated circuit and adhesive layer |
| US13/248,302 US9178182B2 (en) | 2003-03-14 | 2011-09-29 | Semiconductor device and method for manufacturing the same |
| US14/927,713 US9640778B2 (en) | 2003-03-14 | 2015-10-30 | Semiconductor device and method for manufacturing the same |
| US15/582,851 US10186682B2 (en) | 2003-03-14 | 2017-05-01 | Semiconductor device and method for manufacturing the same |
| US16/251,144 US10727437B2 (en) | 2003-03-14 | 2019-01-18 | Semiconductor device and method for manufacturing the same |
| US16/914,735 US11196020B2 (en) | 2003-03-14 | 2020-06-29 | Semiconductor device and method for manufacturing the same |
| US17/536,301 US20220085324A1 (en) | 2003-03-14 | 2021-11-29 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003069742A JP4526771B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004281182A true JP2004281182A (ja) | 2004-10-07 |
| JP2004281182A5 JP2004281182A5 (ja) | 2006-04-13 |
| JP4526771B2 JP4526771B2 (ja) | 2010-08-18 |
Family
ID=33286682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003069742A Expired - Fee Related JP4526771B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (8) | US7576362B2 (ja) |
| JP (1) | JP4526771B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537631A (ja) * | 2005-03-31 | 2008-09-18 | スリーエム イノベイティブ プロパティズ カンパニー | ディスプレイの製造方法 |
| JP2008281986A (ja) * | 2007-04-11 | 2008-11-20 | Seiko Epson Corp | アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器 |
| JP2010226127A (ja) * | 2007-03-13 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2012253014A (ja) * | 2011-05-12 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 発光装置、及び発光装置を用いた電子機器 |
| WO2013150575A1 (ja) * | 2012-04-02 | 2013-10-10 | パイオニア株式会社 | 発光装置及びその製造方法 |
| KR101323473B1 (ko) * | 2007-02-21 | 2013-10-31 | 엘지디스플레이 주식회사 | 수평 전계 인가형 액정표시패널 및 그 제조방법 |
| KR101428786B1 (ko) * | 2006-07-21 | 2014-08-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작방법 |
| JP2015043081A (ja) * | 2013-07-26 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2018101051A1 (ja) * | 2016-12-01 | 2018-06-07 | 株式会社村田製作所 | 多層基板接続体および伝送線路デバイス |
| WO2018158841A1 (ja) * | 2017-02-28 | 2018-09-07 | シャープ株式会社 | Ｅｌデバイスの製造方法、ｅｌデバイス、ｅｌデバイスの製造装置、実装装置 |
| JP2019047133A (ja) * | 2012-11-02 | 2019-03-22 | 株式会社半導体エネルギー研究所 | 封止体 |
| JP2020046683A (ja) * | 2009-04-07 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 電子機器 |
| JP2020074299A (ja) * | 2014-07-18 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| CN113629097A (zh) * | 2017-05-31 | 2021-11-09 | 群创光电股份有限公司 | 显示设备及其形成方法 |
| JP2023141960A (ja) * | 2022-03-24 | 2023-10-05 | キヤノン株式会社 | 半導体装置、表示装置、光電変換装置、電子機器、照明装置、移動体 |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140267A (ja) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
| JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7436050B2 (en) | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
| JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7333072B2 (en) * | 2003-03-24 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device |
| US7509603B2 (en) * | 2003-10-31 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and design method thereof |
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| CN101527270B (zh) | 2004-06-02 | 2012-07-04 | 株式会社半导体能源研究所 | 一种半导体设备 |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| US20060017055A1 (en) * | 2004-07-23 | 2006-01-26 | Eastman Kodak Company | Method for manufacturing a display device with low temperature diamond coatings |
| CN100474629C (zh) | 2004-08-23 | 2009-04-01 | 株式会社半导体能源研究所 | 无线芯片及其制造方法 |
| JP4277777B2 (ja) * | 2004-09-28 | 2009-06-10 | セイコーエプソン株式会社 | 実装構造体、実装用基板、電気光学装置及び電子機器 |
| KR100712102B1 (ko) * | 2004-11-24 | 2007-05-02 | 삼성에스디아이 주식회사 | 평판표시장치 및 그 제조방법 |
| JP4367346B2 (ja) * | 2005-01-20 | 2009-11-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| US7307006B2 (en) * | 2005-02-28 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| WO2006098390A1 (en) * | 2005-03-15 | 2006-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device having the same |
| US8649895B2 (en) | 2005-04-19 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Managing method of building material and wireless chip applied to the method |
| EP1717862A3 (en) * | 2005-04-28 | 2012-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| JP4926426B2 (ja) | 2005-08-12 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 電子機器 |
| US7433191B2 (en) * | 2005-09-30 | 2008-10-07 | Apple Inc. | Thermal contact arrangement |
| KR100662992B1 (ko) | 2005-12-14 | 2006-12-28 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치의 구동집적회로 및 그 제조방법 |
| US7440281B2 (en) * | 2006-02-01 | 2008-10-21 | Apple Inc. | Thermal interface apparatus |
| US8016415B2 (en) * | 2006-09-11 | 2011-09-13 | Alphamicron Incorporated | Eyewear incorporating lenses with electronically variable optical properties |
| US8562130B2 (en) * | 2006-09-11 | 2013-10-22 | Alphamicron Incorporated | Interconnection tab used with optical devices |
| KR100839750B1 (ko) * | 2007-01-15 | 2008-06-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| US8525840B2 (en) | 2008-05-15 | 2013-09-03 | Apple Inc. | Thermal management of graphics processing units |
| KR100953654B1 (ko) | 2008-06-26 | 2010-04-20 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP2010026457A (ja) * | 2008-07-24 | 2010-02-04 | Technology Research Association For Advanced Display Materials | 薄膜半導体基板およびその製造装置 |
| US9063713B2 (en) | 2008-10-28 | 2015-06-23 | Apple Inc. | Graphics controllers with increased thermal management granularity |
| KR101813460B1 (ko) | 2009-12-18 | 2017-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI525758B (zh) * | 2010-01-21 | 2016-03-11 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| US8785241B2 (en) | 2010-07-16 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8946877B2 (en) * | 2010-09-29 | 2015-02-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor package including cap |
| JP5842088B2 (ja) * | 2011-02-21 | 2016-01-13 | パナソニックＩｐマネジメント株式会社 | 有機ｅｌデバイス及び有機ｅｌデバイスの製造方法 |
| KR101879831B1 (ko) * | 2012-03-21 | 2018-07-20 | 삼성디스플레이 주식회사 | 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판 |
| JP6074985B2 (ja) | 2012-09-28 | 2017-02-08 | ソニー株式会社 | 半導体装置、固体撮像装置、および半導体装置の製造方法 |
| JP5840598B2 (ja) | 2012-12-17 | 2016-01-06 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置、電子機器及びタッチ検出機能付き表示装置の製造方法 |
| US9768414B2 (en) * | 2013-02-18 | 2017-09-19 | Innolux Corporation | Display device |
| TWI505460B (zh) * | 2013-02-18 | 2015-10-21 | Innolux Corp | 有機發光二極體顯示裝置及其製造方法 |
| KR20140141528A (ko) * | 2013-05-31 | 2014-12-10 | 주식회사 엘지화학 | 유기 발광 소자 및 이의 제조방법 |
| WO2015025447A1 (ja) * | 2013-08-23 | 2015-02-26 | 富士電機株式会社 | 半導体装置 |
| KR102256084B1 (ko) * | 2014-08-04 | 2021-05-25 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 이의 제조방법 |
| CN105632339B (zh) * | 2014-10-27 | 2018-08-10 | 群创光电股份有限公司 | 显示设备 |
| CN104485351A (zh) * | 2014-12-31 | 2015-04-01 | 深圳市华星光电技术有限公司 | 一种柔性有机发光显示器及其制作方法 |
| US9887277B2 (en) * | 2015-01-23 | 2018-02-06 | Applied Materials, Inc. | Plasma treatment on metal-oxide TFT |
| KR102419615B1 (ko) * | 2015-03-20 | 2022-07-12 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102396840B1 (ko) * | 2015-06-10 | 2022-05-12 | 삼성디스플레이 주식회사 | 표시장치 |
| US10467952B2 (en) | 2016-10-12 | 2019-11-05 | Shaoher Pan | Integrated light-emitting diode arrays for displays |
| US11011555B2 (en) | 2016-10-12 | 2021-05-18 | Shaoher Pan | Fabricating integrated light-emitting pixel arrays for displays |
| CN110073243B (zh) * | 2016-10-31 | 2023-08-04 | 杰拉德·迪尔克·施密茨 | 利用动态体素探测的快速扫描激光雷达 |
| US10445048B2 (en) | 2016-12-30 | 2019-10-15 | Shaoher Pan | Larger displays formed by multiple integrated LED array micro-displays |
| KR102324219B1 (ko) * | 2017-04-24 | 2021-11-12 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR102316563B1 (ko) | 2017-05-22 | 2021-10-25 | 엘지디스플레이 주식회사 | 금속으로 형성된 상부 기판을 포함하는 유기 발광 표시 장치 및 이의 제조 방법 |
| CN107863456A (zh) * | 2017-10-11 | 2018-03-30 | 武汉华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| US10437402B1 (en) | 2018-03-27 | 2019-10-08 | Shaoher Pan | Integrated light-emitting pixel arrays based devices by bonding |
| US10325894B1 (en) | 2018-04-17 | 2019-06-18 | Shaoher Pan | Integrated multi-color light-emitting pixel arrays based devices by bonding |
| CN108831892B (zh) * | 2018-06-14 | 2020-01-14 | 京东方科技集团股份有限公司 | 显示背板及其制造方法、显示面板和显示装置 |
| CN110854157A (zh) * | 2019-08-20 | 2020-02-28 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法、显示装置 |
| US10847083B1 (en) | 2019-10-14 | 2020-11-24 | Shaoher Pan | Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding |
| US11011669B2 (en) | 2019-10-14 | 2021-05-18 | Shaoher Pan | Integrated active-matrix light emitting pixel arrays based devices |
| US11646302B2 (en) | 2020-03-31 | 2023-05-09 | Apple Inc. | Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring |
| US11749631B2 (en) * | 2020-05-20 | 2023-09-05 | Apple Inc. | Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability |
| US12119275B2 (en) | 2021-08-30 | 2024-10-15 | Apple Inc. | Recessed lid and ring designs and lid local peripheral reinforcement designs |
| WO2023184090A1 (zh) * | 2022-03-28 | 2023-10-05 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板、显示装置 |
| CN115032826B (zh) * | 2022-07-01 | 2024-03-29 | 深圳市爱富佳科技有限公司 | 一种柔性液晶显示屏及其制造方法 |
| WO2025245776A1 (zh) * | 2024-05-30 | 2025-12-04 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、驱动方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10206894A (ja) * | 1997-01-24 | 1998-08-07 | Semiconductor Energy Lab Co Ltd | 非発光型ディスプレーを有する電子装置 |
| JPH11243209A (ja) * | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP2000048952A (ja) * | 1998-07-30 | 2000-02-18 | Tdk Corp | 有機ｅｌ素子モジュール |
| JP2001331120A (ja) * | 2000-03-15 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP2003045890A (ja) * | 2001-08-01 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178424A (ja) * | 1984-02-24 | 1985-09-12 | Sharp Corp | 液晶表示素子 |
| US5239798A (en) * | 1987-10-30 | 1993-08-31 | Kajima Corporation | External wall panel and mounting structure thereof |
| JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| US6143582A (en) * | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
| US7075501B1 (en) * | 1990-12-31 | 2006-07-11 | Kopin Corporation | Head mounted display system |
| US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| US6067082A (en) | 1992-11-09 | 2000-05-23 | Enmei; Toshiharu | Portable communicator |
| JP2953899B2 (ja) | 1993-02-17 | 1999-09-27 | 松下電器産業株式会社 | 半導体装置 |
| US5643804A (en) * | 1993-05-21 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a hybrid integrated circuit component having a laminated body |
| JPH09503622A (ja) * | 1993-09-30 | 1997-04-08 | コピン・コーポレーシヨン | 転写薄膜回路を使用した３次元プロセッサー |
| JP3340573B2 (ja) * | 1994-10-05 | 2002-11-05 | 株式会社半導体エネルギー研究所 | 情報処理装置 |
| JP2900229B2 (ja) | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| JP3417110B2 (ja) | 1994-12-30 | 2003-06-16 | カシオ計算機株式会社 | 電子部品の接続方法 |
| US6011607A (en) * | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5757459A (en) * | 1995-03-03 | 1998-05-26 | Vision-Ease Lens, Inc. | Multifocal optical elements |
| US5757456A (en) | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
| US5834327A (en) * | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
| US6027958A (en) * | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
| JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
| JP4619462B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| JP4619461B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法、及びデバイスの製造方法 |
| EP1351308B1 (en) * | 1996-08-27 | 2009-04-22 | Seiko Epson Corporation | Exfoliating method and transferring method of thin film device |
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| USRE38466E1 (en) * | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JPH10270496A (ja) | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
| US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
| JP4042182B2 (ja) | 1997-07-03 | 2008-02-06 | セイコーエプソン株式会社 | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 |
| US6388652B1 (en) * | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| US6610564B2 (en) * | 2000-03-03 | 2003-08-26 | Shinichi Fukada | Method of fabricating semiconductor device |
| CA2218307C (en) * | 1997-10-10 | 2006-01-03 | Gennum Corporation | Three dimensional packaging configuration for multi-chip module assembly |
| JP4085459B2 (ja) | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| JP3147087B2 (ja) * | 1998-06-17 | 2001-03-19 | 日本電気株式会社 | 積層型半導体装置放熱構造 |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| JP4298068B2 (ja) * | 1998-08-18 | 2009-07-15 | セイコーエプソン株式会社 | 電気光学装置およびそれらを備えた電子機器並びに電気光学装置の製造方法 |
| US6153929A (en) * | 1998-08-21 | 2000-11-28 | Micron Technology, Inc. | Low profile multi-IC package connector |
| JP2000061785A (ja) | 1998-08-24 | 2000-02-29 | Nitto Denko Corp | 保護シート貼付半導体ウエハ及び半導体ウエハの研削方法 |
| US6312304B1 (en) * | 1998-12-15 | 2001-11-06 | E Ink Corporation | Assembly of microencapsulated electronic displays |
| US7821065B2 (en) * | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP4075204B2 (ja) | 1999-04-09 | 2008-04-16 | 松下電器産業株式会社 | 積層型半導体装置 |
| JP3501977B2 (ja) * | 1999-05-31 | 2004-03-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2001102523A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 薄膜デバイスおよびその製造方法 |
| TW480722B (en) * | 1999-10-12 | 2002-03-21 | Semiconductor Energy Lab | Manufacturing method of electro-optical device |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6287891B1 (en) * | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
| JP3798220B2 (ja) * | 2000-04-07 | 2006-07-19 | シャープ株式会社 | 半導体装置およびそれを用いる液晶モジュール |
| JP3631956B2 (ja) * | 2000-05-12 | 2005-03-23 | 富士通株式会社 | 半導体チップの実装方法 |
| TW536836B (en) * | 2000-05-22 | 2003-06-11 | Semiconductor Energy Lab | Light emitting device and electrical appliance |
| TW501282B (en) * | 2000-06-07 | 2002-09-01 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
| JP2002025326A (ja) * | 2000-07-13 | 2002-01-25 | Seiko Epson Corp | 光源装置、照明装置、液晶装置及び電子機器 |
| JP2002049359A (ja) | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示素子 |
| US6605826B2 (en) * | 2000-08-18 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and display device |
| US20020034930A1 (en) * | 2000-09-11 | 2002-03-21 | Shunpei Yamazaki | Electronic device and method of usage thereof |
| SG148819A1 (en) * | 2000-09-14 | 2009-01-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6506681B2 (en) | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
| US20020098620A1 (en) | 2001-01-24 | 2002-07-25 | Yi-Chuan Ding | Chip scale package and manufacturing method thereof |
| JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP2002244576A (ja) | 2001-02-21 | 2002-08-30 | Sony Corp | 表示装置の製造方法、表示装置及び液晶表示装置 |
| TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| WO2003003108A1 (en) * | 2001-06-29 | 2003-01-09 | Citizen Watch Co., Ltd. | Liquid crystal display panel and its manufacturing method |
| US6590346B1 (en) * | 2001-07-16 | 2003-07-08 | Alien Technology Corporation | Double-metal background driven displays |
| US8415208B2 (en) * | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US6814832B2 (en) * | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
| JP2003109773A (ja) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| JP2002189447A (ja) | 2001-10-01 | 2002-07-05 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
| TW594947B (en) * | 2001-10-30 | 2004-06-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6911675B2 (en) * | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
| US6844673B1 (en) * | 2001-12-06 | 2005-01-18 | Alien Technology Corporation | Split-fabrication for light emitting display structures |
| TW515062B (en) * | 2001-12-28 | 2002-12-21 | Delta Optoelectronics Inc | Package structure with multiple glue layers |
| DE60325669D1 (de) * | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
| TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| KR101079757B1 (ko) * | 2002-10-30 | 2011-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 반도체장치의 제작방법 |
| US6818850B2 (en) * | 2002-11-07 | 2004-11-16 | Bridges Electric, Inc. | Disconnect switch for switching capacitive currents |
| JP2004193907A (ja) * | 2002-12-10 | 2004-07-08 | Matsushita Electric Ind Co Ltd | Ｘ−ｙアドレス型固体撮像素子 |
| US7056810B2 (en) * | 2002-12-18 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance |
| JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
| JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP1434264A3 (en) * | 2002-12-27 | 2017-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method using the transfer technique |
| JP4282985B2 (ja) * | 2002-12-27 | 2009-06-24 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US7230316B2 (en) * | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
| EP2256807A3 (en) * | 2003-01-08 | 2017-05-17 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and its fabricating method |
| US7436050B2 (en) * | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
| JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2003
- 2003-03-14 JP JP2003069742A patent/JP4526771B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-09 US US10/795,445 patent/US7576362B2/en not_active Expired - Fee Related
-
2008
- 2008-11-07 US US12/266,589 patent/US8044397B2/en not_active Expired - Fee Related
-
2011
- 2011-09-29 US US13/248,302 patent/US9178182B2/en not_active Expired - Fee Related
-
2015
- 2015-10-30 US US14/927,713 patent/US9640778B2/en not_active Expired - Fee Related
-
2017
- 2017-05-01 US US15/582,851 patent/US10186682B2/en not_active Expired - Lifetime
-
2019
- 2019-01-18 US US16/251,144 patent/US10727437B2/en not_active Expired - Fee Related
-
2020
- 2020-06-29 US US16/914,735 patent/US11196020B2/en not_active Expired - Fee Related
-
2021
- 2021-11-29 US US17/536,301 patent/US20220085324A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10206894A (ja) * | 1997-01-24 | 1998-08-07 | Semiconductor Energy Lab Co Ltd | 非発光型ディスプレーを有する電子装置 |
| JPH11243209A (ja) * | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP2000048952A (ja) * | 1998-07-30 | 2000-02-18 | Tdk Corp | 有機ｅｌ素子モジュール |
| JP2001331120A (ja) * | 2000-03-15 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP2003045890A (ja) * | 2001-08-01 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537631A (ja) * | 2005-03-31 | 2008-09-18 | スリーエム イノベイティブ プロパティズ カンパニー | ディスプレイの製造方法 |
| US8981379B2 (en) | 2006-07-21 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9257562B2 (en) | 2006-07-21 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101428786B1 (ko) * | 2006-07-21 | 2014-08-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작방법 |
| KR101323473B1 (ko) * | 2007-02-21 | 2013-10-31 | 엘지디스플레이 주식회사 | 수평 전계 인가형 액정표시패널 및 그 제조방법 |
| JP2010226127A (ja) * | 2007-03-13 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8552418B2 (en) | 2007-03-13 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008281986A (ja) * | 2007-04-11 | 2008-11-20 | Seiko Epson Corp | アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器 |
| JP2020046683A (ja) * | 2009-04-07 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 電子機器 |
| US11163182B2 (en) | 2009-04-07 | 2021-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US11906826B2 (en) | 2009-04-07 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US11243420B2 (en) | 2009-04-07 | 2022-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2012253014A (ja) * | 2011-05-12 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 発光装置、及び発光装置を用いた電子機器 |
| WO2013150575A1 (ja) * | 2012-04-02 | 2013-10-10 | パイオニア株式会社 | 発光装置及びその製造方法 |
| JP2019047133A (ja) * | 2012-11-02 | 2019-03-22 | 株式会社半導体エネルギー研究所 | 封止体 |
| JP2019197215A (ja) * | 2013-07-26 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015043081A (ja) * | 2013-07-26 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020074299A (ja) * | 2014-07-18 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US11056756B2 (en) | 2016-12-01 | 2021-07-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate connecting body and transmission line device |
| WO2018101051A1 (ja) * | 2016-12-01 | 2018-06-07 | 株式会社村田製作所 | 多層基板接続体および伝送線路デバイス |
| WO2018158841A1 (ja) * | 2017-02-28 | 2018-09-07 | シャープ株式会社 | Ｅｌデバイスの製造方法、ｅｌデバイス、ｅｌデバイスの製造装置、実装装置 |
| CN113629097A (zh) * | 2017-05-31 | 2021-11-09 | 群创光电股份有限公司 | 显示设备及其形成方法 |
| JP2023141960A (ja) * | 2022-03-24 | 2023-10-05 | キヤノン株式会社 | 半導体装置、表示装置、光電変換装置、電子機器、照明装置、移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11196020B2 (en) | 2021-12-07 |
| US10727437B2 (en) | 2020-07-28 |
| US20160064687A1 (en) | 2016-03-03 |
| US9178182B2 (en) | 2015-11-03 |
| US20200328372A1 (en) | 2020-10-15 |
| US20220085324A1 (en) | 2022-03-17 |
| US8044397B2 (en) | 2011-10-25 |
| US9640778B2 (en) | 2017-05-02 |
| US20120018729A1 (en) | 2012-01-26 |
| US20190198803A1 (en) | 2019-06-27 |
| US10186682B2 (en) | 2019-01-22 |
| JP4526771B2 (ja) | 2010-08-18 |
| US7576362B2 (en) | 2009-08-18 |
| US20170365810A1 (en) | 2017-12-21 |
| US20040238827A1 (en) | 2004-12-02 |
| US20090127556A1 (en) | 2009-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11196020B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8482011B2 (en) | Light-emitting device | |
| KR101028393B1 (ko) | 반도체 장치 | |
| JP4748986B2 (ja) | 半導体装置の作製方法 | |
| JP2020123724A (ja) | 発光装置 | |
| JP2004153021A (ja) | 半導体装置の作製方法 | |
| KR101207441B1 (ko) | 반도체장치의 제작 방법 | |
| JP4712298B2 (ja) | 発光装置の作製方法 | |
| JP4912835B2 (ja) | 半導体装置の作製方法 | |
| JP4781082B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |