JP2004336052A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2004336052A
JP2004336052A JP2004136486A JP2004136486A JP2004336052A JP 2004336052 A JP2004336052 A JP 2004336052A JP 2004136486 A JP2004136486 A JP 2004136486A JP 2004136486 A JP2004136486 A JP 2004136486A JP 2004336052 A JP2004336052 A JP 2004336052A
Authority
JP
Japan
Prior art keywords
epitaxial
pattern
substrate
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004136486A
Other languages
English (en)
Other versions
JP4981245B2 (ja
Inventor
Seiei Ri
成泳 李
Sung-Min Kim
成▲ミン▼ 金
Dong-Gun Park
東健 朴
Kyokan Ro
京奐 呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004336052A publication Critical patent/JP2004336052A/ja
Application granted granted Critical
Publication of JP4981245B2 publication Critical patent/JP4981245B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】短チャンネル効果を低減し、漏洩電流を減らすと同時に、フローティングボディー効果を抑制する半導体素子及びその製造方法を提供する。
【解決手段】基板３０１上に形成された一対のボイド領域３１１と一対の不純物パターン３２１を有するエピタキシャルパターンと、一対の不純物パターン上のゲート電極３１９とを含み、前記一対のボイド領域の各々は基板と前記一対の不純物領域との間に位置し、前記一対の不純物領域の各々は少なくとも一対のボイド領域と一部重畳する。
【選択図】図１Ｂ

Description

本発明は半導体素子及びその製造方法に関するものであり、さらに詳細には、トランジスタ及びその製造方法に関するものである。
半導体素子が高性能、高速度、経済的な観点などで持続的に高集積化されることによって、様々な問題点が発生している。例えば、電界効果トランジスタのチャンネルの長さが徐々に短くなることよって発生するパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）などの短チャンネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）、接合領域と基板との間の寄生キャパシタンス（接合キャパシタンス）増加、漏洩電流の増加などの問題が発生している。
このような問題点を緩和させるため、二重ゲート電界効果トランジスタ技術が紹介されている。二重ゲート電界効果トランジスタ技術はチャンネルの両側にゲート電極が存在するので、ゲート電極のチャンネル制御が両側で起こるようになり、これによって、短チャンネル効果を抑制することができる。しかし、依然として接合領域と基板との間の寄生キャパシタンスび漏洩電流の問題は有している。
このような問題を緩和させるため、シリコン基板上に絶縁膜が位置するＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）を利用した電界効果トランジスタ製造技術が紹介されている。ＳＯＩ電界効果トランジスタ技術はバルクシリコンに活性領域が形成される通常の電界効果トランジスタと異なって活性領域の下部に絶縁膜が位置する。
このようなＳＯＩ電界効果トランジスタは接合漏洩電流の抑制、短チャンネル効果の低減、低い動作電圧及び効果的な素子分離などの長所がある。しかしＳＯＩ技術の場合、素子動作中に発生した熱が抜けることができないか、高エネルギーの熱電子（ｈｏｔ ｃａｒｒｉｅｒ）がシリコン原子と衝突して作った電子−正孔対が蓄積されるいわゆるフローティングボディー効果（ｆｌｏａｔｉｎｇ ｂｏｄｙ ｅｆｆｅｃｔ）が発生し、これによって、しきい値電圧などのような素子特性に変動が生じて、信頼性ある素子動作を確保することができず、基板と絶縁膜との間の熱膨脹係数の差に起因するストレスによる問題などを有している。また、ＳＯＩ電界効果トランジスタ技術は、二つの基板を使用して、これを接着するので、工程単価が上昇し、工程が複雑になる問題点も有している。このため、信頼性ある半導体素子及びその製造方法が切実に求められている。
本発明が解決しようとする技術的課題は、短チャンネル効果及びフローティングボディー効果を除去することができる半導体素子及びその製造方法を提供することである。
上述の課題を解決するために本発明の一実施の形態による半導体素子は、素子分離領域を具備する半導体基板と、前記素子分離領域によって限定され、前記基板上に配置され、前記素子分離領域とともに空の空間領域を形成するエピタキシャル膜パターンと、前記エピタキシャル膜パターンを横切るゲート電極と、前記ゲート電極の両側のエピタキシャルパターンに形成された不純物拡散領域と、を含む。
一実施の形態において、前記空の空間領域は前記ゲート電極の下部のエピタキシャル膜パターンと前記基板との間に位置する。
一実施の形態において、前記空の空間領域は前記ゲート電極の両側のエピタキシャル膜パターンと前記基板との間に位置する。
一実施の形態において、前記素子分離領域は前記空の空間領域に拡張され、それを満たすことができる。
前記素子分離領域の上部の表面は前記エピタキシャル膜パターンの上部よりもさらに低いことが望ましい。
望ましくは、前記エピタキシャル膜パターンはシリコンからなる。
一実施の形態において、前記素子分離領域は順次に形成された熱酸化膜、窒化膜ライナ及び酸化膜を含む。
このような半導体素子によると、エピタキシャル膜パターンが基板と電気的に接続されると同時に、不純物拡散領域が形成されたエピタキシャル膜パターンと基板との間、またはゲート電極の下部のエピタキシャル膜パターンと基板との間に空の空間領域が存在するので、短チャンネル効果及びフローティングボディー効果を抑制することができ、寄生接合キャパシタンス及び接合漏洩電流を減らすことができる。
前記技術的課題を解決するために本発明の一実施の形態による半導体素子製造方法は、半導体基板上にエピタキシャル犠牲膜パターンを形成し、前記エピタキシャル犠牲膜パターン及びそれにより露出した基板上にエピタキシャル膜を形成し、前記エピタキシャル膜、エピタキシャル犠牲膜パターン及び基板の一部の厚さをエッチングして、エピタキシャル膜パターン及び素子分離トレンチを形成し、前記トレンチによって露出したエッチングされたエピタキシャル犠牲膜パターンを除去し、前記トレンチを満たし、前記エピタキシャル膜パターンの上部の表面よりもさらに低い素子分離領域を形成し、前記エピタキシャル膜パターンを横切るゲート電極を形成し、前記ゲート電極の両側のエピタキシャル膜パターンに不純物拡散領域を形成することを含む。
前記不純物拡散領域はソース／ドレイン領域であり、これらの間、すなわち、ゲート電極の下部のエピタキシャル膜パターンはチャンネル領域になる。
一実施の形態において、前記エピタキシャル膜パターン及び素子分離トレンチを形成することは、前記エピタキシャル膜上にマスクパターンを形成し、前記マスクパターンをエッチングマスクとして使用して、前記エピタキシャル膜、エピタキシャル犠牲膜パターン及び基板の一部の厚さをエッチングすることを含み、前記素子分離領域を形成することは、前記トレンチを満たすように、前記マスクパターン上に絶縁物質を形成し、前記マスクパターンが露出するまで前記絶縁物質を平坦化エッチングし、前記露出したマスクパターンを除去し、前記エピタキシャル膜パターンよりも低くなるように、前記絶縁物質をエッチングすることを含む。この時、一実施の形態において、前記絶縁物質は前記トレンチを満たす時、前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域も満たすことができる。
一実施の形態において、前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域は、前記ゲート電極の両側の前記エピタキシャル膜パターンと前記基板との間に位置する。
一実施の形態において、前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域は、前記ゲート電極の下部の前記エピタキシャル膜パターンと前記基板との間に位置する。
一実施の形態において、前記エピタキシャル膜はシリコンで形成することができる。また前記エピタキシャル膜はシリコン−ゲルマニウムで形成することができる。
一実施の形態において、前記エピタキシャル犠牲膜はシリコンと結晶構造が同一であり、格子定数が類似な物質で形成される。例えば、前記エピタキシャル犠牲膜はシリコン−ゲルマニウムＳｉ−Ｇｅ、酸化セリウムＣｅＯ２、フッ化カルシウムＣａＦ２のうちのいずれか一つまたはこれらの組み合わせで形成することができる。
一実施の形態において、前記絶縁物質を形成する前に、熱酸化工程を進行して前記エッチングされたエピタキシャル犠牲膜パターンの内部及び前記トレンチの内部に熱酸化膜を形成し、前記熱酸化膜上にライナ窒化膜を形成することをさらに含むことができる。
上述の半導体素子製造方法によると、エピタキシャル犠牲膜及びエピタキシャル膜を適切な厚さを有するように形成することによって、漏洩電流及び寄生キャパシタンスを減らすことができ、不純物拡散領域の深さを容易に調節することができる。したがって、素子特性に適する深さの不純物拡散領域を容易に形成することができる。また、ゲート電極の下部のエピタキシャル膜パターン、すなわちチャンネルが形成される領域がエッチング損傷されないので、信頼性あるチャンネルを形成することができる。
一方、前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域が前記ゲート電極の両側の前記エピタキシャル膜パターンと前記基板との間に位置する場合、前記不純物拡散領域を形成するためのイオン注入工程はより広い工程窓（ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ）を有するようになる。
前記技術的課題を解決するために本発明の一実施の形態による半導体素子は、半導体基板に電気的に接続され、前記半導体基板との間に絶縁領域を形成するように、前記半導体基板上に配置されたエピタキシャルシリコン膜と、前記エピタキシャルシリコン膜を横切るゲート電極と、前記ゲート電極の両側のエピタキシャルシリコン膜に形成された不純物拡散領域と、を含む。
一実施の形態において、前記絶縁領域は前記不純物拡散領域と前記基板との間に位置する。
一実施の形態において、前記絶縁領域は前記ゲート電極の下部のエピタキシャルシリコン膜と前記基板との間に位置する。
本発明によると、不純物拡散領域と基板との間に、またはチャンネル領域と基板との間に絶縁性領域があるので、短いチャンネル効果を防止することができる。さらに、ＳＯＩ技術を適用しなくても、これを実現することができるので、工程が簡単になり、工程費用を低減することができる。
また、エピタキシャル膜パターンが基板と接触するので、フローティングボディー効果を抑制することができる。
以下、添付の図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明は、ここで説明される実施の形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施の形態は開示された内容が徹底し、完全になれるように、そして当業者に本発明の思想が十分に伝達されるように提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また層が他の層または基板上にあると言及される場合に、それは他の層または基板上に直接形成することができるもの、またはそれらの間に第３の層を介在させることもできるものである。
先ず、図１Ａ及び図１Ｂを参照すると、本発明による半導体素子は基板３０１を具備する。前記基板３０１はシリコン元素を含む半導体基板である。前記基板３０１に素子分離領域３１７ａが存在する。前記素子分離領域３１７ａは例えば酸化膜であり得る。前記基板３０１上にエピタキシャル膜パターン３０５ａが接触する。前記エピタキシャル膜パターン３０５ａはエピタキシャルシリコンまたはエピタキシャルシリコン−ゲルマニウムであり得る。前記エピタキシャル膜パターン３０５ａは前記素子分離領域３１７ａによって限定される。すなわち図示しないが、隣接したエピタキシャル膜パターンは前記素子分離領域によって互いに電気的に隔離される。エピタキシャル膜パターン３０５ａの両側に不純物イオンが注入された不純物拡散領域３２１が存在する。前記不純物拡散領域３２１の下部に絶縁領域として空の空間領域３１１が存在する。前記エピタキシャル膜パターン３０５ａ上に、すなわち前記不純物拡散領域３２１の間のエピタキシャル膜パターン（チャンネル領域）の上部をゲート電極３１９が横切って走り、前記素子分離領域３１７ａも通る。前記ゲート電極３１９はポリシリコンであるか、ここに金属シリサイドが積層された多層電極であるか、または金属電極であり得る。
本実施の形態によると、前記エピタキシャル膜パターン３０５ａ、具体的には前記不純物拡散領域３２１の間のエピタキシャル膜パターンが前記基板３０１と直接的に接する。また、前記不純物拡散領域３２１と前記基板３０１との間には空の空間領域３１１が位置している。したがって、短チャンネル効果及びフローティングボディー効果を有効に抑制することができる。また、不純物拡散領域３２１と基板３１０との間の接合キャパシタンス（ｊｕｎｃｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）が根本的に発生しない。
本実施の形態による半導体素子では、前記空の空間領域３１１に熱酸化膜３１３及びライナ窒化膜３１５が前記空の空間領域３１１の一部を満たすようにさらに存在することができる。同様に、前記素子分離領域３１７ａと前記基板３０１との間に前記熱酸化膜３１３及び前記ライナ窒化膜３１５がさらに存在することができる。
また前記空の空間領域３１１は絶縁膜で完全に満たされることができる。望ましくは、前記素子分離領域３１７ａが横に拡張されて前記空の空間領域３１１を完全に満たす。
望ましくは、前記素子分離領域３１７ａは前記エピタキシャル膜パターン３０５ａの上部の表面よりもさらに低い。これによって、ゲートが前記エピタキシャル膜パターン３０５ａの上部及び両側面を通るようになって、ゲートのチャンネル制御が前記エピタキシャル膜パターン３０５ａの上部及び両側面を通じて可能になって、短チャンネル効果の低減に一層効果的である。また有効チャンネル領域が増加して電流の流れが増加するようになる。
図２Ａ及び図２Ｂは本発明のまた他の実施の形態による半導体素子を各々示す斜視図及び断面図であって、図２Ｂは図２ＡのＩＩ−ＩＩ′線に沿って切断した断面図である。
前に説明した実施の形態と異なって、空の空間領域１１１１または絶縁領域は不純物拡散領域１１２１の間のエピタキシャル膜パターンの下に存在する。また前記不純物拡散領域１１２１の下のエピタキシャル膜パターンは前記基板１１０１と接触する。
具体的に、図２Ａ及び図２Ｂを参照すると、本実施の形態による半導体素子は基板１１０１を具備する。前記基板１１０１に素子分離領域１１１７ａが存在する。前記基板１１０１上にエピタキシャル膜パターン１１０５ａが存在する。前記エピタキシャル膜パターン１１０５ａの両側が前記基板１１０１と接触する。前記エピタキシャル膜パターン１１０５ａの両側に不純物イオンが注入された不純物拡散領域１１２１が存在する。前記不純物拡散領域１１２１の間のエピタキシャル膜パターンの下部に空の空間領域１１１１が存在し、その上部をゲート電極１１１９が通る。前記エピタキシャル膜パターン１１０５ａは前記素子分離領域１１１７ａによって限定される。
本実施の形態によると、前記不純物拡散領域１１２１の間のエピタキシャル膜パターン、すなわちチャンネル領域の下部に空の空間領域１１１１が存在するので、短チャンネル効果を有効に抑制することができる。また前記不純物拡散領域１１２１の下のエピタキシャル膜パターンが前記基板１１０１と接触するので、フローティングボディー効果を有効に抑制することができる。
本実施の形態による半導体素子では、前記空の空間領域１１１１に熱酸化膜１１１３及びライナ窒化膜１１１５が前記空の空間領域１１１１の一部を満たすようにさらに存在することができる。同様に、前記素子分離領域１１１７ａと前記基板１１０１との間に前記熱酸化膜１１１３及び前記ライナ窒化膜１１１５がさらに存在することができる。
また前記空の空間領域１１１１は絶縁膜で完全に満たすことができる。望ましくは、前記素子分離領域１１１７ａが横に拡張されて前記空の空間領域１１１１を完全に満たす。
望ましくは、前記素子分離領域１１１７ａは前記エピタキシャル膜パターン１１０５ａの上部の表面よりもさらに低い。これによって、ゲートが前記エピタキシャル膜パターン１１０５ａの上部及び両側面を通るようになって、ゲートのチャンネル制御が前記エピタキシャル膜パターン１１０５ａの上部及び両側面を通じて可能になって、短いチャンネル効果の低減に一層効果的である。また有効チャンネル領域が増加して電流の流れが増加するようになる。
以下、上述の半導体素子を製造する方法に対して説明する。
先ず、図３Ａ乃至図１０Ａ及び図３Ｂ乃至図１０Ｂを参照して、図１Ａ及び図１Ｂに示した半導体素子を製造する方法に対して説明する。
図３Ａ及び図３Ｂを参照すると、基板３０１上にエピタキシャル犠牲膜３０３を形成する。前記基板３０１はシリコン元素を含有する半導体基板であり得る。前記エピタキシャル犠牲膜３０３は後続工程で形成されるエピタキシャル膜（図５Ａ及び図５Ｂの参照番号３０５）がよく成長することができる結晶構造及び結晶格子を有する物質で形成することが望ましい。例えば、エピタキシャル膜がシリコンで形成される場合、前記エピタキシャル犠牲膜３０３は単結晶シリコン、すなわちエピタキシャルシリコンがよく成長することができる膜で形成することが望ましい。すなわち、前記エピタキシャル犠牲膜３０３はシリコンと結晶構造が同一であり、格子常数が類似な物質で形成することが望ましい。一例として、シリコン−ゲルマニウムＳｉ−Ｇｅ、酸化セリウムＣｅＯ２、フッ化カルシウムＣａＦ２のうちのいずれか一つ、またはこれらの組み合わせ膜で形成することができる。しかし、これらは単純に一例として列挙しただけであり、後述のエピタキシャル膜に対してエッチング選択比を有し、エピタキシャル膜がよく成長することができる膜であれば、どれも可能である。
例えば、シリコン−ゲルマニウムエピタキシャル犠牲膜の場合、ＤＣＳ（ＤｉｃｈｌｏｒｏＳｉｌａｎｅ）、ＧｅＨ４、ＨＣｌ、Ｈ２などのソースガスを使用して形成することができる。ここで、前記エピタキシャル犠牲膜３０３の厚さに従って前記基板３０１と後続工程で形成された不純物拡散領域（図１Ａ及び図１Ｂの参照番号３２１）との間に介在する空の空間領域、または絶縁領域の厚さが左右される。したがって、素子の特性に適する空の空間領域、または絶縁領域は前記エピタキシャル犠牲膜３０３の厚さを適切に調節すれば、容易に形成することができる。
次に、図４Ａ及び図４Ｂを参照して、前記エピタキシャル犠牲膜３０３をパターニングして前記基板３０１の一定の領域を露出させるエピタキシャル犠牲膜パターン３０３ａを形成する。すなわち、前記エピタキシャル犠牲膜パターン３０３ａによって前記基板３０１の一定の領域を露出させる溝３０４が定義される。
次に、図５Ａ及び図５Ｂを参照して、前記露出した基板３０１及び前記エピタキシャル犠牲膜パターン３０３ａ上に上部が平坦なエピタキシャル膜３０５を形成する。このような上部が平坦なエピタキシャル膜は上部が平坦になるように、エピタキシャル膜を成長させて形成することができる。もし、エピタキシャル成長により上部が平坦ではない場合、平坦化工程を進行して、その上部を平坦化させることができる。しかし、上部が平坦ではなくても関係ない。例えば、前記エピタキシャル膜３０５はシリコン膜である。これによって、前記エピタキシャル膜３０５は前記溝３０４を満たしながら、前記基板３０１と接触し、また前記エピタキシャル犠牲膜パターン３０３ａ上にも形成される。
シリコン−ゲルマニウムＳｉ−Ｇｅ、酸化セリウムＣｅＯ２、フッ化カルシウムＣａＦ２などで前記エピタキシャル犠牲膜３０３を形成する場合、前記エピタキシャル膜３０５はシリコン膜で形成することが望ましい。
または、前記エピタキシャル犠牲膜３０３をシリコンで形成する場合、前記エピタキシャル膜３０５はシリコン−ゲルマニウムで形成することが望ましい。
次に、図６Ａ及び図６Ｂを参照すると、前記エピタキシャル膜３０５上にマスクパターン３０７ａを形成する。前記マスクパターン３０７ａによって覆われたエピタキシャル膜３０５は活性領域であり、そうではない部分は素子分離領域になる。前記マスクパターン３０７ａは前記溝３０４を横切るように形成される。
次に、図７Ａ及び図７Ｂを参照すると、前記基板３０１の一部の厚さをエッチングするまで前記マスクパターン３０７ａをエッチングマスクとして使用して異方性エッチング工程を進行する。これによって、前記マスクパターン３０７ａによって覆われないエピタキシャル膜３０５、前記エピタキシャル犠牲膜パターン３０３ａ及び前記基板３０１の一部の厚さが除去されて、素子分離用トレンチ３０９が形成される。これとともに、前記トレンチ３０９によってエピタキシャル膜パターン３０５ａ及びエッチングされたエピタキシャル犠牲膜パターン３０３ａ′が定義される。
次に、図８Ａ及び図８Ｂを参照すると、前記トレンチ３０９によって露出した前記エッチングされたエピタキシャル犠牲膜パターン３０３ａ′を選択的に除去する。その結果、前記エッチングされたエピタキシャル犠牲膜パターン３０３ａ′に対応する空の空間領域３１１が形成され、前記空の空間領域３１１は前記トレンチ３０９と連結される。結局、前記トレンチ３０９及び前記空の空間領域３１１によって前記基板及び前記エピタキシャル膜パターンが露出する。
次に、図９Ａ及び図９Ｂを参照して、前記トレンチ３０９を満たす素子分離領域３１７を形成する。前記素子分離領域３１７は前記トレンチ３０９を満たすように前記マスクパターン３０７ａ上に絶縁物質を形成した後、前記マスクパターン３０７ａが露出するまで平坦化工程を進行することによって形成される。前記平坦化工程で、例えば、ＣＭＰまたはエッチバック工程を使用することができる。望ましくは、前記絶縁物質を形成する前に、熱酸化工程を進行して熱酸化膜３１３を形成し、前記熱酸化膜３１３上にライナ窒化膜３１５を形成する。この時、前記熱酸化膜３１３及びライナ窒化膜３１５は前記トレンチ３０９の内部だけではなく、前記空の空間領域３１１の内部にも形成される。
次に、図１０Ａ及び図１０Ｂを参照すると、露出した前記マスクパターン３０７ａを選択的に除去した後、前記素子分離領域３１７をエッチバックして、その上部が前記エピタキシャル膜パターン３０５ａよりも低い素子分離領域３１７ａになるようにする。工程に従って、前記素子分離領域３１７は洗浄工程などで自然にエッチバックすることができる。
次に、図１Ａ及び図１Ｂに示したように、前記エピタキシャル膜パターン３０５ａを横切るゲート電極３１９を形成する。ここで、前記ゲート電極３１９は前記空の空間領域３１１の間のエピタキシャル膜パターンの上部を横切る。後続工程で、前記ゲート電極不純物イオンを注入し熱処理して、前記空の空間領域３１１の上部のエピタキシャル膜パターンに不純物拡散領域３２１を形成する。ここで、前記不純物拡散領域３２１のためのイオン注入時、ゲートも同時にドーピングすることができる。前記不純物拡散領域３２１はソース及びドレイン領域である。
ここで、前記エピタキシャル膜パターン３０５ａの厚さに従って前記不純物拡散領域３２１の深さが左右される。したがって、前記エピタキシャル膜パターン３０５ａの厚さを適切に調節すれば、素子の特性に適する不純物拡散領域を形成することができる。また、ゲート電極３１９の両側のエピタキシャル膜パターンと基板との間に空の空間が存在するので、前記不純物拡散領域３２１を形成するためのイオン注入工程及び熱処理工程の工程窓（ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ）が増加する。すなわち、不純物イオン注入工程及び熱処理工程の条件に関係なく、前記不純物拡散領域３２１は前記空の空間領域３１１によって、それらの上部に限定される。
図１１Ａ乃至図１７Ａ及び図１１Ｂ乃至図１７Ｂを参照して、図２Ａ及び図２Ｂに示した半導体素子製造方法を説明する。
先ず、図３Ａ及び図３Ｂに示したように、基板１１０１上にエピタキシャル犠牲膜を形成した後、これをパターニングして図１１Ａ及び図１１Ｂに示したように、エピタキシャル犠牲膜パターン１１０３ａを形成する。前に説明した実施の形態と反対に、前記エピタキシャル犠牲膜パターン１１０３ａは図４Ａ及び図４Ｂの溝３０４に対応するパターンを有する。すなわち、図４Ａ及び図４Ｂの溝３０４に対応する部分だけがパターニングを通じて残存して前記エピタキシャル犠牲膜パターン１１０３ａになる。
次に、図１２Ａ及び図１２Ｂを参照すると、前記エピタキシャル犠牲膜パターン１１０３ａ及び露出した基板１１０１上に上部が平坦なエピタキシャル膜１１０５を形成する。前記エピタキシャル膜１１０５は望ましくはシリコン膜である。
次に、図１３Ａ及び図１３Ｂを参照すると、前記エピタキシャル膜パターン１１０５上にマスクパターン１１０７ａを形成する。前記マスクパターン１１０７ａによって覆われたエピタキシャル膜１１０５は活性領域であり、そうではない部分は素子分離領域になる。前記マスクパターン１１０７ａは前記エピタキシャル膜パターン１１０３ａを横切るように形成される。
次に、図１４Ａ及び図１４Ｂを参照すると、前記マスクパターン１１０７ａにより露出したエピタキシャル膜１１０５、及びその下部のエピタキシャル犠牲膜パターン１１０３ａ、そして基板の一部の厚さをエッチングして除去する。その結果、エピタキシャル膜パターン１１０５ａ及びエッチングされたエピタキシャル犠牲膜パターン１１０３ａ′が形成される。一方、前記マスクパターン１１０７ａにより除去された領域は素子分離用トレンチ１１０９を限定する。すなわち、前記トレンチ１１０９は前記エピタキシャル膜パターン１１０５ａ及びエッチングされたエピタキシャル犠牲膜パターン１１０３ａ′、そして前記基板１１０１の一部を露出させる。
次に、図１５Ａ及び図１５Ｂを参照すると、前記トレンチ１１０９により露出したエッチングされたエピタキシャル犠牲膜パターン１１０３ａ′を除去する。これによって、前記エッチングされたエピタキシャル犠牲膜パターン１１０３ａ′が除去された領域は空の空間領域１１１１になる。
次に、図１６Ａ及び図１６Ｂを参照すると、前に説明した実施の形態と同様に前記トレンチ１１０９を満たす素子分離領域１１１７を形成する。前記素子分離領域１１１７は前記トレンチ１１０９を満たすように、前記マスクパターン１１０７ａ上に絶縁物質を形成した後、前記マスクパターン１１０７ａが露出するまで平坦化工程を進行することによって形成される。前記平坦化工程としては、例えば、ＣＭＰまたはエッチバック工程を使用することができる。望ましくは、前記絶縁物質を形成する前に、熱酸化工程を進行して熱酸化膜１１１３を形成し、前記熱酸化膜１１１３上にライナ窒化膜１１１５を形成する。この時、前記熱酸化膜１１１３及びライナ窒化膜１１１５は前記トレンチ１１０９の内部だけではなく、前記空の空間領域１１１１の内部にも形成される。
次に、図１７Ａ及び図１７Ｂを参照すると、露出した前記マスクパターン１１０７ａを選択的に除去した後、前記素子分離領域１１１７をエッチバックして、その上部が前記エピタキシャル膜パターン１１０５ａよりも低い素子分離領域１１１７ａになるようにする。
次に、図２Ａ及び図２Ｂに示したように、前記エピタキシャル膜パターン１１０５ａを横切るゲート電極１１１９を形成する。ここで、前記ゲート電極１１１９は前記空の空間領域１１１１の上のエピタキシャル膜パターンの上部を横切る。後続工程で、前記ゲート電極をマスクとして使用して不純物イオンを注入し、熱処理して前記空の空間領域１１１１の両側のエピタキシャル膜パターン（すなわち、ゲート電極の両側のエピタキシャル膜パターン）に不純物拡散領域１１２１を形成する。前記不純物拡散領域１１２１はソース及びドレイン領域である。
今まで、本発明に対して、その望ましい実施の形態を中心に察した。本発明が属する技術分野で、通常の知識を持つ者は、本発明が本発明の本質的な特性から逸脱しない範囲内で、変形された形態で実現され得ることを理解することができるであろう。したがって、本開示された実施の形態は限定的な観点ではなく、説明的な観点で考慮されなければならない。本発明の範囲は上述の説明ではなく、特許請求の範囲に示しており、それと同等な範囲にあるすべての差は本発明に含まれたことと解釈されなければならないであろう。
本明の一実施の形態による半導体素子を概略的に示す斜視図である。 図１ＡのＩ−Ｉ′線に沿って切断した半導体素子の断面図である。 本発明の他の実施の形態による半導体素子を概略的に示した斜視図である。 図２ＡのＩＩ−ＩＩ′線に沿って切断した半導体素子の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図１Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図１Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。 図３Ａに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の斜視図である。 図３Ｂに示した半導体素子を製造する方法を説明するため工程順序に従って羅列した半導体基板の断面図である。
符号の説明
３０１，１１０１ 基板
３０３，１１０３ エピタキシャル犠牲膜
３０３ａ，１１０３ａ エピタキシャル犠牲膜パターン
３０５，１１０５ エピタキシャル膜
３０５ａ，１１０５ａ エピタキシャル膜パターン
３０７ａ，１１０７ａ マスクパターン
３００，１１０９ トレンチ
３１１，１１１１ 空の空間領域
３１３，１１１３ 熱酸化膜
３１５，１１１５ ライナ窒化膜
３１７，１１１７ 素子分離領域
３１９，１１１９ ゲート電極
３２１，１１２１ 不純物拡散領域

Claims (32)

  1. 基板と、
    前記基板上に配置され、一対の不純物拡散領域及び一対のボイド領域を有するエピタキシャルパターンと、
    前記一対の不純物拡散領域の間のエピタキシャルパターン上に位置するゲート電極と、を含み、
    前記一対のボイド領域の各々は基板と前記一対の不純物拡散領域との間に位置し、
    前記一対の不純物拡散領域の各々は少なくとも一対のボイド領域の各々と一部重畳することを特徴とする半導体素子。
  2. 前記エピタキシャルパターンは前記半導体パターンと直接接触することを特徴とする請求項１に記載の半導体素子。
  3. 前記エピタキシャルパターンはシリコンまたはシリコン−ゲルマニウムを含むことを特徴とする請求項１に記載の半導体素子。
  4. 前記ゲート電極はポリシリコンまたは金属シリサイドを含むことを特徴とする請求項１に記載の半導体素子。
  5. 前記一対のボイド領域は絶縁物質で満たされることを特徴とする請求項１に記載の半導体素子。
  6. 前記エピタキシャルパターンに隣接した素子分離膜をさらに含み、前記素子分離膜は前記エピタキシャルパターンの上部の表面よりも低い上部の表面を有することを特徴とする請求項１に記載の半導体素子。
  7. 基板と、
    前記基板上に配置され、一対の不純物拡散領域及び前記一対の不純物拡散領域の間に形成されたボイド領域を有するエピタキシャルパターンと、
    前記一対の不純物拡散領域の間のエピタキシャルパターン上に位置するゲート電極と、を含み、
    前記ゲート電極は少なくとも前記ボイド領域と一部重畳することを特徴とする半導体素子。
  8. 前記エピタキシャルパターンは直接前記基板と接触することを特徴とする請求項７に記載の半導体素子。
  9. 前記エピタキシャルパターンはシリコンまたはシリコン−ゲルマニウムを含むことを特徴とする請求項７に記載の半導体素子。
  10. 前記ゲート電極はポリシリコンまたは金属シリサイドを含むことを特徴とする請求項７に記載の半導体素子。
  11. 前記ボイド領域は絶縁物質で満たされることを特徴とする請求項７に記載の半導体素子。
  12. 前記エピタキシャルパターンに隣接した素子分離膜をさらに含み、前記素子分離膜は前記エピタキシャルパターンの上部の表面よりも低い上部の表面を有することを特徴とする請求項７に記載の半導体素子。
  13. 素子分離領域を具備する半導体基板と、
    前記素子分離領域により限定され、前記基板上に配置され、前記素子分離領域とともに空の空間領域を形成するエピタキシャルパターンと、
    前記エピタキシャル膜パターン及び前記素子分離領域を横切るゲート電極と、
    前記ゲート電極の両側のエピタキシャル膜パターンに形成された不純物拡散領域と、
    を含むことを特徴とする半導体素子。
  14. 前記空の空間領域は前記ゲート電極の下部のエピタキシャル膜パターンと前記基板との間に位置することを特徴とする請求項１３に記載の半導体素子。
  15. 前記空の空間領域は前記ゲート電極の両側のエピタキシャル膜パターンと前記基板との間に位置することを特徴とする請求項１３に記載の半導体素子。
  16. 前記素子分離領域は前記空の空間領域に拡張され、それを満たすことを特徴とする請求項１３に記載の半導体素子。
  17. 前記素子分離領域の上部の表面は前記エピタキシャル膜パターンの上部よりもさらに低いことを特徴とする請求項１３に記載の半導体素子。
  18. 前記エピタキシャル膜パターンはシリコンまたはシリコン−ゲルマニウムからなることを特徴とする請求項１３に記載の半導体素子。
  19. 半導体基板上にエピタキシャル犠牲膜パターンを形成する段階と、
    前記エピタキシャル犠牲膜パターン及びそれにより露出した基板上にエピタキシャル膜を形成する段階と、
    前記エピタキシャル膜、エピタキシャル犠牲膜パターン及び基板の一部の厚さをエッチングして、エピタキシャル膜パターン及び素子分離トレンチを形成する段階と、
    前記トレンチにより露出したエッチングされたエピタキシャル犠牲膜パターンを除去する段階と、
    前記トレンチを満たし、前記エピタキシャル膜パターンの上部の表面よりもさらに低い素子分離領域を形成する段階と、
    前記エピタキシャル膜パターンを横切るゲート電極を形成する段階と、
    前記ゲート電極の両側のエピタキシャル膜パターンに不純物拡散領域を形成する段階と、
    を含むことを特徴とする半導体素子製造方法。
  20. 前記エピタキシャル膜パターン及び素子分離トレンチを形成する段階は、
    前記エピタキシャル膜上にマスクパターンを形成する段階と、
    前記マスクパターンをエッチングマスクとして使用して、前記エピタキシャル膜、エピタキシャル犠牲膜パターン及び基板の一部の厚さをエッチングする段階と、を含み、
    前記素子分離領域を形成する段階は、
    前記エッチングトレンチを満たすように、前記マスクパターン上に絶縁物質を形成する段階と、
    前記マスクパターンが露出するまで前記絶縁物質を平坦化エッチングする段階と、
    前記露出したマスクパターンを除去する段階と、
    前記エピタキシャル膜パターンよりも低くなるように前記絶縁物質をエッチングする段階と、を含む
    ことを特徴とする請求項１９に記載の半導体素子製造方法。
  21. 前記絶縁物質を形成する段階の前に、
    熱酸化工程を進行して、前記エッチングされたエピタキシャル犠牲膜パターン及び前記トレンチ上に熱酸化膜を形成する段階と、
    前記熱酸化膜上にライナ窒化膜を形成する段階と、
    をさらに含むことを特徴とする請求項２０に記載の半導体素子製造方法。
  22. 前記絶縁物質は前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域も満たすことを特徴とする請求項１９に記載の半導体素子製造方法。
  23. 前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域は前記ゲート電極の両側の前記エピタキシャル膜パターンと前記基板との間に位置することを特徴とする請求項１９に記載の半導体素子製造方法。
  24. 前記エッチングされたエピタキシャル犠牲膜パターンが除去された領域は前記ゲート電極の下部の前記エピタキシャル膜パターンと前記基板との間に位置することを特徴とする請求項１９に記載の半導体素子製造方法。
  25. 前記エピタキシャル膜はシリコン膜で形成されることを特徴とする請求項１９に記載の半導体素子製造方法。
  26. 前記エピタキシャル犠牲膜はシリコンと結晶構造が同一であり、格子常数が類似な物質で形成されることを特徴とする請求項２５に記載の半導体素子製造方法。
  27. 前記エピタキシャル犠牲膜はシリコン−ゲルマニウム、酸化セリウム、フッ化カルシウムのうちのいずれか一つ、またはこれらの組み合わせ膜で形成されることを特徴とする請求項２６に記載の半導体素子製造方法。
  28. 前記エピタキシャル犠牲膜はシリコン−ゲルマニウム、酸化セリウム、フッ化カルシウムのうちのいずれか一つ、またはこれらの組み合わせ膜で形成されることを特徴とする請求項１９に記載の半導体素子製造方法。
  29. 前記エピタキシャル犠牲膜はシリコンからなり、前記エピタキシャル膜はシリコン−ゲルマニウムからなることを特徴とする請求項１９に記載の半導体素子製造方法。
  30. 半導体基板に電気的に接続され、前記半導体基板との間に絶縁領域を形成するように、前記半導体基板上に配置されたエピタキシャルシリコン膜と、
    前記エピタキシャルシリコン膜を横切るゲート電極と、
    前記ゲート電極の両側のエピタキシャルシリコン膜に形成された不純物拡散領域と、
    を含むことを特徴とする半導体素子。
  31. 前記絶縁領域は前記不純物拡散領域と前記基板との間に位置することを特徴とする請求項３０に記載の半導体素子。
  32. 前記絶縁領域は前記ゲート電極の下部のエピタキシャルシリコン膜と前記基板との間に位置することを特徴とする請求項３０に記載の半導体素子。
JP2004136486A 2003-05-02 2004-04-30 半導体素子製造方法 Expired - Fee Related JP4981245B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-028287 2003-05-02
KR1020030028287A KR100553683B1 (ko) 2003-05-02 2003-05-02 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2004336052A true JP2004336052A (ja) 2004-11-25
JP4981245B2 JP4981245B2 (ja) 2012-07-18

Family

ID=33308396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004136486A Expired - Fee Related JP4981245B2 (ja) 2003-05-02 2004-04-30 半導体素子製造方法

Country Status (4)

Country Link
US (2) US20040217434A1 (ja)
JP (1) JP4981245B2 (ja)
KR (1) KR100553683B1 (ja)
CN (1) CN100479159C (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344943A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd トレンチ分離領域を有するｍｏｓ電界効果トランジスタ及びその製造方法
JP2007005759A (ja) * 2005-06-27 2007-01-11 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
JP2007300062A (ja) * 2006-04-28 2007-11-15 Hynix Semiconductor Inc 半導体素子の製造方法
JP2008010876A (ja) * 2006-06-29 2008-01-17 Internatl Business Mach Corp <Ibm> フィンｆｅｔデバイスの構造およびその製造方法
JP2008294408A (ja) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008294407A (ja) * 2007-04-25 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010118539A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US7816725B2 (en) 2005-12-06 2010-10-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2012227509A (ja) * 2011-04-05 2012-11-15 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
JP2014505995A (ja) * 2010-12-01 2014-03-06 インテル コーポレイション シリコン及びシリコンゲルマニウムのナノワイヤ構造
US8987794B2 (en) 2011-12-23 2015-03-24 Intel Coporation Non-planar gate all-around device and method of fabrication thereof

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433257C (zh) * 2004-01-15 2008-11-12 野田优 制造单晶薄膜的方法
KR100598098B1 (ko) * 2004-02-06 2006-07-07 삼성전자주식회사 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
FR2899017A1 (fr) * 2006-03-21 2007-09-28 St Microelectronics Sa Procede de realisation d'un transistor a canal comprenant du germanium
JP4360413B2 (ja) * 2007-03-28 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
KR101168468B1 (ko) 2008-07-14 2012-07-26 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
CN102104069B (zh) 2009-12-16 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
CN102117829B (zh) 2009-12-30 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
CN102157554A (zh) * 2010-02-12 2011-08-17 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
KR101674179B1 (ko) * 2010-04-06 2016-11-10 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법
CN102222691A (zh) * 2010-04-13 2011-10-19 联合大学 高驱动电流三维多重闸极晶体管及其制法
US8610211B2 (en) * 2010-07-23 2013-12-17 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure
US8492235B2 (en) * 2010-12-29 2013-07-23 Globalfoundries Singapore Pte. Ltd. FinFET with stressors
FR2970812B1 (fr) * 2011-01-24 2013-11-15 Commissariat Energie Atomique Dispositif a effet de champ avec une faible capacité de jonction
US8426289B2 (en) * 2011-04-14 2013-04-23 Robert Bosch Gmbh Wafer with spacer including horizontal member
CN103515283B (zh) * 2012-06-25 2016-03-30 中国科学院微电子研究所 半导体器件制造方法
CN103811340B (zh) 2012-11-09 2017-07-14 中国科学院微电子研究所 半导体器件及其制造方法
CN103811345B (zh) * 2012-11-09 2016-08-03 中国科学院微电子研究所 半导体器件及其制造方法
US8759874B1 (en) * 2012-11-30 2014-06-24 Stmicroelectronics, Inc. FinFET device with isolated channel
US8956942B2 (en) 2012-12-21 2015-02-17 Stmicroelectronics, Inc. Method of forming a fully substrate-isolated FinFET transistor
CN103928333B (zh) * 2013-01-15 2019-03-12 中国科学院微电子研究所 半导体器件及其制造方法
KR102017625B1 (ko) 2013-05-10 2019-10-22 삼성전자주식회사 반도체 장치 및 그 제조방법
US9123585B1 (en) 2014-02-11 2015-09-01 International Business Machines Corporation Method to form group III-V and Si/Ge FINFET on insulator
US9129863B2 (en) 2014-02-11 2015-09-08 International Business Machines Corporation Method to form dual channel group III-V and Si/Ge FINFET CMOS
CN105261587A (zh) * 2014-07-16 2016-01-20 中国科学院微电子研究所 半导体器件及其制造方法
CN105322012B (zh) * 2014-07-16 2018-12-04 中国科学院微电子研究所 半导体器件及其制造方法
CN105322010B (zh) * 2014-07-16 2019-05-28 中国科学院微电子研究所 半导体器件的制造方法
CN105304629B (zh) * 2014-07-16 2018-07-13 中国科学院微电子研究所 半导体器件及其制造方法
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
JP6620318B2 (ja) 2014-11-27 2019-12-18 パナソニックＩｐマネジメント株式会社 シート状伸縮性構造体
KR102327974B1 (ko) * 2014-12-22 2021-11-17 인텔 코포레이션 에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선
KR102315275B1 (ko) * 2015-10-15 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
CN105552126A (zh) * 2015-12-15 2016-05-04 上海集成电路研发中心有限公司 鳍式场效应晶体管及其制备方法
CN106328715B (zh) * 2016-08-17 2019-02-01 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
DE102016119799B4 (de) * 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) * 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US10720494B2 (en) * 2018-01-22 2020-07-21 Globalfoundries Inc. Field-effect transistors with airgaps
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
KR102411803B1 (ko) * 2019-04-23 2022-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11233140B2 (en) 2019-04-23 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11916107B2 (en) * 2019-04-23 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11393713B2 (en) * 2019-04-23 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method therefore
US11557650B2 (en) 2019-04-23 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102355231B1 (ko) * 2019-04-23 2022-01-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
DE102020103046B4 (de) * 2019-04-23 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren dafür
TWI805919B (zh) * 2019-04-23 2023-06-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
US11817479B2 (en) * 2021-09-29 2023-11-14 Globalfoundries U.S. Inc. Transistor with air gap under raised source/drain region in bulk semiconductor substrate
US11677000B2 (en) 2021-10-07 2023-06-13 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer under trench isolations adjacent source/drain regions
JP7715996B2 (ja) * 2021-12-14 2025-07-31 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214064A (ja) * 1988-02-22 1989-08-28 Nec Corp 絶縁ゲート電界効果トランジスタおよびその製造方法
JPH05299647A (ja) * 1992-04-24 1993-11-12 Sanyo Electric Co Ltd Ｍｏｓ電界効果トランジスタとその製造方法
JPH06334178A (ja) * 1993-05-27 1994-12-02 Toshiba Corp 半導体装置及びその製造方法
JPH0851198A (ja) * 1994-08-08 1996-02-20 Matsushita Electron Corp 半導体装置
JP2000012858A (ja) * 1998-04-24 2000-01-14 Toshiba Corp 半導体装置およびその製造方法
JP2000294781A (ja) * 1999-03-19 2000-10-20 France Telecom 漏れ電流の低い半導体素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2886420B2 (ja) * 1992-10-23 1999-04-26 三菱電機株式会社 半導体装置の製造方法
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
JPH11145147A (ja) * 1997-11-11 1999-05-28 Nec Corp 半導体装置および半導体装置の製造方法
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6235560B1 (en) * 1999-08-16 2001-05-22 Agere Systems Guardian Corp. Silicon-germanium transistor and associated methods
KR100304713B1 (ko) * 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
US6333235B1 (en) * 2000-04-12 2001-12-25 Industrial Technologyresearch Institute Method for forming SiGe bipolar transistor
KR100340878B1 (ko) * 2000-06-28 2002-06-20 박종섭 에스오아이 소자의 제조방법
US6583025B2 (en) * 2000-07-10 2003-06-24 Samsung Electronics Co., Ltd. Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
US7122431B2 (en) * 2003-01-16 2006-10-17 Samsung Electronics Co., Ltd. Methods of fabrication metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214064A (ja) * 1988-02-22 1989-08-28 Nec Corp 絶縁ゲート電界効果トランジスタおよびその製造方法
JPH05299647A (ja) * 1992-04-24 1993-11-12 Sanyo Electric Co Ltd Ｍｏｓ電界効果トランジスタとその製造方法
JPH06334178A (ja) * 1993-05-27 1994-12-02 Toshiba Corp 半導体装置及びその製造方法
JPH0851198A (ja) * 1994-08-08 1996-02-20 Matsushita Electron Corp 半導体装置
JP2000012858A (ja) * 1998-04-24 2000-01-14 Toshiba Corp 半導体装置およびその製造方法
JP2000294781A (ja) * 1999-03-19 2000-10-20 France Telecom 漏れ電流の低い半導体素子及びその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344943A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd トレンチ分離領域を有するｍｏｓ電界効果トランジスタ及びその製造方法
US8416599B2 (en) 2005-06-09 2013-04-09 Samsung Electronics Co., Ltd. Metal oxide semiconductor (MOS) field effect transistor having trench isolation region and method of fabricating the same
JP2007005759A (ja) * 2005-06-27 2007-01-11 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2007027231A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US8298899B2 (en) 2005-12-06 2012-10-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US7816725B2 (en) 2005-12-06 2010-10-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2007300062A (ja) * 2006-04-28 2007-11-15 Hynix Semiconductor Inc 半導体素子の製造方法
JP2008010876A (ja) * 2006-06-29 2008-01-17 Internatl Business Mach Corp <Ibm> フィンｆｅｔデバイスの構造およびその製造方法
JP2008294407A (ja) * 2007-04-25 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008294408A (ja) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8664078B2 (en) 2007-04-27 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device on cavities
US8928062B2 (en) 2008-11-13 2015-01-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
JP2010118539A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US9129829B2 (en) 2010-12-01 2015-09-08 Intel Corporation Silicon and silicon germanium nanowire structures
JP2014505995A (ja) * 2010-12-01 2014-03-06 インテル コーポレイション シリコン及びシリコンゲルマニウムのナノワイヤ構造
US9595581B2 (en) 2010-12-01 2017-03-14 Intel Corporation Silicon and silicon germanium nanowire structures
KR20190022931A (ko) * 2010-12-01 2019-03-06 인텔 코포레이션 실리콘 및 실리콘 게르마늄 나노와이어 구조물
KR102013115B1 (ko) 2010-12-01 2019-08-21 인텔 코포레이션 실리콘 및 실리콘 게르마늄 나노와이어 구조물
US10636871B2 (en) 2010-12-01 2020-04-28 Intel Corporation Silicon and silicon germanium nanowire structures
US10991799B2 (en) 2010-12-01 2021-04-27 Sony Corporation Silicon and silicon germanium nanowire structures
US12142634B2 (en) 2010-12-01 2024-11-12 Sony Group Corporation Silicon and silicon germanium nanowire structures
JP2012227509A (ja) * 2011-04-05 2012-11-15 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
US8987794B2 (en) 2011-12-23 2015-03-24 Intel Coporation Non-planar gate all-around device and method of fabrication thereof
US10418487B2 (en) 2011-12-23 2019-09-17 Intel Corporation Non-planar gate all-around device and method of fabrication thereof
USRE50222E1 (en) 2011-12-23 2024-11-26 Sony Group Corporation Non-planar gate all-around device and method of fabrication thereof

Also Published As

Publication number Publication date
US20080194065A1 (en) 2008-08-14
KR20040094498A (ko) 2004-11-10
KR100553683B1 (ko) 2006-02-24
CN100479159C (zh) 2009-04-15
US20040217434A1 (en) 2004-11-04
JP4981245B2 (ja) 2012-07-18
CN1542965A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
JP4981245B2 (ja) 半導体素子製造方法
CN106340455B (zh) 半导体元件及其制作方法
US11251184B2 (en) Semiconductor arrangement having continuous spacers and method of manufacturing the same
KR101835655B1 (ko) 핀 전계 효과 트랜지스터 및 이의 제조 방법
US7265418B2 (en) Semiconductor devices having field effect transistors
JP5319046B2 (ja) ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置
US7972914B2 (en) Semiconductor device with FinFET and method of fabricating the same
JP5075320B2 (ja) 三次元構造のチャンネルを備えるモストランジスタの製造方法
TWI404145B (zh) 拉緊的絕緣層上覆矽層結構及其製備方法
US20070048947A1 (en) Multi-structured Si-fin and method of manufacture
JP2009267021A (ja) 半導体装置及びその製造方法
WO2009141977A1 (ja) 半導体装置およびその製造方法
US7166514B2 (en) Semiconductor device and method of manufacturing the same
CN100550418C (zh) 在源和漏区下面具有缓冲区的金属氧化物半导体(mos)晶体管及其制造方法
JP2006049627A (ja) 半導体装置及びその製造方法
US6998682B2 (en) Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
JP2008028357A (ja) 半導体素子及びその製造方法
JP4519442B2 (ja) Ｍｏｓトランジスター及びその製造方法
JP5547986B2 (ja) 半導体装置およびその製造方法
KR100495668B1 (ko) 반도체 소자 및 그 제조 방법
US20090321821A1 (en) Semiconductor device having recess gate and method of fabricating the same
JP4434832B2 (ja) 半導体装置、及びその製造方法
WO2009147772A1 (ja) 半導体装置及びその製造方法
KR20070095062A (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
KR100506455B1 (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees