JP2005020004A - 複数のフリップチップを有するマルチチップパッケージ及びその製造方法 - Google Patents

複数のフリップチップを有するマルチチップパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2005020004A
JP2005020004A JP2004186837A JP2004186837A JP2005020004A JP 2005020004 A JP2005020004 A JP 2005020004A JP 2004186837 A JP2004186837 A JP 2004186837A JP 2004186837 A JP2004186837 A JP 2004186837A JP 2005020004 A JP2005020004 A JP 2005020004A
Authority
JP
Japan
Prior art keywords
chip
flip chip
group
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004186837A
Other languages
English (en)
Inventor
In-Ku Kang
仁九 姜
Jin-Ho Kim
震鎬 金
Sang-Ho Ahn
相鎬 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005020004A publication Critical patent/JP2005020004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】厚みの減少に適した複数のフリップチップを有するマルチチップパッケージ及びその製造方法を提供。
【解決手段】マルチチップパッケージは、平坦な基板及び前記基板の表面に形成された複数の配線を有する印刷回路基板を備える。前記印刷回路基板の前記表面上に最下部のフリップチップ（ｌｏｗｅｓｔ ｆｌｉｐ ｃｈｉｐ）及び少なくとも一つの上部フリップチップが順に積層される。前記フリップチップは、それらのパッドが前記印刷回路基板に向うように（ｆａｃｅ）積層される。前記最下部フリップチップのパッドと前記配線のうち第１グループの配線との間に第１グループのバンプが介在する。また、前記少なくとも一つの上部フリップチップのパッドと前記配線のうち第２グループの配線との間に第２グループのバンプが介在する。
【選択図】 図４

Description

本発明は、半導体パッケージ及びその製造方法に関するもので、特に、複数のフリップチップを有するマルチチップパッケージ及びその製造方法（Ｍｕｌｔｉ−ｃｈｉｐ ｐａｃｋａｇｅ ｈａｖｉｎｇ ａ ｐｌｕｒａｌｉｔｙ ｏｆ ｆｌｉｐ ｃｈｉｐｓ ａｎｄ ｆａｂｒｉｃａｔｉｏｎ ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ）に関する。
携帯用電子製品（ｐｏｒｔａｂｌｅ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅｓ）の大きさが次第に小型化されることにより、前記携帯用電子製品の内部に装着される半導体パッケージの大きさもより小さくなっていく。また、パッケージの容量（ｃａｐａｃｉｔｙ）を増加させるために一つの半導体パッケージ内に複数の半導体チップを搭載させる技術、すなわちマルチチップパッケージ技術が広く使われている。
図１は、従来のマルチチップパッケージを示す断面図である。
図１を参照すると、印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）１上に下部チップ３及び上部チップ５が順に積層される。前記下部チップ３の裏面（ｂａｃｋｓｉｄｅ ｓｕｒｆａｃｅ）は接着剤（ａｄｈｅｓｉｖｅ）７を通じて前記印刷回路１の上部面と接し、前記上部チップ５の裏面は接着剤９を通じて前記下部チップ３の上部面と接する。この場合、前記上部チップ５の幅は、図１に示されたように前記下部チップ３のまわりに形成されたパッドを露出させるために前記下部チップ３の幅よりも小さくなければならない。前記下部チップ３のパッド及び前記上部チップ５のパッドは、それぞれ第１グループのボンディングワイヤ１１及び第２グループのボンディングワイヤ１５を通じて前記印刷回路基板１のまわりに形成される配線１３に電気的に接触される。
図１に示されたマルチチップパッケージは、前記下部チップ３は勿論、上部チップ５を前記印刷回路基板１上の配線１３に電気的に連結させるために通常のボンディングワイヤ１５を使う。すなわち、前記第２グループのボンディングワイヤ１５は前記上部チップ５よりも高いレベルに位置する。従って、前記チップ３，５とともに前記ボンディングワイヤ１１，１５を密封させる（ｓｅａｌ）ための成型樹脂化合物（ＥＭＣ：ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）の厚みを低減するのには限界がある。これに加えて、前記ボンディングワイヤは、インダクター及び高い抵抗体（ｈｉｇｈ ｒｅｓｉｓｔｏｒ）の役割をし、前記チップの高周波特性（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を低下させる。
図２は、他の従来のマルチチップパッケージを示す斜視図であり、図３は図２の下部チップ及び上部チップの中心部（ｃｅｎｔｒａｌ ｐｏｒｔｉｏｎｓ）を通る線に沿った断面図である。
図２及び図３を参照すると、印刷回路基板２１上に下部チップ２３及び上部チップ２５が順に積層される。前記上部チップ２５は、前記下部チップ２３の上部を横切るように配置される。前記下部チップ２３は、前記上部チップ２５と同じ大きいさ及び同じ機能（ｆｕｎｃｔｉｏｎ）を有することができる。前記下部チップ２３の裏面は、接着剤２２を通じて前記印刷回路基板２１の上部面と接し、前記上部チップ２５の裏面は、接着剤２７を通じて前記下部チップ２３の上部面と接する。この場合、前記上部チップ２５の長さは、図２及び図３に示されたように前記下部チップ２３の幅よりも大きい。従って、前記上部チップ２５は、前記下部チップ２３と重ならない両端、すなわちオーバーハング（ｏｖｅｒ ｈａｎｇｓ）を有する。
前記下部チップ２３の両端上に形成されるパッドは、第１グループのボンディングワイヤ２９を通じて前記印刷回路基板２１の周縁部(edge)上に形成された第１グループの配線３１に電気的に接触される。これと同様に、前記上部チップ２５の両端上に形成されたパッドは、第２グループのボンディングワイヤ３３を通じて前記印刷回路基板２１の周縁部上に形成された第２グループの配線３５に電気的に接触される。
前記第１及び第２グループのボンディングワイヤ２９，３３を形成するためには、図３に示された通常のボンディングヘッド４１が使われる。前記ボンディングヘッド４１はボンディングワイヤ４３をホールディングする。
前記ボンディングワイヤ２９，３３を形成するために前記ヘッド４１は前記パッドに向って下降する。その結果、前記ヘッド４１によりホールディングされた前記ワイヤ４３は所定のパッドと接する。その場合に前記所定のパッドに圧力が加わる。特に，前記第２グループのボンディングワイヤ３３を形成する間、前記オーバーハングは矢印で示されたように曲がることもある。前記オーバーハングの曲げ（ｗａｒｐａｇｅ）は、前記第２グループのボンディングワイヤ３３の接触不良（ｃｏｎｔａｃｔ ｆａｉｌ）を引き起こす。前記オーバーハングの長さＬが長くなるほど、前記第２グループのボンディングワイヤ３３の接触不良はさらに増加する。
一方、日本公開特許公報第０６−３０２６４５号（Ｊａｐａｎｅｓｅ ｌａｉｄ ｏｐｅｎ ｐａｔｅｎｔ ｎｕｍｂｅｒ０６−３０２６４５）は、発光素子を受光素子に接触させる方法を開示している（特許文献１参照）。前記日本公開特許公報第０６−３０２６４５号によると、受光素子基板上に発光素子基板が搭載される（ｍｏｕｎｔｅｄ）。前記受光素子基板はその表面に形成される受光素子を有し、前記発光素子基板はその表面に形成された発光素子を有する。前記発光素子基板は前記発光素子及び受光素子が互いに対向するように前記受光素子基板上に搭載される。すなわち、前記発光素子基板はフリップされて前記受光素子基板上に位置する。前記受光素子基板と前記発光素子基板との間に透明なスペーサーが介在される。これにより、前記発光素子は前記受光素子と離間する。さらに、前記受光素子基板上の配線は複数の積層されたバンプを通じて前記発光素子基板上の配線と電気的に接続される。
前記従来のパッケージ技術にも関わらず、コンパクトで薄いマルチチップパッケージを具現するために新しいマルチチップパッケージについての研究が持続的に要求される。
日本公開特許公報第０６−３０２６４５号明細書
本発明が解決しようとする技術的課題は、厚みの減少に適するマルチチップパッケージを提供することにある。
本発明が解決しようとする技術的課題は、厚みを減少させることのできるマルチチップパッケージの製造方法を提供することにある。
前記技術的課題を解決するために本発明は、順に積層された複数のフリップチップを有するマルチチップパッケージを提供する。前記マルチチップパッケージは印刷回路基板を含む。前記印刷回路基板は平坦な基板及び前記基板の表面に形成された複数の配線を有する。前記印刷回路基板の前記表面上に最下部フリップチップ及び少なくとも一つの上部フリップチップが順に積層される。前記フリップチップは、前記印刷回路基板の前記表面に向う（ｆａｃｉｎｇ）パッドを有する。前記最下部フリップチップ（ｌｏｗｅｓｔ ｆｌｉｐ ｃｈｉｐ）の前記パッドと前記配線のうち第１グループの配線との間に第１グループのバンプが介在される。また、前記少なくとも一つの上部フリップチップの前記パッドと前記配線のうち第２グループの配線との間に第２グループのバンプが介在される。
前記第１グループのバンプのそれぞれは、単一スタッドバンプ（ａ ｓｉｎｇｌｅ ｓｔｕｄ ｂｕｍｐ）である。また、前記第２グループのバンプのそれぞれは、順に積層された複数のスタッドバンプで構成されることができる。これとは違って、前記第２グループのバンプのそれぞれは、単一ソルダーリングバンプ（ａ ｓｉｎｇｌｅ ｓｏｌｄｅｒｉｎｇ ｂｕｍｐ）でもある。
本発明の一形態によると、前記マルチチップパッケージは印刷回路基板及び前記印刷回路基板の表面上に順に積層された下部フリップチップ及び上部フリップチップを含む。前記印刷回路基板は平坦な基板及び前記基板の表面に形成された第１グループの配線及び第２グループの配線を有する。また、前記フリップチップは前記印刷回路基板の前記表面に向う（ｆａｃｉｎｇ）パッドを有する。前記下部フリップチップの前記パッドと前記第１グループの配線との間に第１グループのバンプが介在される。前記上部フリップチップの前記パッドと前記第２グループの配線との間に第２グループのバンプが介在される。前記上部フリップチップと前記印刷回路基板との間の空間は、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）で満たされる。
前記エポキシ樹脂は前記バンプを密封させる（ｓｅａｌ）。
前記上部フリップチップは、前記下部フリップチップを横切るように積層されることができる。この場合、前記上部フリップチップは前記下部フリップチップのまわりから延長されたオーバーハングを有し、前記第２グループのバンプは前記オーバーハングと前記第２グループの配線との間に介在される。
一方、前記上部フリップチップは、前記下部フリップチップよりも大きい面積を有することもある。
本発明の他の形態によると、前記マルチチップパッケージは、印刷回路基板及び前記印刷回路基板の表面上に順に積層された下部フリップチップ及び上部フリップチップを含む。前記印刷回路基板は平坦な基板及び前記基板の表面に形成された第１グループ配線及び第２グループの配線を有する。また、前記フリップチップは前記印刷回路基板の前記表面に向う（ｆａｃｉｎｇ）パッドを有する。前記下部フリップチップの前記パッドと前記第１グループの配線との間に第１グループのバンプが介在され、前記上部フリップチップの前記パッドと前記第２グループの配線との間に第２グループのバンプが介在される。前記フリップチップ及び前記バンプはエポキシ成型化合物によって密封される（ｓｅａｌｅｄ）。前記エポキシ成型化合物は前記上部フリップチップを覆う。
前記上部フリップチップは前記下部フリップチップを横切るように積層されることができる。この場合に、前記上部フリップチップは前記下部フリップチップのまわりから延長されたオーバーハングを有し、前記第２グループのバンプは、前記オーバーハングと前記第２グループの配線との間に介在される。
一方、前記上部フリップチップは、前記下部フリップチップよりも大きい面積を有することもある。
さらに、前記上部フリップチップ上に他の一つのチップが追加で積層されることもある。前記他のチップは前記フリップチップの反対側の表面上に形成されたパッドを有する。この場合、前記他のチップの前記パッドは、ボンディングワイヤを通じて前記印刷回路基板上の他の配線に電気的に連結され、前記エポキシ成型化合物は前記他のチップ及び前記ボンディングワイヤを覆う。
前述したように本発明の実施形態によると、印刷回路基板上に複数のフリップチップが積層される。従って、大容量（ｌａｒｇｅ ｃａｐａｃｉｔｙ）パッケージの具現において、改善された動作速度及び減少された厚みを得ることができる。
添付した図面を参照にして本発明の好ましい実施形態を以下に詳しく説明する。但し、本発明はここで説明する実施形態に限定されず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された内容が徹底的で完全なものになるように、そして当業者に本発明の思想が十分に伝わるようにするために提供されるものである。図面において、層及び領域の厚みは明確性を期するために誇張されたものである。また、層が他の層、または基板「上」にあると言及される場合、それは他の層、または基板上に直接形成されたり、またはそれらの間に第３の層が介在されることもある。明細書全体にかけて同一の参照番号は同一の構成要素を示す。
図４は、本発明の第１実施形態に係わるマルチチップパッケージを示す断面図である。
図４を参照すると、印刷回路基板の表面上に下部フリップチップ５３及び上部フリップチップ７１が順に積層される。前記印刷回路基板は、平坦な基板５１及び前記基板の表面に形成された第１グループの配線６１ａ及び第２グループの配線６１ｂを含む。前記下部フリップチップ５３は、前記印刷回路基板に向う（ｆａｃｉｎｇ）パッド５５を含む。これと同様に（ｓｉｍｉｌａｒｌｙ）、前記上部フリップチップ７１も、やはり前記印刷回路基板に向う（ｆａｃｉｎｇ）パッド７３を含む。すなわち、前記パッド５５，７３間の前記フリップチップ５３，７１の表面に集積回路が配置される。前記パッド５５は前記第１グループの配線６１ａに対応する地点に位置し、前記パッド７３は前記第２グループの配線６１ｂに対応する地点に位置する。
前記上部フリップチップ７１は、図４に示されたように前記下部フリップチップ５３よりも大きい面積を有することが好ましい。すなわち、前記上部フリップチップ７１は、前記下部フリップチップ５３よりも大きい幅及び／または長い長さを有することができる。また、前記上部フリップチップ７１は、前記下部フリップチップ５３と異なる機能（ｄｉｆｆｒｅｎｔ ｆｕｎｃｔｉｏｎ）を有することができる。前記パッド５５と前記第１グループの配線６１ａとの間に第１グループのバンプ５７が介在される。前記第１グループのバンプ５７のそれぞれは単一スタッドバンプ（ａ ｓｉｎｇｌｅ ｓｔｕｄ ｂｕｍｐ）でもある。前記スタッドバンプ５７は通常のワイヤボンディング技術を使用して前記パッド５５上に製作されることが可能である。結果的に、前記パッド５５は前記第１グループのバンプ５７を通じて前記第１グループの配線６１ａに電気的に連結される。
さらに、前記パッド７３と前記第２グループの配線６１ｂとの間に第２グループのバンプが介在される。前記第２グループのバンプのそれぞれは、順に積層された複数のスタッドバンプ７５で構成されることが好ましい。前記各積層されたスタッドバンプ７５の数は、前記上部フリップチップ７１と前記印刷回路基板との間の間隔を考慮して決められる。前記積層されたスタッドバンプ７５も、やはり通常のワイヤボンディング技術を使用して前記パッド７３上に形成されることができる。これとは違って（ａｌｔｅｒｎａｔｉｖｅｌｙ）、前記第２グループのバンプのそれぞれは、単一ソルダーリングバンプ（ａ ｓｉｎｇｌｅ ｓｏｌｄｅｒｉｎｇ ｂｕｍｐ）７５ａでもある。結果的に、前記パッド７３は、前記第２グループのバンプ（７５または７５ａ）を通じて前記第２グループの配線６１ｂに電気的に連結される。
前記上部フリップチップ７１と前記印刷回路基板との間の空間は、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）８１で満たされる。この場合、前記上部フリップチップ７１の裏面７１ｂは露出され、前記バンプ５７，７５，７５ａ及び前記下部フリップチップ５３は前記エポキシ樹脂８１によって密封される（ｓｅａｌｅｄ）。さらに、前記下部フリップチップ５３と前記印刷回路基板との間に接着剤（ａｄｈｅｓｉｖｅ）５９が介在されることができる。これと同様に、前記フリップチップ５３，７１間に接着剤７７が介在されることができる。
前記フリップチップ５３，７１、前記バンプ５７，７５，７５ａ及び前記エポキシ樹脂８１は、上部マルチチップパッケージ１０１ａを構成する。前記印刷回路基板の下部面上に下部マルチチップパッケージ１０１ｂが追加で付着されることができる。前記下部マルチチップパッケージ１０１ｂは、前記上部マルチチップパッケージ１０１ａと同一の形態（ｓａｍｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有することができる。
結果的に、本発明の第１実施形態によると、印刷回路基板上に複数のフリップチップが搭載される（ｍｏｕｎｔｅｄ）。これにより、従来のマルチチップパッケージと比べて本発明によるマルチチップパッケージの厚みを著しく減少させることができる。
図５は、本発明の第２実施形態に係わるマルチチップパッケージを示す断面図である。
図５を参照すると、本実施形態に係わるマルチチップパッケージは、図４に示された第１実施形態で説明したような同一の構造（ｓｔｒｕｃｔｕｒｅ）及び形態（ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有する印刷回路基板、フリップチップ５３，７１及びバンプ５７，７５，７５ａを含む。前記フリップチップ５３，７１及びバンプ５７，７５，７５ａは、図４に示されたエポキシ樹脂８１とは違った形態を有するエポキシ成型化合物（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）８３で完全に覆われる。すなわち、前記上部フリップチップ７１の裏面７１ｂも、やはり前記エポキシ成型化合物８３で覆われる。さらに、前記フリップチップ５３，７１間に、図４に示された前記接着剤７７が介在されることができ、前記下部フリップチップ５３と前記印刷回路基板との間に、図４に示された前記接着剤５９が介在されることができる。前記エポキシ成型化合物８３、前記フリップチップ５３，７１、前記バンプ５７，７５，７５ａは、上部マルチチップパッケージ１０３ａを構成する。また、前記第１実施形態のように、前記印刷回路基板の下部面上に下部マルチチップパッケージ１０３ｂが追加で付着されることができる。前記下部マルチチップパッケージ１０３ｂは、前記上部マルチチップパッケージ１０３ａと同一の形態（ｓａｍｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有することができる。
図６は、本発明の第３実施形態によるマルチチップパッケージを示す断面図である。
図６を参照すると、本実施形態に係わるマルチチップパッケージは、図４に示された第１実施形態で説明されたものと同一の構造（ｓｔｒｕｃｔｕｒｅ）及び形態（ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有するフリップチップ５３，７１及びバンプ５７，７５，７５ａを含む。前記フリップチップ５３，７１及びバンプ５７，７５，７５ａは、印刷回路基板上に積層される。前記印刷回路基板は、第１実施形態で説明された前記印刷回路基板の前記第１及び第２グループの配線６１ａ，６１ｂに加えて第３グループの配線６１ｃを含む。
前記上部フリップチップ７１上に他の一つのチップ８７が積層される。前記他のチップ８７は、前記フリップチップ５３，７１の反対側の表面上に形成されたパッド８９を有する。前記パッド８９は、ボンディングワイヤ９１を通じて前記第３グループの配線６１ｃに電気的に連結される。前記上部フリップチップ７１と前記他のチップ８７との間に接着剤８５が介在されることができる。前記フリップチップ５３，７１、前記他のチップ８７、前記バンプ５７，７５，７５ａ及び前記ボンディングワイヤ９１は、エポキシ成型化合物９３で完全に覆われる。前記エポキシ成型化合物９３、前記フリップチップ５３，７１、前記他のチップ８７、前記バンプ５７，７５，７５ａ及び前記ワイヤ９１は、上部マルチチップパッケージ１０５ａを構成する。また、前記第１及び第２実施形態のように、前記印刷回路基板の下部面上に下部マルチチップパッケージ１０５ｂが追加で付着されることができる。前記下部マルチチップパッケージ１０５ｂは、前記上部マルチチップパッケージ１０５ａと同一の形態（ｓａｍｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有することができる。
図７は、図４ないし図６に示された前記フリップチップ５３，７１の積層形態（ｓｔａｃｋ ｃｏｎｆｉｇｕｒａｔｉｏｎ）の一例（ａｎ ｅｘａｍｐｌｅ）を示した斜視図である。
図７を参照すると、印刷回路基板上部に下部フリップチップ５３が積層され、前記下部フリップチップ６３上部に上部フリップチップ７１が積層される。前記下部フリップチップ５３及び上部フリップチップ７１は、すべて平面図として示される場合、長方形の形態を有することができる。特に、前記上部フリップチップ７１の長さは、前記下部フリップチップ５３の幅よりも大きいこともある。この場合、前記上部フリップチップ７１は、図７に示されたように前記下部フリップチップ５３の上部を横切るように積層されることが好ましい。その結果、前記上部フリップチップ７１の両端は前記下部フリップチップ５３と重ならない。このような上部フリップチップ７１の両端はオーバーハング（ｏｖｅｒｈａｎｇｓ）と呼ばれる。前記第２グループのバンプ７５は、前記オーバーハングと前記第２グループの配線６１ｂとの間に介在されて前記オーバーハングを支持する。
次に、本発明に係わるマルチチップパッケージの製造方法を説明する。
図８ないし図１２は、図４に示されたマルチチップパッケージの製造方法を説明するための断面図である。
図８を参照すると、パッド５５を有する第１チップ５３を備える。前記パッド５５上に通常のワイヤボンディング技術を使用して第１グループのバンプ５７を形成する。前記第１グループのバンプ５７のそれぞれは単一スタッドバンプ（ａ ｓｉｎｇｌｅ ｓｔｕｄ ｂｕｍｐ）でもある。前記第１グループのバンプ５７は、金（Ａｕ）ワイヤを使用して形成することができる。
図９を参照すると、印刷回路基板を備える。前記印刷回路基板は、平坦な基板５１及び前記基板５１の表面上に形成された第１及び第２グループの配線６１ａ，６１ｂを含む。前記第１グループの配線６１ａの端部（ｅｎｄｓ）はそれぞれの前記パッド５５、すなわち前記第１グループのバンプ５７に対応する地点に位置する。前記基板５１上に前記第１グループのバンプ５７を有する前記第１チップ５３を搭載させる（ｍｏｕｎｔ）。この場合、前記第１チップ５３は、前記第１グループのバンプ５７が前記基板５１に向うようにフリップされる。すなわち、前記第１チップ５３は下部フリップチップに該当する。また、前記下部フリップチップ５３は、前記第１グループのバンプ５７がそれぞれ、それに対応する前記第１グループの配線６１ａに接触されるように整列される。続いて、超音波チップボンディング装置（ｕｌｔｒａｓｏｎｉｃ ｃｈｉｐ ｂｏｎｄｉｎｇ ａｐｐａｒａｔｕｓ）を使用して前記第１グループのバンプ５７及び前記第１グループの配線６１ａを互いにボンディングさせる。この場合、前記第１グループのバンプ５７は、金（Ａｕ）からなり、前記第１及び第２グループの配線６１ａは金（Ａｕ）でコーティングされたものが好ましい。特に、前記第１及び第２グループの配線６１ａとして銅配線が使用される場合、前記銅配線はニッケルで鍍金されたものが好ましいうえ、前記ニッケル膜の表面は金で鍍金されたものが好ましい。これは、前記第１グループのバンプ５７と前記第１グループの配線６１ａとの間の成功的な接触及びボンディングのためである。
一方、前記印刷回路基板上の前記下部フリップチップ５３を搭載させる前に、前記印刷回路基板上に接着剤５９を供給することもできる。この場合、前記接着剤５９は前記下部フリップチップ５３が搭載及びボンディングされる間、前記下部フリップチップ５３と前記印刷回路基板との間の空間を満たす。その結果、前記下部フリップチップ５３と前記印刷回路基板との間の接着力を増大させることができる。
図１０を参照すると、パッド７３を有する第２チップ７１を備える。前記第２チップ７１は、前記下部フリップチップ５３よりも広い平面積を有することが好ましい。前記パッド７３上に通常のワイヤボンディング技術を使用して第２グループのバンプ７５を形成する。前記第２グループのバンプ７５のそれぞれは複数のスタッドバンプを積層させて形成することができる。すなわち、前記第２グループのバンプ７５は、前記第１グループのバンプ５７よりも高く形成される。さらに具体的には、前記第２グループのバンプ７５の高さは前記第１グループのバンプ５７の高さと前記下部フリップチップ５３の厚みとの合計（ｓｕｍ）よりも大きくなければならない。これとは違って、前記第２グループのバンプ７５のそれぞれは前記積層されたスタッドバンプの代わりに単一ソルダーリングバンプ（ａ ｓｉｎｇｌｅ ｓｏｌｄｅｒｉｎｇ ｂｕｍｐ）７５ａで形成されることもできる。この場合、前記単一ソルダーリングバンプ７５ａの高さも、やはり前記第１グループのバンプ５７の高さと前記下部フリップチップ５３の厚みとの合計（ｓｕｍ）よりも大きくなければならない。
図１１を参照すると、前記第２グループのバンプ（７５または７５ａ）を有する前記第２チップ７１を前記印刷回路基板、すなわち前記下部フリップチップ５３上に搭載させる（ｍｏｕｎｔ）。この場合、前記第２チップ７１は、前記第２グループのバンプ（７５または７５ａ）が前記基板５１に向うようにフリップされる。すなわち、前記第２チップ７１は上部フリップチップに該当する。また、前記上部フリップチップ７１は、前記第２グループのバンプ（７５または７５ａ）がそれぞれ、それに対応する前記第２グループの配線６１ｂに接するように整列される。続いて、超音波チップボンディング装備（ｕｌｔｒａｓｏｎｉｃ ｃｈｉｐ ｂｏｎｄｉｎｇ ａｐｐａｒａｔｕｓ）を使用して前記第２グループのバンプ（７５または７５ａ）及び前記第２グループの配線６１ｂを互いにボンディングさせる。
前記上部フリップチップ７１が前記下部フリップチップ５３と同一の長方形の形態を有する時、前記上部フリップチップ７１は、図７に示されたように前記下部フリップチップ５３を横切るように搭載させることが好ましい。この場合、前記上部フリップチップ７１の両端はオーバーハングに該当する。しかし、本実施形態によると、前記オーバーハングは、前記第２グループのバンプ（７５または７５ａ）によって支持される。すなわち、前記オーバーハング上にボンディングワイヤを形成することが要求されない。これにより、従来技術のように前記ボンディングワイヤを形成する間、前記ボンディングワイヤの接触不良が発生することを根本的に防ぐことができる。
一方、前記下部フリップチップ５３上に前記上部フリップチップ７１を搭載させる前に、前記下部フリップチップ上に接着剤７７を供給することもできる。この場合、前記接着剤７７は、前記上部フリップチップ７１が搭載及びボンディングされる間、前記上部フリップチップ７１と前記下部フリップチップ５３との間の空間を満たす。その結果、前記フリップチップ５３，７１間の接着力を増大させることができる。
さらに、前記接着剤５３，７７を使用する場合、前記下部フリップチップ５３の曲げ（ｗａｒｐａｇｅ）を防ぐことができる。前記下部フリップチップ５３の曲げは、前記下部フリップチップ５３上に形成されるポリイミド膜（ｐｏｌｙｉｍｉｄｅ ｌａｙｅｒ）のストレスに起因する。前記ポリイミド膜の厚みが増加すると、前記下部フリップチップ５３に印加されるストレスも、やはり増加する。従って、前記フリップチップ５３，７７間の空間とともに前記下部フリップチップ５３下部の空間を満たす接着剤５９，７７を採択することによって前記下部フリップチップ５３の曲げを抑制させることができる。
図１２を参照すると、前記上部フリップチップ７１と前記印刷回路基板との間の空間をエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ；８１）で満たす。前記エポキシ樹脂８１は、ノズル７９を通じて供給される。結果的に、前記下部フリップチップ５３、バンプ５７，７５，７５ａは前記エポキシ樹脂８１によって密封される。この場合、前記上部フリップチップ７１の裏面（図４の７１ｂ参照）は露出される。前記エポキシ樹脂８１、フリップチップ５３，７１、及びバンプ５７，７５，７５ａは上部マルチチップパッケージ１０１ａを構成する。
結果的に、本実施形態によると、複数のフリップチップを積層させて形成するため、パッケージの厚みを最小化させることができる。さらに、前記積層されたチップはバンプを通じて印刷回路基板に電気的に連結される。すなわち、本実施形態は高い寄生インダクタンス及び高い抵抗を有する従来のボンディングワイヤを形成することを要求しない。従って、高速素子（ｆａｓｔ ｄｅｖｉｃｅ）に適したパッケージを形成することができる。
図１３は、図５に示されたマルチチップパッケージの製造方法を説明するための断面図である。
図１３を参照すると、図８ないし図１１で説明されたものと同一の方法を使用して印刷回路基板上に下部フリップチップ５３及び上部フリップチップ７１を順に積層させる。前記印刷回路基板の表面上に前記フリップチップ５３，７１及び前記バンプ５７，７５を密封させるエポキシ成型化合物８３を形成する。前記エポキシ成型化合物８３は前記上部フリップチップ７１を完全に覆うように形成する。前記エポキシ成型化合物８３、フリップチップ５３，７１及びバンプ５７，７５，７５ａは上部マルチチップパッケージ１０３ａを構成する。
本実施形態も、また複数のフリップチップを積層させる方法を採択するため、高速素子に適したパッケージを形成することができる。
図１４は、図６に示されたマルチチップパッケージの製造方法を説明するための断面図である。
図１４を参照すると、図８ないし図１１で説明されたものと同一の方法を使用して印刷回路基板上に下部フリップチップ５３及び上部フリップチップ７１を順に積層させる。前記印刷回路基板は、前記第１及び第２実施形態で説明した印刷回路基板の第１及び第２グループの配線６１ａ，６１ｂに加えて第３グループの配線６１ｃを含む。前記上部フリップチップ７１上に他の一つのチップ８７を搭載させる。前記他のチップ８７は前記フリップチップ５３，７１の反対側の表面上に形成されたパッド８９を有する。前記他のチップ８７を搭載させる前に、前記上部フリップチップ７１上に接着剤８５を供給することができる。従って、前記他のチップ８７は前記接着剤８５を通じて前記上部フリップチップ７１に固定されることができる。
通常のワイヤボンディング技術を使用して前記パッド８９及び前記第３グループの配線６１ｃを互いに電気的に連結させるボンディングワイヤ９１を形成する。この場合、前記他のチップ８７は前記フリップチップ５３，７１と比べて遅い動作速度（ｓｌｏｗ ｏｐｅｒａｔｉｏｎ ｓｐｅｅｄ）を有する低速素子（ｓｌｏｗ ｄｅｖｉｃｅ）であることが望ましい。従って、本実施形態は、低速素子と高速素子を有するマルチチップパッケージを形成するのに適している。
続いて、前記印刷回路基板の表面上に前記フリップチップ５３，７１、他のチップ８７、バンプ５７，７５及びボンディングワイヤ９１を密封させるエポキシ成型化合物９３を形成する。前記エポキシ成型化合物９３、フリップチップ５３，７１、他のチップ８７、バンプ５７，７５及びボンディングワイヤ９１は上部マルチチップパッケージ１０５ａを構成する。
従来のマルチチップパッケージを示す断面図である。 他の従来のマルチチップパッケージを示す断面図である。 図２に示されたマルチチップパッケージの短所を説明するための断面図である。 本発明の一実施形態に係わるマルチチップパッケージを示す断面図である。 本発明の他の実施形態に係わるマルチチップパッケージを示す断面図である。 本発明のもう一つ他の実施形態に係わるマルチチップパッケージを示す断面図である。 図４ないし図６のフリップチップ積層形態（ｓｔａｃｋ ｃｏｎｆｉｇｕｒａｔｉｏｎ）の一例（ａｎ ｓａｍｐｌｅ）を示す斜視図である。 図４に示されたマルチチップパッケージを製造する方法を説明するための断面図である。 図４に示されたマルチチップパッケージを製造する方法を説明するための断面図である。 図４に示されたマルチチップパッケージを製造する方法を説明するための断面図である。 図４に示されたマルチチップパッケージを製造する方法を説明するための断面図である。 図４に示されたマルチチップパッケージを製造する方法を説明するための断面図である。 図５に示されたマルチチップパッケージを製造する方法を説明するための断面図である。 図６に示されたマルチチップパッケージを製造する方法を説明するための断面図である。
符号の説明
５１ 基板
５３ 下部フリップチップ
５５ パッド
５７ バンプ
６１ａ，６１ｂ 配線
７１ 上部フリップチップ
７３ パッド
７５ スタッドバンプ
７５ａ ソルダーリングバンプ
７７ 接着剤
８１ エポキシ樹脂
１０１ａ 上部マルチチップパッケージ
１０１ｂ 下部マルチチップパッケージ

Claims (36)

  1. 平坦な基板及び前記基板の表面に形成された複数の配線を有する印刷回路基板と、
    前記印刷回路基板の前記表面上に順に積層され、前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有する最下部フリップチップ及び少なくとも一つの上部フリップチップを備える複数のフリップチップと、
    前記最下部フリップチップ（ｌｏｗｅｓｔ ｆｌｉｐ ｃｈｉｐ）の前記パッドと前記配線とのうち第１グループの配線との間に介在された第１グループのバンプと、
    前記少なくとも一つの上部フリップチップの前記パッドと前記配線のうち第２グループの配線との間に介在された第２グループのバンプと、を含むことを特徴とするマルチチップパッケージ。
  2. 前記第１グループのバンプのそれぞれは単一スタッドバンプ（ａ ｓｉｎｇｌｅ ｓｔｕｄ ｂｕｍｐ）である事を特徴とする請求項１に記載のマルチチップパッケージ。
  3. 前記第２グループのバンプのそれぞれは単一ソルダーリングバンプ（ａ ｓｉｎｇｌｅ ｓｏｌｄｅｒｉｎｇ ｂｕｍｐ）であることを特徴とする請求項１に記載のマルチチップパッケージ。
  4. 前記第２グループのバンプのそれぞれは順に積層された複数のスタッドバンプ（ａ ｐｌｕｒａｌｉｔｙ ｏｆ ｓｔｕｄ ｂｕｍｐｓ）で構成されることを特徴とする請求項１に記載のマルチチップパッケージ。
  5. 前記複数のフリップチップのうちの最上部フリップチップ（ｔｏｐｍｏｓｔ ｆｌｉｐ ｃｈｉｐ）と前記印刷回路基板との間の空間を満たすエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）をさらに含み、前記エポキシ樹脂、前記フリップチップ及び前記バンプは、前記バンプマルチチップパッケージを構成することを特徴とする請求項１に記載のマルチチップパッケージ。
  6. 前記複数のフリップチップの間の空間と共に、前記最下部フリップチップと前記印刷回路基板との間の空間を満たす接着剤（ａｄｈｅｓｉｖｅ）をさらに含むことを特徴とする請求項５に記載のマルチチップパッケージ。
  7. 前記印刷回路基板の裏面上に形成された下部マルチチップパッケージをさらに含み、前記下部マルチチップパッケージは前記上部マルチチップパッケージと同一の形態を有することを特徴とする請求項５に記載のマルチチップパッケージ。
  8. 前記フリップチップ及び前記バンプを密封させる（ｓｅａｌｉｎｇ）エポキシ成型化合物（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）をさらに含み、前記エポキシ成型化合物は前記フリップチップのうち、最上部フリップチップ（ｔｏｐｍｏｓｔ ｆｌｉｐ ｃｈｉｐ）を覆い、前記エポキシ成型化合物、前記フリップチップ及び前記バンプは上部マルチチップパッケージを構成することを特徴とする請求項１に記載のマルチチップパッケージ。
  9. 前記複数のフリップチップの間の空間と共に、前記最下部フリップチップと前記印刷回路基板との間の空間を満たす接着剤（ａｄｈｅｓｉｖｅ）をさらに含むことを特徴とする請求項８に記載のマルチチップパッケージ。
  10. 前記印刷回路基板の裏面上に形成された下部マルチチップパッケージをさらに含み、前記下部マルチチップパッケージは前記上部マルチチップパッケージと同一の形態を有することを特徴とする請求項８に記載のマルチチップパッケージ。
  11. 前記複数のフリップチップのうちの最上部フリップチップ上に積層され、前記フリップチップの反対側の表面（ｏｐｐｏｓｉｔｅ ｓｕｒｆａｃｅ）上に形成されたパッドを有する他の一つのチップと、
    前記他のチップの前記パッドを前記印刷回路基板上の前記配線のうちの第３グループの配線に電気的に連結させるボンディングワイヤと、をさらに含むことを特徴とする請求項１に記載のマルチチップパッケージ。
  12. 前記フリップチップ、前記他のチップ、前記バンプ及び前記ボンディングワイヤを密封させる（ｓｅａｌｉｎｇ）エポキシ成型化合物（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）をさらに含み、前記エポキシ成型化合物は前記他のチップを覆い、前記エポキシ成型化合物、前記フリップチップ、前記他のチップ、前記バンプ及び前記ボンディングワイヤは上部マルチチップパッケージを構成することを特徴とする請求項１１に記載のマルチチップパッケージ。
  13. 前記複数のフリップチップの間の空間、前記最下部フリップチップと前記印刷回路基板との間の空間、及び前記最上部フリップチップと前記他のチップとの間の空間を満たす接着剤（ａｄｈｅｓｉｖｅ）をさらに含むことを特徴とする請求項１１に記載のマルチチップパッケージ。
  14. 前記印刷回路基板の裏面上に形成された下部マルチチップパッケージをさらに含み、前記下部マルチチップパッケージは前記上部マルチチップパッケージと同一の形態を有することを特徴とする請求項１２に記載のマルチチップパッケージ。
  15. 平坦な基板及び前記基板の表面に形成された第１グループの配線及び第２グループの配線を有する印刷回路基板と、
    前記印刷回路基板の前記表面上に順に積層され、前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有する下部フリップチップ及び上部フリップチップと、
    前記下部フリップチップの前記パッドと前記第１グループの配線との間に介在された第１グループのバンプと、
    前記上部フリップチップの前記パッドと前記第２グループの配線との間に介在された第２グループのバンプと、
    前記上部フリップチップと前記印刷回路基板との間の空間を満たすエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）と、を含むことを特徴とするマルチチップパッケージ。
  16. 前記第１グループのバンプのそれぞれは、単一スタッドバンプであることを特徴とする請求項１５に記載のマルチチップパッケージ。
  17. 前記第２グループのバンプのそれぞれは、単一ソルダーリングバンプであることを特徴とする請求項１５に記載のマルチチップパッケージ。
  18. 前記第２グループのバンプのそれぞれは、順に積層された複数のスタッドバンプ（ａ ｐｌｕｒａｌｉｔｙ ｏｆ ｓｔｕｄ ｂｕｍｐｓ）で構成されたことを特徴とする請求項１５に記載のマルチチップパッケージ。
  19. 前記上部フリップチップと前記下部フリップチップとの間の空間と共に、前記下部フリップチップと前記印刷回路基板との間の空間を満たす接着剤をさらに含むことを特徴とする請求項１５に記載のマルチチップパッケージ。
  20. 前記上部フリップチップは、前記下部フリップチップを横切るように積層され前記下部フリップチップの周りから延長されたオーバーハングを有し、前記第２グループのバンプは、前記オーバーハングと前記第２グループの配線との間に介在されたことを特徴とする請求項１５に記載のマルチチップパッケージ。
  21. 前記上部フリップチップは、前記下部フリップチップよりも大きい面積を有することを特徴とする請求項１５に記載のマルチチップパッケージ。
  22. 平坦な基板及び前記基板の表面に形成された第１グループの配線及び第２グループの配線を有する印刷回路基板と、
    前記印刷回路基板の前記表面上に順に積層され、前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有する下部フリップチップ及び上部フリップチップと、
    前記下部フリップチップの前記パッドと前記第１グループの配線との間に介在される第１グループのバンプと、
    前記上部フリップチップの前記パッドと前記第２グループの配線との間に介在される第２グループのバンプと、
    前記フリップチップ及び前記バンプを密封させるエポキシ成型化合物を含み、前記エポキシ成型化合物は前記上部フリップチップを覆うことを特徴とするマルチチップパッケージ。
  23. 前記第１グループのバンプのそれぞれは、単一スタッドバンプであることを特徴とする請求項２２に記載のマルチチップパッケージ。
  24. 前記第２グループのバンプのそれぞれは、単一ソルダーリングバンプであることを特徴とする請求項２２に記載のマルチチップパッケージ。
  25. 前記第２グループのバンプのそれぞれは、順に積層された複数のスタッドバンプ（ａ ｐｌｕｒａｌｉｔｙ ｏｆ ｓｔｕｄ ｂｕｍｐｓ）で構成されることを特徴とする請求項２２に記載のマルチチップパッケージ。
  26. 前記フリップチップと前記下部フリップチップとの間の空間と共に、前記下部フリップチップと前記印刷回路基板との間の空間を満たす接着剤をさらに含むことを特徴とする請求項２２に記載のマルチチップパッケージ。
  27. 前記上部フリップチップ上に積層され、前記フリップチップの反対側の表面上に形成されたパッドを有する他の一つのチップと、
    前記他のチップの前記パッドを前記印刷回路基板上の他の配線に電気的に連結させるボンディングワイヤとをさらに含み、前記エポキシ成型化合物は前記他のチップ及び前記ボンディングワイヤを覆うことを特徴とする請求項２２に記載のマルチチップパッケージ。
  28. 前記上部フリップチップと前記他のチップとの間に介在された接着剤をさらに含むことを特徴とする請求項２７に記載のマルチチップパッケージ。
  29. 前記上部フリップチップは、前記下部フリップチップを横切るように積層されて前記下部フリップチップの周りから延長されたオーバーハングを有し、前記第２グループのバンプは、前記オーバーハングと前記第２グループの配線との間に介在されたことを特徴とする請求項２２に記載のマルチチップパッケージ。
  30. 前記上部フリップチップは、前記下部フリップチップよりも大きい面積を有することを特徴とする請求項２２に記載のマルチチップパッケージ。
  31. 基板及び前記基板の表面に形成された複数の配線を有する印刷回路基板を備え、
    前記印刷回路基板の前記表面上に複数のフリップチップを順に積層させ、前記複数のフリップチップのうち、最下部フリップチップは前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有し、
    前記最下部フリップチップ（ｌｏｗｅｓｔ ｆｌｉｐ ｃｈｉｐ）の前記パッドと前記複数配線のうち第１グループの配線との間に第１グループのバンプを介在させ、
    前記複数フリップチップのうち少なくとも一つの上部フリップチップのパッドと前記配線のうち第２グループの配線との間に第２グループのバンプを介在させることを含むことを特徴とするマルチチップパッケージの製造方法。
  32. 基板と共に前記基板の表面上に形成された第１及び第２グループの配線を備える印刷回路基板を用意し、
    前記基板の表面上に下部フリップチップ及び上部フリップチップを積層させ、前記下部フリップチップ及び前記上部フリップチップは前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有し、
    前記下部フリップチップの前記パッドと前記第１グループの配線との間に第１グループのバンプを介在させ、
    前記上部フリップチップの前記パッドと前記第２グループの配線との間に第２グループのバンプを介在させ、
    前記上部フリップチップと前記印刷回路基板との間の空間をエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）で満たすことを含むマルチチップパッケージの製造方法。
  33. 基板と共に前記基板の表面上に形成された第１及び第２グループの配線を備える印刷回路基板を用意し、
    前記印刷回路基板の前記表面上に下部フリップチップ及び上部フリップチップを順に積層させ、前記下部フリップチップ及び前記上部フリップチップは前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有し、
    前記下部フリップチップの前記パッドと前記第１グループの配線との間に第１グループのバンプを介在させ、
    前記上部フリップチップの前記パッドと前記第２グループの配線との間に第２グループのバンプを介在させ、
    前記フリップチップ及び前記バンプをエポキシ成型化合物で密封させることを含み、前記エポキシ成型化合物は前記上部フリップチップを覆うことを特徴とするマルチチップパッケージの製造方法。
  34. 基板及び前記基板の表面に形成された複数の配線を有する印刷回路基板を用意し、
    前記印刷回路基板の前記表面上に複数のフリップチップを順に積層させ、前記複数のフリップチップのうち、最下部フリップチップは前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有し、
    前記最下部フリップチップ（ｌｏｗｅｓｔ ｆｌｉｐ ｃｈｉｐ）の前記パッドと前記複数配線のうち第１グループの配線との間に第１グループのバンプを介在させ、
    前記複数フリップチップのうち、少なくとも一つの上部フリップチップのパッドと前記配線のうち第２グループの配線との間に第２グループのバンプを介在させることを含む工程により製造されることを特徴とするマルチチップパッケージ。
  35. 基板と共に前記基板の表面上に形成された第１及び第２グループの配線を備える印刷回路基板を用意し、
    前記基板の表面上に下部フリップチップ及び上部フリップチップを積層させ、前記下部フリップチップ及び前記上部フリップチップは前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有し、
    前記下部フリップチップの前記パッドと前記第１グループの配線との間に第１グループのバンプを介在させ、
    前記上部フリップチップの前記パッドと前記第２グループの配線との間に第２グループのバンプを介在させ、
    前記上部フリップチップと前記印刷回路基板との間の空間をエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）で満たすことを含む工程により製造されることを特徴とするマルチチップパッケージ。
  36. 基板と共に前記基板の表面上に形成された第１及び第２グループの配線を備える印刷回路基板を用意し、
    前記印刷回路基板の前記表面上に下部フリップチップ及び上部フリップチップを順に積層させ、前記下部フリップチップ及び前記上部フリップチップは前記印刷回路基板に向う（ｆａｃｉｎｇ）パッドを有し、
    前記下部フリップチップの前記パッドと前記第１グループの配線との間に第１グループのバンプを介在させ、
    前記上部フリップチップの前記パッドと前記第２グループの配線との間に第２グループのバンプを介在させ、
    前記上部フリップチップ及び前記バンプをエポキシ成型化合物で密封させることを含む工程により製造され、前記エポキシ成型化合物は前記上部フリップチップを覆うことを特徴とするマルチチップパッケージ。
JP2004186837A 2003-06-27 2004-06-24 複数のフリップチップを有するマルチチップパッケージ及びその製造方法 Pending JP2005020004A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042730A KR20050001159A (ko) 2003-06-27 2003-06-27 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2005020004A true JP2005020004A (ja) 2005-01-20

Family

ID=33536336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004186837A Pending JP2005020004A (ja) 2003-06-27 2004-06-24 複数のフリップチップを有するマルチチップパッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US20040262774A1 (ja)
JP (1) JP2005020004A (ja)
KR (1) KR20050001159A (ja)
CN (1) CN1612340A (ja)
DE (1) DE102004031920B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138247A (ja) * 2013-03-04 2013-07-11 Spansion Llc 半導体装置およびその製造方法
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
JP4427298B2 (ja) * 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100574223B1 (ko) * 2004-10-04 2006-04-27 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
US7530044B2 (en) * 2004-11-04 2009-05-05 Tabula, Inc. Method for manufacturing a programmable system in package
US7301242B2 (en) 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
US9129826B2 (en) * 2005-05-31 2015-09-08 Stats Chippac Ltd. Epoxy bump for overhang die
US20070001296A1 (en) * 2005-05-31 2007-01-04 Stats Chippac Ltd. Bump for overhang device
KR100698527B1 (ko) 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US8026611B2 (en) 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US20070202680A1 (en) * 2006-02-28 2007-08-30 Aminuddin Ismail Semiconductor packaging method
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
US20080032451A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Method of providing inverted pyramid multi-die package reducing wire sweep and weakening torques
TWI317993B (en) 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
CN100550371C (zh) * 2006-12-08 2009-10-14 日月光半导体制造股份有限公司 可堆叠式半导体封装结构
KR100834804B1 (ko) * 2006-12-21 2008-06-05 한국과학기술원 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
KR100885918B1 (ko) * 2007-04-19 2009-02-26 삼성전자주식회사 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US20090039524A1 (en) * 2007-08-08 2009-02-12 Texas Instruments Incorporated Methods and apparatus to support an overhanging region of a stacked die
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
FI122217B (fi) * 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US8236607B2 (en) * 2009-06-19 2012-08-07 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
JP2011009570A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 電子部品パッケージおよびその製造方法
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8552546B2 (en) * 2009-10-06 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
TWI409933B (zh) * 2010-06-15 2013-09-21 力成科技股份有限公司 晶片堆疊封裝結構及其製法
KR101109231B1 (ko) * 2010-07-08 2012-01-30 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 진동모터
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US20120224332A1 (en) * 2011-03-02 2012-09-06 Yun Jaeun Integrated circuit packaging system with bump bonded dies and method of manufacture thereof
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
CN102543939B (zh) * 2012-01-05 2015-09-16 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN102593110B (zh) * 2012-01-05 2015-07-15 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US9768137B2 (en) 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US8963339B2 (en) 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103000608B (zh) * 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
US9064880B2 (en) * 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US10043738B2 (en) 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
CN103824818B (zh) * 2014-03-13 2016-08-31 扬州大学 射频微机电器件板级互连封装结构及其封装方法
US9368435B2 (en) * 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
CN104617058B (zh) 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
CN104701272B (zh) 2015-03-23 2017-08-25 矽力杰半导体技术(杭州)有限公司 一种芯片封装组件及其制造方法
CN104779220A (zh) 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN105097726B (zh) 2015-06-16 2019-03-12 合肥矽迈微电子科技有限公司 封装结构及封装方法
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
CN107919345B (zh) 2015-10-15 2023-04-25 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
CN105489542B (zh) 2015-11-27 2019-06-14 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构
CN108475671A (zh) * 2016-02-05 2018-08-31 英特尔公司 用于堆叠引线接合转换的倒装芯片管芯的系统和方法
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10600679B2 (en) * 2016-11-17 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10304799B2 (en) * 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension
CN109087895B (zh) * 2017-06-13 2020-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US20190067248A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
US10103038B1 (en) 2017-08-24 2018-10-16 Micron Technology, Inc. Thrumold post package with reverse build up hybrid additive structure
KR102438456B1 (ko) 2018-02-20 2022-08-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20190279924A1 (en) * 2018-03-09 2019-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
FR3088018B1 (fr) * 2018-11-06 2023-01-13 Mbda France Procede de liaison par brassage permettant d'ameliorer la tenue en fatigue de joints brases
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11469216B2 (en) * 2020-03-27 2022-10-11 Nanya Technology Corporation Dual-die semiconductor package and manufacturing method thereof
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR102805365B1 (ko) 2020-07-15 2025-05-12 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11955396B2 (en) * 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US12159850B2 (en) 2020-12-25 2024-12-03 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US12154884B2 (en) 2021-02-01 2024-11-26 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US12500203B2 (en) 2021-02-22 2025-12-16 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US11923331B2 (en) 2021-02-25 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Die attached leveling control by metal stopper bumps
CN113179131A (zh) * 2021-04-22 2021-07-27 青岛海信宽带多媒体技术有限公司 一种光模块
US12022618B2 (en) * 2021-04-22 2024-06-25 Western Digital Technologies, Inc. Printed circuit board with stacked passive components
US12087733B2 (en) 2021-05-13 2024-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with multiple types of underfill and method forming the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555811B2 (ja) * 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
JPH06302645A (ja) * 1993-04-15 1994-10-28 Fuji Xerox Co Ltd 電子部品の端子接続方法とこの接続方法で接続した電子機器およびその端子接続用バンプ
US5760337A (en) * 1996-12-16 1998-06-02 Shell Oil Company Thermally reworkable binders for flip-chip devices
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3917344B2 (ja) * 2000-03-27 2007-05-23 株式会社東芝 半導体装置及び半導体装置の実装方法
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP3818359B2 (ja) * 2000-07-18 2006-09-06 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
JP2002151648A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体モジュール
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
JP2013138247A (ja) * 2013-03-04 2013-07-11 Spansion Llc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102004031920B4 (de) 2005-11-17
KR20050001159A (ko) 2005-01-06
CN1612340A (zh) 2005-05-04
US20040262774A1 (en) 2004-12-30
DE102004031920A1 (de) 2005-02-03

Similar Documents

Publication Publication Date Title
KR20050001159A (ko) 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US6977439B2 (en) Semiconductor chip stack structure
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6583502B2 (en) Apparatus for package reduction in stacked chip and board assemblies
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US11894358B2 (en) Semiconductor device and manufacturing method thereof
JP5529371B2 (ja) 半導体装置及びその製造方法
KR100574223B1 (ko) 멀티칩 패키지 및 그 제조방법
US6448659B1 (en) Stacked die design with supporting O-ring
JP3484554B2 (ja) 半導体装置
JP2002222889A (ja) 半導体装置及びその製造方法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2011101044A (ja) スタックパッケージ及びその製造方法
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2002208656A (ja) 半導体装置
JP4175138B2 (ja) 半導体装置
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
TWI313049B (en) Multi-chips stacked package
JP2002329836A (ja) 半導体装置および配線フィルム
JP3833136B2 (ja) 半導体構造およびボンディング方法
CN101236962A (zh) 多芯片堆叠结构及其制法
JP4189327B2 (ja) 半導体装置
KR100277185B1 (ko) 스택칩패키지