JP2005159366A - フォトダイオード及びその製造方法 - Google Patents

フォトダイオード及びその製造方法 Download PDF

Info

Publication number
JP2005159366A
JP2005159366A JP2004340996A JP2004340996A JP2005159366A JP 2005159366 A JP2005159366 A JP 2005159366A JP 2004340996 A JP2004340996 A JP 2004340996A JP 2004340996 A JP2004340996 A JP 2004340996A JP 2005159366 A JP2005159366 A JP 2005159366A
Authority
JP
Japan
Prior art keywords
epitaxial layer
intrinsic
forming
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004340996A
Other languages
English (en)
Inventor
Kye-Won Maeng
桂元 孟
晟烈 ▲バエ▼
Sung-Ryoul Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005159366A publication Critical patent/JP2005159366A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H10F39/1825—Multicolour image sensors having stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】 フォトダイオード及びその製造方法を提供する。
【解決手段】 半導体基板上に第１導電型の埋込層を形成した後に前記埋込層上に第１真性キャッピングエピタキシャル層を形成する段階と、前記第１真性キャッピングエピタキシャル層上に第１導電型の第１真性エピタキシャル層を形成して、前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、前記第２真性エピタキシャル層上に第２真性キャッピングエピタキシャル層を形成する段階と、前記第２真性キャッピングエピタキシャル層及び前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、前記第２接合領域の上面に第１電極を形成して、前記第２真性キャッピングエピタキシャル層の上面に第２電極を形成する段階とを含むフォトダイオードの製造方法。
【選択図】 図１２

Description

本発明は半導体装置及びその製造方法に係り、特に光信号を電気信号に変換するフォトダイオード及びその製造方法に関する。
光学素子として使われるフォトダイオードは、光エネルギーを電気エネルギーに変換して光信号から電気的信号（電流または電圧）を得る一種の光センサーであり、ダイオードの接合部に光検出機能を付与してなる半導体素子である。このようなフォトダイオードは基本的に、光子吸収により過剰電子または正孔が生成されることにより、ダイオードの伝導度が光信号によって変調されるという原理を利用する。すなわち、フォトダイオードの電流は本質的にキャリアの光学的生成率によって変化し、このような特性は時間によって変化する光信号を電気的信号に変換させる有用した方法を提供する。光信号を電気的信号に変換させることにより、フォトダイオードはＣＤ、ＤＶＤ、ＤＶＤ Ｒ／Ｗ、ＣＯＭＢＯ、ブルーレイなど多様な光記録媒体にて、データまたは情報を読出す光ピックアップ部品の受光素子として使われている。また、最近にはプリアンプなどを使用して信号処理を担当する回路部をフォトダイオードと融合させて形成したＰＤＩＣ（Ｐｈｏｔｏｄｉｏｄｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｈｉｐ）が開発されている。
このようなフォトダイオードには、Ｐ−Ｎ接合構造でなるフォトダイオード、“Ｐ型電極−真性エピタキシャル層（Ｉｎｔｒｉｎｓｉｃ ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）−Ｎ＋型層−Ｐ型基板”の半導体構造を有するＰＩＮ型フォトダイオード、“Ｎ型電極−真性エピタキシャル層−Ｐ＋型層−Ｐ型基板”の半導体構造を有するＮＩＰ型フォトダイオード、及びアバランシェ増幅効果を利用するアバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅ：ＡＰＤ）などがある。この中、ＰＮ接合構造のフォトダイオードは速度が遅くて周波数特性に限界があり、ＡＰＤはノイズが大きくて動作電源が大きくなくてはならないとの短所があるために、最近には主にＰＩＮ型またはＮＩＰ型フォトダイオードを使用している。
このようなフォトダイオードの性能は光効率及び周波数特性（または帯域幅）で評価できるが、優秀な性能を得るためには検出光の波長に対する光電効率が高くなくてはならず、必要な応答速度を達成しなければならない。現在フォトダイオードの光効率及び周波数特性の向上のために様々な方面で研究及び開発が進んでいる。
従来技術で、ＰＩＮ型またはＮＩＰ型ダイオードの真性エピタキシャル層は一定の比抵抗及び厚さを有するように単一薄膜成長方法で形成される。もし、真性エピタキシャル層のドーピング濃度（前記真性エピタキシャル層はドーピングが全くない真の真性半導体である必要はない）が高まれば、電流キャリアの数が増加して周波数特性は向上されるが、電子−正孔対の再結合確率が高まって光効率が劣化される。このようにフォトダイオードにおいて、光効率と周波数特性とは互いに相補的な関係にあり、フォトダイオードの性能向上は真性エピタキシャル層の厚さ及び濃度の最適化を通じて具現される。特許文献１には光ピックアップなどに使われるＮＩＰ型フォトダイオードが開示されている。
しかし、従来のように、単一薄膜成長方法で真性エピタキシャル層を形成する場合、真性エピタキシャル層の上部及び下部の高濃度Ｐ型またはＮ型層から真性エピタキシャル層に不純物が拡散または外拡散される現象が発生する。すなわち、フォトダイオードまたはこれを含む素子形成時に高温熱処理（エピタキシャル層成長、後続アニ−リングまたはベーキングなど）が必須的に伴われるが、このような熱処理工程時に真性エピタキシャル層の上部及び下部の高濃度Ｐ型またはＮ型層から真性エピタキシャル層にドーパントなどの不純物が移動するようになる。真性エピタキシャル層への不純物拡散はフォトダイオードの性能を劣化させる原因として作用する。
図１は従来のＮＩＰ型フォトダイオードを示す断面図である。図１を参照すれば、ＮＩＰ型フォトダイオードには、Ｐ型半導体基板１上に高濃度のＰ型埋込層２、Ｐ型の第１真性エピタキシャル層３、Ｎ型の第２真性エピタキシャル層５、及びカソードとのコンタクトのための高濃度のＮ＋型層８が順次形成されており、Ｐ型の第１真性エピタキシャル層３及びＮ型の第２真性エピタキシャル層５にはＰ型の第１接合領域４及びＰ型の第２接合領域６がそれぞれ形成されている。アノードとのコンタクトののためのＰ＋型層９ｂはＰ型の第２接合領域６内に形成されてアノード電極の金属配線構造１１と接触しており、フォトダイオードの受光部を分割するＰ＋型分割層９ａがＮ型の第２真性エピタキシャル層５上に形成されている。アノード電極を形成する金属配線構造１１は層間絶縁膜１０及び金属間絶縁膜１２により周囲と絶縁されている。また、フォトダイオード素子を付近の他の素子と電気的に分離するために、ロコス（ＬＯＣＯＳ：ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）などによる素子分離膜７が形成されている。フォトダイオードの受光部上には、入射光の反射を抑制するための反射防止膜１６としてシリコン酸化膜１４及びシリコン窒化膜１５の２重膜が形成されている。
図１に示された、従来のＮＩＰ型フォトダイオードを製造するためにエピタキシャル層３，５を成長させる時に、１１００℃ないし１１５０℃の高温が必要であり、後続の素子形成工程においても、アニ−リングまたはベーキングなどの熱処理が必要である。このような熱処理工程により、高濃度のＰ型埋込層２からＰ型の第１真性エピタキシャル層３に不純物が外拡散され、高濃度のＮ＋型層８からＮ型の第２真性エピタキシャル層５に不純物が拡散される。このような拡散または他拡散によって、フォトダイオードの性能は劣化される。すなわち、素子形成工程中に、高温熱処理によって真性エピタキシャル層３，５に不純物が広がれば、真性エピタキシャル層３，５の厚さは実質的に薄くなり、真性エピタキシャル層３，５のキャパシタンスは増加し、これにより周波数特性が劣化される。また、前記不純物の拡散で空乏層が減少されて光効率もまた劣化される。このような問題点は従来のＰＩＮ型フォトダイオードでも同一に発生する。
米国特許第６，４３３，３７４号明細書
本発明が解決しようとする技術的課題は、前記の問題点を解決するためのものとして、素子形成時または後続の熱処理時に高濃度層から真性エピタキシャル層に不純物が拡散または外拡散されることを防止して光効率及び周波数特性を向上させられるフォトダイオード製造方法を提供するところにある。
また、本発明が解決しようとする他の技術的課題は、真性エピタキシャル層への不純物拡散または外拡散が抑制されたフォトダイオードを提供するところにある。
前記の技術的課題を達成するために本発明の一態様によるフォトダイオードの製造方法は、半導体基板上に第１導電型の埋込層を形成した後に前記埋込層上に第１真性キャッピングエピタキシャル層を形成する段階と、前記第１真性キャッピングエピタキシャル層上に第１導電型の第１真性エピタキシャル層を形成して前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、前記第２真性エピタキシャル層上に第２真性キャッピングエピタキシャル層を形成する段階と、前記第２真性キャッピングエピタキシャル層及び前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、前記第２接合領域の上面に第１電極を形成して前記第２真性キャッピングエピタキシャル層の上面に第２電極を形成する段階と、を含む。
また、本発明の他の態様によるフォトダイオードの製造方法は、半導体基板上に第１導電型の埋込層を形成した後に前記埋込層上に真性キャッピングエピタキシャル層を形成する段階と、前記真性キャッピングエピタキシャル層上に第１導電型の第１真性エピタキシャル層を形成して、前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、前記第２接合領域の上面に第１電極を形成して、前記第２真性エピタキシャル層の上面に第２電極を形成する段階と、を含む。
また、本発明のさらに他の態様によるフォトダイオード製造方法は、半導体基板上に第１導電型の埋込層を形成した後に、前記埋込層上に第１導電型の第１真性エピタキシャル層を形成して、前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、前記第２真性エピタキシャル層上に真性キャッピングエピタキシャル層を形成する段階と、前記真性キャッピングエピタキシャル層及び前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、前記第２接合領域の上面に第１電極を形成する段階と、前記真性キャッピングエピタキシャル層の上面に第２電極を形成する段階と、を含む。
前記第２接合領域の上面に第１電極を形成する段階は、前記第２接合領域内に第１導電型の高濃度注入層を形成する段階と、前記第１導電型の高濃度注入層に接する第１電極を形成する段階と、を含みうる。また、真性キャッピングエピタキシャル層の上面に第２電極を形成する段階は、前記真性キャッピングエピタキシャル層内に第２導電型の高濃度注入層を形成する段階と、前記第２導電型の高濃度注入層に接する第２電極を形成する段階と、を含みうる。
本発明によるフォトダイオードの製造方法は、前記第２真性エピタキシャル層上に前記フォトダイオードの受光部を分割する第１導電型の高濃度注入層を形成する段階をさらに含みうる。また、本発明によるフォトダイオードは反射膜形成工程をさらに含むこともできる。
前記他の技術的課題を達成するために本発明の一態様によるフォトダイオードは、半導体基板上の第１導電型の埋込層と、前記埋込層上の第１真性キャッピングエピタキシャル層と、前記第１真性キャッピングエピタキシャル層上に順次形成された第１導電型の第１真性エピタキシャル層及び第２導電型の第２真性エピタキシャル層と、前記第２真性エピタキシャル層上の第２真性キャッピングエピタキシャル層と、前記第１真性エピタキシャル層内に形成された第１導電型の第１接合領域と、前記第２真性キャッピングエピタキシャル層及び第２真性エピタキシャル層を貫通して前記第１接合領域と接する第１導電型の第２接合領域と、前記第２接合領域の上面の第１電極と、前記第２真性キャッピングエピタキシャル層の上面の第２電極と、を含む。
また、本発明の他の態様によるフォトダイオードは、半導体基板上の第１導電型の埋込層と、前記埋込層上の真性キャッピングエピタキシャル層と、前記真性キャッピングエピタキシャル層上に順次形成された第１導電型の第１真性エピタキシャル層及び第２導電型の第２真性エピタキシャル層と、前記第１真性エピタキシャル層内に形成された第１導電型の第１接合領域と、前記第２真性エピタキシャル層を貫通して前記第１接合領域と接する第１導電型の第２接合領域と、前記第２接合領域の上面の第１電極と、前記第２真性エピタキシャル層の上面の第２電極と、を含む。
また、本発明のさらに他の態様によるフォトダイオードは、半導体基板上の第１導電型の埋込層と、前記埋込層上に順次形成された第１導電型の第１真性エピタキシャル層及び第２導電型の第２真性エピタキシャル層と、前記第２真性エピタキシャル層上の真性キャッピングエピタキシャル層と、前記第１真性エピタキシャル層内に形成された第１導電型の第１接合領域と、前記真性キャッピングエピタキシャル層及び第２真性エピタキシャル層を貫通して前記第１接合領域と接する第１導電型の第２接合領域と、前記第２接合領域の上面の第１電極と、前記第２真性キャッピングエピタキシャル層の上面の第２電極と、を含む。
本発明によれば、高濃度の埋込層と低濃度の第１真性エピタキシャル層間に第１真性キャッピングエピタキシャル層を介在させておくことにより、埋込層から第１真性エピタキシャル層への不純物拡散を遮断させられる。これにより、第１真性エピタキシャル層の厚さ及び比抵抗変化によるフォトダイオードの性能悪化を防止しうる。
また、前記フォトダイオードでは、高濃度の注入層と低濃度の第２真性エピタキシャル層間に第２真性キャッピングエピタキシャル層を介在させておくことにより、高濃度の注入層から第２真性エピタキシャル層への不純物拡散を遮断させられる。これにより、第２真性エピタキシャル層の厚さ及び比抵抗変化によるフォトダイオードの性能悪化を防止しうる。
以下、添付された図面を参照して本発明の実施例を説明する。しかし、本発明の実施例を様々な他の形態に変形でき、本発明の範囲が以下説明する実施例に限定されることはない。本発明の実施例は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素などの形状及び大きさはより明確な説明のために誇張され、図面上の同一符号で表示される要素は同じ要素である。
本発明の実施例ではＮＩＰ型フォトダイオードを製造する場合について説明する。そして、本発明の実施例ではアノードが共通するアノード共通の分割フォトダイオードについて説明する。しかし、当業者であれば本発明の最良の形態で説明する導電型と反対の導電型を導入することにより、ＰＩＮ型フォトダイオードにも本発明が適用できるということが分かるであろう。
図２ないし図１２は本発明の第１実施例によるフォトダイオードの製造方法を説明するための工程断面図である。
まず、図２を参照すれば、Ｐ型の半導体基板１０１上にＰ型埋込層（ＰＢＬ）１０２を形成する。この時、形成されるＰ型埋込層１０２は半導体基板１０１や、この後形成されるエピタキシャル層より高濃度に形成する。例えば、Ｐ型埋込層１０２はＢのような不純物を１Ｅ１９ｉｏｎｓ（個：イオン数）／ｃｍ３程度に高濃度イオン注入した後、熱拡散工程を実施して形成しうる。
次に、図３を参照すれば、Ｐ型埋込層１０２上に第１真性キャッピングエピタキシャル層１０３’を形成する。その後、第１真性キャッピングエピタキシャル層１０３’上にＰ型の真性エピタキシャル層１０３を形成する。前記第１真性キャッピングエピタキシャル層１０３’は、高濃度のＰ型埋込層１０２からＰ型の真性エピタキシャル層１０３への外拡散を防止するための一種のバッファ層の役割をする。すなわち、高濃度を有するＰ型埋込層１０２とＰ型真性エピタキシャル層１０３間に第１真性キャッピングエピタキシャル層１０３’を介在させておくことにより、Ｐ型真性エピタキシャル層１０３の形成時または後続の熱処理時に高濃度のＰ型埋込層１０２からドーパント不純物などが第１真性キャッピングエピタキシャル層１０３’には外拡散されるが、Ｐ型真性エピタキシャル層１０３には実質的に外拡散されない。
前記Ｐ型真性エピタキシャル層１０３の厚さ及び比抵抗は、フォトダイオード性能の確保に非常に重要な要素である。この点を考慮して、例えば、Ｐ型真性エピタキシャル層１０３の厚さは８ないし１２μmになり、その比抵抗は１００ないし２００Ω・cm程度になりうる。このようなＰ型真性エピタキシャル層１０３の厚さ及び比抵抗は、前記Ｐ型エピタキシャル層１０３に移動する不純物によって変動されうるために、素子形成の過程中に前記真性エピタキシャル層１０３への不純物の外拡散は可能であれば除去されなければならない。ここで、第１真性キャッピングエピタキシャル層１０３’はＰ型真性エピタキシャル層１０３への不純物外拡散を防止するバッファ層の役割をするのである。第１真性キャッピングエピタキシャル層１０３’はドーピングされていない状態で成長させるか、またはＰ型真性エピタキシャル層１０３より低いＰ型ドーピング濃度に成長させることが望ましい。また、第１真性キャッピングエピタキシャル層１０３’は高濃度のＰ型埋込層１０２からの外拡散距離を考慮した厚さに成長させ、Ｐ型埋込層１０２のドーパント不純物がＰ型真性エピタキシャル層１０３にはほぼ実質的に外拡散されないようにする。
次に、図４に示したように、Ｐ型真性エピタキシャル層１０３内にＰ型の第１接合領域１０４を形成する。このＰ型の第１接合領域１０４は、今後形成されるＰ型の第２接合領域（図６の１０６）を通じてアノード電極に連結されることにより、電流経路を形成する。したがって、Ｐ型の第１接合領域１０４は十分な伝導度を有するようにＰ型真性エピタキシャル層１０３より高いドーピング濃度に形成される。
次に、図５を参照すれば、第１接合領域１０４が形成されたＰ型真性エピタキシャル層１０３の全面上にＮ型真性エピタキシャル層１０５を形成する。このＮ型真性エピタキシャル層１０５は、Ｐ型真性エピタキシャル層１０３と共にＮＩＰ型フォトダイオードの真性エピタキシャル層をなす。大部分の光吸収はこの真性エピタキシャル層１０３，１０５でなされる。Ｎ型真性エピタキシャル層１０５の厚さ及び比抵抗も、Ｐ型真性エピタキシャル層１０３と同様に、フォトダイオードの性能に重要な要素として作用する。その後、Ｎ型真性エピタキシャル層１０５上に第２真性キャッピングエピタキシャル層１０５’を成長させる。第２真性キャッピングエピタキシャル層１０５’はドーピングされない状態で成長させるか、またはＮ型真性エピタキシャル層１０５より低いＮ型ドーピング濃度に成長させることが望ましく、今後形成される高濃度のＮ＋型注入層（図７の１０８）からの不純物拡散距離を考慮した厚さに成長させる。
この第２真性キャッピングエピタキシャル層１０５’は、高濃度のＮ＋型注入層１０８のドーパント不純物がＮ型真性エピタキシャル層１０５に移動することを防止するバッファ層の役割をする。これにより、Ｎ＋型注入層１０８の不純物拡散からＮ型真性エピタキシャル層１０５の厚さ及び比抵抗を保存でき、フォトダイオードの性能をさらに安定的に確保しうる。その次には、フォトダイオードを他の素子と分離させるための素子分離膜１０７を形成する。この素子分離膜１０７は通常的なＬＯＣＯＳまたはＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈｉ ｓｏｌａｔｉｏｎ）で形成しうる。
次に、図７を参照すれば、第２真性キャッピングエピタキシャル層１０５’内に高濃度のＮ＋型注入層１０８を形成する。このＮ＋型注入層１０８はカソード電極の接触抵抗を減少させるためのものであり、浅い接合をなすように形成されることがフォトダイオードの性能向上のために重要である。その後、Ｐ型の第２接合領域１０６内にアノードとの接触抵抗を減少させるための高濃度のＰ＋型注入層１０９ｂを形成し、前記Ｎ＋型注入層１０８を分割する高濃度のＰ＋型注入層１０９ａを形成する。このＰ＋型注入層１０９ａはフォトダイオードの受光部を分割する役割をする。
次に、図８ないし図１０に示したように、前記Ｐ＋型注入層１０９ｂ及びＮ＋型注入層１０８上に、これら高濃度注入層１０９ｂ、１０８と接触するアノード電極及びカソード電極をそれぞれ形成し、各電極上に金属配線構造を形成する。
具体的に説明すれば、まず図８に示したように、Ｎ＋型注入層１０８及びＰ＋型注入層１０９ａ，１０９ｂを含む全面上に層間絶縁膜１１０を形成し、第２接合領域内のＰ＋型注入層１０９ｂを露出させるようにコンタクトホール１１０ａを形成する。その後、図９に示したように、コンタクトホール１１０ａを埋込むように金属膜を形成した後、パターニングしてＰ＋型注入層１０９ｂに接する金属配線構造であるアノード電極１１１を形成する。図面には示されていないが、アノード電極１１１の形成時にＮ＋型注入層１０８と接するカソード電極（図示せず）を形成しうる。次に、図１０に示したように、アノード電極１１１上に金属間絶縁膜１１２を形成し、この金属間絶縁膜１１２にアノード電極１１１と接する上部金属配線構造１１３を形成する。
次に、図１１及び図１２に示したように、反射防止膜を形成するための工程を実施する。すなわち、まず図１１に示したように、受光部形成のためのフォトレジスト膜パターン５０を形成した後、これをエッチングマスクとして金属間絶縁膜１１２及び層間絶縁膜１１０を選択的にエッチングして受光部の高濃度注入層１０８，１０９ａを露出させる。その後、図１２に示したように、フォトレジスト膜パターン５０を除去した後、前記結果物上にシリコン酸化膜１１４及びシリコン窒化膜１１５よりなる反射防止膜１１６を形成する。この反射防止膜はフォトダイオードの性能を決定する主要な因子のうち１つであって、所望波長の光に対する光吸収率を最大化できるように形成されなければならない。
以上、詳細に説明したように、図１２を参照すれば、本実施例によって製造されたフォトダイオードは半導体基板１０１上に順次積層されている高濃度のＰ型埋込層１０２、第１真性キャッピングエピタキシャル層１０３’、Ｐ型真性エピタキシャル層１０３、Ｎ型真性エピタキシャル層１０５、及び第２真性キャッピングエピタキシャル層１０５’を含む。電流経路をなすため、Ｐ型第１接合領域１０４及びＰ型の第２接合領域１０６が形成されている。そして、第２接合領域１０６の上面にはアノード電極１１１が形成されており、第２真性キャッピングエピタキシャル層１０５’の上面にはカソード電極（図示せず）が形成されている。また、第２接合領域１０６とアノード電極１１１間にはアノード電極１１１の接触抵抗を減少させるためのＰ＋型高濃度注入層１０９ｂが形成されており、第２真性キャッピングエピタキシャル層１０５’とカソード電極間にはカソード電極の接触抵抗を減少させるためのＮ＋型高濃度注入層１０８が形成されている。これと共に、フォトダイオードの受光部を分割するためのＰ＋型高濃度注入層１０９ａが形成されている。また、前記アノード電極１１１上には上部金属配線構造１１３がさらに形成され、受光部の光吸収率を向上させるための反射防止膜１１６がさらに形成されうる。
このような構造を有するフォトダイオードにおいては、高濃度のＰ型埋込層１０２と低濃度のＰ型第１真性エピタキシャル層１０３間に第１真性キャッピングエピタキシャル層１０３’を介在させておくことにより、Ｐ型埋込層１０２から第１真性エピタキシャル層１０３への不純物拡散を遮断させられる。これにより、第１真性エピタキシャル１０３層の厚さ及び比抵抗の変化によるフォトダイオードの性能悪化を防止しうる。
また、前記フォトダイオードでは、高濃度のＮ＋型注入層１０８と低濃度のＮ型第２真性エピタキシャル層１０５間に第２真性キャッピングエピタキシャル層１０５’を介在させておくことにより、Ｎ＋型注入層１０８から第２真性エピタキシャル層１０５への不純物拡散を遮断させられる。これにより、第２真性エピタキシャル層１０５の厚さ及び比抵抗の変化によるフォトダイオードの性能悪化を防止しうる。
図１３及び図１４は、本発明の第２実施例によるフォトダイオードの製造方法を説明するための断面図である。第２実施例によるフォトダイオードの製造方法は、Ｎ型の第２真性エピタキシャル層１０５と高濃度のＮ＋型注入層１０８間に真性キャッピングエピタキシャル層（図５の１０５’）を形成する段階を省いたことを除いては、第１実施例の製造方法と同一である。
図１３を参照すれば、半導体基板１０１上にＰ型埋込層１０２、真性キャッピングエピタキシャル層１０３’、及びＰ型の第１真性エピタキシャル層１０３を順次形成した後に、第１真性エピタキシャル層１０３内にＰ型第１接合領域１０４を、その上の全面上にＮ型の第２真性エピタキシャル層１０５を、Ｐ型の第２接合領域１０６を、それぞれ形成して素子分離膜１０７を形成する。ここで、真性キャッピングエピタキシャル層１０３’はドーピングされていない状態で成長させるか、または第１真性エピタキシャル層１０３より低いＰ型ドーピング濃度に成長させることが望ましい。その次に、カソードとの接触のためのＮ＋型注入層１０８を形成した後、アノード１１１との接触のためのＰ＋型注入層１０９ｂ、及び受光部の分割のためのＰ＋型注入層１０９ａを形成する。その後に、層間絶縁膜１１０を形成した後、前記Ｐ＋型注入層１０９ｂ及びＮ＋型注入層１０８にそれぞれ接触するアノード電極１１１及びカソード電極（図示せず）を形成する。
次に、図１４を参照すれば、図１０ないし図１２を参照して既に説明したように、金属間絶縁膜１１２を形成して上部金属配線構造１１３を形成した後、酸化膜１１４及び窒化膜１１５よりなる反射防止膜１１６を形成する。これにより、第２実施例によるフォトダイオードが形成される。
図１４に示したように、第２実施例によって製造されたフォトダイオードは、Ｐ型埋込層１０２とＰ型の第１真性エピタキシャル層１０３間に真性キャッピングエピタキシャル層１０３’を介在させておくことにより、Ｐ型埋込層１０２から第１真性エピタキシャル層１０３への不純物外拡散を遮断させられる。これにより、後続の熱処理時に第１真性エピタキシャル層１０３の厚さ及び比抵抗が変化することを防止しうる。
図１５及び図１６は、本発明の第３実施例によるフォトダイオードの製造方法を説明するための断面図である。第３実施例によるフォトダイオードの製造方法は、Ｐ型埋込層１０２とＰ型の第１真性エピタキシャル層１０３間に真性キャッピングエピタキシャル層（図３の１０３’）を形成する段階を省くことを除いては、第１実施例の製造方法と同一である。
図１５を参照すれば、半導体基板１０１上にＰ型埋込層１０２、Ｐ型の第１真性エピタキシャル層１０３を順次形成した後に、第１真性エピタキシャル層１０３内にＰ型第１接合領域１０４を、その上の全面上にＮ型の第２真性エピタキシャル層１０５をそれぞれ形成してＰ型の第２接合領域１０６を形成する。その次に、第２真性エピタキシャル層１０５上に真性キャッピングエピタキシャル層１０５’を形成して素子分離膜１０７を形成した後、カソードとの接触のためのＮ＋型注入層１０８を形成し、アノード１１１との接触のためのＰ＋型注入層１０９ｂ、及び受光部の分割のためのＰ＋型注入層１０９ａを形成する。その後に、層間絶縁膜１１０を形成した後、前記Ｐ＋型注入層１０９ｂ及びＮ＋型注入層１０８にそれぞれ接触するアノード電極１１１及びカソード電極（図示せず）を形成する。
次に、図１６を参照すれば、図１０ないし図１２を参照して既に説明したように、金属間絶縁膜１１２を形成して上部金属配線構造１１３を形成した後、酸化膜１１４及び窒化膜１１５よりなる反射防止膜１１６を形成する。これにより、第３実施例によるフォトダイオードが形成される。
図１６に示したように、第３実施例によって製造されたフォトダイオードは、Ｎ型の第２真性エピタキシャル層１０５とＮ＋型注入層１０８間に真性キャッピングエピタキシャル層１０５’を介在させておくことにより、Ｎ＋型注入層１０８から第２真性エピタキシャル層１０５への不純物拡散を遮断させられる。これにより、後続の熱処理時に第１真性エピタキシャル層１０３の厚さ及び比抵抗が変化することを防止しうる。
以上で本発明の実施例について説明したが、本発明は前記の実施例にのみ限定されずに多様な変更や変形が可能である。本発明は特許請求の範囲により定義される本発明の思想及び範疇内に含まれうる代案、変形及び等価を含む。例えば、前記の実施例ではＮＩＰ型フォトダイオードを製造する場合を説明したが、半導体基板上の各層または領域の導電型を反対導電型に換えることでＰＩＮ型フォトダイオードを製造する場合にも、本発明は同一に適用されうる。
本発明の実施例を光センサーに使われる例を挙げて説明したが、情報再生装置及び情報記録装置に用いてもよい。また、光学部品は情報記録及び再生装置の以外に光情報処理素子に用いられる。
従来のＮＩＰ型フォトダイオードを示す断面図である。 本発明の第１実施例によるフォトダイオード製造方法を説明するための工程断面図であって、最初の工程を示す図である。 図２の次の工程を示す図である。 図３の次の工程を示す図である。 図４の次の工程を示す図である。 図５の次の工程を示す図である。 図６の次の工程を示す図である。 図７の次の工程を示す図である。 図８の次の工程を示す図である。 図９の次の工程を示す図である。 図１０の次の工程を示す図である。 図１１の次の工程を示す図である。 本発明の第２実施例によるフォトダイオード製造方法を説明するための工程断面図である。 本発明の第２実施例によるフォトダイオード製造方法を説明するための工程断面図である。 本発明の第３実施例によるフォトダイオード製造方法を説明するための工程断面図である。 本発明の第３実施例によるフォトダイオード製造方法を説明するための工程断面図である。
符号の説明
１０１ 半導体基板
１０２ Ｐ型埋込層
１０３ 第１真性エピタキシャル層
１０３’，１０５’ 真性キャッピングエピタキシャル層
１０４ 第１接合領域
１０５ 第２真性エピタキシャル層
１０６ 第２接合領域
１０７ 素子分離膜
１０８ Ｎ＋型注入層
１０９ａ，１０９ｂ Ｐ＋型注入層
１１０ 層間絶縁膜
１１１ アノード
１１２ 金属間絶縁膜
１１３ 上部金属配線構造
１１４ 酸化膜
１１５ 窒化膜
１１６ 反射防止膜

Claims (20)

  1. 半導体基板上に第１導電型の埋込層を形成した後に前記埋込層上に第１真性キャッピングエピタキシャル層を形成する段階と、
    前記第１真性キャッピングエピタキシャル層上に第１導電型の第１真性エピタキシャル層を形成し、前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、
    前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、
    前記第２真性エピタキシャル層上に第２真性キャッピングエピタキシャル層を形成する段階と、
    前記第２真性キャッピングエピタキシャル層及び前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、
    前記第２接合領域の上面に第１電極を形成して、前記第２真性キャッピングエピタキシャル層の上面に第２電極を形成する段階と、を含むことを特徴とするフォトダイオードの製造方法。
  2. 前記第２真性キャッピングエピタキシャル層の上面に第２電極を形成する段階は、
    前記第２真性キャッピングエピタキシャル層内に第２導電型の高濃度注入層を形成する段階と、
    前記第２導電型の高濃度注入層に接する第２電極を形成する段階と、を含むことを特徴とする請求項１に記載のフォトダイオードの製造方法。
  3. 半導体基板上に第１導電型の埋込層を形成した後に、前記埋込層上に真性キャッピングエピタキシャル層を形成する段階と、
    前記真性キャッピングエピタキシャル層上に第１導電型の第１真性エピタキシャル層を形成し、前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、
    前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、
    前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、
    前記第２接合領域の上面に第１電極を形成して、前記第２真性エピタキシャル層の上面に第２電極を形成する段階と、を含むことを特徴とするフォトダイオードの製造方法。
  4. 前記第２真性エピタキシャル層の上面に第２電極を形成する段階は、
    前記第２真性エピタキシャル層内に第２導電型の高濃度注入層を形成する段階と、
    前記第２導電型の高濃度注入層に接する第２電極を形成する段階と、を含むことを特徴とする請求項３に記載のフォトダイオードの製造方法。
  5. 半導体基板上に第１導電型の埋込層を形成した後に、前記埋込層上に第１導電型の第１真性エピタキシャル層を形成し、前記第１真性エピタキシャル層内に第１導電型の第１接合領域を形成する段階と、
    前記第１接合領域及び前記第１真性エピタキシャル層上に第２導電型の第２真性エピタキシャル層を形成する段階と、
    前記第２真性エピタキシャル層上に真性キャッピングエピタキシャル層を形成する段階と、前記真性キャッピングエピタキシャル層及び前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するように第１導電型の第２接合領域を形成する段階と、
    前記第２接合領域の上面に第１電極を形成する段階と、
    前記真性キャッピングエピタキシャル層の上面に第２電極を形成する段階と、を含むことを特徴とするフォトダイオードの製造方法。
  6. 前記真性キャッピングエピタキシャル層の上面に第２電極を形成する段階は、
    前記真性キャッピングエピタキシャル層内に第２導電型の高濃度注入層を形成する段階と、
    前記第２導電型の高濃度注入層に接する第２電極を形成する段階と、を含むことを特徴とする請求項５に記載のフォトダイオードの製造方法。
  7. 前記第２接合領域の上面に第１電極を形成する段階は、
    前記第２接合領域内に第１導電型の高濃度注入層を形成する段階と、
    前記第１導電型の高濃度注入層に接する第１電極を形成する段階と、を含むことを特徴とする請求項１、請求項３または請求項５のいずれか１項に記載のフォトダイオードの製造方法。
  8. 前記第２真性エピタキシャル層上に前記フォトダイオードの受光部を分割する第１導電型の高濃度注入層を形成する段階をさらに含むことを特徴とする請求項１、請求項３または請求項５のいずれか１項に記載のフォトダイオードの製造方法。
  9. 前記第１電極を形成して前記第２電極を形成した後に、
    反射防止膜を形成する段階をさらに含むことを特徴とする請求項１、請求項３または請求項５のいずれか１項に記載のフォトダイオードの製造方法。
  10. Ｐ型半導体基板の全面上にＰ型埋込層、第１真性キャッピングエピタキシャル層、及びＰ型の第１真性エピタキシャル層を順次形成する段階と、
    前記第１真性エピタキシャル層内にＰ型の第１接合領域を形成する段階と、
    前記第１接合領域及び第１真性エピタキシャル層上にＮ型の第２真性エピタキシャル層を形成する段階と、
    前記第２真性エピタキシャル層上に第２真性キャッピングエピタキシャル層を形成する段階と、
    前記第２真性キャッピングエピタキシャル層及び前記第２真性エピタキシャル層を貫通して前記第１接合領域と接するようにＰ型の第２接合領域を形成する段階と、
    前記第２真性キャッピングエピタキシャル層内にＮ＋型の第１高濃度注入層を形成する段階と、
    前記第１接合領域にＰ＋型の第２高濃度注入層を形成し、前記Ｎ＋型高濃度注入層を分割するＰ＋型の第３高濃度注入層を形成する段階と、
    前記第２高濃度注入層と接するアノードを形成する段階と、
    前記第３高濃度注入層と接するカソードを形成する段階と、を含むことを特徴とするフォトダイオードの製造方法。
  11. 前記アノードを形成して前記カソードを形成した後に反射防止膜を形成する段階をさらに含むことを特徴とする請求項１０に記載のフォトダイオードの製造方法。
  12. 半導体基板上の第１導電型の埋込層と、
    前記埋込層上の第１真性キャッピングエピタキシャル層と、
    前記第１真性キャッピングエピタキシャル層上に順次形成された第１導電型の第１真性エピタキシャル層及び第２導電型の第２真性エピタキシャル層と、
    前記第２真性エピタキシャル層上の第２真性キャッピングエピタキシャル層と、
    前記第１真性エピタキシャル層内に形成された第１導電型の第１接合領域と、
    前記第２真性キャッピングエピタキシャル層及び第２真性エピタキシャル層を貫通して前記第１接合領域と接する第１導電型の第２接合領域と、
    前記第２接合領域の上面の第１電極と、
    前記第２真性キャッピングエピタキシャル層の上面の第２電極と、を含むことを特徴とするフォトダイオード。
  13. 前記第２真性キャッピングエピタキシャル層と前記第２電極間に、第２導電型の高濃度注入層をさらに含むことを特徴とする請求項１２に記載のフォトダイオード。
  14. 半導体基板上の第１導電型の埋込層と、
    前記埋込層上の真性キャッピングエピタキシャル層と、
    前記真性キャッピングエピタキシャル層上に順次形成された第１導電型の第１真性エピタキシャル層及び第２導電型の第２真性エピタキシャル層と、
    前記第１真性エピタキシャル層内に形成された第１導電型の第１接合領域と、
    前記第２真性エピタキシャル層を貫通して前記第１接合領域と接する第１導電型の第２接合領域と、
    前記第２接合領域の上面の第１電極と、
    前記第２真性エピタキシャル層の上面の第２電極と、を含むことを特徴とするフォトダイオード。
  15. 前記第２真性エピタキシャル層と前記第２電極間に、第２導電型の高濃度注入層をさらに含むことを特徴とする請求項１４に記載のフォトダイオード。
  16. 半導体基板上の第１導電型の埋込層と、
    前記埋込層上に順次形成された第１導電型の第１真性エピタキシャル層及び第２導電型の第２真性エピタキシャル層と、
    前記第２真性エピタキシャル層上の真性キャッピングエピタキシャル層と、
    前記第１真性エピタキシャル層内に形成された第１導電型の第１接合領域と、
    前記真性キャッピングエピタキシャル層及び第２真性エピタキシャル層を貫通して前記第１接合領域と接する第１導電型の第２接合領域と、
    前記第２接合領域の上面の第１電極と、
    前記真性キャッピングエピタキシャル層の上面の第２電極と、を含むことを特徴とするフォトダイオード。
  17. 前記真性キャッピングエピタキシャル層と前記第２電極間に、第２導電型の高濃度注入層をさらに含むことを特徴とする請求項１６に記載のフォトダイオード。
  18. 前記第２接合領域内に形成されて前記第１電極と接する第１導電型の高濃度注入層をさらに含むことを特徴とする請求項１２、請求項１４または請求項１６のいずれか１項に記載のフォトダイオード。
  19. 前記第２真性エピタキシャル層上に形成されて前記フォトダイオードの受光部を分割する第１導電型の高濃度注入層をさらに含むことを特徴とする請求項１２、請求項１４または請求項１６のいずれか１項に記載のフォトダイオード。
  20. 受光部の光反射を防止するための反射防止膜をさらに含むことを特徴とする請求項１２、請求項１４または請求項１６のいずれか１項に記載のフォトダイオード。

JP2004340996A 2003-11-27 2004-11-25 フォトダイオード及びその製造方法 Pending JP2005159366A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084960A KR100564587B1 (ko) 2003-11-27 2003-11-27 포토 다이오드 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
JP2005159366A true JP2005159366A (ja) 2005-06-16

Family

ID=34617304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340996A Pending JP2005159366A (ja) 2003-11-27 2004-11-25 フォトダイオード及びその製造方法

Country Status (4)

Country Link
US (1) US7135349B2 (ja)
JP (1) JP2005159366A (ja)
KR (1) KR100564587B1 (ja)
CN (1) CN100449795C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124471A (ja) * 2009-12-14 2011-06-23 Nichia Corp 受光素子

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594277B1 (ko) * 2004-05-25 2006-06-30 삼성전자주식회사 포토 다이오드 및 그 제조방법
US20070102736A1 (en) * 2005-11-04 2007-05-10 Cheng-Hsing Chuang Image sensor device and method for manufacturing the same
US8237206B2 (en) * 2008-08-12 2012-08-07 United Microelectronics Corp. CMOS image sensor, method of making the same, and method of suppressing dark leakage and crosstalk for CMOS image sensor
US8598673B2 (en) * 2010-08-23 2013-12-03 Discovery Semiconductors, Inc. Low-noise large-area photoreceivers with low capacitance photodiodes
GB2485400B (en) * 2010-11-12 2014-12-10 Toshiba Res Europ Ltd Photon detector
EP2779255B1 (en) * 2013-03-15 2023-08-23 ams AG Lateral single-photon avalanche diode and their manufacturing method
DE102016112490B4 (de) 2016-07-07 2022-05-25 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
JP2019033195A (ja) * 2017-08-09 2019-02-28 キヤノン株式会社 撮像装置の製造方法
CN108447938B (zh) * 2018-02-27 2019-12-20 中国科学院微电子研究所 光电探测器
CN217426769U (zh) * 2021-03-25 2022-09-13 意法半导体(克洛尔2)公司 光电二极管
US20240006548A1 (en) * 2022-05-31 2024-01-04 Georgia Tech Research Corporation Avalanche photodiodes and methods of making the same
CN115084177A (zh) * 2022-06-27 2022-09-20 上海华力微电子有限公司 Cmos图像传感器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205564A (ja) * 1988-02-12 1989-08-17 Hamamatsu Photonics Kk 光半導体装置およびその製造方法
JPH0352271A (ja) * 1989-07-20 1991-03-06 Sanyo Electric Co Ltd 光起電力装置
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JP2000200894A (ja) * 1998-12-28 2000-07-18 Sharp Corp 回路内蔵型受光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794439A (en) * 1987-03-19 1988-12-27 General Electric Company Rear entry photodiode with three contacts
JPH04286167A (ja) 1991-03-14 1992-10-12 Sanyo Electric Co Ltd 光起電力装置の製造方法
JP3798808B2 (ja) * 1991-09-27 2006-07-19 ハリス・コーポレーション 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法
JP3882210B2 (ja) * 1995-09-13 2007-02-14 ソニー株式会社 光学装置
US5930635A (en) * 1997-05-02 1999-07-27 National Semiconductor Corporation Complementary Si/SiGe heterojunction bipolar technology
KR19990006160A (ko) 1997-06-30 1999-01-25 김영환 애벌런치 포토 다이오드 및 그의 제조방법
US6225674B1 (en) * 1999-04-02 2001-05-01 Motorola, Inc. Semiconductor structure and method of manufacture
US6586317B1 (en) * 2001-05-08 2003-07-01 National Semiconductor Corporation Method of forming a zener diode in a npn and pnp bipolar process flow that requires no additional steps to set the breakdown voltage
KR100524997B1 (ko) * 2004-01-02 2005-10-31 삼성전자주식회사 상보형 바이폴라 접합 트랜지스터의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205564A (ja) * 1988-02-12 1989-08-17 Hamamatsu Photonics Kk 光半導体装置およびその製造方法
JPH0352271A (ja) * 1989-07-20 1991-03-06 Sanyo Electric Co Ltd 光起電力装置
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JP2000200894A (ja) * 1998-12-28 2000-07-18 Sharp Corp 回路内蔵型受光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124471A (ja) * 2009-12-14 2011-06-23 Nichia Corp 受光素子

Also Published As

Publication number Publication date
US20050118743A1 (en) 2005-06-02
CN100449795C (zh) 2009-01-07
KR100564587B1 (ko) 2006-03-28
US7135349B2 (en) 2006-11-14
CN1622344A (zh) 2005-06-01
KR20050051205A (ko) 2005-06-01

Similar Documents

Publication Publication Date Title
US7863701B2 (en) Optical semiconductor device and method for manufacturing the same
US8030728B2 (en) Optical semiconductor device
US20090008739A1 (en) Photo Diodes Having a Conductive Plug Contact to a Buried Layer and Methods of Manufacturing the Same
JP4671981B2 (ja) 光半導体装置
JP2009164604A (ja) イメージセンサー及びその製造方法
JP3798951B2 (ja) 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置
JP2005159366A (ja) フォトダイオード及びその製造方法
US20090261441A1 (en) Optical semiconductor device
US6492702B2 (en) Circuit-incorporating light receiving device
US20090115016A1 (en) Optical semiconductor device and method for manufacturing the same
JP2009164585A (ja) イメージセンサー及びその製造方法
KR100898621B1 (ko) 향상된 감도를 가진 광반도체장치
JP2004087979A (ja) 受光素子およびその製造方法並びに回路内蔵型受光素子
WO2004049460A1 (ja) 光半導体装置
JP2005019947A (ja) 受光素子および増幅素子が一体形成された半導体装置およびその製造方法
JP2009164603A (ja) イメージセンサー及びその製造方法
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP2004103704A (ja) 半導体受光装置およびこれを備えた光学装置
JP2009010267A (ja) 受光素子の製造方法及び受光素子
JP2005203741A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706