JP2005265751A - 磁気検出回路 - Google Patents

Abstract

【課題】 ホール素子とその周辺回路を一つの半導体チップ上に有するモノリシックＩＣ化された磁気センサにおいて、製造ばらつきにかかわらずホール素子の磁気−電気変換特性の温度依存性を有効に補償することが可能な回路構成技術を提供する。
【解決手段】 ホール素子を電圧で駆動するとともに、Ｙ＝ａＴ²＋ｂまたはＹ＝ａＴ²＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を持つ電圧を発生する回路を設け、該回路で発生された電圧をホール素子に駆動電圧として印加してホール素子の磁気−電気変換特性の温度依存性を補償するようにした。
【選択図】 図１

Description

本発明は、ホール素子を用いた磁気センサの駆動回路及び信号検出回路の温度補償および製造ばらつき補償に適用して有効な技術に関し、例えばホール素子とその周辺回路が１つのシリコンチップ上に形成されてなるモノリシックＩＣ磁気センサに利用して有効な技術に関する。

従来、各種測定器や制御系におけるセンサとして磁気−電気変換特性を有するホール素子が利用されている。ホール素子の磁気−電気変換特性は温度依存性を有することが知られており、ホール素子を用いた磁気センサは比較的温度変化の大きな環境にて使用されることがあるので、温度変動に対して安定した出力が得られるようにするため種々の温度補償回路が従来より提案されており、例えば特許文献１や特許文献２に記載の発明などがある。

特許文献１の発明は、集積回路内においてホール素子を定電圧で駆動し、磁気−電気変換された電気信号を増幅するトランスコンダクタンス型増幅器の負荷にホール素子と同種の構造の抵抗を用いることで温度補償をしている。特許文献２の発明は、ホール素子を-1000ppm/℃程度の負の温度係数を持った電流で駆動することで磁気−電気変換特性の温度補償をしている。

また、ホール素子の磁気−電気変換特性は温度依存性が駆動電流の温度依存性とほぼ一致することに着目し、ホール素子の駆動電流を検出する監視手段と、検出された電流に比例した電圧を発生する回路とを設け、ホール素子の出力を弁別するコンパレータに対して安定したスレッシュホールド電圧を与えることにより温度補償するようにしたものがある。さらに、ホール素子を適当な温度依存性を持った定電圧源で駆動することにより、磁気−電気変換特性の温度依存性を補償するようにしたものもある。
米国特許４，７６０，２８５号 特開平１０−２５３７２８号公報

上記従来技術にあっては温度補償の点ではそれほど問題はないものの、特許文献１の発明やホール素子の駆動電流を監視する方式にあっては、製造プロセスにおけるパラメータの変動（以下、単に製造ばらつきと称する）で抵抗値がばらつき、それによって増幅器のゲインやコンパレータのスレッシュホールド電圧がばらついてシステム全体としての磁気−電気変換特性がばらついてしまうという不具合がある。

また、現在、ホール素子を用いた磁気センサの駆動回路の多くはモノリシックＩＣ化されているが、半導体チップ上におけるホール素子は一般にエピタキシャル層を用いて形成されることが多く、その場合、エピタキシャル層のキャリア濃度や厚みのばらつきが比較的大きいため素子自身の入力インピーダンスにばらつきが生じる。ホール素子の磁気−電気変換特性はホール移動度と印加電圧の積に比例しているため、ホール素子を特許文献２のように電流で駆動する方式にあっては、素子の製造ばらつきで入力インピーダンスにばらつきが生じると印加電圧が変化して、磁気−電気変換特性がばらついてしまう。そして、抵抗値やホール素子の特性ばらつきが大きいとＩＣの歩留まりが低下するという課題がある。

ところで、従来より定電圧回路に関しては、温度変動や素子の製造ばらつきにかかわらず比較的安定した定電圧を生成可能な回路や温度に比例し素子の製造ばらつきに依存しない定電圧を生成可能な回路として、種々の回路形式のものが提案されている。従って、製造ばらつきに伴うホール素子の磁気−電気変換特性のばらつきを小さくするためには、ホール素子を電流で駆動する方式よりも電圧で駆動する方式の方が有利であるが、エピタキシャル層からなるホール素子は、キャリヤ濃度およびホール移動度の製造ばらつきは比較的小さいもののホール移動度が温度変化で変動し易いため、温度変化によって素子の磁気−電気変換特性が変動してしまう。

また、シリコンやＧａＡｓのＩＣの場合には、ホール素子の磁気−電気変換特性は負の温度依存性を有するため、この負の温度依存性を補償するには印加電圧に正の温度依存性を持たせる必要があるが、正の温度依存性を持つ駆動回路や増幅回路を実現するのが比較的困難であるとともに、仮に実現できたとしてもホール素子や回路を構成する素子の特性が製造ばらつきでばらついたのではホール素子の磁気−電気変換特性がばらついてしまい、結果としてシステム全体の磁気−電気変換特性のばらつきが大きくなる。さらに、この温度依存性を補償するための従来の技術は、ホール素子の製造プロセスや駆動回路・増幅回路等の周辺回路の製造プロセスのばらつきに大きく依存しており、既存のプロセスでは磁気−電気変換特性のばらつきを充分に低減することができず、プロセスを改善するとコストアップを招くおそれがある。

また、ホール素子を適当な温度依存性を持った定電圧源で駆動することで温度補償を行なう従来方式にあっても、温度補償回路を構成する素子のばらつきによって特性がばらついてしまうとともに、定電圧源に所望の温度依存性を持たせるには抵抗値の温度依存性が低くかつ製造ばらつきの小さな抵抗が必要となるが、シリコンチップ上でそのような抵抗を形成することは困難であるため、精度を高めるには外付けの抵抗素子が必要になったり、抵抗値のトリミングが必要になるという課題がある。

この発明の目的は、ホール素子とその周辺回路を一つの半導体チップ上に有するモノリシックＩＣ化された磁気センサにおいて、周辺回路の製造ばらつきにかかわらずホール素子の磁気−電気変換特性の温度依存性を有効に補償することが可能な回路構成技術を提供することにある。
この発明の他の目的は、ホール素子とその温度補償を行なう機能を有する周辺回路を一つの半導体チップ上にモノリシックＩＣ化するのに好適な回路構成技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、ホール素子を電圧で駆動するとともに、Ｙ＝ａＴ²＋ｂまたはＹ＝ａＴ²＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を持つ電圧を発生する回路を設け、該回路で発生された電圧をホール素子に駆動電圧として印加してホール素子の磁気−電気変換特性の温度依存性を補償するようにしたものである。

ここで、上記式で表わされる温度依存性を持つ電圧をホール素子に駆動電圧として印加する代わりに、ホール素子の出力を増幅する増幅回路をそのゲインが上記式で表わされる温度依存性を有するように制御しても良い。また、ホール素子の出力を弁別するコンパレータを設けて磁気入力に対して２値化した信号を出力するセンサにおいては、コンパレータのスレッシュホールドレベルを、上記式で表わされる温度依存性に基づいて１／Ｙとなるように制御することで、ホール素子の磁気−電気変換特性が温度に依存して変化したとしても温度に影響されない正確な検出出力を補償させるようにしても良い。

ホール素子をシリコンチップ上に形成する場合、使用されるのはエピタキシャル層あるいは拡散層からなるｎ形半導体層であり、その場合ホール素子の磁気−電気変換特性はキャリヤ濃度に左右されるため製造ばらつきでばらつくおそれがあるが、上記式で表わされる温度依存性を持つ電圧がホール素子に駆動電圧として印加または増幅回路のゲインが上記式で表わされる温度依存性を有するように制御されると、製造ばらつきでホール素子の磁気−電気変換特性がばらついたとしても、温度依存性の少ない検出出力が得られるようになる。また、磁気入力に対して２値化した信号を出力するセンサにおいては、コンパレータのスレッシュホールドレベルを上記式で表わされる温度依存性に基づいて１／Ｙとなるように制御することで、ホール素子の磁気−電気変換特性が温度に依存して変化したとしても温度に影響されない正確な２値化出力が得られるようになる。

なお、本発明の上記した手段は、ホール素子を有する磁気センサがモノリシックＩＣとして形成される場合に適用すると最も有効であるが、ホール素子と周辺回路が別の半導体チップ上に形成される場合にも有効である。また、ホール素子が形成される半導体チップは、シリコンまたはＧａＡｓに限定されるものでないが、シリコンまたはＧａＡｓである場合に適用すると有効である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ホール素子とその周辺回路を一つのシリコンチップ上に有するモノリシックＩＣ化された磁気センサにおいて、製造ばらつきにかかわらずホール素子の磁気−電気変換特性の温度依存性を有効に補償し、温度が変化しても安定した検出出力を得ることができるようになる。また、ホール素子とその温度補償を行なう機能を有する周辺回路を一つのシリコンチップ上にモノリシックＩＣ化することが容易になり、歩留まりが向上するという効果がある。

以下、本発明の好適な実施例を図面に基づいて説明する。
本発明の第１の実施形態は、ホール素子を電圧で駆動するとともに、Ｙ＝ａＴ²＋ｂ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を持つ電圧を発生する回路を設け、該回路で発生された電圧をホール素子に駆動電圧として印加してホール素子の磁気−電気変換特性の温度依存性を補償するようにしたものである。

一般にモノリシック集積回路において、絶対温度Ｔに比例し製造ばらつきにほとんど依存しない電圧を得るのは容易である。また、温度や製造ばらつきにほぼ依存しない定電圧源を得るのも比較的簡単である。このような定電圧生成回路の一つとしてバンドギャップ基準電圧回路が良く知られている。また、上記定数ａ、ｂの調整は同種類の抵抗など２つ素子のサイズ比を適宜設定することで実現可能である。モノリシックＩＣプロセスで形成される抵抗素子は、個々の素子の抵抗値のばらつきが大きく温度係数も決して小さくないが、抵抗比はばらつきが小さく温度依存性も非常に小さい。従って、抵抗比を利用して定電圧を発生させてホール素子を駆動するように構成すると、製造プロセスにほぼ依存しない温度補償された磁気−電気変換特性が得られる。

なお、ホール素子の製造ばらつきによってホール素子の入力抵抗や出力抵抗は大きくばらつくが、ホール移動度はあまり変化しない。例えば、キャリヤ濃度が1×１０¹⁵cm^-3のｎ型シリコンの場合、キャリヤ濃度が一桁ずれてもホール移動度の変化は高々１０％程度である。通常のシリコンＩＣプロセスではキャリヤ濃度のバラツキを１０％程度に押さえるのは比較的容易であので、エピタキシャル層やｎ型拡散層からなるホール素子とその周辺回路が１つの半導体チップに形成されたモノリシックＩＣにおいて、ホール素子のホール移動度のばらつきはないとみなすことができる。

ところで、通常、ホール素子の磁気−電気変換特性は、以下の様に記述することができる。
ＶH＝ｋ・μH・Ｖi・Ｂ ……（１）

ここで、ＶHはホール電圧（ホール素子の出力電圧）、ｋはホール素子の形状等による定数、μHはホール移動度、Ｖiはホール素子への印加電圧（入力電圧）、Ｂは印加磁束密度である。式（１）より、磁気−電気変換率は、
ＶH／Ｂ＝ｋ・μH・Ｖi ……（２）
となり、μHとＶiの積に比例することが分かる。シリコンの場合μHはｎ型の方がｐ型よりも大きく、低濃度の方が高濃度の場合よりも大きい為、もっぱら低濃度（1×１０¹⁴cm^-3〜１×１０¹⁶cm^-3程度）のｎ型半導体が用いられる。この場合μHの温度依存性は−4000〜−8000ppm／℃程度となるが、この濃度領域では濃度のバラツキによるμHのばらつきは小さく無視できる。従って、印加電圧Ｖiを製造プロセスに依存しない値にすることができれば、ＶH／Ｂを製造プロセスに依存しない値にすることができる。以下、ｎ型シリコンについて記述するが、他の場合も数値が異なるだけで原理は同じである。

しかし、μHの温度依存性も同時に補償するには、式（２）を温度で微分した次式
{(ＶH／B)／ｄＴ}(ＶH／Ｂ)＝(dμH ／dＴ)／μH＋(dＶi／dＴ）／Ｖi ……（３）
の左辺が≒０となる必要がある。一方、μHは以下のように表わせる。
μH＝μH0・exp(αＴ) ……（４）
ここで、μHOは基準温度Ｔ0でのμH、αは−0．004〜−0．008／℃即ち−4000〜−8000ppm／℃である。

従って、式(３)と式(４)とから、
(dＶi／dＴ)／Ｖi＝−(dμH ／dＴ)／μH0・exp(αＴ)
が得られる。ここで、ｄμH ／ｄＴ＝αμH0・exp(αＴ)であるので、
(dＶi／dＴ)／Ｖi＝−α ……（５）
が温度補償条件となる。

次に、モノリシックＩＣプロセスにおいてプロセス変動に対して安定な電圧源を検討する。
詳細は後述の具体例において説明するが、温度依存電圧源はＶT電圧源として広く知られており、その発生電圧Ｖthermalは以下の通りになる。
Ｖthermal＝(ｌｎＮ）・（ｋB・Ｔ／ｑ）＝(ｌｎＮ)・ＶT ……（６）

ここで、ｌｎは対数関数、Ｎはエミッタ面積比、ｋBはボルツマン定数、ｑは電気素量、ＶT＝ｋB・Ｔ／ｑである。従って、Ｖthermalは温度Ｔに比例する電圧で、その係数はすべて定数でプロセスのバラツキには全く依存しない。一方で、プロセスのバラツキに対して安定で温度に対して独立な電圧源としてはバンドギャップ基準電圧回路のような電圧源が良く知られており、この電圧をＶBGとする。

上記Ｖthermal、ＶBGを元に、モノリシックＩＣプロセスにおいて可能な手段で印加電圧Ｖiを発生させ、式（５）を満たせば目的は達成される。モノリシックＩＣプロセスでは、プロセスばらつきに対して安定で簡単な演算回路として定数倍、加算（または、減算）、乗除算の各回路があり、これらを利用して以下の電圧が発生可能である。そのブロックを図１に示す。

図１において、１０は温度依存性のある電圧を発生するＶT電圧発生回路、２０は温度依存性のない電圧を発生するＶBG電圧発生回路、３０はＹ＝ａＴ²＋ｂにおけるａＴ²に相当する成分を得るための乗除算器、４０はＹ＝ａＴ²＋ｂにおけるｂに相当する成分を得るための定数倍回路、５０はａＴ²＋ｂの演算を行なう加算器（もしくは減算器でも可）である。図１の回路により生成される電圧Ｖiは、次式
Ｖi＝ａ1・(Ｖthermal)²／ＶBG＋ｂ1・ＶBG ‥‥（７）
で表わすことができる。ここで、ａ1、ｂ1は定数である。式（６）を用いて式（７）を変形すると、
Ｖi＝{ａ1・（ｌｎＮ）²／ＶBG）・ＶT²＋ｂ1・ＶBG ……（８）
となる。この式は、さらに、ＶT＝ｋB・Ｔ／ｑより、
Ｖi＝{ａ1・（ｌｎＮ）²・ｋB²／ｑ²・ＶBG）}Ｔ²＋ｂ1・ＶBG ……（９）
と変形される。ここで、{ａ1・（ｌｎＮ）²・ｋB²／ｑ²・ＶBG）}は定数であるので“ａ”とおき、ｂ1・ＶBGを“ｂ”とおくと、ａ，ｂはプロセスに依存しない独立の定数とみなすことができる。

上記式（８）又は（９）を、温度Ｔで微分すると以下の式が得られる。
(dＶi／dＴ)／Ｖi＝(２・Ｔ)／{Ｔ²＋(ｂ／ａ)} ……（１０）
基準温度Ｔ0で（５）式を満たすとき、（５）、（１０）式より、
(ｂ／ａ)＝−(２／α）・Ｔ0−Ｔ0² ……（１１）
この条件とき（１１）式を（１０）式に代入すると、
(dＶi／dＴ）／Ｖi＝−α[1+{(T-T0)／Ｔ0}]／[1−αTo{(T−T0)／To}
＋(αT0／2）{(T-T0)／T0}²] ……(１２)
が得られる。（１２）式より、Ｔ＝Ｔ0の近傍で近似的に（dＶi／dＴ）／Ｖi＝−αが成り立つ。

ここで、−２５℃から１００℃までの使用温度範囲を想定して、基準温度をＴ0＝３１０Ｋ（約３７℃）とし、ホール移動度μH0の温度係数αを−0．0055／℃即ち−5500ppm／℃とすると、(ｂ／ａ)＝1．６６×１０⁴となり、この時の（２）式で表される磁気−電気変換率を実際に計算すると、図２の様になり、充分な温度補償がなされていることが分かる。

図３には、Ｖi＝ａ1・(Ｖthermal)²／ＶBG＋ｂ1・ＶBGすなわちＹ＝ａＴ²＋ｂで表わされる温度依存性を持つ電圧を発生する回路の具体例を示す。なお、図３において、バイポーラトランジスタを示す記号の近傍に付記されている“１”，“２”，“４”，“９”なる数字はトランジスタ特にエミッタのサイズを比で表わしたものである。

図３において、トランジスタＱ６，Ｑ８，Ｑ９および抵抗Ｒ３，Ｒ４，Ｒ５からなる回路は温度依存性のない電圧を発生するバンドギャップ基準電圧回路であり、トランジスタＱ８，Ｑ９のコレクタが抵抗Ｒ４，Ｒ５を介して結合されたノードＡに、バンドギャップ電圧ＶBG（概ね1．26Ｖ程度）に相当する電位が発生する。そして、このノードＡに抵抗Ｒ８を介して直列にトランジスタＱ５が接続されことにより、Ｑ５のエミッタが接続されたノードＢにはバンドギャップ電圧ＶBGの２倍の電位ＶBが発生するように設計されている。トランジスタＱ１〜Ｑ４および抵抗Ｒ１，Ｒ２からなる回路６０は、バンドギャップ基準電圧回路にバイアスを与えるバイアス回路である。

本実施例のバンドギャップ基準電圧回路は、トランジスタＱ８とＱ９のエミッタ面積比をＮ（本実施例ではＮ＝９）とすると、抵抗Ｒ３に発生する電圧ＶR3は、ＶR3＝ＶT(lnＮ)である。これが図１の温度Ｔに依存する電圧発生回路１０に相当するものとなる。従って、トランジスタＱ８のコレクタ電流IcQ8は、
IcQ8＝ＶT(lnＮ)／R3 ……（１８）
で表わされる温度依存性のある電流となる。図３の回路においては、R4＝R5とされており、これによりIcQ8＝IcQ９となる。さらに、トランジスタＱ５とＱ７はそのエミッタ面積比が２：１されているため、
IcQ8＝IcQ9＝IcQ5／２＝IcQ7＝IcQlO＝IcQ12＝ＶT(lnＮ)／R3 ……（１９）
であり、IcQ7は温度依存性のある電流となる。R3≒R4／10である。

図３の回路では、直列のトランジスタＱ１０とＱ１２が２乗回路を構成しており、これに前記トランジスタＱ７のコレクタ電流が流されることで、温度に依存した電圧ＶTが２乗された電流ＩVT²が生成され、カレントミラー回路でトランジスタＱ１１に転写される。

上記ノードＢから温度依存性のない電圧ＶBが引き出されて印加されたノードＦと接地点との間に接続されたトランジスタＱ２０〜Ｑ２３と抵抗Ｒ９，Ｒ１０は、図１における電圧ＶBGを発生する回路２０に相当する回路を構成している。この回路内の抵抗Ｒ９，Ｒ１０は抵抗比が２：１すなわちR9＝2・R10とされており、Ｑ２０，Ｑ２１，Ｑ２２のベース・エミッタ間電圧ＶBEはほぼ等しいすなわちＶBEQ20＝ＶBEQ22とみなすことができる。そのため、トランジスタＱ２３に流れる電流ＩcQ23は、次式
ＩcQ23＝ＩcQ21＋ＩcQ22＝ＩcQ20＋ＩcQ22
＝（2・ＶBG−ＶBEQ20−ＶBEQ22）／R9＋ＶBEQ20／R10
＝2・ＶBG／R9−2・ＶBEQ20／R9＋2・ＶBEQ20／R9
＝2・ＶBG／R9 ……（２０）
で表わされる。

そして、この回路で生成された電流IcQ23（以下、ＩVBGと記す）が、上記トランジスタＱ２３とカレントミラーをなすトランジスタＱ２４に転写され、Ｑ２４のコレクタ電流が上記トランジスタＱ１１から引き抜かれることにより、トランジスタＱ１５には上記２乗電流ＩVT²を電流ＩVBGで除算した値に相当する電流ＩVT²／ＩVBGが流れる。つまり、Ｑ10，Ｑ11，Ｑ12，Ｑ15は乗除算器を構成しており、ＩcQ23＝ＩcQ24＝ＩcQ11であることから
ＩcQ15＝ＩcQ10・ＩcQ12／ＩcQ11＝{ＶT²・（lnＮ）²・R9}（2・ＶBG・R3²） ……（２１）
となる。この電流がトランジスタＱ１３とＱ１４とからなるカレントミラーでＱ１４に転写される。

トランジスタＱ１８，Ｑ１９および抵抗Ｒ１１，Ｒ１２は図１における定数倍回路４０に相当する回路を構成しており、Ｑ１７のコレクタ電流ＩcQ17は該定数倍回路により抵抗Ｒ１１，Ｒ１２の抵抗比に応じて定数倍されＩcQ19として出力される。この電流ＩcQ19は次式
ＩcQ19＝R11／R12・ＩcQ17＝R11／R12・ＩcQ23
＝２・（R11／R12）（ＶBG／R9） ……（２２）
で表わされる。

そして、上記電流ＩcQ14とＩcQ19が流されるトランジスタＱ１４とＱ１９はコレクタ同士が結合されて電流加算回路を構成しているため、電流ＩcQ14とＩcQ19は共通コレクタで電流加算され、さらに抵抗Ｒ７で電流から電圧に変換される為、ノードＤの電位ＶDは次式
ＶD＝R7・（ＩcQ14十ＩcQ19）
＝R7・[{ＶT²・（lnＮ）²・R9}／（２・ＶBG・R3²）
＋２・（R11／R12）(ＶBG／R9)}]
＝{(R7／R3）(R9／R3）（lnＮ）²／（２・ＶBG)}・ＶT²
＋２・（R11／R12）（R7／R9）・ＶBG
＝（R7／R3）（R9／R3）（lnＮ）²／（２・ＶBG）・（ｋB／ｑ）²・Ｔ²
＋２・（R11／R12）（R7／R9）・ＶBG ……（２３）

上記式（２３）の第１項のＴ²の項の係数はプロセスに依存しない定数と抵抗比のみであり、第２項も同様である。このため、抵抗Ｒ２〜Ｒ１０をモノリシックＩＣ内に同一種類の抵抗として形成すれば、ノードＤの電位ＶDはプロセスのバラツキに対して極めて安定で所望の温度依存性を有する電圧となる。ノードＤの電位ＶD を受けるトランジスタＱ２９〜Ｑ３４および抵抗Ｒ１３，Ｒ１４からなる回路７０は、出力電圧を抵抗Ｒ１３，Ｒ１４で分割した電圧が反転入力端子（Ｑ３０のベースにフィードバックされることで入力電圧（ＶD）に比例した電圧を出力するインピーダンス変換用のアンプである。

ホール素子に十分な電力を供給できるようにするため、本実施例ではトランジスタ２５のエミッタ側のノードＥとグランドとの間にホール素子の電源端子を接続した。この場合も抵抗Ｒ１３とＲ１４を同一種類の抵抗とすればノードＥとグランドとの間の電圧は、ノードＤの電位と全く同じ温度依存性を有するようになる。図４に温度に対するノードＥの電位すなわちホール素子の印加電圧を、また図５に本実施例の駆動回路を用いた場合のホール素子の磁気−電気変換特性を示す。図５より十分な温度補償効果が得られていることが分かる。

以上、ホール素子の駆動電圧をＹ＝ａＴ²＋ｂとした場合を説明したが、ホール素子の駆動電圧をＹ＝ａＴ²すなわちｂ＝０としたり、ｂを負とすることも可能である。Ｙ＝ａＴ²とした場合やｂが負の場合には、Ｙ＝ａＴ²＋ｂでｂが正の場合よりも大きい温度係数を得られる。したがって、ホール素子自体の温度依存性が大きい場合（低濃度の場合）に対応できるばかりでなく、多くの場合にアプリケーションに用いられる磁石の発生する磁場の温度依存性が通常では負であることを考慮すると、Ｙ＝ａＴ²またはｂを負とした方が、システムの温度依存性を安定にできる場合があるので、かかる方式も有効である。

また、本実施例は回路構成を簡単かつ分かり易くすることを念頭において考えたため、図３の様な回路になったが、図３の回路では、各トランジスタのベース電流が誤差を発生することがある。したがって、乗除算器、加算（減算）器としてオペアンプ回路を用いた乗除算器、加算（減算）器などを用いればもっと高精度な回路を実現することができる。さらに、本実施例では、アナログ乗除算器を用いているが、アナログ乗算器を用いても良いし、デジタル乗除算回路もしくはデジタル乗算回路あるいはＤＳＰ（デジタル・シグナル・プロセッサ）などを用いても良い。

次に、本発明の第２の実施形態を説明する。第２の実施形態は、ホール素子を電圧で駆動するとともに、Ｙ＝ａＴ²＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を持つ電圧を発生する回路を設け、該回路で発生された電圧をホール素子に駆動電圧として印加してホール素子の磁気−電気変換特性の温度依存性を補償するものである。

具体的には、温度依存のあるＶT電圧源を用いて、次式
Ｖi＝ａ1・（Ｖthermal）²／ＶBG＋ｂ1・Ｖthermal ……（１３）
で表わされる電圧を発生してホール素子に駆動電圧として印加する。

ここで、ａ1、ｂ1は定数である。（１３）式を変形して
Ｖi＝{ａ1・（ｌｎＮ）²／ＶBG}・ＶT²＋ｂ1・（lnＮ）ＶT ……（１４）
さらに、
Ｖi＝{ａ1・（lnＮ）²・ｋB²／(ｑ²・ＶBG)}・Ｔ²＋ｂ1（ｋB／ｑ）Ｔ……（１５）
となる。ここで、{ａ1・（lnＮ）²・ｋB²／ｑ²・ＶBG）}は定数であるのでａとおき、同様にｂ1（ｋB／ｑ）をｂとおくと、ａ，ｂはプロセスに依存しない独立の定数とみなすことができる。

ここで、式（１４）又は（１５）を温度Ｔで微分すると以下の式が得られる。
（dＶi／dＴ）／Ｖi＝{２・Ｔ＋(ｂ／ａ)}／{Ｔ²＋（ｂ／ａ）Ｔ} ……（１６）

基準温度Ｔ0で（５）式を満たすとき、（５）、（１６）式より、
（ｂ／ａ）＝−（２Ｔ0＋αＴ0²）／(１＋αＴ0) ……(１７）
が得られる。この時の温度による微分式の計算は省略するが、−２５℃から１００℃までの使用温度範囲を想定して、基準温度をＴ0＝３１０Ｋ（約３７℃）とし、ホール移動度μH0の温度係数αを−0．0055／℃即ち−5500ppm／℃とすると、(ｂ／ａ)＝１３０となる。この時、（２）式で表される磁気−電気変換率を計算により求めると、図６のようになり、充分な温度補償がなされていることが分かる。この第２実施形態の場合、（ｂ／ａ）は第１実施形態の（１１）式の計算値よりかなり小さい。このことはホール素子の材料や回路方式の選択の幅を広げることを意味する。

第２実施形態のＹ＝ａＴ²＋ｂＴで表わされる温度依存性を持つ電圧を発生する回路は、図１のブロック図において、破線Ａのように、ＶT発生回路１０から加算器（減算器）５０へ温度Ｔの一次関数で示される電流を供給することで可能であり、その具体的な回路は、図示しないが、図３の回路に若干の修正を加えることで実現することが可能である。

以上、ホール素子の印加電圧を制御する方式を説明したが、ホール素子を温度依存性のない定電圧で駆動し、ホール素子の出力電圧を増幅するアンプのゲインにノードＤの電圧と同じ温度依存性を持たせてもよい。この場合、ホール素子の出力電圧は温度依存性（＝α）を有したままであるが、アンプの出力では温度補償ができている。このようにゲインをコントロールする方法の具体的な一つの例として、コントロール可能な電流源を２つ有し、その電流比でゲインが決定されるようなアンプを用いる方法がある。

図７にそのようなゲイン調整可能なアンプの具体例を示す。
図７の利得可変アンプは、入力電圧Ｖinを次式
Ｖout＝Ｖｃ＋Ｖｏ＝Ｖｃ＋Ａ・（I2／I1）・Ｒｏ・Ｖin ……(２４)
で表わされる電圧に変換して出力する。ここで、ＶｃはボルテージフォロワＶＦの非反転入力端子に印加される定電圧源からの電圧、Ａはアンプのゲイン、I2／I1は定電流源Ｉ１，Ｉ２の電流比、ＲｏはボルテージフォロワＶＦの出力端子とアンプの出力ノードとの間に接続された抵抗の抵抗値である。式(２４)より、定電流源Ｉ１の電流値I1を一定にして定電流源Ｉ２の電流値I2を変化させればアンプのゲインを変化させることができることが分かる。

したがって、定電流源Ｉ１，Ｉ２の電流として、図３の実施例の回路のノードＢの電位ＶBを電圧−電流変換した電流（換言すればＩcQ17と相似の電流）とノードＤの電位ＶDを電圧−電流変換した電流（換言すればＩcQ14＋ＩcQ19と相似の電流）を用いれば、図７のアンプの入力が温度依存性を有していなくても、アンプの出力に第１の実施形態と同様なａＴ²＋ｂの温度依存性を与えることが可能である。

さらに、磁気入力に対し２値化出力をする方式の磁気センサにあっては、その磁気スレシュホールドの値の温度依存性を補償するようにしても良い。図８には、そのような２値化出力をする方式の磁気センサの概略構成を示す。

図８において、１００は単結晶シリコンのような半導体チップ、１１０はこの半導体チップ上にｎ形エピタキシャル層として形成されたホール素子、１２０は前記ホール素子１１０の一方の端子に印加する駆動電圧を発生する定電圧電源回路、１３０は上記ホール素子２の一対の出力端子が差動入力端子に接続されホール素子の出力を増幅するアンプ、１４０はこのアンプ１３０の出力電圧と所定のスレシュホールド値ＶTHとを比較するコンパレータ、１５０はコンパレータ１４０に供給されるスレシュホールド値ＶTHを生成する回路である。

コンパレータ１４０に入力された電圧が上記スレシュホールド値ＶTHと比較され、その出力によってオープンコレクタ形式の出力バイポーラトランジスタＱ０がオン、オフ駆動されて出力電流の形で出力端子ＯＵＴより外部へ出力される。出力端子ＯＵＴに接続された外付けの抵抗および容量はノイズを低減するための素子である。この実施例においては、コンパレータ１４０に供給されるスレシュホールド値ＶTHが、図３のような回路により生成されるＹ＝ａＴ²＋ｂで示されるような電圧Ｙに基づいて、１／Ｙのような温度依存性を有するように制御される。このような方式によって、前記実施例と同様に、ホール素子の磁気−電気変換特性が温度に依存して変化したとしても温度に影響されない正確な検出出力を得ることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、ホール素子が周辺回路を構成する素子とともに１つの半導体チップ上に形成されたモノリシックＩＣ磁気センサに適用した場合について説明したがこの発明はそれに限定されるものでなく、複数のＩＣと電子部品からなるハイブリッドＩＣ磁気センサに適用することができる。

本発明は、車速度センサ、車輪速度センサ、クランク角センサ等の温度の変化が大きい環境で使用される磁気センサに適用すると最も有効であるが、自動車以外の用途、例えば洗濯機、エアコンなどのブラシレスモターの回転子の位置検出などの家庭用電気製品における磁気センサ、その他、無接点マイクロスイッチ、流量計、車高調整やシフトレバーなどに代表されるポジションセンサなどにも利用することができる。

温度補償された定電圧（ホール素子駆動電圧）を発生する定電圧発生回路の第１実施形態の構成例を示すブロック図である。 図１の定電圧発生回路により生成された電圧が印加されたホール素子の磁気−電気変換特性を示す特性図である。 図１の定電圧発生回路の具体的な回路例を示す回路図である。 図３の定電圧発生回路によりホール素子に印加される電圧の温度に対する関係を示すグラフである。 図３の定電圧発生回路により生成された電圧が印加されたホール素子の磁気−電気変換特性を示す特性図である。 第２実施形態の定電圧発生回路により生成された電圧が印加されたホール素子の磁気−電気変換特性を示す特性図である。 第３実施形態の磁気センサに用いられるホール素子の出力を増幅する可変利得アンプの回路例を示す回路図である。 第４実施形態の磁気センサの構成例を示すブロック図である。

符号の説明

１０ ＶT電圧発生回路
２０ ＶBG電圧発生回路
３０ 乗除算器
４０ 定数倍回路
５０ 加算器（減算器）
１００ 半導体チップ
１１０ ホール素子
１２０ 定電圧電源回路
１３０ 定電流源
１４０ コンパレータ

Claims (5)

1. ホール素子と、該ホール素子に印加される駆動電圧を発生する定電圧駆動回路とを備え、１つの半導体チップに形成された磁気検出回路であって、上記定電圧回路は、Ｙ＝ａＴ²＋ｂまたはＹ＝ａＴ²＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を持つ駆動電圧を発生し、該駆動電圧の温度依存性で上記ホール素子の磁気−電気変換特性を補償させるようにしたことを特徴とする磁気検出回路。
2. ホール素子と、該ホール素子に印加される駆動電圧を発生する定電圧駆動回路と、前記ホール素子の出力を増幅する可変利得増幅回路とを備え、１つの半導体チップに形成された磁気検出回路であって、前記定電圧駆動回路は温度依存性のない電圧を発生するように構成され、前記増幅回路はそのゲインがＹ＝ａＴ²＋ｂまたはＹ＝ａＴ²＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を有するように制御されることを特徴とする磁気検出回路。
3. ホール素子と、該ホール素子に印加される駆動電圧を発生する定電圧駆動回路と、前記ホール素子の出力を弁別するコンパレータと、該コンパレータに供給されるスレシュホールド値を生成する定電圧回路とを備え、１つの半導体チップに形成された磁気検出回路であって、前記定電圧電源回路は温度依存性のない電圧を発生するように構成され、前記定電圧回路はＹ＝ａＴ²＋ｂまたはＹ＝ａＴ²＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性に基づいて１／Ｙとなるように制御されるスレシュホールド値を生成するように構成されていることを特徴とする磁気検出回路。
4. 前記定電圧駆動回路は、温度依存性を持つ電流を生成する第１電流生成回路と、温度依存性のない電流を生成する第２電流生成回路と、前記第１電流生成回路および第２電流生成回路で生成された電流を入力とする乗除算回路と、前記第２電流生成回路で生成された電流に比例した電流を出力する定数倍回路と、前記乗除算回路と前記定数倍回路から出力される電流を加算もしくは減算する電流合成回路と、合成された電流を電圧に変換する電流−電圧変換手段とから構成されていることを特徴とする請求項１に記載の磁気検出回路。
5. 前記ホール素子は前記半導体チップに形成されたエピタキシャル層またはｎ型半導体層からなることを特徴とする請求項１〜４に記載の磁気検出回路。

Images