JP2005294434A - 素子搭載基板およびそれを用いた半導体装置 - Google Patents

素子搭載基板およびそれを用いた半導体装置 Download PDF

Info

Publication number
JP2005294434A
JP2005294434A JP2004105583A JP2004105583A JP2005294434A JP 2005294434 A JP2005294434 A JP 2005294434A JP 2004105583 A JP2004105583 A JP 2004105583A JP 2004105583 A JP2004105583 A JP 2004105583A JP 2005294434 A JP2005294434 A JP 2005294434A
Authority
JP
Japan
Prior art keywords
element mounting
mounting substrate
resin film
type polymer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004105583A
Other languages
English (en)
Other versions
JP4338570B2 (ja
Inventor
Ryosuke Usui
良輔 臼井
Noriaki Kojima
則章 児島
Hiroyuki Watanabe
裕之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004105583A priority Critical patent/JP4338570B2/ja
Priority to TW94107788A priority patent/TWI255535B/zh
Priority to US11/086,640 priority patent/US20050238878A1/en
Priority to CNB2005100628153A priority patent/CN100429767C/zh
Publication of JP2005294434A publication Critical patent/JP2005294434A/ja
Application granted granted Critical
Publication of JP4338570B2 publication Critical patent/JP4338570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 信頼性の高い素子搭載基板を提供する
【解決手段】 カルド型ポリマー含有樹脂膜は後述するように優れた耐湿性および密着性を有する。さらに、フォトソルダーレジスト層３２８の表層を構成する樹脂層３２８ａと樹脂層３２８ｂには同じ系列の樹脂が用いられているため、樹脂層３２８ａと樹脂層３２８ｂとの間の層間密着性は安定している。このため、樹脂層３２８ａを構成する材料として、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の表面に搭載される素子や他の層との密着性を向上させることができる。したがって、素子搭載基板４００の信頼性を向上させることができる。
【選択図】 図１０

Description

本発明は、素子搭載基板およびそれを用いた半導体装置に関するものである。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
図１２は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
特許文献１には、他のＣＳＰの例が記載されている。同公報記載には、高周波用ＬＳＩを搭載するシステム・イン・パッケージが開示されている。このパッケージは、ベース基板上に、多層配線構造が形成され、その上に高周波用ＬＳＩをはじめとする半導体素子が形成されている。多層配線構造は、コア基板や絶縁樹脂層付銅箔などが積層された構造となっている。
特開２００２−９４２４７号公報
上記公報記載の技術をはじめ、システム・イン・パッケージに用いられるソルダーレジスト層は、ソルダーレジスト層内に埋設される配線パターンの配線間絶縁膜としての役割を果たし、最上層に形成されるソルダーレジスト層の表面にはベアチップなどの半導体素子が直接搭載されるため、機械的剛性や、耐熱性だけでなく、寄生容量、吸湿特性や密着性についても高い性能が要求される。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、信頼性の高い素子搭載基板を提供することにある。
本発明によれば、素子を搭載するための素子搭載基板であって、基材と、該基材上に設けられた絶縁膜と、該絶縁膜上に設けられた複数の層からなるソルダーレジスト層とを含み、ソルダーレジスト層のうち少なくとも一つの層は、カルド型ポリマーを含むことを特徴とする素子搭載基板が提供される。
本発明によれば、ソルダーレジスト層のうち少なくとも一つの層は、カルド型ポリマーを含み、密着性、吸湿特性などの諸特性に優れた材料を用いることにより、信頼性の高い素子搭載基板を提供するができる。
また、ソルダーレジスト層の最表層は、カルド型ポリマーを含んでいてもよい。
また、ソルダーレジスト層に素子を接続する配線が設けられていてもよい。
また、カルド型ポリマーを含むソルダーレジスト層のガラス転移温度が１８０℃以上２２０℃以下であり、カルド型ポリマーを含むソルダーレジスト層の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であってもよい。
また、カルド型ポリマーを含むソルダーレジスト層のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であってもよい。
本発明によれば、上記いずれかの素子搭載基板と、該素子搭載基板に搭載されている半導体素子とを備えることを特徴とする半導体装置が提供される。
本発明によれば、信頼性の高い素子搭載基板を備えることにより、信頼性の高い半導体装置を提供することができる。
なお、絶縁膜は、単層絶縁膜でも多層絶縁膜でもよいものとする。
なお、本発明において、素子搭載基板とは、ＬＳＩチップやＩＣチップなどの半導体素子を搭載するための基板を意味する。たとえば、後述するＩＳＢ（登録商標）構造におけるインターポーザー基板などが挙げられる。また、素子搭載基板は、シリコン基板などの剛性を有するコア基板を備えてもよいが、コア基板を有さず、絶縁樹脂膜からなる多層絶縁膜を備えるコアレス構造であってもよい。
本発明によれば、信頼性の高い素子搭載基板を提供することができる。
以下、本発明の実施の形態について説明するが、その前に、実施の形態で採用するＩＳＢ構造について説明する。ＩＳＢ（Integrated System in Board；登録商標）は、本出願人により開発された独自のパッケージである。ＩＳＢは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。
図１はＩＳＢの一例を示す概略構成図である。ここではＩＳＢの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このＩＳＢでは、ＬＳＩベアチップ２０１、Ｔｒベアチップ２０２およびチップＣＲ２０３が銅パターン２０５からなる配線により結線された構造となっている。ＬＳＩベアチップ２０１は、裏面に半田ボール２０８が設けられた引き出し電極や配線に対し、金線ボンディング２０４により導通されている。ＬＳＩベアチップ２０１の直下には、導電性ペースト２０６が設けられ、これを介してＩＳＢがプリント配線基板に実装される。ＩＳＢ全体はエポキシ樹脂などからなる樹脂パッケージ２０７により封止された構造となっている。
このパッケージによれば、以下の利点が得られる。
(i)コアレスで実装できるため、トランジスタ、ＩＣ、ＬＳＩの小型・薄型化を実現できる。
(ii)トランジスタからシステムＬＳＩ、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ(System in Package)を実現できる。
(iii)現有の半導体素子を組合せできるため、システムＬＳＩを短期間に開発できる。
(iv)半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
(v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
(vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
(vii)パッケージサイズはフリーであり、1個あたりの廃材を６４ピンのＳＱＦＰパッケージと比較すると、約１／１０の量となるため、環境負荷を低減できる。
(viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
(ix)ＩＳＢのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
次にＩＳＢの製造プロセス上のメリットについて説明する。図２は、従来のＣＳＰおよび本発明に係るＩＳＢの製造プロセスの対比図である。図２（Ｂ）は、従来のＣＳＰの製造プロセスを示す。はじめにベース基板上にフレームを形成し、各フレームに区画された素子形成領域にチップが実装される。その後、各素子について熱硬化性樹脂によりパッケージが設けられ、その後、素子毎に金型を利用して打ち抜きを行う。最終工程の打ち抜きでは、モールド樹脂およびベース基板が同時に切断されるようになっており、切断面における表面荒れなどが問題になる。また打ち抜きを終わった後の廃材が多量に生じるため、環境負荷の点で課題を有していた。
一方、図２（Ａ）は、ＩＳＢの製造プロセスを示す図である。はじめに、金属箔の上にフレームを設け、各モジュール形成領域に、配線パターンを形成し、その上にＬＳＩなどの回路素子を搭載する。続いて各モジュール毎にパッケージを施し、スクライブ領域に沿ってダイシングを行い、製品を得る。パッケージ終了後、スクライブ工程の前に、下地となる金属箔を除去するので、スクライブ工程におけるダイシングでは、樹脂層のみの切断となる。このため、切断面の荒れを抑制し、ダイシングの正確性を向上させることが可能となる。
第一の実施の形態
図１０（ｂ）は、本実施形態に係る４層ＩＳＢ構造を備える素子搭載基板４００を示す断面図である。
本実施形態に係る素子搭載基板４００は、基材３０２の上面に、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８を順に積層してなる構造を有する。また、基材３０２の下面に、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８を順に積層してなる構造を有する。さらにまた、フォトソルダーレジスト層３２８は、絶縁樹脂膜３１２に近い側から、樹脂層３２８ｂ、樹脂層３２８ａの順に積層してなる構造を有する。
ここで、４層ＩＳＢ構造とは、内部に配線層を４層有する構造のことであり、その配線層は絶縁膜３１２内およびフォトソルダーレジスト層３２８内に埋設されている。また、フォトソルダーレジスト層３２８は、その層内にビアホールを形成するプロセスの都合上、感光性を有することが求められる。
また、４層ＩＳＢ構造において、基材３０２を挟んで、上面の絶縁樹脂膜３１２と下面の絶縁樹脂膜３１２とを構成する材料として同じ材料を用いることができ、また、上面のフォトソルダーレジスト層３２８と下面のフォトソルダーレジスト層３２８とを構成する材料として同じ材料を用いることができるので、製造工程を簡略化することができるというプロセス上の利点がある。
また、これらの基材３０２、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８を貫通する貫通孔３２７が設けられている。
また、基材３０２には、銅膜３０８からなる配線の一部、銅膜３２０からなる配線の一部、ビア３１１の一部などが埋め込まれている。絶縁樹脂膜３１２には、銅膜３０８からなる配線の一部、銅膜３２０からなる配線の一部、配線３０９、ビア３１１の一部、ビア３２３の一部などが埋め込まれている。樹脂層３２８ａおよび樹脂層３２８ｂにより構成されるフォトソルダーレジスト層３２８には、銅膜３２０からなる配線の一部、ビア３２３の一部などが埋め込まれている。また、フォトソルダーレジスト層３２８には、開口部３２６が設けられている。
ここで、基材３０２に用いる材料としては、特にガラスエポキシ基板に限定されず、適度な剛性を有する材料であれば使用可能である。例えば、基材３０２として、樹脂基板やセラミック基板などを用いることができる。より具体的には、低誘電率であるため高周波特性に優れた基材を用いることができる。すなわち、ポリフェニールエチレン（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン（テフロン（登録商標））、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、エポキシ系樹脂、アクリル系樹脂、セラミックあるいはセラミックと有機基材の混合体などを用いることができる。ここで、基材３０２の厚さは、たとえば、６０μｍ程度とする。
絶縁樹脂膜３１２に用いる材料としては、加熱により軟化する樹脂材料であり、絶縁樹脂膜３１２をある程度薄膜化させることができる樹脂材料が用いられる。特に、低誘電率であり、高周波特性に優れた樹脂材料を好適に用い得る。ここで、絶縁樹脂膜の厚さは、たとえば、４０μｍ程度とする。
ここで、絶縁樹脂膜３１２には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、たとえば粒子状または繊維状のＳｉＯ2やＳｉＮを用いることができる。
また、フォトソルダーレジスト層３２８を構成する樹脂層３２８ａを構成する材料としては、後述する、カルド型ポリマー含有樹脂膜が用いられる。また、樹脂層３２８ｂを構成する樹脂材料としては、ポリイミド、エポキシ等の感光性を有する樹脂などが好ましく用いられ、より好ましくは、樹脂層３２８ａを構成する樹脂材料と同じ樹脂系列のエポキシ等の熱硬化性・感光性樹脂などが用いられる。ここで、樹脂層３２８ｂの厚さは、たとえば、３５μｍ程度であり、樹脂層３２８ａの厚さは、たとえば、２５μｍ程度である。
ここで、カルド型ポリマーは、嵩高い置換基が主鎖の運動を阻害することにより、優れた機械的強度、耐熱性および低い線膨張率を有する。よって、樹脂層３２８ａにカルド型ポリマー含有樹脂膜を用いることにより、ヒートサイクルにおいて、樹脂層３２８ａとその周囲の層との密着性の低下または層間剥離などが抑制される。このため、本実施形態に係る素子搭載基板４００の信頼性および耐熱性が良好となる。
また、上記の銅膜３０８からなる配線、銅膜３２０からなる配線、配線３０９、ビア３１１、ビア３２３などからなる多層配線構造としては、例えば銅配線などに限定されず、アルミニウム配線、アルミニウム合金配線、銅合金配線、ワイヤーボンディングされた金配線、金合金配線、またはこれらの混合配線などを用いることもできる。
また、上記の４層ＩＳＢ構造の表面または内部には、トランジスタやダイオードなどの能動素子、キャパシタや抵抗などの受動素子が設けられていてもよい。これらの能動素子または受動素子は、４層ＩＳＢ中の多層配線構造に接続し、ビア３２３などを通じて外部の導電部材と接続可能としてもよい。
図３から図１０は、本実施形態に係る４層ＩＳＢ構造を備える素子搭載基板４００の工程断面図である。
図３（ａ）に示すように、ドリルで直径１５０ｎｍ程度の孔を開口した銅箔３０４が圧着された基材３０２を用意する。ここで、基材３０２の厚さは、たとえば、６０μｍ程度とし、銅箔３０４の厚さは、たとえば、１０μｍから１５μｍ程度とする。
ここで、基材３０２に用いる材料としては、たとえば、エポキシ樹脂、ＢＴレジン、液晶ポリマー等の樹脂材料が好ましく用いられる。
図３（ｂ）に示すように、銅箔３０４の上面に、フォトエッチングレジスト層３０６をラミネートする。
ついで、ガラスをマスクとして露光することでフォトエッチングレジスト層３０６をパターニングする。その後、図４（ａ）および（ｂ）に示すように、フォトエッチングレジスト層３０６をマスクとして、たとえば、直径１００ｎｍ程度のビアホール３０７を形成する。ビアホール３０７を形成する方法として、たとえば、薬液による化学エッチング加工などを用いることもできる。その後、ビアホール３０７内をウェット処理により粗化および洗浄する。つづいて、図４（ｃ）に示すように、高アスペクト比対応の無電解めっき、次いで電解めっきにより、ビアホール３０７内を導電性材料で埋め込み、ビア３１１を形成した後に、全面に銅膜３０８を形成する。
ビア３１１は、たとえば以下のようにして形成することができる。まず、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁樹脂に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。
図５（ａ）に示すように、銅膜３０８の上下の表面にフォトエッチングレジスト層３１０をラミネートする。つづいて、図５（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１０をマスクとして銅膜３０８をエッチングすることにより、銅からなる配線３０９を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅めっきをエッチング除去し、配線パターンを形成することができる。
図６（ａ）に示すように、銅箔３１４付きの絶縁樹脂膜３１２を、配線３０９の上下から圧着する。ここで、絶縁樹脂膜の厚さは、たとえば、４０μｍ程度とし、銅箔３１４の厚さは、たとえば、１０μｍ〜１５μｍ程度とする。
絶縁樹脂膜３１２に用いる材料としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が用いられる。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、ＢＴレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、フィラーや添加剤を添加してもよい。フィラーとしては、たとえば粒子状または繊維状のＳｉＯ２やＳｉＮを用いることができる。
圧着の方法としては、銅箔付き絶縁樹脂膜３１２を基材３０２および配線３０９に当接し、絶縁樹脂膜３１２内に基材３０２および配線３０９を嵌入する。次に、図６（ｂ）に示すように、絶縁樹脂膜３１２を真空下または減圧下で加熱して基材３０２および配線３０９に圧着する。つづいて、図６（ｃ）に示すように、銅箔３１４にＸ線を照射することで、銅箔３１４、絶縁樹脂膜３１２、配線３０９、基材３０２を貫通する孔３１５を開口する。
図７（ａ）に示すように、銅箔３１４の上下の表面にフォトエッチングレジスト層３１６をラミネートする。つづいて、図７（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１６をマスクとして、銅箔３１４をエッチングすることにより、銅からなる配線３１９を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。
図８（ａ）に示すように、配線３１９の上下の表面にフォトエッチングレジスト層３１７をラミネートする。つづいて、図８（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１７をマスクとして、たとえば、直径１００ｎｍ程度のビアホール３２２を形成する。ビアホール３２２を形成する方法として、本実施形態では薬液による化学エッチング加工によったが、そのほか、機械加工、プラズマを用いたドライエッチング法、レーザ加工などを用いることもできる。その後、ビアホール３２２内をウェット処理により粗化および洗浄する。つづいて、図８（ｃ）に示すように、高アスペクト比対応の無電解めっき、次いで電解めっきにより、ビアホール３２２内を導電性材料で埋め込み、ビア３２３を形成した後に、全面に銅膜３２０を形成する。
ビア３２３は、たとえば以下のようにして形成することができる。まず、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁樹脂に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。
図９（ａ）に示すように、銅膜３２０の上下の表面に、フォトエッチングレジスト層３１６をラミネートする。つづいて、図９（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１６をマスクとして、銅膜３２０をエッチングすることにより、銅からなる配線３２４を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。
図１０（ａ）に示すように、配線３２４の上下の表面に、あらかじめ、樹脂層３２８ａと樹脂層３２８ｂとが積層されたフォトソルダーレジスト層３２８をラミネートする。ラミネートの条件としては、たとえば、温度１１０℃、時間１〜２分、２気圧などが用いられる。その後、アフターベーク工程により樹脂層３２８ａを一部硬化させる。
樹脂層３２８ｂの厚さは、たとえば、３５μｍ程度であり、樹脂層３２８ａの厚さは、たとえば、２５μｍ程度である。ここで、樹脂層３２８ａには、後述する、カルド型ポリマー含有樹脂膜が用いられる。樹脂層３２８ｂを構成する樹脂材料としては、たとえば、ポリイミド、エポキシ等の感光性を有する樹脂などが好ましく用いられ、より好ましくは樹脂層３２８ａを構成する樹脂材料と同じ樹脂系列の、エポキシ等の熱硬化性・感光性樹脂などが用いられる。
つづいて、図１０（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトソルダーレジスト層３２８をマスクとして、ビアホール３２２に形成されたビア３２３を露出するように、たとえば、直径１００ｎｍ程度のビアホール３２６を形成する。ビアホール３２６を形成する方法として、本実施形態では、たとえば、薬液による化学エッチング加工などを用いる。その後、露出されたビア３２３に金メッキを施す（不図示）。
以下、本実施形態において、カルド型ポリマー含有樹脂膜を、フォトソルダーレジスト層を構成する樹脂層３２８ａに用いることの効果について説明する。
ここで、カルド型ポリマーとは、式（I）に示すように、環状の基がポリマー主鎖に直接結合した構造を有するポリマーの総称である。なお、式（I）において、Ｒ1、Ｒ2はアルキレン基や芳香環を含む２価の基などの２価の基を表す。
Figure 2005294434
すなわち、このカルド型ポリマーとは、四級炭素を有する嵩高い置換基が、主鎖に対して、ほぼ直角に存在する構造を有しているポリマーのことである。
ここで、環状部は、飽和結合でも不飽和結合を含んでいてもよく、炭素の他、窒素原子、酸素原子、硫黄原子、リン原子等の原子を含んでいてもよい。また、環状部は多環であってもよく、縮合環であってもよい。また、環状部は、他の炭素鎖と結合していても、更には、架橋していてもよい。
なお、嵩高い置換基としては、たとえば、式（I）に示すように、五員環の両側に六員環が結合し、五員環の残り一つの炭素原子が主鎖と結合した構造を有する縮合環を有するフルオレニル基などの環状の基が挙げられる。
フルオレニル基とは、式（II）に示すように、フルオレンの９位の炭素原子が脱水素化された基であり、カルド型ポリマーにおいては、式（I）に示すように、脱水素化された炭素原子の位置で、主鎖であるアルキル基の炭素原子と結合している。
Figure 2005294434
カルド型ポリマーは、上記構造を有するポリマーであるため、
（１）ポリマー主鎖の回転拘束
（２）主鎖及び側鎖のコンフォメーション規制
（３）分子間パッキングの阻害
（４）側鎖の芳香族置換基導入等による芳香族性の増加
といった効果を奏する。
したがって、カルド型ポリマーは、高い機械的強度、高耐熱性、溶剤溶解性、高透明性、高屈折率、低複屈折率、更には、より高い気体透過性といった特徴を有する。
また、カルド型ポリマー含有樹脂膜は、後述するように優れた耐湿性および密着性を有する。さらに、フォトソルダーレジスト層３２８の表層を構成する樹脂層３２８ａと樹脂層３２８ｂには同じ系列の樹脂が用いられているため、樹脂層３２８ａと樹脂層３２８ｂとの間の層間密着性は安定している。このため、樹脂層３２８ａに、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の表面に搭載される素子や他の層との密着性を向上させることができる。したがって、素子搭載基板４００の信頼性を向上させることができる。
また、樹脂層３２８ａと樹脂層３２８ｂとを合わせたフォトソルダーレジスト層３２８の層厚は６０μｍ程度であり、通常用いられているフォトソルダーレジスト層の層厚である３５μｍ程度と比較すると、約１．７倍の層厚である。ゆえに、通常の膜厚のフォトソルダーレジスト層を用いた素子搭載基板の合計厚さと比較して、本実施形態における素子搭載基板４００の合計厚さは厚くなる。ここで、本実施形態の素子搭載基板４００においては、樹脂層３２８ａに、後述する解像度および剛性に優れるカルドポリマーを用いるために、解像度を低下させずに、フォトソルダーレジスト層３２８を厚くすることが可能になり、フォトソルダーレジスト層３２８は優れた剛性を有する。したがって、素子搭載基板４００の反り量を抑制することができる。この結果。素子搭載基板４００の信頼性を向上させることができる。
また、カルド型ポリマー含有樹脂膜は後述するように、優れた解像度を有する。また、本実施形態において樹脂層３２８ａに用いられるカルド型ポリマー含有樹脂膜の厚さは、樹脂層に通常用いられている厚さの約２／３であるから、カルド型ポリマー含有樹脂膜を用いた樹脂層３２８ａは、より優れた解像度を有する。このため、ビアホール３２６を形成する際の寸法精度を向上させることができる。したがって、素子搭載基板４００の信頼性を向上させることができる。
また、カルド型ポリマー含有樹脂膜は、後述するように、高い機械的強度および耐熱性を有する。そのため、素子搭載基板４００の信頼性を向上させることができる。
また、樹脂層３２８ｂに、樹脂層３２８ａと同じ樹脂系列の樹脂材料を用いることにより、樹脂層３２８ａと樹脂層３２８ｂとの線膨張係数を比較的近い値とすることができる。そのため、樹脂層３２８ａと樹脂層３２８ｂとの層間密着性を向上させることができる。したがって、素子搭載基板４００の信頼性を向上させることができる。
なお、上記カルド型ポリマーは、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるポリマーであってもよい。従来の一般的な感光性ワニスとしては、現像性を持つカルボン酸基オリゴマーと多官能アクリルとのブレンドが用いられているが、解像度の面でさらなる改善の余地があった。一般的な感光ワニスの代わりに、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるカルド型ポリマーを用いると、現像性を持つカルボン酸と架橋基であるアクリレート基とを同一分子鎖中に有し、主鎖に嵩高い置換基を持ちラジカル拡散し難いため、カルド型ポリマー含有樹脂膜の解像度が向上する利点がある。
また、カルド型ポリマー含有樹脂膜は、以下に示す諸物性値を満たすことが望ましい。なお、以下の諸物性値は、フィラーなどを含まない樹脂部分についての値であり、フィラーなどを添加することにより、適宜調整可能である。
ここで、上記カルド型ポリマー含有樹脂膜のガラス転移温度（Ｔｇ）は、例えば１８０℃以上とすることができ、特に好ましくは１９０℃以上である。ガラス転移温度がこの範囲にあると、カルド型ポリマー含有樹脂膜の耐熱性が向上する。
また、上記カルド型ポリマー含有樹脂膜のガラス転移温度（Ｔｇ）は、例えば２２０℃以下とすることができ、特に好ましくは２１０℃以下である。ガラス転移温度がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。ガラス転移温度は、例えばバルク試料の動的粘弾性測定（ＤＭＡ）により測定可能である。
また、上記カルド型ポリマー含有樹脂膜のＴｇ以下の領域における線膨張係数（ＣＴＥ）は、例えば８０ｐｐｍ／℃以下とすることができ、特に好ましくは７５ｐｐｍ／℃以下である。線膨張係数がこの範囲にあると、カルド型ポリマー含有樹脂膜と、他の部材などとの密着性が向上する。
また、上記カルド型ポリマー含有樹脂膜のＴｇ以下の領域における線膨張係数（ＣＴＥ）は、例えば５０ｐｐｍ／℃以上とすることができ、特に好ましくは５５ｐｐｍ／℃以上である。また、上記ポリマーにフィラーを配合することにより、ＣＴＥを２０ｐｐｍ／℃以下の樹脂組成物を得ることもできる。線膨張係数がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。線膨張係数は、例えば熱機械分析装置（ＴＭＡ）による熱膨張測定により測定可能である。
また、上記カルド型ポリマー含有樹脂膜の熱伝導率は、例えば０．５０Ｗ／ｃｍ2・ｓｅｃ以下とすることができ、特に好ましくは０．３５Ｗ／ｃｍ2・ｓｅｃ以下である。熱伝導率がこの範囲にあると、カルド型ポリマー含有樹脂膜の耐熱性が向上する。
また、上記カルド型ポリマー含有樹脂膜の熱伝導率は、例えば０．１０Ｗ／ｃｍ2・ｓｅｃ以上とすることができ、特に好ましくは０．２５Ｗ／ｃｍ2・ｓｅｃ以上である。熱伝導率がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。熱伝導率は、例えば円板熱流計法（ＡＳＴＭ Ｅ１５３０）により測定可能である。
また、上記カルド型ポリマー含有樹脂膜の１０〜１００μｍ直径のビアにおけるビアアスペクト比は、例えば０．５以上とすることができ、特に好ましくは１以上である。ビアアスペクト比がこの範囲にあると、カルド型ポリマー含有樹脂膜の解像度が向上する。
また、上記カルド型ポリマー含有樹脂膜の１０〜１００μｍ直径のビアにおけるビアアスペクト比は、例えば５以下とすることができ、特に好ましくは２以下である。ビアアスペクト比がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。
また、上記カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電率は、例えば４以下とすることができ、特に好ましくは３以下である。誘電率がこの範囲にあると、カルド型ポリマー含有樹脂膜の高周波特性をはじめとする誘電特性が向上する。
また、上記カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電率は、例えば０．１以上とすることができ、特に好ましくは２．７以上である。誘電率がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。
また、上記カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接は、例えば０．０４以下とすることができ、特に好ましくは０．０２９以下である。誘電正接がこの範囲にあると、カルド型ポリマー含有樹脂膜の高周波特性をはじめとする誘電特性が向上する。
また、上記カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接は、例えば０．００１以上とすることができ、特に好ましくは０．０２７以上である。誘電正接がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。
また、上記カルド型ポリマー含有樹脂膜の２４時間吸水率（ｗｔ％）は、例えば３ｗｔ％以下とすることができ、特に好ましくは１．５ｗｔ％以下である。２４時間吸水率（ｗｔ％）がこの範囲にあると、カルド型ポリマー含有樹脂膜の耐湿性を向上することができる。
また、上記カルド型ポリマー含有樹脂膜の２４時間吸水率（ｗｔ％）は、例えば０．５ｗｔ％以上とすることができ、特に好ましくは１．３ｗｔ％以上である。２４時間吸水率（ｗｔ％）がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。
これら上記の複数の特性をカルド型ポリマー含有樹脂膜が満たす場合には、カルド型ポリマー含有樹脂膜を用いる樹脂層３２８ａに要求される、機械的強度、耐熱性、他の部材との密着性、解像度、誘電特性、耐湿性などの諸特性がバランス良く実現される。
第二の実施の形態
図１１は、本実施の形態における４層ＩＳＢ構造を備える素子搭載基板４００への半導体素子の各種搭載方法を模式的に示した断面図である。
本実施形態において、カルド型ポリマー含有樹脂膜とは、第一の実施形態で記載したカルド型ポリマー含有樹脂膜と同じである。
第一の実施形態で説明した素子搭載基板４００に半導体素子を搭載してなる半導体装置には、多くの形式がある。例えば、フリップチップ接続やワイヤーボンディングにより接続して搭載する形式がある。また、素子搭載基板４００に半導体素子をフェイスアップ構造やフェイスダウン構造により搭載する形式がある。また、素子搭載基板４００の片面や両面に半導体素子を搭載する形式がある。さらには、これらの各種形式を組み合わせてなる形式もある。
具体的には、例えば図１１（ａ）に示すように、第一の実施形態の素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフリップチップ形式で搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂと、半導体素子５００の電極パッド５０２ａ、５０２ｂとがそれぞれ互いに直接接続する。
また、図１１（ｂ）に示すように、素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフェイスアップ構造で搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂは、半導体素子５００上面の電極パッド５０２ａ、５０２ｂと、それぞれ金線５０４ａ、５０４ｂによりワイヤーボンディング接続されている。
また、図１１（ｃ）に示すように、素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフリップチップ形式で搭載し、素子搭載基板４００の下部にＩＣなどの半導体素子６００をフリップチップ形式で搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂは、半導体素子５００の電極パッド５０２ａ、５０２ｂとそれぞれ互いに直接接続する。また、素子搭載基板４００下面の電極パッド４０４ａ、４０４ｂは、半導体素子６００の電極パッド６０２ａ、６０２ｂとそれぞれ互いに直接接続する。
また、図１１（ｄ）に示すように、素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフェイスアップ構造で搭載し、素子搭載基板４００を、プリント基板７００の上部に搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂは、半導体素子５００上面の電極パッド５０２ａ、５０２ｂと、それぞれ金線５０４ａ、５０４ｂによりワイヤーボンディング接続される。また、素子搭載基板４００下面の電極パッド４０４ａ、４０４ｂは、プリント基板７００上面の電極パッド７０２ａ、７０２ｂとそれぞれ互いに直接接続する。
上記いずれの構造からなる半導体装置においても、第一の実施形態で説明したように、樹脂層３２８ａに、カルド型ポリマー含有樹脂膜を用いている。ここで、カルド型ポリマー含有樹脂膜は、上述するように、耐湿性、層間密着性、誘電特性、解像度などの諸特性に優れている。そのため、素子搭載基板４００上に搭載される素子との密着性に優れ、樹脂層３２８ａ上にビアホールなどを形成する際の寸法精度を向上させることができ、かつ、寄生容量を低減することができる。また、樹脂層３２８ａに、カルド型ポリマー含有樹脂膜であり、機械的強度の高いフィルムを用いており、フォトソルダーレジスト層３２８は厚膜となっている。そのため、素子搭載基板４００における基板全体の反りを抑制することができる。したがって、素子搭載基板４００上に素子を搭載する際の精度を向上させることができる。この結果、素子搭載基板４００上に素子を搭載することで、信頼性が高い半導体装置を提供することができる。
以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施の形態を変形可能なことはもちろんである。
たとえば、樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いてもよい。
カルド型ポリマー含有樹脂膜は、上述したような特徴を有するので、樹脂層３２８ｂには、密着性、耐熱性、誘電特性などの諸特性に優れた材料が用いられている。そのため、樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いることにより、樹脂層３２８ｂと、その周囲の層との間の層間密着性を向上させ、かつ、配線間寄生容量を低減させることができる。したがって、カルド型ポリマー含有樹脂膜を、樹脂層３２８ｂに用いることにより、本実施形態における素子搭載基板４００の信頼性を向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性が高い半導体装置を提供することができる。
また、樹脂層３２８ａに加えて、樹脂層３２８ｂを構成する材料として、カルド型ポリマー含有樹脂膜を用いてもよい。こうすることにより、樹脂層３２８ａおよび樹脂層３２８ｂは、カルド型ポリマー含有樹脂膜が有する優れた諸特性を備える。この結果、本実施形態における素子搭載基板４００の信頼性をさらに向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性がより向上された半導体装置を提供することができる。
また、樹脂層３２８ａに加えて、基材３０２または絶縁樹脂膜３１２を構成する材料として、カルド型ポリマー含有樹脂膜を用いてもよい。
樹脂層３２８ａに加えて、基材３０２を構成する材料として、カルド型ポリマー含有樹脂膜を用いることにより、以下の効果を得ることができる。
カルド型ポリマー含有樹脂膜は上述するように優れた密着性および耐熱性を有する。したがって、カルド型ポリマー含有樹脂膜を、樹脂層３２８ａに加えて、基材３０２にも用いることにより、本実施形態における素子搭載基板４００の信頼性をより向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性がより向上された半導体装置を提供することができる。
絶縁樹脂膜３１２に、カルド型ポリマー含有樹脂膜を用いることにより、以下の効果を得ることができる。
カルド型ポリマー含有樹脂膜は上述するように優れた密着性、耐熱性および誘電特性などを有するので、絶縁樹脂膜３１２の層間密着性が向上され、配線間寄生容量が低減される。このため、素子搭載基板４００の信頼性を向上させることができる。したがって、カルド型ポリマー含有樹脂膜を、樹脂層３２８ａに加えて、絶縁樹脂膜３１２にも用いることにより、本実施形態における素子搭載基板４００の信頼性をより向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性が顕著に向上された半導体装置を提供することができる。
また、基材３０２、樹脂層３２８ａおよび樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いてもよい。
ここで、カルド型ポリマー含有樹脂膜は、耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れるため、素子搭載基板４００を構成する材料は、剛性、耐熱性、層間密着性、寄生容量、素子搭載時の寸法精度、平坦性などの諸特性に優れている。このため、樹脂層３２８ａに加えて、基材３０２および樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性と製造安定性をより顕著に向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性がより顕著に向上された半導体装置を提供することができる。
また、絶縁樹脂膜３１２、樹脂層３２８ａおよび樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いてもよい。
ここで、カルド型ポリマー含有樹脂膜は、耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れるため、素子搭載基板４００を構成する材料は、剛性、耐熱性、層間密着性、寄生容量、素子搭載時の寸法精度、平坦性などの諸特性に優れている。このため、樹脂層３２８ａに加えて、絶縁樹脂膜３１２および樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性と製造安定性をより顕著に向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性がより顕著に向上された半導体装置を提供することができる。
また、基材３０２、絶縁樹脂膜３１２および樹脂層３２８ａに、カルド型ポリマー含有樹脂膜を用いてもよい。
ここで、カルド型ポリマー含有樹脂膜は耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れるため、素子搭載基板４００を構成する材料は、剛性、耐熱性、層間密着性、寄生容量、素子搭載時の寸法精度、平坦性などの諸特性に優れている。このため、樹脂層３２８ａに加えて、基材３０２および絶縁樹脂膜３１２に、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性と製造安定性をより顕著に向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性がより顕著に向上された半導体装置を提供することができる。
また、基材３０２、絶縁樹脂膜３１２、樹脂層３２８ａおよび樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いてもよい。
ここで、カルド型ポリマー含有樹脂膜は、耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れるため、素子搭載基板４００を構成する材料は、剛性、耐熱性、層間密着性、寄生容量、素子搭載時の寸法精度、平坦性などの諸特性に優れている。このため、樹脂層３２８ａに加えて、基材３０２、絶縁樹脂膜３１２および樹脂層３２８ｂに、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性と製造安定性をより顕著に向上させることができる。また、上記素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性がより顕著に向上された半導体装置を提供することができる。
また、４層ＩＳＢ構造以外の構造を有する素子搭載基板の基板、たとえば、配線層を４層以上、たとえば６層の配線層を有するＩＳＢ構造を備える素子搭載基板などのフォトソルダーレジスト層を構成する樹脂層にカルド型ポリマー含有樹脂膜を用いてもよいし、他の半導体パッケージの基板のフォトソルダーレジスト層の表層部の樹脂層にカルド型ポリマー含有樹脂膜を用いてもよい。
また、上記実施形態においては、樹脂層３２８ａと樹脂層３２８ｂがあらかじめ積層されたフォトソルダーレジスト層３２８を用いた構成について説明したが、樹脂層３２８ｂを絶縁樹脂膜３１２上に形成した後、樹脂層３２８ｂ上に樹脂層３２８ａを形成してもよい。
また、上記実施形態においては、樹脂層３２８ａと樹脂層３２８ｂとの２層の樹脂層が積層され、どちらかの樹脂層にカルド型ポリマー含有樹脂膜を用いたフォトソルダーレジスト層３２８を用いた構成について説明したが、樹脂層を３層以上積層したフォトソルダーレジスト層を用いて、その樹脂層のうち少なくとも１層にカルド型ポリマー含有樹脂膜を用いてもよい。こうすることにより、カルド型ポリマー含有樹脂膜は、耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れるため、素子搭載基板を構成するカルド型ポリマー含有樹脂膜を用いた樹脂層は、剛性、耐熱性、層間密着性、寄生容量、素子搭載時の寸法精度、平坦性などの諸特性に優れている。したがって、素子搭載基板４００の信頼性と製造安定性を向上させることができる。また、上記素子搭載基板上に半導体素子を搭載することにより、信頼性と製造安定性が向上された半導体装置を提供することができる。
ＩＳＢ（登録商標）の構造を説明するための図である。 ＢＧＡおよびＩＳＢ（登録商標）の製造プロセスを説明するための図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における素子搭載基板の製造手順を説明するための工程断面図である。 本発明の実施の形態における半導体装置の構造を説明するための断面図である 従来の一般的なＢＧＡの概略構成を説明するための図である。
符号の説明
３０２ 基材、３０４ 銅箔、３０６ フォトエッチングレジスト層、３０７ ビアホール、３０８ 銅膜、３０９ 配線、３１０ フォトエッチングレジスト層、３１１ ビア、３１２ 絶縁樹脂膜、３１４ 銅箔、３１５ 孔、３１６ フォトエッチングレジスト層、３１７ フォトエッチングレジスト層、３１８ フォトエッチングレジスト層、３１９ 配線、３２０ 銅膜、３２２ ビアホール、３２３ ビア、３２４ 配線、３２６ ビアホール、３２８ フォトソルダーレジスト層、３２８ａ 樹脂層、３２８ｂ 樹脂層、４００ 素子搭載基板、４０２ 電極パッド、４０４ 電極パッド、５００ 半導体素子、５０２ 電極パッド、５０４ 金線、６００ 半導体素子、６０２ 電極パッド、７００ プリント基板、７０２ 電極パッド。

Claims (6)

  1. 素子を搭載するための素子搭載基板であって、
    基材と、該基材上に設けられた絶縁膜と、該絶縁膜上に設けられた複数の層からなるソルダーレジスト層とを含み、
    前記ソルダーレジスト層のうち少なくとも一つの層は、カルド型ポリマーを含むことを特徴とする素子搭載基板。
  2. 請求項１に記載の素子搭載基板において、
    前記ソルダーレジスト層の最表層は、カルド型ポリマーを含むことを特徴とする素子搭載基板。
  3. 請求項１または２に記載の素子搭載基板において、
    前記ソルダーレジスト層に前記素子を接続する配線が設けられていることを特徴とする素子搭載基板。
  4. 請求項１乃至３いずれかに記載の素子搭載基板において、
    前記カルド型ポリマーを含むソルダーレジスト層のガラス転移温度が１８０℃以上２２０℃以下であり、
    前記カルド型ポリマーを含むソルダーレジスト層の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であることを特徴とする素子搭載基板。
  5. 請求項４に記載の素子搭載基板において、
    前記カルド型ポリマーを含むソルダーレジスト層のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であることを特徴とする素子搭載基板。
  6. 請求項１乃至５いずれかに記載の素子搭載基板と、
    該素子搭載基板に搭載されている半導体素子と、
    を備えることを特徴とする半導体装置。
JP2004105583A 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置 Expired - Fee Related JP4338570B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004105583A JP4338570B2 (ja) 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置
TW94107788A TWI255535B (en) 2004-03-31 2005-03-15 Device mounting board and semiconductor apparatus using the same
US11/086,640 US20050238878A1 (en) 2004-03-31 2005-03-22 Device mounting board
CNB2005100628153A CN100429767C (zh) 2004-03-31 2005-03-31 元件搭载基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105583A JP4338570B2 (ja) 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005294434A true JP2005294434A (ja) 2005-10-20
JP4338570B2 JP4338570B2 (ja) 2009-10-07

Family

ID=35327049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105583A Expired - Fee Related JP4338570B2 (ja) 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4338570B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201453A (ja) * 2005-12-28 2007-08-09 Sumitomo Bakelite Co Ltd 配線板および該配線板に用いられるソルダーレジスト用絶縁樹脂組成物
JP2012134567A (ja) * 2005-12-28 2012-07-12 Sumitomo Bakelite Co Ltd 配線板および該配線板に用いられるソルダーレジスト用絶縁樹脂組成物
WO2014133264A1 (ko) * 2013-02-28 2014-09-04 삼화전기 주식회사 저ｅｓｒ 전기 이중층 커패시터 및 그 조립방법
CN110875293A (zh) * 2018-09-03 2020-03-10 东芝北斗电子株式会社 发光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201453A (ja) * 2005-12-28 2007-08-09 Sumitomo Bakelite Co Ltd 配線板および該配線板に用いられるソルダーレジスト用絶縁樹脂組成物
JP2012134567A (ja) * 2005-12-28 2012-07-12 Sumitomo Bakelite Co Ltd 配線板および該配線板に用いられるソルダーレジスト用絶縁樹脂組成物
WO2014133264A1 (ko) * 2013-02-28 2014-09-04 삼화전기 주식회사 저ｅｓｒ 전기 이중층 커패시터 및 그 조립방법
CN110875293A (zh) * 2018-09-03 2020-03-10 东芝北斗电子株式会社 发光装置
CN110875293B (zh) * 2018-09-03 2023-11-03 日亚化学工业株式会社 发光装置

Also Published As

Publication number Publication date
JP4338570B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
JP3877717B2 (ja) 半導体装置およびその製造方法
JP4434845B2 (ja) 半導体モジュールとその製造方法および半導体装置
US20110011829A1 (en) Device Mounting Board
US7198986B2 (en) Electronic parts built-in substrate and method of manufacturing the same
TWI242855B (en) Chip package structure, package substrate and manufacturing method thereof
CN100429768C (zh) 元件搭载基板以及使用该基板的半导体装置
CN106409802A (zh) 承载体、封装基板、电子封装件及其制法
TW579560B (en) Semiconductor device and its manufacturing method
CN1744314B (zh) 具有层积结构的半导体装置及其制造方法
JP4338570B2 (ja) 素子搭載基板およびそれを用いた半導体装置
JP2004200668A (ja) 半導体装置およびその製造方法ならびに薄板状配線部材
CN100433306C (zh) 元件搭载基板以及使用该基板的半导体装置
CN100429767C (zh) 元件搭载基板
JP2005294352A (ja) 素子搭載基板およびそれを用いる半導体装置
JP2005294441A (ja) 素子搭載基板およびそれを用いた半導体装置
JP2005268669A (ja) 半導体装置の製造方法
JP2005294465A (ja) 素子搭載基板およびそれを用いた半導体装置
JP2005109068A (ja) 半導体装置およびその製造方法
JP2005294414A (ja) 素子搭載基板、その製造方法およびそれを用いる半導体装置
KR101563163B1 (ko) 내장형 기판 및 그 제조방법
JP4413206B2 (ja) 半導体装置およびその製造方法
CN113921503B (zh) 一种芯片屏蔽互连转接板及其制备方法
JPH0878566A (ja) 樹脂封止型半導体装置及び製造方法
JP2005286146A (ja) 半導体装置および半導体装置の製造方法
JP2004027186A (ja) 埋込樹脂組成物及びそれを用いた配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees