JP2006100552A - 配線基板および半導体装置 - Google Patents
配線基板および半導体装置 Download PDFInfo
- Publication number
- JP2006100552A JP2006100552A JP2004284681A JP2004284681A JP2006100552A JP 2006100552 A JP2006100552 A JP 2006100552A JP 2004284681 A JP2004284681 A JP 2004284681A JP 2004284681 A JP2004284681 A JP 2004284681A JP 2006100552 A JP2006100552 A JP 2006100552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- melting point
- low melting
- point metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07232—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】この配線基板15は、半導体チップ3が接合される接合面15aに形成され、半導体チップ3との接続のための接続電極14と、接合面15aに形成され、接続電極14を露出させるための開口6aを有するソルダレジスト膜6と、開口6a内において接続電極14上に設けられ、接続電極14よりも固相線温度の低い低融点金属材料からなる低融点金属膜16とを含む。各開口6aは、その容積VOが、その開口6a内に配置される接続電極14の体積VPと低融点金属膜16の体積VLとの和より大きいように形成されている。
【選択図】 図4
Description
図6は、フリップチップ接続構造を有する半導体装置の図解的な断面図である。この半導体装置51は、配線基板52と、機能素子54が形成された機能面53aを、配線基板52の接合面52aに対向させて接続された半導体チップ53とを備えている。
半導体チップ53の機能面53aには、機能素子54と電気的に接続された複数の電極パッド57が形成されている。電極パッド57は、機能面53aを覆う表面保護膜59に形成された開口59aから露出している。また、各電極パッド57の上には、突起電極58が、表面保護膜59の表面から突出して形成されている。
図7は、従来の半導体装置51の製造方法を説明するための図解的な断面図である。
まず、配線基板52が、接合面52aを上方に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール62により、半導体チップ53が、機能面53aと反対側の面である裏面53bを吸着されて、保持される。半導体チップ53は、機能面53aを下方に向けられて、配線基板52の接合面52aに対向される。半導体チップ53の機能面53aには、接続電極55上に半田ボール61が形成されている。
Chua Khoon Lam、他1名、"Assembly and Reliability Performance of Flip Chip with No-flow Underfills"、2003 Electronics Packaging Technology Conference、p.336-341
そこで、この発明の目的は、半導体チップとの電気的接続のための接続電極間での短絡を防止することができる配線基板およびそれを用いた半導体装置を提供することである。
この発明によれば、半導体チップとの接合面において、その最表面の絶縁膜に接続電極を露出させるための開口が形成され、その開口内に低融点金属部が配置されている。そのため、半導体チップとの接続の際、この配線基板を低融点金属部の固相線温度以上の温度に加熱して、低融点金属部の融液を生じさせることができる。この融液が固化して形成される接合材を介して、配線基板の接続電極と半導体チップとの電気的接続を達成できる。
この配線基板に半導体チップを接合する際、上記配線基板は上記接合面を上方に向けて保持されることが好ましい。この場合、接合の際、低融点金属部がその固相線温度以上の温度に加熱されて融液を生じたとしても、この融液は、重力の作用により下方に流れようとするから、絶縁膜の開口内に収容される。
請求項2記載の発明は、上記開口内の容積(VO)は、上記接続電極の体積(VP)と上記低融点金属部の体積(VL)との和よりも大きいことを特徴とする請求項1記載の配線基板である。
この発明によれば、開口内において、接続電極により占められる空間の残余の空間の容積は、低融点金属部の体積より大きい。低融点金属部の体積と、この低融点金属部が溶融および固化して得られる接合材の体積とは等しいので、開口は、この接合材の全量を収容し得る容積を有している。このため、低融点金属部やその融液は、接合時に開口内に収容され、接合面の面内方向に隣接する接続電極や突起電極へ移動しない。したがって、この配線基板は、半導体チップとの接合時に、ショート不良が生じることを防止できる。
低融点金属部は、たとえば、めっきにより接続電極上に形成することができる。この場合、めっき時間やめっき電流を制御してめっき厚を制御することにより、低融点金属部の体積を所定の体積にすることができる。
この発明により、請求項1または2記載の発明と同様の効果を奏することができる。
図1は、本発明の第1の実施形態に係る半導体装置の図解的な断面図である。この半導体装置1は、配線基板2と、機能素子4が形成された機能面3aを配線基板2の表面(以下、「接合面」という。)2aに、対向させて接続された半導体チップ3とを含んでいる。
配線基板2の接合面2aには、その接合面2aと半導体チップ3との間隔より小さい厚みを有するソルダレジスト膜6が形成されている。このソルダレジスト膜6により、配線基板2の接合面2aに形成されている配線間での電気的短絡が防止されている。このソルダレジスト膜6には、接続電極14を個々に露出させる複数の開口6aが形成されている。接続部材5は、開口6a内において接続電極14と接続される。
配線基板2の端部には、図示しない配線により接続部材5と電気的に接続された端面電極8が形成されている。端面電極8は、配線基板2の接合面2aから端面を経て、接合面2aの反対側の外部接続面2bに至るように形成されている。この半導体装置1は、端面電極8において、他の配線基板(実装基板)との電気的接続を達成することができる。
半導体チップ3の機能面3aには、機能素子4に電気的に接続され、アルミニウム(Al)からなる複数の電極パッド11が形成されている。電極パッド11は、機能面3aを覆う表面保護膜12に形成された開口12aから露出している。表面保護膜12は、たとえば、窒化シリコン(パッシベーション膜)やポリイミドからなる。また、各電極パッド11の上には、突起電極13が、表面保護膜12から突出して形成されている。突起電極13は、たとえば、無電解ニッケル(Ni)めっきおよび無電解金(Au)めっきにより形成されていてもよく、電解銅(Cu)めっきや電解金めっきにより形成されていてもよい。
複数の突起電極13と、対応する各接続電極14とは、それぞれ接合材10により機械的に接合されており、かつ、電気的に接続されている。接合材10は、電極パッド11、突起電極13および接続電極14より固相線温度が低い低融点金属、たとえば、スズ(Sn)、インジウム(In)やそれらの合金からなる。
図3は、半導体装置1の製造方法を説明するための図解的な平面図であり、図4は、その切断線IV−IVによる図解的な断面図である。図3では、半導体チップ3の図示を省略している。
半導体装置1は、たとえば、配線基板2の接合面2aに対して、半導体チップ3を、その機能面3aを対向させて接合した後、配線基板2と半導体チップ3との間隙に液状のアンダーフィル材を注入し、そのアンダーフィル材を硬化させてアンダーフィル層7を形成することによって得られる。
低融点金属膜16は、半導体装置1の接合材10とほぼ同じ組成の金属材料からなる。すなわち、低融点金属膜16の固相線温度は、電極パッド11、突起電極13まらびに接続電極14(銅パッド14Aおよびニッケル/金めっき層14B)の固相線温度より低い。
各開口6aは、その容積VOが、その開口6a内に配置される接続電極14の体積VPと低融点金属膜16の体積VLとの和より大きいように形成されている(下記数式(1)参照)。
なお、融液(液相)を含む状態における低融点金属膜16の体積が、固相の状態における低融点金属膜16の体積より大きい場合は、上記数式(1)における低融点金属膜16の体積VLは、液相を含む状態における低融点金属膜16の体積である。
低融点金属膜16が、めっきにより形成される場合、めっき電流(電解めっきの場合)やめっき時間によりめっき厚を制御することにより、低融点金属膜16の体積VLを所定の体積にすることができる。
続いて、基板15が、接合面15aを上に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール19により、半導体チップ3が、その機能面3aと反対側の面である裏面3bを吸着されて、保持される。半導体チップ3は、機能面3aが下方に向けられて、基板15の接合面15aに対向される。この状態が、図4に示されている。
未硬化のアンダーフィル材は、半導体チップ3を接続する前の基板15の接合面15a側に塗布されてもよい。この場合、ボンディングツール19により、半導体チップ3が基板15に押しつけられることにより、低融点金属膜16と突起電極13とは、未硬化のアンダーフィル材を突き抜けて接触させられる。そして、基板15に対する半導体チップ3の接合が完了した後、未硬化のアンダーフィル材を硬化させることにより、アンダーフィル層7が得られる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、配線基板2,22には、2つ以上の半導体チップ3がフリップチップ接続されていてもよい。
この半導体装置21は、外部接続部材として、半導体装置1の端面電極8の代わりに金属ボール23を備えている。金属ボール23は、配線基板22の内部および/または表面で再配線されて、接続部材5に電気的に接続されている。この半導体装置21は、金属ボール23を介して、他の配線基板に接合できる。
2 配線基板
2a,15a 接合面
3 半導体チップ
3a 機能面
4 機能素子
6 ソルダレジスト膜
6a ソルダレジスト膜の開口
10 接合材
13 突起電極
14 接続電極
15 基板
16 低融点金属膜
VL 低融点金属膜の体積
VO ソルダレジスト膜の開口の容積
VP 電極パッドの体積
Claims (3)
- 半導体チップがその表面を対向させて接合される配線基板であって、
半導体チップが接合される接合面に形成され、当該半導体チップとの接続のための接続電極と、
上記接合面に形成され、上記接続電極を露出させるための開口を有する絶縁膜と、
上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属材料からなる低融点金属部とを含むことを特徴とする配線基板。 - 上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする請求項1記載の配線基板。
- 請求項1または2記載の配線基板と、
機能素子が形成された表面にその機能素子と電気的に接続された突起電極を有し、上記配線基板の接合面に対して表面を対向させて接合される半導体チップとを含むことを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004284681A JP2006100552A (ja) | 2004-09-29 | 2004-09-29 | 配線基板および半導体装置 |
| KR1020067022850A KR101140518B1 (ko) | 2004-09-29 | 2005-08-04 | 배선 기판 및 반도체 장치 |
| US10/593,393 US7456502B2 (en) | 2004-09-29 | 2005-08-04 | Wiring board with connection electrode formed in opening and semiconductor device using the same |
| PCT/JP2005/014294 WO2006035548A1 (ja) | 2004-09-29 | 2005-08-04 | 配線基板および半導体装置 |
| CNA2005800116971A CN1943024A (zh) | 2004-09-29 | 2005-08-04 | 布线基板及半导体装置 |
| TW094129585A TW200616169A (en) | 2004-09-29 | 2005-08-30 | Wiring board and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004284681A JP2006100552A (ja) | 2004-09-29 | 2004-09-29 | 配線基板および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010215667A Division JP5433543B2 (ja) | 2010-09-27 | 2010-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006100552A true JP2006100552A (ja) | 2006-04-13 |
Family
ID=36118702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004284681A Pending JP2006100552A (ja) | 2004-09-29 | 2004-09-29 | 配線基板および半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7456502B2 (ja) |
| JP (1) | JP2006100552A (ja) |
| KR (1) | KR101140518B1 (ja) |
| CN (1) | CN1943024A (ja) |
| TW (1) | TW200616169A (ja) |
| WO (1) | WO2006035548A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324418A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
| JP2008192833A (ja) * | 2007-02-05 | 2008-08-21 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2008193068A (ja) * | 2007-02-02 | 2008-08-21 | Phoenix Precision Technology Corp | 半導体パッケージ基板構造 |
| JP2009130362A (ja) * | 2007-11-20 | 2009-06-11 | Fujitsu Ltd | 薄型半導体装置 |
| JP2012084681A (ja) * | 2010-10-12 | 2012-04-26 | Shinko Electric Ind Co Ltd | 電子部品装置及びその製造方法と配線基板 |
| JP2017135257A (ja) * | 2016-01-27 | 2017-08-03 | パナソニックIpマネジメント株式会社 | Ledモジュール及びそれを用いた照明器具 |
| WO2018150809A1 (ja) * | 2017-02-17 | 2018-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| US7952206B2 (en) * | 2005-09-27 | 2011-05-31 | Agere Systems Inc. | Solder bump structure for flip chip semiconductor devices and method of manufacture therefore |
| TW200903751A (en) * | 2007-07-13 | 2009-01-16 | Phoenix Prec Technology Corp | Flip-chip package structure, and the substrate and the chip thereof |
| TWI375307B (en) * | 2007-07-26 | 2012-10-21 | Flip chip package structure and method for manufacturing the same | |
| JP5627835B2 (ja) * | 2007-11-16 | 2014-11-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US8697492B2 (en) * | 2010-11-02 | 2014-04-15 | Tessera, Inc. | No flow underfill |
| JP5767695B2 (ja) * | 2011-03-22 | 2015-08-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5923725B2 (ja) * | 2012-05-15 | 2016-05-25 | パナソニックIpマネジメント株式会社 | 電子部品の実装構造体 |
| US20140252073A1 (en) * | 2013-03-05 | 2014-09-11 | Summit Imaging, Inc. | Ball grid array mounting system and method |
| TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
| FR3055166B1 (fr) * | 2016-08-18 | 2020-12-25 | Commissariat Energie Atomique | Procede de connection intercomposants a densite optimisee |
| KR102933110B1 (ko) | 2021-09-16 | 2026-03-03 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
| WO2025263823A1 (ko) * | 2024-06-21 | 2025-12-26 | 삼성전자주식회사 | 상호 접합된 인쇄 회로 기판들을 포함하는 전자 장치 및 그 제조 방법 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933564A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS60143690A (ja) * | 1983-12-29 | 1985-07-29 | 松下電器産業株式会社 | 回路基板 |
| JPH0298993A (ja) * | 1988-10-06 | 1990-04-11 | Ibiden Co Ltd | プリント配線板における凹所を有する半田層の形成方法 |
| JPH04101496A (ja) * | 1990-08-20 | 1992-04-02 | Nec Corp | 印刷配線板 |
| JPH057072A (ja) * | 1991-06-27 | 1993-01-14 | Matsushita Electric Ind Co Ltd | プリント配線板 |
| JPH0982759A (ja) * | 1995-09-18 | 1997-03-28 | Casio Comput Co Ltd | 突起電極を有する基板の接続方法 |
| JP2000315706A (ja) * | 1999-04-28 | 2000-11-14 | Shinko Electric Ind Co Ltd | 回路基板の製造方法並びに回路基板 |
| JP2001176921A (ja) * | 1999-12-20 | 2001-06-29 | Matsushita Electric Works Ltd | バンプ付き配線回路基板及びその製造方法 |
| JP3390664B2 (ja) * | 1997-10-16 | 2003-03-24 | 新光電気工業株式会社 | フリップチップ実装用基板及びフリップチップ実装構造 |
| JP2003234367A (ja) * | 2002-02-07 | 2003-08-22 | Nec Corp | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 |
| JP2003338522A (ja) * | 2002-05-17 | 2003-11-28 | Fujitsu Ltd | バンプ電極付き電子部品およびその製造方法 |
| JP3500032B2 (ja) * | 1997-03-13 | 2004-02-23 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JP2005109187A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 |
| WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
| WO2006035548A1 (ja) * | 2004-09-29 | 2006-04-06 | Rohm Co., Ltd. | 配線基板および半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100407448B1 (ko) * | 2000-06-12 | 2003-11-28 | 가부시키가이샤 히타치세이사쿠쇼 | 전자 기기 및 반도체 장치 |
| JP2002289768A (ja) * | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
| JP3910363B2 (ja) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
-
2004
- 2004-09-29 JP JP2004284681A patent/JP2006100552A/ja active Pending
-
2005
- 2005-08-04 CN CNA2005800116971A patent/CN1943024A/zh active Pending
- 2005-08-04 WO PCT/JP2005/014294 patent/WO2006035548A1/ja not_active Ceased
- 2005-08-04 KR KR1020067022850A patent/KR101140518B1/ko not_active Expired - Fee Related
- 2005-08-04 US US10/593,393 patent/US7456502B2/en not_active Expired - Lifetime
- 2005-08-30 TW TW094129585A patent/TW200616169A/zh unknown
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933564A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS60143690A (ja) * | 1983-12-29 | 1985-07-29 | 松下電器産業株式会社 | 回路基板 |
| JPH0298993A (ja) * | 1988-10-06 | 1990-04-11 | Ibiden Co Ltd | プリント配線板における凹所を有する半田層の形成方法 |
| JPH04101496A (ja) * | 1990-08-20 | 1992-04-02 | Nec Corp | 印刷配線板 |
| JPH057072A (ja) * | 1991-06-27 | 1993-01-14 | Matsushita Electric Ind Co Ltd | プリント配線板 |
| JPH0982759A (ja) * | 1995-09-18 | 1997-03-28 | Casio Comput Co Ltd | 突起電極を有する基板の接続方法 |
| JP3500032B2 (ja) * | 1997-03-13 | 2004-02-23 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JP3390664B2 (ja) * | 1997-10-16 | 2003-03-24 | 新光電気工業株式会社 | フリップチップ実装用基板及びフリップチップ実装構造 |
| JP2000315706A (ja) * | 1999-04-28 | 2000-11-14 | Shinko Electric Ind Co Ltd | 回路基板の製造方法並びに回路基板 |
| JP2001176921A (ja) * | 1999-12-20 | 2001-06-29 | Matsushita Electric Works Ltd | バンプ付き配線回路基板及びその製造方法 |
| JP2003234367A (ja) * | 2002-02-07 | 2003-08-22 | Nec Corp | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 |
| JP2003338522A (ja) * | 2002-05-17 | 2003-11-28 | Fujitsu Ltd | バンプ電極付き電子部品およびその製造方法 |
| JP2005109187A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 |
| WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
| WO2006035548A1 (ja) * | 2004-09-29 | 2006-04-06 | Rohm Co., Ltd. | 配線基板および半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324418A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
| JP2008193068A (ja) * | 2007-02-02 | 2008-08-21 | Phoenix Precision Technology Corp | 半導体パッケージ基板構造 |
| JP2008192833A (ja) * | 2007-02-05 | 2008-08-21 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2009130362A (ja) * | 2007-11-20 | 2009-06-11 | Fujitsu Ltd | 薄型半導体装置 |
| JP2012084681A (ja) * | 2010-10-12 | 2012-04-26 | Shinko Electric Ind Co Ltd | 電子部品装置及びその製造方法と配線基板 |
| US8878357B2 (en) | 2010-10-12 | 2014-11-04 | Shinko Electric Industries Co., Ltd. | Electronic component device, method of manufacturing the same and wiring substrate |
| JP2017135257A (ja) * | 2016-01-27 | 2017-08-03 | パナソニックIpマネジメント株式会社 | Ledモジュール及びそれを用いた照明器具 |
| WO2018150809A1 (ja) * | 2017-02-17 | 2018-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 |
| JPWO2018150809A1 (ja) * | 2017-02-17 | 2019-12-12 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070057704A (ko) | 2007-06-07 |
| WO2006035548A1 (ja) | 2006-04-06 |
| KR101140518B1 (ko) | 2012-04-30 |
| US7456502B2 (en) | 2008-11-25 |
| US20070200249A1 (en) | 2007-08-30 |
| CN1943024A (zh) | 2007-04-04 |
| TW200616169A (en) | 2006-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101140518B1 (ko) | 배선 기판 및 반도체 장치 | |
| US9545013B2 (en) | Flip chip interconnect solder mask | |
| JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| WO2002007219A1 (en) | Semiconductor device and its manufacturing method | |
| WO2005093817A1 (ja) | 半導体装置及びその製造方法 | |
| CN103262236B (zh) | 半导体元件中的无铅结构 | |
| JP6458801B2 (ja) | 半導体装置およびその製造方法 | |
| KR20070083470A (ko) | 반도체 장치 | |
| TWI782950B (zh) | 半導體裝置 | |
| TW200841408A (en) | Wiring board, mounting structure for electronic components, and semiconductor device | |
| JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
| JP5433543B2 (ja) | 半導体装置 | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| JP5799565B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5709326B2 (ja) | 半導体装置 | |
| JP3646500B2 (ja) | 電子回路装置 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JP4454454B2 (ja) | 半導体素子及びこの半導体素子を実装した半導体素子実装基板 | |
| JP4591715B2 (ja) | 半導体装置の製造方法 | |
| JP5482170B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法 | |
| JP3703807B2 (ja) | 半導体装置 | |
| JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100729 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101118 |