JP2006254143A

JP2006254143A - ディジタル信号受信回路

Info

Publication number: JP2006254143A
Application number: JP2005068506A
Authority: JP
Inventors: Sunao Mizunaga; 直水永; Tadamasa Murakami; 忠正村上
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2005-03-11
Filing date: 2005-03-11
Publication date: 2006-09-21
Also published as: CN1832463A; US20060227900A1; US7570715B2; KR20060097547A; CN1832463B

Abstract

【課題】復調信号に直流電位オフセットが生じても、ベースバンド信号を正しく再生できるディジタル信号受信回路を提供する。
【解決手段】遅延ピーク検出部１３によって、ピーク検出部１１よりも遅れたタイミングで入力信号ＩＮのピークレベルを検出し、遅延ピークレベルＤＰＬとピークレベルＰＬとのピーク差ＰＬＤをピーク差分検出部１５で検出する。リセット部１７では、ピークレベルＰＬとボトムレベルＢＬのレベル差が入力信号ＩＮの振幅に対応する所定値を越え、かつピーク差ＰＬＤが許容ピーク差ＰＬＭを越えたときに、ボトム検出部１２に対するリセット信号ＢＲＳを出力する。これにより、ボトム検出部１２から出力されるボトムレベルＢＬは、最新の入力信号ＩＮに基づいたボトムレベルに置き換えられる。
【選択図】図１

Description

本発明は、有線及び無線通信等のデータ伝送系において復調信号をベースバンド信号に変換するディジタル信号受信回路、特に復調信号の直流電位補償に関するものである。

図２は、従来のディジタル信号受信回路の構成図である。
ディジタル信号受信回路は、復調回路で復調されたアナログ信号を入力信号ＩＮとし、この入力信号ＩＮから得られる基準電位ＲＥＦと比較することによって、ベースバンドの出力信号ＯＵＴを再生するものである。

このディジタル信号受信回路は、図示しない復調回路から与えられる入力信号ＩＮの波形の頂点の電位を検出するピーク検出部１と、この入力信号ＩＮの波形の底部の電位を検出するボトム検出部２を有している。ピーク検出部１から出力されるピークレベルＰＬと、ボトム検出部２から出力されるボトムレベルＢＬは、それぞれバッファアンプ３，４を介して抵抗５の両端に与えられ、この抵抗５の中点から基準電位ＲＥＦが出力されるようになっている。

基準電位ＲＥＦは比較器（ＣＭＰ）６の基準端子に与えられ、この比較器６の比較端子には入力信号ＩＮが与えられて、比較器６の出力側から出力信号ＯＵＴが出力されるようになっている。

このディジタル信号受信回路では、ピーク検出部１は入力信号ＩＮが上昇したときに直ちに追随し、この入力信号ＩＮが低下したときは大きな時定数で追随することにより、ピークレベルＰＬを保持するように構成されている。また、ボトム検出部２は、ピーク検出部１とは逆に、入力信号ＩＮが低下したときは直ちに追随し、この入力信号ＩＮが上昇したときは大きな時定数で追随することにより、ボトムレベルＢＬを保持するように構成されている。これにより、抵抗５の中点には、ボトムレベルＢＬとピークレベルＰＬの平均レベルが、基準電位ＲＥＦとして出力される。

そして、比較器６によって入力信号ＩＮが基準電位ＲＥＦと比較され、比較結果に従って“Ｌ”または“Ｈ”の２値のベースバンド信号が再生され、出力信号ＯＵＴとして出力される。

特開平１０−８４２３１号公報特開２００１−３６４７０号公報

しかしながら、前記ディジタル信号受信回路は、次のような課題があった。
図３は、図２のディジタル信号受信回路の課題を説明するための信号波形図である。

図３に示すように、例えば入力信号ＩＮとして、直流電位が一定レベルだけ上昇するようなオフセットを伴う信号が入力されると、ピーク検出部１から出力されるピークレベルＰＬはオフセットに直ちに追随して上昇する。一方、ボトム検出部２から出力されるボトムレベルＢＬは、直ちには追随せず、ほぼそのままのレベルに保持される。このため、基準電位ＲＥＦは、実際の入力信号ＩＮのピークとボトムの中間の電位にはならず、正しいベースバンド信号を再生することができなくなったり、異常なパルス幅の出力信号ＯＵＴが出力されることになる。尚、入力信号ＩＮの直流電位が一定レベルだけ低下するようなオフセットが生じたときには、ピーク検出部１から出力されるピークレベルＰＬがこれに追随しないので、同様の問題が生ずる。

本発明は、復調信号に直流電位オフセットが生じたときでも、ベースバンド信号を正しく再生することができるディジタル信号受信回路を提供することを目的としている。

本発明のディジタル信号受信回路は、入力信号の電位の上昇に追随してピークレベルを保持し、第１のリセット信号が与えられたときは保持していたピークレベルをリセットするピーク検出部と、前記入力信号の電位の低下に追随してボトムレベルを保持し、第２のリセット信号が与えられたときは保持していたボトムレベルをリセットするボトム検出部と、前記ピーク検出部よりも遅れたタイミングで前記入力信号の電位の上昇に追随して遅延ピークレベルを保持する遅延ピーク検出部と、前記ボトム検出部よりも遅れたタイミングで前記入力信号の電位の低下に追随して遅延ボトムレベルを保持する遅延ボトム検出部と、前記ピークレベルと前記遅延ピークレベルの差を検出してピーク差を出力するピーク差分検出部と、前記ボトムレベルと前記遅延ボトムレベルの差を検出してボトム差を出力するボトム差分検出部と、前記ピークレベルと前記ボトムレベルのレベル差が前記入力信号の振幅に対応して設定された所定値よりも大きく、かつ前記ピーク差が予め設定された許容ピーク差を越えたときに前記第２のリセット信号を出力し、該レベル差が該所定値よりも大きく、かつ前記ボトム差が予め設定された許容ボトム差を越えたときに前記第１のリセット信号を出力するリセット部と、前記入力信号を前記ピークレベル及び前記ボトムレベルから得られる基準電位と比較してディジタルのベースバンド信号を再生する比較器とを備えたことを特徴としている。

本発明では、ピークレベルとボトムレベルの検出において、それぞれ時定数の異なる２組の検出部を設け、２つの検出結果のレベル差が予め定められた許容差を越えたときに、検出部に対してリセット信号を与えるようにしている。これにより、入力信号に直流電位変動が生じると検出部がリセットされ、ピークレベルやボトムレベルが最新の入力信号に対応するレベルに変更される。従って、復調信号に直流電位オフセットが生じたときでも、ベースバンド信号を正しく再生することができるという効果がある。

振幅に変化がなく直流電位が変動するような入力信号を扱うディジタル信号受信回路の場合は、入力信号の電位の上昇に追随してピークレベルを保持する第１のキャパシタを有するピーク検出部と、前記入力信号の電位の低下に追随してボトムレベルを保持する第２のキャパシタを有するボトム検出部と、前記ボトムレベルよりも前記入力信号の振幅に対応して設定された所定値だけ高いレベルを前記第１のキャパシタに与える第１のレベルシフト部と、前記ピークレベルよりも前記所定値だけ低いレベルを前記第２のキャパシタに与える第２のレベルシフト部と、前記入力信号を前記ピークレベル及び前記ボトムレベルから得られる基準電位と比較してディジタルのベースバンド信号を再生する比較器とで構成する。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示すディジタル信号受信回路の構成図である。
このディジタル信号受信回路は、図示しない復調回路から入力信号ＩＮが与えられるピーク検出部１１、ボトム検出部１２、遅延ピーク検出部１３、及び遅延ボトム検出部１４を有している。

ピーク検出部１１は、入力信号ＩＮの波形の頂点の電位を検出してピークレベルＰＬを出力するもので、この入力信号ＩＮが上昇したときに直ちに追随し、入力信号ＩＮが低下したときは大きない時定数で追随することにより、ピークレベルＰＬを保持するように構成されている。また、このピーク検出部１１は、リセット信号ＰＲＳが与えられたときには、保持しているピークレベルＰＬをリセットして、新たな入力信号ＩＮに応じたピークレベルＰＬを保持するようになっている。

ボトム検出部１２は、ピーク検出部１１とは逆に、入力信号ＩＮの波形の底部の電位を検出してボトムレベルＢＬを出力するもので、この入力信号ＩＮが低下したときに直ちに追随し、入力信号ＩＮが上昇したときは大きな時定数で追随することにより、ボトムレベルＢＬを保持するように構成されている。また、このボトム検出部１２は、リセット信号ＢＲＳが与えられたときには、保持しているボトムレベルＢＬをリセットして、新たな入力信号ＩＮに応じたボトムレベルＢＬを保持するようになっている。

遅延ピーク検出部１３は、入力信号ＩＮの波形の変動に遅れて頂点の電位を検出して遅延ピークレベルＤＰＬを出力するもので、この入力信号ＩＮが上昇したときにピーク検出部１１よりも遅れて追随し、入力信号ＩＮが低下したときは大きな時定数で追随することにより、遅延ピークレベルＤＰＬを保持するように構成されている。

遅延ボトム検出部１４は、遅延ピーク検出部１３とは逆に、入力信号ＩＮの波形の変動に遅れて底部の電位を検出して遅延ボトムレベルＤＢＬを出力するもので、この入力信号ＩＮが低下したときにボトム検出部１２よりも遅れて追随し、入力信号ＩＮが上昇したときは大きな時定数で追随することにより、遅延ボトムレベルＤＢＬを保持するように構成されている。

ピーク検出部１１のピークレベルＰＬと遅延ピーク検出部１３の遅延ピークレベルＤＰＬはピーク差分検出部１５に与えられ、ボトム検出部１２のボトムレベルＢＬと遅延ボトム検出部１４の遅延ボトムレベルＤＢＬはボトム差分検出部１６に与えられている。

ピーク差分検出部１５は、ピークレベルＰＬと遅延ピークレベルＤＰＬの差分を、ピーク差ＰＬＤとして出力するもので、ボトム差分検出部１６は、ボトムレベルＢＬと遅延ボトムレベルＤＢＬの差分を、ボトム差ＢＬＤとして出力するものである。これらのピーク差ＰＬＤ及びボトム差ＢＬＤは、ピークレベルＰＬ及びボトムレベルＢＬと共に、リセット部１７に与えられている。

リセット部１７は、ピークレベルＰＬ、ボトムレベルＢＬ、ピーク差ＰＬＤ、及びボトム差ＢＬＤの状態に応じて、ピーク検出部１１に対するリセット信号ＰＲＳとボトム検出部１２に対するリセット信号ＢＲＳを出力するものである。即ち、リセット部１７は、ピークレベルＰＬとボトムレベルＢＬの差が所定値（正常な状態での入力信号ＩＮの振幅に相当する値）Ａ以上で、ピーク差ＰＬＤが予め設定された許容ピーク差ＰＬＭを越えたときにボトム検出部１２に対するリセット信号ＢＲＳを出力し、ボトム差ＢＬＤが予め設定された許容ボトム差ＢＬＭを越えたときにピーク検出部１１に対するリセット信号ＰＲＳを出力するようになっている。

ここでリセット信号の出力条件をまとめると、次のようになる。
リセット信号ＢＲＳの出力条件：ＰＬ−ＢＬ＞Ａかつ｜ＰＬＤ｜＞ＰＬＭ
リセット信号ＰＲＳの出力条件：ＰＬ−ＢＬ＞Ａかつ｜ＢＬＤ｜＞ＢＬＭ

また、このディジタル信号受信回路は、ピーク検出部１１から出力されるピークレベルＰＬとボトム検出部１２から出力されるボトムレベルＢＬをインピーダンス的に分離するためのバッファアンプ１８，１９を有しており、これらのバッファアンプ１８，１９の出力側が抵抗２０の両端に接続されている。抵抗２０の中点から出力される基準電位ＲＥＦが比較器２１の基準端子に与えられ、この比較器２１の比較端子には入力信号ＩＮが与えられている。そして、比較器２１の出力側から出力信号ＯＵＴが出力されるようになっている。

図４は、図１の動作の一例を示す信号波形図である。以下、この図４を参照しつつ、図１の動作を説明する。

入力信号ＩＮに直流電位変動がない場合は、従来のディジタル信号受信回路と同様の動作となる。

即ち、ピーク検出部１１のピークレベルＰＬと遅延ピーク検出部１３の遅延ピークレベルＤＰＬは同じ値となり、ピーク差分検出部１５のピーク差ＰＬＤは０となる。また、ボトム検出部１２のボトムレベルＢＬと遅延ボトム検出部１４の遅延ボトムレベルＤＢＬは同じ値となり、ボトム差分検出部１６のボトム差ＢＬＤは０となる。従って、リセット部１７からのリセット信号ＰＲＳ，ＢＲＳは出力されず、ピーク検出部１１とボトム検出部１２によって、それぞれピークレベルＰＬとボトムレベルＢＬが検出される。

ピークレベルＰＬとボトムレベルＢＬは、それぞれバッファアンプ１８，１９を介して抵抗２０に与えられ、この抵抗２０の中点からこれらのピークレベルＰＬとボトムレベルＢＬの平均値が基準電位ＲＥＦとして出力される。そして、比較器２１によって入力信号ＩＮが基準電位ＲＥＦと比較され、比較結果に従って“Ｌ”または“Ｈ”の２値のベースバンド信号が再生され、出力信号ＯＵＴとして出力される。

一方、入力信号ＩＮに直流電位変動が生じた場合、例えば図４の左側に示すように直流電位が上昇すると、ピークレベルＰＬが急上昇してボトムレベルＢＬとの差が所定値Ａを越える。直流電位の上昇に伴って遅延ピークレベルＤＰＬも上昇するが、その上昇速度はピークレベルＰＬの上昇速度よりも遅いので、ピーク差ＰＬＤは増加する。そして、ピーク差ＰＬＤが許容ピーク差ＰＬＭを越えると、リセット部１７からリセット信号ＢＲＳが出力される。これにより、ボトム検知部１２がリセットされ、それまで保持されていたボトムレベルＢＬがリセットされる。これにより、ボトムレベルＢＬは、実際の入力信号ＩＮの底部のレベルとなるように補正される。

ボトムレベルＢＬが補正されたことにより、リセット信号ＢＲＳは解除され、補正後のピークレベルＰＬとボトムレベルＢＬに基づいて生成された基準電位ＲＥＦにより、誤りなくベースバンド信号が再生されて出力信号ＯＵＴが出力される。

また、図４の右側に示すように直流電位が低下すると、ボトムレベルＢＬが急降下してピークレベルＰＬとの差が所定値Ａを越える。直流電位の低下に伴って遅延ボトムレベルＤＢＬも低下するが、その低下速度はボトムレベルＢＬの低下速度よりも遅いので、ボトム差ＢＬＤは増加する。そして、ボトム差ＢＬＤが許容ボトム差ＢＬＭを越えると、リセット部１７からリセット信号ＰＲＳが出力される。これにより、ピーク検知部１１がリセットされ、それまで保持されていたピークレベルＰＬがリセットされる。これにより、ピークレベルＰＬは、実際の入力信号ＩＮの頂点のレベルとなるように補正される。

ピークレベルＰＬが補正されたことにより、リセット信号ＰＲＳは解除され、補正後のピークレベルＰＬとボトムレベルＢＬに基づいて生成された基準電位ＲＥＦにより、誤りなくベースバンド信号が再生されて出力信号ＯＵＴが出力される。

以上のように、この実施例１のディジタル信号受信回路は、リセット信号ＰＲＳによって保持しているピークレベルＰＬをリセットすることができるピーク検知部１１、及びリセット信号ＢＲＳによって保持しているボトムレベルＢＬをリセットすることができるボトム検知部１２を有すると共に、ピークレベルＰＬやボトムレベルＢＬが急激に変動したときに、ピーク検知部１１やボトム検知部１２をリセットするための遅延ピーク検出部１３、遅延ボトム検出部１４、ピーク差分検出部１５、ボトム差分検出部１６、及びリセット部１７を有している。これにより、電位変動の方向を検知して、その変動方向に応じたレベル変動補正を行うことが可能になり、ベースバンド信号の再生誤りを低減することができるという利点がある。

図５は、本発明の実施例２を示すディジタル信号受信回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。

このディジタル信号受信回路は、図１のディジタル信号受信回路におけるピーク検出部１１及びボトム検出部１２に代えて、機能が若干異なるピーク検出部１１Ａ及びボトム検出部１２Ａを設けると共に、これらのピーク検出部１１Ａ及びボトム検出部１２Ａの動作を補助するためのレベルシフト部２２，２３を追加したものである。

即ち、ピーク検出部１１Ａは、図１中のピーク検出部１１と同様のピークレベル検出機能を有すると共に、リセット信号ＰＲＳが与えられたときに、レベルシフト部２２から与えられるシフト信号ＢＬＳのレベルをピークレベルＰＬとして出力するように構成されている。同様に、ボトム検出部１２Ａは、図１中のボトム検出部１２と同様のボトムレベル検出機能を有すると共に、リセット信号ＢＲＳが与えられたときに、レベルシフト部２３から与えられるシフト信号ＰＬＳのレベルをボトムレベルＢＬとして出力するように構成されている。

一方、レベルシフト部２２は、ボトム検出部１２から出力されるボトムレベルＢＬよりも、常に所定値Ａ（正常な状態での入力信号ＩＮの振幅に相当する値）だけ高いレベルをシフト信号ＢＬＳとして出力するものである。また、レベルシフト部２３は、ピーク検出部１２から出力されるピークレベルＰＬよりも、常に所定値Ａだけ低いレベルをシフト信号ＰＬＳとして出力するものである。従って、シフト信号ＢＬＳはピークレベルＰＬとほぼ同電位となり、シフト信号ＰＬＳはボトムレベルＢＬとほぼ同電位になる。

次に動作を説明する。
このディジタル信号受信回路において、入力信号ＩＮに直流電位変動がない場合の動作、及び入力信号ＩＮにおける直流電位変動を検出してリセット信号ＰＲＳ，ＢＲＳが出力されるまでの動作は、実施例１と同様である。

ここでリセット信号ＢＲＳがボトム検出部１２Ａに与えられると、このボトム検出部１２Ａから出力されるボトムレベルＢＬは、シフト信号ＰＬＳのレベル、即ち実際の入力信号ＩＮのボトムレベルとほぼ同電位になる。

また、リセット信号ＰＲＳがピーク検出部１１Ａに与えられると、このピーク検出部１１Ａから出力されるピークレベルＰＬは、シフト信号ＢＬＳのレベル、即ち実際の入力信号ＩＮのピークレベルとほぼ同電位になる。その後の動作は、実施例１と同様である。

以上のように、この実施例２のディジタル信号受信回路は、リセット信号ＰＲＳによって保持しているピークレベルＰＬがリセットされたときに、与えられているシフト信号ＢＬＳを新たなピークレベルＰＬとして出力するピーク検知部１１Ａと、リセット信号ＢＲＳによって保持しているボトムレベルＢＬがリセットされたときに、与えられているシフト信号ＰＳＬを新たなボトムレベルＢＬとして出力するボトム検知部１２Ａを有している。更に、このディジタル信号受信回路は、ピークレベルＰＬよりも常に所定値Ａだけ低いレベルのシフト信号ＢＬＳを出力するレベルシフト部２２と、ボトムレベルＢＬよりも常に所定値Ａだけ高いレベルのシフト信号ＰＬＳを出力するレベルシフト部２３を有している。これにより、リセット信号ＰＲＳ，ＢＲＳが出力されたときに、瞬間的に異常なピークレベルＰＬやボトムレベルＢＬが出力されるおそれがなくなり、より安定したレベル変動補正を行うことが可能になり、ベースバンド信号の再生誤りを更に低減することができるという利点がある。

図６は、本発明の実施例３を示すディジタル信号受信回路の構成図である。
このディジタル信号受信回路は、ピーク検出部１１Ｂ及びボトム検出部１２Ｂと、図５と同様のバッファアンプ１８，１９、抵抗２０、比較器２１、及びレベルシフト部２２，２３とで構成されている。

ピーク検出部１１Ｂは、第１の入力側に入力信号ＩＮが与えられる差動増幅回路の出力側と接地電位ＧＮＤとの間にピークレベルＰＬを保持するためのキャパシタを接続すると共に、この出力側を第２の入力側に接続したものである。更に、ピーク検出部１１Ｂのキャパシタには、レベルシフト部２２からシフト信号ＢＬＳが与えられるようになっている。シフト信号ＢＬＳは、ボトムレベルＢＬよりも、常に所定値Ａ（正常な状態での入力信号ＩＮの振幅に相当する値）だけレベルが高くなるように生成された信号である。

ボトム検出部１２Ｂは、第１の入力側に入力信号ＩＮが与えられる差動増幅回路の出力側と電源電位ＶＤＤとの間にボトムレベルＢＬを保持するためのキャパシタを接続すると共に、この出力側を第２の入力側に接続したものである。更に、ボトム検出部１２Ｂのキャパシタには、レベルシフト部２３からシフト信号ＰＬＳが与えられるようになっている。シフト信号ＰＬＳは、ピークレベルＰＬよりも、常に所定値Ａだけレベルが低くなるように生成された信号である。

図７は、図６の動作の一例を示す信号波形図である。以下、この図７を参照しつつ、図６の動作を説明する。

入力信号ＩＮに直流電位変動がない場合、ピーク検出部１１Ｂから出力されるピークレベルＰＬと、ボトム検出部１２Ｂから出力されるボトムレベルＢＬのレベル差は、所定値Ａとなっている。従って、レベルシフト部２２から出力されるシフト信号ＢＬＳは、ピークレベルＰＬと同レベルとなり、ピーク検出部１１Ｂの出力に何等影響を与えない。同様に、レベルシフト部２３から出力されるシフト信号ＰＬＳは、ボトムレベルＢＬと同レベルとなり、ボトム検出部１２Ｂの出力に何等影響を与えない。これにより、基準電位ＲＥＦは正しいピークレベルＰＬとボトムレベルＢＬの平均レベルとなり、比較器２１によって誤りなく２値のベースバンド信号が再生され、出力信号ＯＵＴとして出力される。

次に、入力信号ＩＮの直流電位が急激に上昇した場合、ピーク検出部１１Ｂから出力されるピークレベルＰＬは、直流電位の急上昇に追随して急速に上昇する。これに伴い、レベルシフト部２３から出力されるシフト信号ＰＬＳも、直流電位の上昇分だけ急速に上昇する。シフト信号ＰＬＳはボトム検出部１２Ｂのキャパシタに与えられるので、このボトム検出部１２Ｂから出力されるボトムレベルＢＬも直流電位の上昇分だけ急上昇する。更に、この急上昇したボトムレベルＢＬはレベルシフト部２２に与えられ、シフト信号ＢＬＳも直流電位の上昇分だけ急上昇する。シフト信号ＢＬＳはピーク検出部１１Ｂのキャパシタに与えられるが、このキャパシタの電位は既に直流電位の上昇分だけ上昇しているので、ピークレベルＰＬには何等影響を与えない。

このようなフィードバック動作により、入力信号ＩＮの直流電位が急激に上昇すると、ピークレベルＰＬのみならず、ボトムレベルＢＬも入力信号ＩＮの直流電位の変動に追随して常に正確なレベルに維持される。同様に、入力信号ＩＮの直流電位が急激に低下した場合も、ボトムレベルＢＬのみならず、ピークレベルＰＬも入力信号ＩＮの直流電位の変動に追随して常に正確なレベルに維持される。

以上のように、この実施例３のディジタル信号受信回路は、ピーク検出部１１Ｂで検出したピークレベルＰＬよりも入力信号ＩＮの振幅だけ低いレベルのシフト信号ＰＬＳをボトム検出部１２Ｂに与え、このボトム検出部１２Ｂで検出したボトムレベルＢＬよりも入力信号ＩＮの振幅だけ高いレベルのシフト信号ＢＬＳをピーク検出部１１Ｂに与えるフィードバック・ループを有している。これにより、入力信号ＩＮの振幅が変化しない場合には、実施例１、２に比べて非常に簡単な構成で、直流電位に変動に影響されずにベースバンド信号の再生を行うことができるという利点がある。

本発明の実施例１を示すディジタル信号受信回路の構成図である。従来のディジタル信号受信回路の構成図である。図２のディジタル信号受信回路の課題を説明するための信号波形図である。図１の動作の一例を示す信号波形図である。本発明の実施例２を示すディジタル信号受信回路の構成図である。本発明の実施例３を示すディジタル信号受信回路の構成図である。図６の動作の一例を示す信号波形図である。

符号の説明

１１，１１Ａ，１１Ｂピーク検出部
１２，１２Ａ，１２Ｂボトム検出部
１３遅延ピーク検出部
１４遅延ボトム検出部
１５ピーク差分検出部
１６ボトム差分検出部
１７リセット部
２１比較器
２２，２３レベルシフト部

Claims

入力信号の電位の上昇に追随してピークレベルを保持し、第１のリセット信号が与えられたときは保持していたピークレベルをリセットするピーク検出部と、
前記入力信号の電位の低下に追随してボトムレベルを保持し、第２のリセット信号が与えられたときは保持していたボトムレベルをリセットするボトム検出部と、
前記ピーク検出部よりも遅れたタイミングで前記入力信号の電位の上昇に追随して遅延ピークレベルを保持する遅延ピーク検出部と、
前記ボトム検出部よりも遅れたタイミングで前記入力信号の電位の低下に追随して遅延ボトムレベルを保持する遅延ボトム検出部と、
前記ピークレベルと前記遅延ピークレベルの差を検出してピーク差を出力するピーク差分検出部と、
前記ボトムレベルと前記遅延ボトムレベルの差を検出してボトム差を出力するボトム差分検出部と、
前記ピークレベルと前記ボトムレベルのレベル差が前記入力信号の振幅に対応して設定された所定値よりも大きく、かつ前記ピーク差が予め設定された許容ピーク差を越えたときに前記第２のリセット信号を出力し、該レベル差が該所定値よりも大きく、かつ前記ボトム差が予め設定された許容ボトム差を越えたときに前記第１のリセット信号を出力するリセット部と、
前記入力信号を前記ピークレベル及び前記ボトムレベルから得られる基準電位と比較してディジタルのベースバンド信号を再生する比較器とを、
備えたことを特徴とするディジタル信号受信回路。
請求項１に記載のディジタル信号受信回路において、
前記ピークレベルよりも前記所定値だけ低いレベルを第１のシフト信号として出力する第１のレベルシフト部と、
前記ボトムレベルよりも前記所定値だけ高いレベルを第２のシフト信号として出力する第２のレベルシフト部とを設け、
前記ピーク検出部を、前記第１のリセット信号が与えられたときに保持していたピークレベルを前記第２のシフト信号に置き換えるように構成し、
前記ボトム検出部を、前記第２のリセット信号が与えられたときに保持していたボトムレベルを前記第１のシフト信号に置き換えるように構成したことを、
特徴とするディジタル信号受信回路。
入力信号の電位の上昇に追随してピークレベルを保持する第１のキャパシタを有するピーク検出部と、
前記入力信号の電位の低下に追随してボトムレベルを保持する第２のキャパシタを有するボトム検出部と、
前記ボトムレベルよりも前記入力信号の振幅に対応して設定された所定値だけ高いレベルを前記第１のキャパシタに与える第１のレベルシフト部と、
前記ピークレベルよりも前記所定値だけ低いレベルを前記第２のキャパシタに与える第２のレベルシフト部と、
前記入力信号を前記ピークレベル及び前記ボトムレベルから得られる基準電位と比較してディジタルのベースバンド信号を再生する比較器とを、
備えたことを特徴とするディジタル信号受信回路。