JP2007158024A - Ｂｇａ型半導体装置及びその製造方法 - Google Patents

Ｂｇａ型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007158024A
JP2007158024A JP2005351285A JP2005351285A JP2007158024A JP 2007158024 A JP2007158024 A JP 2007158024A JP 2005351285 A JP2005351285 A JP 2005351285A JP 2005351285 A JP2005351285 A JP 2005351285A JP 2007158024 A JP2007158024 A JP 2007158024A
Authority
JP
Japan
Prior art keywords
bga type
wiring board
printed wiring
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005351285A
Other languages
English (en)
Other versions
JP4736762B2 (ja
Inventor
Hironobu Ikeda
博伸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005351285A priority Critical patent/JP4736762B2/ja
Priority to US11/566,885 priority patent/US7671477B2/en
Publication of JP2007158024A publication Critical patent/JP2007158024A/ja
Application granted granted Critical
Publication of JP4736762B2 publication Critical patent/JP4736762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07234—Using a reflow oven
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＢＧＡ型半導体パッケージをプリント配線基板上に実装する構造において、ＢＧＡ型半導体パッケージとプリント配線基板の熱膨張率の差による応力を緩和し接続部の信頼性が向上したＢＧＡ型半導体装置及びその製造方法を提供する。
【解決手段】プリント配線基板１１上には電極１５が格子状に配置されており、この基板に対向して配置されたＢＧＡタイプの電子部品１０の対向面上には電極１５に対応してはんだボールが形成されている。角柱状の弾性体２を母材とし、弾性体の表面に複数のＣｕめっき電極７が設けられた接続部品１をプリント配線基板１１上の電極１５の各列に沿って配置し、プリント配線基板１１とＢＧＡタイプの電子部品１０の間に挟んではんだ付け実装する。接続部品１のＣｕめっき電極７は電極１５の配置間隔で形成されており、Ｃｕめっき電極７と、電極１５と、はんだボールとが重なるように接続される。
【選択図】図１

Description

本発明は、プリント配線基板上にＢＧＡ型の半導体パッケージをはんだ付けして実装する技術に関し、特に、プリント配線基板とＢＧＡ型の半導体パッケージとの熱膨張率の差による応力を緩和し接続部の損傷を防止する技術に関する。
近時、ＬＳＩ（Large Scale Integration：大規模集積回路）の多ピン化に伴い、ピン数を多く確保できるＢＧＡ(Ball Grid Array：ボールグリッドアレイ)型の半導体パッケージが普及している。また、ピン数をより多く確保するために、ピンピッチの微細化及びＢＧＡの大型化が進んでいる。
ＢＧＡ半導体パッケージはプリント配線基板上にはんだ付けして実装される。このため、ＢＧＡ本体とプリント配線基板の熱膨張率に差がある場合には、ＬＳＩ動作による温度変化によってＢＧＡのはんだ接続部に熱ストレスが発生する。このストレスはＢＧＡが大きくなるほど、又はピンピッチが微細になり接続部が微細になるほど大きくなる。そして、この熱ストレスにより、はんだ付け部にクラックといった不具合を引き起こすことがあり、信頼性の低下を招く。
例えば、ＢＧＡの基板がアルミナセラミックの場合、熱膨張係数は約７ｐｐｍ/Ｋであり、一方、プリント配線基板の熱膨張係数は約１６ｐｐｍ/Ｋであるから、その差は約９ｐｐｍ/Ｋである。このため、温度変化の発生によりＢＧＡ外周部のはんだ接続部には大きな熱ストレスが発生し、はんだクラックといった不具合が発生してしまう。
そこで、このような問題点を解決するために以下のような従来技術が開示されている。
図８は、特許文献１に記載のＢＧＡ型半導体装置の断面図である。図８に示すように、チップ１０１上の所定の位置にはパッド１０５が設けられており、パッド１０５を除くチップ１０１上の表面は非感光性ポリイミド膜１０７により覆われている。この非感光性ポリイミド膜１０７上のはんだボール１０４搭載箇所には、感光性ポリイミド１０２Ｂが所定のパターンで形成され、この感光性ポリイミド１０２Ｂ上には非感光性ポリイミド１０２Ａが形成され、更にその上には感光性ポリイミド１０２Ｂが形成され、全体として、これらのポリイミド膜が交互に積層して構成された絶縁層１０２が形成されている。絶縁層１０２上には金属配線１０３が設けられており、この金属配線１０３は絶縁層の側面１０６と非感光性ポリイミド膜１０７上にも蒸着され、金属配線１０３はパッド１０５に接続されている。そして、絶縁層１０２上に設けられた金属配線１０３の上には、はんだボール１０４が融着されている。
このように構成されたＢＧＡ型半導体装置においては、ポリイミド樹脂からなる所定の厚みの弾性を有する絶縁層１０２がチップ１０１上に設けられているため、熱ストレスによるはんだ接続部のクラックが防止され、はんだ寿命を長くすることが可能となる。
また、特許文献２では、マザーボードプリント配線基板にＢＧＡ半導体パッケージを実装する構造において、ＢＧＡパッド部は低弾性絶縁樹脂を有し、これによりマザーボードプリント配線基板とＢＧＡ半導体パッケージとの間で生じる熱膨張率差による応力が吸収され、はんだバンプにかかる応力が低減される技術が開示されている。
また、図９は、特許文献３に記載の電子部品の実装構造を示す図であり、ＢＧＡパッケージ１５１を電極１５２が備えられた多層プリント配線基板１５３に実装したときの断面模式図である。図９に示すように、積層状の多数の配線層１５８からなる多層プリント配線基板１５３上には、所定の配置パターンで形成された電極１５２が設けられている。一方、多層プリント配線基板１５３に実装されるＢＧＡパッケージ１５１は、回路配線１５４ａを有するインターポーザ１５４に接着剤等を介して半導体チップを搭載し、回路配線１５４ａと半導体チップとをＡｕ（金）ワイヤ等で電気的に接続したのち、封止樹脂１５５で半導体チップとＡｕワイヤを封止したものである。ＢＧＡパッケージ１５１の多層プリント配線基板との対向面上に配置されたインターポーザ１５４には、アレイ状の穴が設けられており、この穴に塗布されたＡｇ（銀）ペースト１５６を導電性接着剤として導電性ボールを固定することで、ＢＧＡパッケージ１５１の裏面にバンプ１５７がアレイ状に配置された状態となっている。このバンプ１５７を構成する導電性ボールは、樹脂ボール１５７ａにスズメッキ１５７ｂを施したものである。多層プリント配線基板１５３上に設けられた電極１５２の配置パターンはバンプ１５７の配置と対応するようになっており、ＢＧＡパッケージ１５１を多層プリント配線基板１５３に搭載したときに、バンプ１５７と電極１５２とがＡｇペースト１５９を接着剤として夫々接着固定されるようになっている。
特許文献３に開示された従来技術によれば、ＢＧＡパッケージ１５１及び多層プリント配線基板１５３を備えた製品に外部から衝撃が加えられた場合でも、バンプ１５７に加わる応力に対して樹脂ボール１５７ａが弾性変形し接触不良が防止される。
また、特許文献４においては、半導体チップの電極と、配線基板の配線基板端子とを、半導体チップ側導電材料、樹脂ボールとその表面を被覆する導電層からなる樹脂導電ボール、及び配線基板側導電材料を用いてフリップチップ接続した半導体装置が記載されている。これにより、半導体チップと配線基板の熱膨張係数の差異に起因する熱応力は、樹脂導電ボールの中心部を構成する低弾性率の樹脂ボールの変形によって緩和され、接続部の信頼性が向上する。また、半導体チップと配線基板とを接続する導電性接続部材の形状としては、球形に限らず、円柱状、又は角柱状等、任意の形状とすることができる。
特開２０００−５８７０６号公報 特開２０００−２７７９２３号公報 特開平１１−２８４０２９号公報 特開平１０−１７３００６号公報
しかしながら、上述の従来の技術には以下に示すような問題点がある。
特許文献１又は特許文献２に開示された従来技術においては、ＢＧＡ型半導体パッケージと配線基板の熱膨張係数の差異に起因する熱応力を緩和するために、半導体チップを配線基板上に実装する工程において、応力を緩和する弾性を有する構造を半導体チップ上に設けている。また、特許文献３においては、ＢＧＡパッケージに導電性接着剤として導電性ボールを固着し、この導電性ボールの中に弾性を有する樹脂を埋め込んでいる。従って、いずれの技術においても、ＢＧＡ型半導体パッケージ又は配線基板に加工をする必要があり、既存の標準的な製品を使い、配線基板とＢＧＡ型半導体パッケージの間に部品を挟むことによってストレスを緩和するという構造ではない。
また、特許文献４に開示された従来技術においては、中心部に低弾性率の樹脂を含む樹脂導電部材を接続部品として、半導体チップの電極と、配線基板の配線基板端子とを接続する構造を持つ。しかしながら、この技術を利用してＢＧＡ型半導体パッケージと配線基板とを接続する場合には、接続箇所毎に接続部品が１つ必要となるため、例えば、ＢＧＡの電極が格子状に３０×３０個存在すれば、合計９００個の接続部品が必要となり、多くの部品が必要となる。
本発明はかかる問題点に鑑みてなされたものであって、ＢＧＡ型半導体パッケージをプリント配線基板上に実装する構造において、ＢＧＡ型半導体パッケージとプリント配線基板の熱膨張率の差による応力を緩和し接続部の信頼性が向上したＢＧＡ型半導体装置及びその製造方法を提供することを目的とする。
本発明に係るＢＧＡ型半導体装置は、表面に複数個の電極が１又は複数の列に沿って配置されたプリント配線基板と、このプリント配線基板に対向して配置され対向面上の前記電極に対応する位置にはんだボールが形成されたＢＧＡ型電子部品と、前記プリント配線基板の前記電極の列と前記ＢＧＡ型電子部品との間に設けられ前記電極の列の方向に延びる角柱状をなす弾性体の周囲に前記電極の配置間隔で離隔するように複数の導電層が形成された接続部品と、を有し、前記プリント配線基板の各電極と前記ＢＧＡ型電子部品のはんだボールとが前記接続部品の前記導電層により接続されていることを特徴とする。
本発明においては、表面に複数個の電極が１又は複数の列に沿って配置されたプリント配線基板上に、ＢＧＡ型電子部品をはんだ付け実装する際に、弾性体を母材とし表面に複数の導電層が離隔して設けられた接続部品を間に挟んで固着する。プリント配線基板に対向して配置されたＢＧＡ型電子部品の対向面上には、プリント配線基板上の電極の位置にはんだボールが形成されている。接続部品は、プリント配線基板の電極の列とＢＧＡ型電子部品との間に配置され、電極の列方向に延びる角柱状をなす弾性体からなり、弾性体の周囲にはプリント配線基板上の電極の配置間隔で離隔するように複数の導電層が形成されている。そして、プリント配線基板の各電極とＢＧＡ型電子部品のはんだボールとが接続部品の導電層により接続される。弾性体を母材とする接続部品を間に挟んでＢＧＡ型半導体装置を構成することにより、プリント配線基板とＢＧＡ型電子部品の熱膨張率の差に起因する熱応力が緩和され、接続部の信頼性が向上する。
めっき導電層はＣｕめっき導電層としてもよい。また、弾性体は、シリコーンゴム又はエポキシ樹脂とすると好適である。
また、接続部品は、プリント基板の各電極列に対応して個別に構成されていてもよい。
本発明に係るＢＧＡ型半導体装置の製造方法は、表面に複数個の電極が１又は複数の列に沿って配置されたプリント配線基板と、このプリント配線基板に対向して配置され対向面上の前記電極に対応する位置にはんだボールが形成されたＢＧＡ型電子部品と、前記プリント配線基板の前記電極の列と前記ＢＧＡ型電子部品との間に設けられ前記電極の列の方向に延びる角柱状をなす弾性体の周囲に前記電極の配置間隔で離隔するように複数の導電層が形成された接続部品と、を使用し、前記プリント配線基板の各電極と前記ＢＧＡ型電子部品のはんだボールとを前記接続部品の前記導電層により接続する工程を有することを特徴とする。
接続部品を製造する工程を、弾性体を角柱状に成形する工程と、この弾性体表面に下地電極となる金属薄膜を形成する工程と、この金属薄膜上にフォトレジストを塗布する工程と、電極幅の隙間を持つスリット状のフォトマスクを利用しフォトレジストを露光処理する工程と、露光されたフォトレジスト部分を現像除去し金属薄膜の一部を露出させる工程と、露出した金属薄膜にめっき処理を施しめっき導電層を形成する工程と、フォトレジストをすべて除去し金属薄膜を露出させる工程と、金属薄膜をエッチング除去する工程、から構成することができる。
本発明によれば、弾性体を母材とした接続部品を利用してＢＧＡ型半導体パッケージをプリント配線基板上に搭載するため、接続部の信頼性が向上し、大型多ピンのＢＧＡ実装を実現することができる。そして、より多くの情報処理を高速に実行可能な情報機器の実現性が拡大する。また、本発明においては、角柱状の接続部品の長さは配線基板上に設けられた電極の１列とほぼ同じであり、接続部品を配線基板上に並んだ電極の各列に対して配置するため、従来技術に比べて部品の数が少なくなる。更に、プリント配線基板とＢＧＡとの間に接続部品を配置するため、プリント配線基板及びＢＧＡは既存の技術で製造された標準的なものを使用することができる。
以下、本発明の実施形態について添付の図面を参照にして具体的に説明する。図１（ａ）は、本実施形態に係るＢＧＡ型半導体装置を示す斜視図であり、図１（ｂ）はその縦断面図である。
図１（ａ）に示すように、本実施形態のＢＧＡ型半導体装置は、プリント配線基板１１上に複数の接続部品１を配置し、その上にＢＧＡタイプの電子部品１０を搭載して実装される。プリント配線基板１１上には複数の電極１５が互いに直交する直線に沿って二次元配置されており、また、ＢＧＡタイプの電子部品１０のプリント配線基板１１との対向面上には、プリント配線基板１１上の電極１５の位置に夫々対応してはんだボールが形成されている（図示せず）。ここで、接続部品１について図２を参照して説明する。図２に示すように、接続部品１は角柱状をなすシリコーンゴム等の弾性体２を母材とし、弾性体２の表面には外周を囲む形で複数のＣｕめっき電極７が設けられ、それらは角柱の長軸に沿ってプリント配線基板上の電極１５間隔で離隔して形成されている。ＢＧＡタイプの電子部品１０に形成されたはんだボール及びプリント配線基板１１上の電極１５の配列が、例えば１ｍｍ間隔で２０列×２０列であった場合、接続部品１の母材である弾性体２の寸法は、例えば、幅０．５ｍｍ、厚さ０．５ｍｍ程度であり、長さは２０〜２２ｍｍ程度である。また、接続部品１に設けられたＣｕめっき電極７は、例えば１ｍｍ間隔であり、電極の幅は、例えば０．５ｍｍ程度である。次に、この接続部品１を２０個１ｍｍ間隔で配列し（例えば、図３参照）、接続部品１のＣｕめっき電極７とプリント配線基板１１上の電極１５とＢＧＡタイプの電子部品１０のはんだボールとが接続されるようにして、接続部品１をプリント配線基板１１とＢＧＡタイプの電子部品１０の間に挟む構造ではんだ付けして、図１（ａ）に示す本実施形態のＢＧＡ型半導体装置が構成される。なお、接続部品は、プリント基板の各電極列に対応して個別に構成されているとしたが、何らかの形で一体となっていてもよいことは明らかである。
また、図１（ｂ）はその縦断面図である。プリント配線基板１１上の所定の箇所には電極１５が設けられており、この電極１５の上には接合用のはんだ１２が設けられており、更にその上には弾性体２を母材とし周囲にＣｕめっき電極７が形成された接続部品１が配置されている。接続部品１の上には、はんだ１２が設けられており、このはんだ１２により接続部品１とＢＧＡタイプの電子部品１０に形成された電極１５とが接合され、ＢＧＡタイプの電子部品１０はプリント配線基板１１上に搭載される。
次に、上述の如く構成された本実施形態に係るＢＧＡ型半導体装置の動作について説明する。例えば、ＢＧＡタイプの電子部品１０の基板がアルミナセラミックの場合、熱膨張係数は約７ｐｐｍ／Ｋであり、一方、プリント配線基板１１の熱膨張係数は約１６ｐｐｍ／Ｋであるから、ＬＳＩの動作温度又は環境温度の変化により、熱膨張係数差によってＢＧＡ外周部の電極とプリント配線基板の電極とに位置ずれが生じる。本発明の接続部品１が存在しない通常のＢＧＡ実装構造では、この位置ずれがはんだ接合部に直接ストレスとなって加わるが、本発明のＢＧＡ型半導体装置においては、接続部品１がはんだ接合部に配置されており、接続部品１の母材である弾性体２が変形することによって位置ずれによるストレスが吸収され、はんだ接続部に加わるストレスが大幅に低減される。
次に、本実施形態の効果について説明する。本実施形態に係るＢＧＡ型半導体装置においては、弾性体を母材とした接続部品１を介してプリント配線基板１１上にＢＧＡタイプの電子部品１０を搭載するため、接続部に加わるストレスが低減され、接続部の信頼性が向上する。このため、大型多ピンのＢＧＡ実装を実現することができ、より多くの情報処理を高速に実行可能な情報機器の実現性が拡大する。また、複数の列に沿って形成された電極に対して、列毎に角柱状の接続部品を配置するため、従来技術に比べて部品の数が少なくなる。更に、プリント配線基板１１とＢＧＡタイプの電子部品１０との間に接続部品１を配置するため、プリント配線基板１１及びＢＧＡタイプの電子部品１０は既存の技術で製造された標準的なものを使用することができる。
次に、本実施形態のＢＧＡ型半導体装置の製造方法について、図４、図５及び図６を用いて説明する。図４に示すように、プリント配線基板１１の電極１５上に、予備はんだ１４を設ける。予備はんだ１４はクリーム状のはんだペーストを印刷供給するといった一般的な工法でよい。次に、接続部品１を予備はんだ１４と接続部品１のＣｕめっき電極７が重なり合うように予備はんだ１４上に搭載する。接続部品１は電極１５の列分配列する。次に、接続部品１のＣｕめっき電極７上に、ＢＧＡタイプの電子部品１０のはんだボール１３が重なり合うように搭載する。なお、ＢＧＡタイプの電子部品１０のはんだボール１３の先端に、はんだ付け性を良好にするフラックスを予め塗布しておくと好ましい。そして、プリント配線基板１１と、接続部品１と、ＢＧＡタイプの電子部品１０とを重ね合わせた状態で、はんだの溶融温度以上に加熱リフローすることによりはんだ付けが完了する。なお、プリント配線基板１１上の予備はんだ１４及びＢＧＡタイプの電子部品１０のはんだボール１３の素材が、Ｓｎ（錫）６３／Ｐｂ（鉛）３７ｗｔ％の質量百分率で組成される場合には約２１０℃の加熱リフローを行い、素材がＳｎ９６．５／Ａｇ３．０／Ｃｕ０．５ｗｔ％の質量百分率で組成され鉛を含まないはんだの場合には約２４０℃の加熱リフローを行うことによって、はんだ付けが完了する。図５は、はんだ付けが完了した縦断面図であり、図６は、図５の断面と直交する断面であって電極に沿って配置された接続部品１に沿った縦断面図である。
次に、接続部品１の製造方法を、図７を用いて説明する。図７は接続部品１の製造手順を示す斜視図である。図７（ａ）に示すように、弾性体２を角柱状に成形する。例えば、加熱硬化型の液状シリコーンゴムを、溝を加工した型に流し込み、加熱硬化させることで弾性体２を所望の形状に成形する。次に、図７（ｂ）に示すように、型から取り出した弾性体２に電解めっきを施すための下地電極となる金属薄膜３を無電解Ｃｕめっき又はＣｕスパッタといった工法で形成する。金属薄膜３は弾性体２の外周全面に施す必要があるので、スパッタ工法では弾性体２を回転させたり、表裏裏返したりすることで金属薄膜３を形成する。金属薄膜３の厚みは例えば、０．０１〜０．１μｍ程度でよい。次に、図７（ｃ）に示すように、金属薄膜３上全面にフォトレジスト４を塗布する。塗布方法は液状のレジスト液に金属薄膜を施した弾性体を浸せきし、液から引き上げ加熱硬化させることで均一なレジスト膜を形成することができる。次に、図７（ｄ）に示すように、形成したい電極幅のすき間を持つフォトマスク５を使用し、上部から光をあてフォトレジスト４を露光する。このとき弾性体２を９０度ずつ回転させながら露光処理を行うことで、弾性体２のフォトレジスト４面の露光が完了する。次に、図７（ｅ）に示すように、露光されたフォトレジスト部分を現像除去し、金属薄膜３を露出させる。次に、図７（ｆ）に示すように、露出した金属薄膜３の一部を電極としてＣｕ電解めっき処理を施す。Ｃｕめっきの厚みは、例えば１０〜３０μｍが好ましい。次に、図７（ｇ）に示すように、フォトレジスト溶解液でフォトレジスト４をすべて除去し、金属薄膜３を露出させる。最後に、図７（ｈ）に示すように、露出した金属薄膜３を薬品で溶解除去する。このときＣｕめっき電極７も溶解するが、金属薄膜３を除去する短時間の処理で良いため、Ｃｕめっき電極７の厚みへの影響は無い。以上の工程により、接続部品１の製造が完了する。
なお、接続部品の電極材料としてＣｕを一例として記述したが、Ｃｕははんだに溶解しやすい材料であるため、例えば、下地からＣｕ，Ｎｉ及びＡｕからなる電極材料を用いても良い。また、接続部品を製造する際、長尺の弾性体で製造し、所望の材料に切断して使用すると効率的である。
また、弾性体の素材としてはシリコーンゴムを一例として記述したが、使用するはんだ材料の弾性率と同等以下であれば、はんだ接合部に加わるストレスを低減する効果は得られるため、例えば、エポキシ樹脂といった材料を用いてもよい。
また、図５において、はんだ付け工程の際に、接続部品１のはんだ接続部とは異なる側面にはんだが付着することが想定される。この場合、接続部品の側面に予めはんだ付着を防止するソルダーレジストを塗布しておくか、又は、はんだが濡れにくい材料、例えばＮｉを表面に露出した構造にしておけば解決できる。
（ａ）本発明の実施形態に係るＢＧＡ型半導体装置を示す斜視図であり、（ｂ）はその縦断面図である。 本発明の実施形態に係るＢＧＡ型半導体装置における接続部品を示す斜視図である。 複数の接続部品を配列した斜視図である。 本実施形態のＢＧＡ型半導体装置の組み立て手順を示す縦断面図である。 図４に示すＢＧＡ型半導体装置のはんだ付け完了後の縦断面図である。 図５の断面と直交する断面であって、電極に沿って配置された接続部品に沿った縦断面図である。 本実施形態のＢＧＡ型半導体装置における接続部品の製造手順を示す斜視図である。 特許文献１に記載のＢＧＡ型半導体装置の断面図である。 特許文献３に記載の電子部品の実装構造を示す断面図である。
符号の説明
１；接続部品
２；弾性体
３；金属薄膜
４；フォトレジスト
５；フォトマスク
６；光
７；Ｃｕめっき電極
１０；ＢＧＡタイプの電子部品
１１；プリント配線基板
１２；はんだ
１３；はんだボール
１４；予備はんだ
１５；電極
１０１；チップ
１０２；絶縁層
１０２Ａ；非感光性ポリイミド
１０２Ｂ；感光性ポリイミド
１０３；金属配線
１０４；はんだボール
１０５；パッド
１０６；絶縁層の側面
１０７；非感光性ポリイミド膜
１５１；ＢＧＡパッケージ
１５２；電極
１５３；多層プリント配線基板
１５４；インターポーザ
１５４ａ；回路配線
１５５；封止樹脂
１５６、１５９；Ａｇペースト
１５７；バンプ
１５７ａ；樹脂ボール
１５７ｂ；スズメッキ
１５８；配線層

Claims (6)

  1. 表面に複数個の電極が１又は複数の列に沿って配置されたプリント配線基板と、このプリント配線基板に対向して配置され対向面上の前記電極に対応する位置にはんだボールが形成されたＢＧＡ型電子部品と、前記プリント配線基板の前記電極の列と前記ＢＧＡ型電子部品との間に設けられ前記電極の列の方向に延びる角柱状をなす弾性体の周囲に前記電極の配置間隔で離隔するように複数の導電層が形成された接続部品と、を有し、前記プリント配線基板の各電極と前記ＢＧＡ型電子部品のはんだボールとが前記接続部品の前記導電層により接続されていることを特徴とするＢＧＡ型半導体装置。
  2. 前記導電層が、Ｃｕめっき層であることを特徴とする請求項１に記載のＢＧＡ型半導体装置。
  3. 前記弾性体が、シリコーンゴム又はエポキシ樹脂であることを特徴とする請求項１又は２に記載のＢＧＡ型半導体装置。
  4. 前記接続部品は、前記プリント基板の各電極列に対応して個別に構成されていることを特徴とする請求項１乃至３のいずれか１項に記載のＢＧＡ型半導体装置。
  5. 表面に複数個の電極が１又は複数の列に沿って配置されたプリント配線基板と、このプリント配線基板に対向して配置され対向面上の前記電極に対応する位置にはんだボールが形成されたＢＧＡ型電子部品と、前記プリント配線基板の前記電極の列と前記ＢＧＡ型電子部品との間に設けられ前記電極の列の方向に延びる角柱状をなす弾性体の周囲に前記電極の配置間隔で離隔するように複数の導電層が形成された接続部品と、を使用し、前記プリント配線基板の各電極と前記ＢＧＡ型電子部品のはんだボールとを前記接続部品の前記導電層により接続する工程を有することを特徴とするＢＧＡ型半導体装置の製造方法。
  6. 前記接続部品を製造する工程が、弾性体を角柱状に成形する工程と、前記弾性体表面に下地電極となる金属薄膜を形成する工程と、前記金属薄膜上にフォトレジストを塗布する工程と、前記電極幅の隙間を持つスリット状のフォトマスクを利用し前記フォトレジストを露光処理する工程と、露光されたフォトレジスト部分を現像除去し前記金属薄膜の一部を露出させる工程と、露出した前記金属薄膜にめっき処理を施しめっき層を形成する工程と、前記フォトレジストをすべて除去し前記金属薄膜を露出させる工程と、前記金属薄膜をエッチング除去する工程と、からなることを特徴とする請求項５に記載のＢＧＡ型半導体装置の製造方法。
JP2005351285A 2005-05-12 2005-12-05 Ｂｇａ型半導体装置及びその製造方法 Expired - Fee Related JP4736762B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005351285A JP4736762B2 (ja) 2005-12-05 2005-12-05 Ｂｇａ型半導体装置及びその製造方法
US11/566,885 US7671477B2 (en) 2005-05-12 2006-12-05 Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351285A JP4736762B2 (ja) 2005-12-05 2005-12-05 Ｂｇａ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007158024A true JP2007158024A (ja) 2007-06-21
JP4736762B2 JP4736762B2 (ja) 2011-07-27

Family

ID=38001976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351285A Expired - Fee Related JP4736762B2 (ja) 2005-05-12 2005-12-05 Ｂｇａ型半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7671477B2 (ja)
JP (1) JP4736762B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3309829A1 (en) 2016-10-14 2018-04-18 Iriso Electronics Co., Ltd. Circuit board and circuit device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203237A (ja) * 2000-01-21 2001-07-27 Jsr Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173006A (ja) 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH11284029A (ja) 1998-03-27 1999-10-15 Denso Corp 電子部品の実装構造
JP2978902B1 (ja) 1998-08-13 1999-11-15 九州日本電気株式会社 Ｂｇａ型半導体装置とその製造方法
JP3147113B2 (ja) 1999-03-29 2001-03-19 日本電気株式会社 マザーボードプリント配線板およびその製造方法
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203237A (ja) * 2000-01-21 2001-07-27 Jsr Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3309829A1 (en) 2016-10-14 2018-04-18 Iriso Electronics Co., Ltd. Circuit board and circuit device
US10624206B2 (en) 2016-10-14 2020-04-14 Iriso Electronics Co., Ltd. Circuit board and circuit device

Also Published As

Publication number Publication date
JP4736762B2 (ja) 2011-07-27
US7671477B2 (en) 2010-03-02
US20070090528A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP3967263B2 (ja) 半導体装置及び表示装置
JP6656836B2 (ja) 実装構造体及びその製造方法
US20120319289A1 (en) Semiconductor package
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
TWI452659B (zh) 電路板及其製作方法與封裝結構
JPH07221105A (ja) 半導体装置の製造方法及び半導体装置
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2000068328A (ja) フリップチップ実装用配線基板
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP4528715B2 (ja) 半導体装置及びその製造方法
JP4465891B2 (ja) 半導体装置
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP2006303305A (ja) 半導体装置
CN115939079A (zh) 半导体装置及其制造方法
JP3889311B2 (ja) プリント配線板
JP4705070B2 (ja) 半導体装置、その製造方法、及び、表示装置の製造方法、
JP5062022B2 (ja) 電子部品装置
JP5098220B2 (ja) インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
JP2000299399A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Ref document number: 4736762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees