JP2007189166A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007189166A
JP2007189166A JP2006007742A JP2006007742A JP2007189166A JP 2007189166 A JP2007189166 A JP 2007189166A JP 2006007742 A JP2006007742 A JP 2006007742A JP 2006007742 A JP2006007742 A JP 2006007742A JP 2007189166 A JP2007189166 A JP 2007189166A
Authority
JP
Japan
Prior art keywords
sidewall
source
gate electrode
drain
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006007742A
Other languages
English (en)
Other versions
JP5061461B2 (ja
Inventor
Hiroyuki Ota
裕之 大田
Kenichi Okabe
堅一 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006007742A priority Critical patent/JP5061461B2/ja
Priority to US11/438,684 priority patent/US7601996B2/en
Publication of JP2007189166A publication Critical patent/JP2007189166A/ja
Priority to US12/550,727 priority patent/US7838401B2/en
Application granted granted Critical
Publication of JP5061461B2 publication Critical patent/JP5061461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】トランジスタ特性を維持しながら、基板電圧を制御することが可能な半導体装置の構成を提供する。
【解決手段】半導体基板（１１）に形成される電界効果型トランジスタのソース・ドレインエクステンション領域（１８）の先端に対してゲート電極（１５）から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層（２２）を有することを特徴とする半導体装置。
【選択図】図２

Description

本発明は、電界効果型の半導体装置および作製方法に関し、特に、トランジスタの特性を維持しながら基板電圧を制御することが可能な半導体装置の構造とその作製方法に関する。
近年、トランジスタのしきい値電圧をソフトウエアで動的に制御することで、漏れ電流による消費電力を抑える技術が注目されている。
トランジスタのしきい値電圧は低いほど高速動作が可能になるが、その分、オン・オフに伴うサブスレッショルド・リークが増え、消費電力が増大する。逆に、しきい値電圧が高い場合には、性能は落ちるが、動作時のサブスレッショルド・リークが減る。
このような特徴を利用して、高速処理が必要な場面では低いしきい値電圧に設定し、そうでない場合には、高いしきい値電圧にするように、ソフトウエア側で切り替える。
しきい値電圧を変動させるために、トランジスタの基板電圧を制御する手法が知られている（たとえば、非特許文献１参照）。しかしながら、微細トランジスタにおいては、電流特性を維持しながらトランジスタの基板電圧を制御するのは困難となってきている。ゲート長の微細化に伴ってソース・ドレイン拡散領域が近接するために干渉が生じ、基板電圧を印加しても所望のチャネル直下電圧が得られないためである。そのため、所望の特性変化が得られなくなる。
一方、ソース・ドレインの横方向の拡散を確実に抑止する方法として、ゲート電極の両側のサイドウォール直下の基板表層の一部に、アモルファス状態の拡散抑制領域を形成する手法が提案されている（たとえば特許文献１参照）。
図１は、上記文献で提案される手法を説明する図である。半導体基板１０１上に、ゲート絶縁膜１０９を介してゲート電極１０２を形成し、ゲート電極１０２をマスクとするイオン注入により、エクステンション領域１０３を形成する。第１のサイドウォール１０４を形成し、ゲート電極１０２および第１のサイドウォール１０４をマスクとして、窒素（Ｎ），フッ素（Ｆ）、炭素（Ｃ）などのソース・ドレイン１０５の不純物の拡散を抑制する機能を有する物質をイオン注入し、半導体基板１０１の表層の第１のサイドウォール１０４に整合する部位を非晶質化して、アモルファス状態の拡散抑制領域１０６を形成する。その後、第２のサイドウォール１０７を形成し、ゲート電極１０２、第１のサイドウォール１０４、第２のサイドウォール１０７をマスクとするイオン注入により、ソース・ドレイン１０５を形成する。
2004 Symposium on VLSI Technology, Digest of Technical Papers, pp. 88-89, 2004 特開２００５−１３６３５１号公報
上記特許文献１に開示される手法は、アモルファス化によってソース・ドレインの横方向拡散を抑止する手法に関するものであり、基板に印加されるバイアス電圧の制御とは無関係である。この方法を、基板電圧の制御に適用しても、横方向への不純物の拡散が抑止されるだけで、拡散抑制領域１０６の下部からチャネル１１０への回り込みは抑制できない。その結果、ソース・ドレイン間の干渉が生じ、印加される基板電圧に悪影響が及ぶ。
基板バイアス効果を増大させるために、第２のサイドウォール幅を最適な幅に調整することが考えられる。このような調整を行うと、チャネル１１０とソース・ドレイン不純物拡散層との距離が確保され、干渉は低減されるが、ソース・ドレイン不純物層とチャネルの距離が長くなり、オン電流の減少という別の問題が生じる。
そこで、本発明は、トランジスタの特性を維持しながら基板電圧を制御することが可能な半導体装置の構造と、その作製方法を提供することを課題とする。
上記課題を解決するために、本発明では、ソース・ドレイン不純物層を取り囲むように炭素（Ｃ）層を形成して拡散抑制を全方向にもたらし、基板バイアス効果を最大限に引き出して、しきい値電圧の正確な制御を可能にする。
具体的には、本発明の第１の側面では、半導体装置は、半導体基板に形成される電界効果型トランジスタのソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層を有する。
良好な構成例として、前記ソース・ドレイン不純物拡散領域は、炭素層のチャネル方向の先端に対して、ゲート電極から離れる方向にオフセットして位置する。この構成により、ジャンクションリークを防止することができる。
また、前記炭素層は、半導体基板において、ソース・ドレイン不純物拡散領域よりも深い位置に位置する。これにより、チャネル領域への不純物の回りこみを抑制することができる。
本発明の第２の側面では、半導体装置の製造方法を提供する。この作製方法は、
（ａ）半導体基板上にゲート絶縁膜を介してゲート電極を形成し、
（ｂ）前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域を形成し、
（ｃ）前記半導体基板に、前記ソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットするように炭素層を形成し、
（ｄ）前記半導体基板に、前記炭素層のチャネル側の先端に対してゲート電極から離れる方向にオフセットし、かつ、前記炭素の深さ方向の先端よりも浅い位置に位置するようにソース・ドレイン不純物拡散領域を形成する
工程を含む。
ひとつの例としては、
（ｅ）前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第１のサイドウォールを形成し、
（ｆ）前記ゲート電極および第１のサイドウォールをマスクとして、前記炭素イオンを注入して炭素層を形成し、
（ｇ）前記第１のサイドウォールを被う第２のサイドウォールを形成し、
（ｈ）前記ゲート電極、第１のサイドウォール、および第２のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、前記ソース・ドレイン不純物拡散領域を形成する。
別の例として、
（ｅ）前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁にサイドウォールを形成し、
（ｆ）前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域を形成し、
（ｇ）前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の下部にピークがくるように、炭素を斜め注入する。
このような作製方法により、ソース・ドレイン不純物拡散領域を炭素層で取り囲み、トランジスタの特性を維持しつつ基板電圧を制御することのできる半導体装置を製造することができる。
微細化されたトランジスタの特性を維持しながら基板電圧を制御して、トランジスタのしきい値電圧を所望のレベルに切り替えることができる。
以下、図面を参照して、本発明の良好な実施形態を説明する。
図２は、本発明の一実施形態に係る半導体装置の構成を示す概略断面図である。半導体装置１０は、シリコン基板１１上にゲート絶縁膜１４を介して形成されるゲート電極１５と、ゲート電極１５を挟んでシリコン基板１１内に位置するソース・ドレイン不純物拡散領域（以下、単に「ソース・ドレイン」と称する）２３と、断面プロファイル（As profile）でソース・ドレインを取り囲む炭素（Ｃ）層２２を有する。
半導体装置１０はさらに、ゲート電極１５に整合するようにシリコン基板１１の表層に位置するソース・ドレインエクステンション部（以下、単に「エクステンション」と称する）１８と、ポケット領域１７と、ゲート電極１５の側壁に位置するサイドウォール２１を有し、ソース・ドレイン２３は、サイドウォール２３に整合して位置する。
炭素（Ｃ）層２２は、エクステンション１８の先端に対して、ゲート電極１５から離れる方向にオフセットして位置する（オフセット１）。
ソース・ドレイン２２は、炭素（Ｃ）層２２のチャネル方向の先端に対して、ゲート電極１５から離れる方向にオフセットして位置し（オフセット２）、炭素（Ｃ）層２２により、エクステンション１８と隔てられる。炭素（Ｃ）層２２はまた、シリコン基板１１内でソース・ドレイン２３の底部よりも深い位置まで拡がり、断面プロファイルでソース・ドレイン２３を取り囲む。
炭素（Ｃ）層２２でソース・ドレイン２３を取り囲むことにより、ゲート電極１５直下のシリコン活性領域でのソース・ドレイン間の干渉を防止すると同時に、チャネル領域での空乏化を防止して、オン電流の減少を防止できる。これにより、基板バイアス効果を最大限に引き出し、しきい値電圧を適切に制御することが可能になる。
図３および図４は、本発明の第１実施形態に係る半導体装置の作製工程図である。図３および図４の例では、ＮＭＯＳトランジスタの作製を例にとって説明する。
図３（ａ）に示すように、ｐ型シリコン基板１１に、ＳＴＩなどの素子分離領域１２を形成し、所定の個所にボロン（Ｂ）などをイオン注入して、ｐ型ウエル１３を形成する。次いで、ｐ型ウエル領域１３に、たとえばボロン（Ｂ）を５〜２０ｋｅＶの加速エネルギー、０．１〜２．０×１０13ｃｍ-2のドーズ量でチャネル注入を行ったあと、インジウム（Ｉｎ）を３５〜１８０ｋｅＶの加速エネルギー、０．１〜５．０×１０13ｃｍ-2のドーズ量で追加チャネル注入を行う。
熱酸化法などにより、全面に膜厚０．７ｎｍ〜１．５ｎｍの絶縁膜を形成し、さらに膜厚５０ｎｍ〜１５０ｎｍのポリシリコン膜を成長し、所定の形状にパターニングすることによって、ゲート長４０ｎｍ程度のゲート電極１５およびゲート絶縁膜１４を形成する。
次に、図３（ｂ）に示すように、ゲート電極１５をマスクとして、たとえばインジウム（Ｉｎ）を３０〜１００ｋｅＶの加速エネルギー、０．１〜３．０×１０13ｃｍ-2のドーズ量で４方向から注入してポケット領域１７を形成し、次いで、ヒ素（Ａｓ）を０．５〜１０ｋｅＶの加速エネルギー、０．５〜５．０×１０15ｃｍ-2のドーズ量で注入して、ｎ型エクステンション１８を形成する。ポケット領域１７を形成することにより不純物のチャネル方向に急峻な分布を実現し、短チャネル効果を抑制する。
次に、図３（ｃ）に示すように、１０ｎｍ程度の薄いシリコン酸化膜２１ａを全面に堆積した後、厚さ２０〜４０ｎｍの比較的厚いシリコン窒化膜２１ｂを全面に堆積し、異方性エッチングでエッチバックすることにより、第１のサイドウォール２１Ａを形成する。第１のサイドウォール２１Ａは、断面Ｌ字型のシリコン酸化膜２１ａと、これを被うシリコン窒化膜２１ｂとで構成され、その幅は、成膜したシリコン酸化膜２１ａとシリコン窒化膜２１ｂの膜厚のトータルにほぼ等しい。この実施例では、第１サイドウォール２１Ａの厚さは約３０〜ｎｍである。
次に、図４（ｄ）に示すように、ゲート電極１５と第１サイドウォール２１Ａをマスクとして、たとえばヒ素（Ａｓ）を５〜１５ｋｅＶの加速エネルギー、１．０×１０15〜５．０×１０15ｃｍ-2のドーズ量で注入して、シリコン基板１１の表層部にソース・ドレインの第１部分２３ａを形成する。さらに、ソース・ドレインの第１部分２３ａの下部にピークがくるように、炭素（Ｃ）をイオン注入して炭素（Ｃ）層２２を形成する。炭素の注入条件は、３〜１０ｋｅＶの加速エネルギー、たとえば５ｋｅＶで、０.１×１０14〜５．０×１０14ｃｍ-2のドーズ量とする。
炭素（Ｃ）層２２は、第１サイドウォール２１Ａの存在により、エクステンション１８およびポケット領域１７の先端に対して、ゲート電極１５から離れる方向にオフセットされている。すなわち、図２のオフセット１は、第１サイドウォール２１Ａの膜厚で決定される。
次に、図４（ｅ）に示すように、全面にシリコン酸化膜を堆積し、異方性エッチングでエッチバックして、第１サイドウォール２１Ａを被う第２サイドウォール２１Ｂを形成する。第２サイドウォール２１Ｂの厚さ（幅）は、成膜したシリコン酸化膜の膜厚によって制御することができる。第２サイドウォール２１Ｂの厚さは、次工程で形成するソース・ドレイン不純物拡散領域が、炭素（Ｃ）層２２のチャネル側先端に対してオフセットする量（図２のオフセット２）を決定するパラメータとなる。図４の例では、第２のオフセット量は約３０ｎｍである。
ゲート電極１５、第１サイドウォール２１Ａ、および第２サイドウォール２１Ｂをマスクとして、たとえばリン（Ｐ）を５．０〜１０．０ｋｅＶの加速エネルギー、 ６．０×１０15〜２．０×１０16ｃｍ-2のドーズ量で注入して、ソース・ドレインの第２の部分２３ｂを形成する。ソース・ドレイン２３の第２部分２３ｂは、炭素（Ｃ）層２２のチャネル側先端に対してオフセットするだけではなく、底面側（基板の深さ方向）の先端からも内側にオフセットする。これにより、ソース・ドレイン２３は、完全に炭素（Ｃ）層に包含される。この構成では、エクステンション１８が必要以上に長くなることもないので、オン電流を適正に維持することができる。
次に、図４（ｆ）に示すように、窒素雰囲気中で１０００℃程度の活性化アニールを行い、注入した不純物イオンを活性化する。その後、全面にニッケル（Ｎｉ）膜を堆積し、熱処理によりシリサイド化して、ゲート１５、ソース・ドレイン２３の露出した表面にニッケルシリサイド（ＮｉＳｉ）を形成する。
図５および図６は、本発明の第２実施形態に係る半導体装置の作製工程図である。第１実施形態では、第２サイドウォール２１Ｂを形成することによって、炭素（Ｃ）層２２のチャネル側先端に対して、ソース・ドレイン２３をゲート電極１５から離れる方向にオフセットさせていた。第２実施形態では、炭素（Ｃ）を斜め注入で打ち込むことにより、第２サイドウォールを形成せずに、ソース・ドレイン２３を取り囲む炭素（Ｃ）層を形成する。
図５（ａ）および図５（ｂ）は、第１実施形態の図３（ａ）および図３（ｂ）と同様である。すなわち、シリコン基板１１上にＮＭＯＳトランジスタ用のゲート電極１５およびゲート絶縁膜１４と、これをマスクとするポケット領域１７およびエクステンション１８を形成する。
次に、図５（ｃ）に示すように、厚さ１０ｎｍの薄いシリコン酸化膜２１ａを全面に堆積した後、厚さ５０〜８０ｎｍの比較的厚いシリコン窒化膜２１ｂを全面に堆積し、異方性エッチングでエッチバックすることにより、サイドウォール２１を形成する。サイドウォール２１は、断面Ｌ字型のシリコン酸化膜２１ａと、これを被うシリコン窒化膜２１ｂとで構成され、その幅は、成膜したシリコン酸化膜２１ａとシリコン窒化膜２１ｂの膜厚のトータルにほぼ等しい。サイドウォール２１Ａの厚さ（幅）によって、次工程で形成するソース・ドレインのチャネル側先端部の位置が決まる。この実施例では、サイドウォール２１の厚さは約６０〜９０ｎｍである。
次に、図６（ｄ）に示すように、ゲート電極１５とサイドウォール２１Ａをマスクとして、たとえばリン（Ｐ）を５．０〜１０．０ｋｅＶの加速エネルギー、６．０×１０15〜２．０×１０16ｃｍ-2のドーズ量で注入して、シリコン基板１１にソース・ドレイン２３を形成する。
次に、図６（ｅ）に示すように、ソース・ドレイン２３の下部にピークがくるように、炭素（Ｃ）イオンを斜め注入する。このときの注入条件は、３〜１０ｋｅＶの加速エネルギー、０．０２５×１０14〜１．２５×１０14ｃｍ-2のドーズ量、傾斜角２８〜３０°で４方向に回転させて注入する（トータル注入量：０．１×１０14〜５．０×１０14ｃｍ-2）。
斜め注入により形成される炭素（Ｃ）層２２の先端は、サイドウォール２１の存在により、エクステンション１８（またはポケット１７）に対してオフセットされている（図２のオフセット１）。また、注入条件により、ソース・ドレイン２１のチャネル側および底面側の先端は、炭素（Ｃ）層２２の先端からオフセットしている（図２のオフセット２）。これにより、ソース・ドレイン２３は炭素（Ｃ）層２２に取り囲まれる。
次に、図６（ｆ）に示すように、窒素雰囲気中で１０００℃程度の活性化アニールを行い、注入した不純物イオンを活性化する。その後、全面にニッケル（Ｎｉ）膜を堆積し、熱処理によりシリサイド化して、ゲート１５、ソース・ドレイン２３の露出した表面にニッケルシリサイド（ＮｉＳｉ）を形成する。
第２実施形態の方法は、２段階でサイドウォールを形成せずに、ソース・ドレイン２３を炭素（Ｃ）層２２で取り囲むことができる。
図７は、炭素（Ｃ）層２２を、エクステンション１８に対して所定距離オフセットさせた状態で形成することの根拠を示す図である。図７（ａ）は、炭素（Ｃ）層を有さない通常の半導体装置のオフリーク電流特性、図７（ｂ）は、エクステンション先端からのオフセットがない状態で炭素（Ｃ）層を形成したときのオフリーク電流特性のグラフである。
マークＡとマークＢは、それぞれドレインおよびソースに流れるオフリーク電流（Ａ／μｍ）であり、両者はほぼ等しい。マークＣはゲート電極に流れるオフリーク電流、マークＤは基板に流れるオフリーク電流である。図７（ｂ）のように、炭素（Ｃ）層をエクステンションからオフセットさせずに形成すると、基板に流れる電流が図７（ａ）の通常構造に比べて、２桁程度増大してしまう。これは、ジャンクションリーク電流の増加によるものと思われる。そこで、実施形態では、炭素（Ｃ）層をエクステンションからオフセットさせてオフリーク電流を低減している。
図８は、炭素（Ｃ）の注入による基板バイアス効果の改善を示すグラフである。図８において、横軸は、基板にバイアスを印加しない時と基板にバイアスを印加した時のしきい値電圧の振れ幅、縦軸はオフリーク電流である。マークＡは、炭素（Ｃ）層を形成しない通常の半導体ウエハでのオフリーク電流、マークＢおよびマークＣは、実施形態と同様に注入エネルギー５ｋｅＶで炭素（Ｃ）を注入したウエハ１およびウエハ２のオフリーク電流特性、マークＤは、比較例として注入エネルギー２ｋｅＶで炭素（Ｃ）を注入したウエハ３のオフリーク電流特性である。
ウエハ１および２では、炭素（Ｃ）イオンがソース・ドレインの下部まで注入され、As profileでソース・ドレインが炭素（Ｃ）層に取り囲まれる。これにより、活性化アニールによる不純物の広がりが抑制され、ソース・ドレイン間の干渉が低減される。また、エクステンション１８のだれを急峻にしていると思われる。
図８のグラフから明らかなように、実施形態に係るウエハ１，２では、炭素（Ｃ）を注入しない通常のウエハと比較して、同じオフリーク電流で、しきい値電圧の振れ幅が１００ｍＶも向上することがわかる。
また、比較例のウエハ３のように、注入エネルギー２ｋｅＶで炭素（Ｃ）層を形成すると、炭素（Ｃ）を打ち込まない場合と比較して、基板バイアス効果は改善されるが、ソース・ドレインの不純物の拡散は、抑止しきれていない。
さらに、ウエハ１、２で、同じ特性が得られていることから、本発明の手法は再現性が良好であり、炭素（Ｃ）の注入エネルギーを制御するだけで、基板電圧を良好に制御できることがわかる。
なお、実施形態ではＮＭＯＳトランジスタを例にとって説明したが、本発明の手法はＰＭＯＳトランジスタにも等しく適用される。また、ＭＯＳＦＥＴだけではなく、ＭＩＳＦＥＴ，ＭＥＦＥＴなど任意の電界効果トランジスタに適用できる。
最後に、以上の説明に関して、以下の付記を開示する。
（付記１） 半導体基板に形成される電界効果型トランジスタのソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層を有することを特徴とする半導体装置。
（付記２） 前記ソース・ドレイン不純物拡散領域は、前記炭素層のチャネル方向の先端に対して、ゲート電極から離れる方向にオフセットして位置することを特徴とする付記１記載の半導体装置。
（付記３） 前記炭素層は、前記半導体基板において、前記ソース・ドレイン不純物拡散領域よりも深い位置に位置することを特徴とする付記１記載の半導体装置。
（付記４） 前記ゲート電極の側壁に位置する第１サイドウォールと、
前記第１サイドウォールを覆って位置する第２サイドウォールと
をさらに有し、
前記炭素層は、前記第１サイドウォールに整合して位置し、
前記ソース・ドレイン不純物拡散領域は、前記第２サイドウォールに整合して位置することを特徴とする付記１記載の半導体装置。
（付記５） 前記ソース・ドレインエクステンション領域の下方に位置するポケット領域をさらに有し、
前記炭素層は、前記ソース・ドレインエクステンション領域およびポケット領域の先端に対して、ゲート電極から離れる方向にオフセットすることを特徴とする付記１記載の半導体装置。
（付記６） 半導体基板上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域を形成し、
前記半導体基板に、前記ソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットするように炭素層を形成し、
前記半導体基板に、前記炭素層のチャネル側の先端に対してゲート電極から離れる方向にオフセットし、かつ、前記炭素層の深さ方向の先端よりも浅い位置に位置するようにソース・ドレイン不純物拡散領域を形成する
ことを特徴とする半導体装置の製造方法。
（付記７） 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第１のサイドウォールを形成し、
前記ゲート電極および第１のサイドウォールをマスクとして、前記炭素イオンを注入して炭素層を形成し、
前記第１のサイドウォールを被う第２のサイドウォールを形成し、
前記ゲート電極、第１のサイドウォール、および第２のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、前記ソース・ドレイン不純物拡散領域を形成する
ことを特徴とする付記６記載半導体装置の製造方法。
（付記８） 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第１のサイドウォールを形成し、
前記ゲート電極および第１のサイドウォールをマスクとして、前記半導体基板表層に、ソース・ドレイン不純物拡散領域の第１部分を形成し、
前記ゲート電極および第１のサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の第１部分の下部にピークがくるように、前記炭素イオンを注入して炭素層を形成し、
前記第１のサイドウォールを被う第２のサイドウォールを形成し、
前記ゲート電極、第１のサイドウォール、および第２のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、ソース・ドレイン不純物拡散領域の第２部分を形成する
ことを特徴とする付記６記載の半導体装置の製造方法。
（付記９） 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域を形成し、
前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の下部にピークがくるように、炭素を斜め注入する
ことを特徴とする付記６記載の半導体装置の製造方法。
（付記１０） 前記炭素の斜め注入により、前記ソース・ドレインエクステンションの先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルで前記ソース・ドレイン不純物拡散領域を取り囲む炭素層が形成されることを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 前記炭素の注入エネルギーは、３ｋｅＶ〜１０ｋｅＶであることを特徴とする付記６記載の半導体装置の製造方法。
（付記１２） 前記ゲート電極をマスクとして、前記半導体基板にポケット領域と、当該ポケット領域よりも浅いソース・ドレインエクステンション領域を形成し、
前記炭素層を、前記ソース・ドレインエクステンション領域およびポケット領域の先端に対し、ゲート電極から離れる方向にオフセットするように形成する
ことを特徴とする付記６記載の半導体装置の製造方法。
ソース・ドレインの横方向拡散を抑止する公知の構成を示す図である。 本発明の一実施形態に係る半導体装置の概略断面図である。 本発明の第１実施形態の半導体装置の作製工程図（その１）である。 本発明の第１実施形態の半導体装置の作製工程図（その２）である。 本発明の第２実施形態の半導体装置の作製工程図（その１）である。 本発明の第２実施形態の半導体装置の作製工程図（その２）である。 炭素（Ｃ）層をエクステンション先端に対してオフセットさせる根拠を説明するためのグラフである。 炭素（Ｃ）注入による基板バイアス効果の改善を示すグラフである。
符号の説明
１０ 半導体装置
１１ シリコン基板（半導体基板）
１４ ゲート絶縁膜
１５ ゲート電極
１７ ポケット領域
１８ エクステンション
２１ サイドウォール
２１Ａ 第１サイドウォール
２１Ｂ 第２サイドウォール
２２ 炭素（Ｃ）層
２３ ソース・ドレイン

Claims (10)

  1. 半導体基板に形成される電界効果型トランジスタのソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層を有することを特徴とする半導体装置。
  2. 前記ソース・ドレイン不純物拡散領域は、前記炭素層のチャネル方向の先端に対して、ゲート電極から離れる方向にオフセットして位置することを特徴とする請求項１記載の半導体装置。
  3. 前記炭素層は、前記半導体基板において、前記ソース・ドレイン不純物拡散領域よりも深い位置に位置することを特徴とする請求項１記載の半導体装置。
  4. 前記ゲート電極の側壁に位置する第１サイドウォールと、
    前記第１サイドウォールを覆って位置する第２サイドウォールと
    をさらに有し、
    前記炭素層は、前記第１サイドウォールに整合して位置し、
    前記ソース・ドレイン不純物拡散領域は、前記第２サイドウォールに整合して位置することを特徴とする請求項１記載の半導体装置。
  5. 半導体基板上にゲート絶縁膜を介してゲート電極を形成し、
    前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域を形成し、
    前記半導体基板に、前記ソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットするように炭素層を形成し、
    前記半導体基板に、前記炭素層のチャネル側の先端に対してゲート電極から離れる方向にオフセットし、かつ、前記炭素層の深さ方向の先端よりも浅い位置に位置するようにソース・ドレイン不純物拡散領域を形成する
    ことを特徴とする半導体装置の製造方法。
  6. 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第１のサイドウォールを形成し、
    前記ゲート電極および第１のサイドウォールをマスクとして、前記炭素イオンを注入して炭素層を形成し、
    前記第１のサイドウォールを被う第２のサイドウォールを形成し、
    前記ゲート電極、第１のサイドウォール、および第２のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、前記ソース・ドレイン不純物拡散領域を形成する
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第１のサイドウォールを形成し、
    前記ゲート電極および第１のサイドウォールをマスクとして、前記半導体基板表層に、ソース・ドレイン不純物拡散領域の第１部分を形成し、
    前記ゲート電極および第１のサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の第１部分の下部にピークがくるように、前記炭素イオンを注入して炭素層を形成し、
    前記第１のサイドウォールを被う第２のサイドウォールを形成し、
    前記ゲート電極、第１のサイドウォール、および第２のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、ソース・ドレイン不純物拡散領域の第２部分を形成する
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  8. 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁にサイドウォールを形成し、
    前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域を形成し、
    前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の下部にピークがくるように、炭素を斜め注入する
    ことを特徴とする請求項５記載の半導体装置の製造方法。
  9. 前記炭素の斜め注入により、前記ソース・ドレインエクステンションの先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルで前記ソース・ドレイン不純物拡散領域を取り囲む炭素層が形成されることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記炭素の注入エネルギーは、３ｋｅＶ〜１０ｋｅＶであることを特徴とする請求項５記載の半導体装置の製造方法。
JP2006007742A 2006-01-16 2006-01-16 半導体装置およびその製造方法 Expired - Fee Related JP5061461B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006007742A JP5061461B2 (ja) 2006-01-16 2006-01-16 半導体装置およびその製造方法
US11/438,684 US7601996B2 (en) 2006-01-16 2006-05-23 Semiconductor device and manufacturing method thereof
US12/550,727 US7838401B2 (en) 2006-01-16 2009-08-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006007742A JP5061461B2 (ja) 2006-01-16 2006-01-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007189166A true JP2007189166A (ja) 2007-07-26
JP5061461B2 JP5061461B2 (ja) 2012-10-31

Family

ID=38262391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007742A Expired - Fee Related JP5061461B2 (ja) 2006-01-16 2006-01-16 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7601996B2 (ja)
JP (1) JP5061461B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152391A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
WO2013171956A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 半導体装置及びその製造方法
JP2013545289A (ja) * 2010-10-15 2013-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
JP2020031170A (ja) * 2018-08-24 2020-02-27 キオクシア株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494885B1 (en) * 2004-04-05 2009-02-24 Advanced Micro Devices, Inc. Disposable spacer process for field effect transistor fabrication
US20080268628A1 (en) * 2007-04-25 2008-10-30 Puneet Kohli N-type semiconductor component with improved dopant implantation profile and method of forming same
US20100084712A1 (en) * 2008-10-03 2010-04-08 Texas Instruments Inc. Multiple spacer and carbon implant comprising process and semiconductor devices therefrom
US8273642B2 (en) * 2010-10-04 2012-09-25 United Microelectronics Corp. Method of fabricating an NMOS transistor
US8962417B2 (en) 2010-10-15 2015-02-24 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
US10068802B2 (en) * 2011-10-17 2018-09-04 Texas Instruments Incorporated Threshold mismatch and IDDQ reduction using split carbon co-implantation
CN102569418B (zh) * 2012-02-07 2014-04-23 清华大学 具有含碳绝缘层的肖特基势垒晶体管及其制备方法
US9865731B2 (en) * 2013-11-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US11164746B2 (en) 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device
KR102814859B1 (ko) * 2019-06-07 2025-06-02 삼성전자주식회사 반도체 소자
KR102934242B1 (ko) 2021-09-14 2026-03-04 삼성전자주식회사 반도체 장치
CN114664919B (zh) * 2022-03-14 2023-06-16 电子科技大学 一种沟道重掺杂的抗总剂量nmos器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118176A (ja) * 1984-07-04 1986-01-27 Hitachi Ltd 半導体装置の製造方法
JPH0479216A (ja) * 1990-07-21 1992-03-12 Sony Corp Ｍｉｓ型半導体装置の製造方法
JPH05136404A (ja) * 1991-04-22 1993-06-01 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10275779A (ja) * 1997-03-28 1998-10-13 Nec Corp 半導体装置の製造方法
JPH11186188A (ja) * 1997-12-19 1999-07-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2000031481A (ja) * 1998-07-15 2000-01-28 Nec Corp 半導体装置およびその製造方法
JP2003229568A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004342908A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2005136351A (ja) * 2003-10-31 2005-05-26 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153920A (en) * 1994-12-01 2000-11-28 Lucent Technologies Inc. Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
US7479431B2 (en) * 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7320921B2 (en) * 2005-03-22 2008-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Smart grading implant with diffusion retarding implant for making integrated circuit chips

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118176A (ja) * 1984-07-04 1986-01-27 Hitachi Ltd 半導体装置の製造方法
JPH0479216A (ja) * 1990-07-21 1992-03-12 Sony Corp Ｍｉｓ型半導体装置の製造方法
JPH05136404A (ja) * 1991-04-22 1993-06-01 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10275779A (ja) * 1997-03-28 1998-10-13 Nec Corp 半導体装置の製造方法
JPH11186188A (ja) * 1997-12-19 1999-07-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2000031481A (ja) * 1998-07-15 2000-01-28 Nec Corp 半導体装置およびその製造方法
JP2003229568A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004342908A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2005136351A (ja) * 2003-10-31 2005-05-26 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152391A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
JP2013545289A (ja) * 2010-10-15 2013-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
WO2013171956A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 半導体装置及びその製造方法
JP2020031170A (ja) * 2018-08-24 2020-02-27 キオクシア株式会社 半導体装置
JP7150524B2 (ja) 2018-08-24 2022-10-11 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
US7601996B2 (en) 2009-10-13
JP5061461B2 (ja) 2012-10-31
US20100003798A1 (en) 2010-01-07
US7838401B2 (en) 2010-11-23
US20070164375A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US7838401B2 (en) Semiconductor device and manufacturing method thereof
US8154084B2 (en) Performance enhancement in PMOS and NMOS transistors on the basis of silicon/carbon material
US7855118B2 (en) Drive current increase in transistors by asymmetric amorphization implantation
JP4937253B2 (ja) コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法
US20070123010A1 (en) Technique for reducing crystal defects in strained transistors by tilted preamorphization
JP2003338622A (ja) デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法
JP2006093507A (ja) 半導体装置及びその製造方法
JP2010532572A (ja) トランジスタのゲート電極のプレアモルファス化のブロッキング
JP2004235603A (ja) 半導体装置及びその製造方法
JP2008539591A (ja) 強化した応力伝送効率でコンタクト絶縁層を形成する技術
JP2009272423A (ja) 半導体装置及びその製造方法
CN102349133A (zh) 半导体器件及半导体器件的制造方法
US8129236B2 (en) Method for creating tensile strain by applying stress memorization techniques at close proximity to the gate electrode
US8877575B2 (en) Complementary junction field effect transistor device and its gate-last fabrication method
US8664068B2 (en) Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications
CN101313386B (zh) 具有较好短沟道效应控制的mos晶体管的制造方法
KR20050064011A (ko) 반도체 소자의 제조방법
JP2006060208A (ja) 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造
WO2006097977A1 (ja) 半導体装置及びその製造方法
JPH09190983A (ja) 半導体装置の製造方法
JP5355702B2 (ja) 半導体装置及びその製造方法
JP2001274382A (ja) 半導体装置およびその製造方法
US7101746B2 (en) Method to lower work function of gate electrode through Ge implantation
JP2007288051A (ja) 半導体装置及びその製造方法
KR100401500B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Ref document number: 5061461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees