JP2008218655A - 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 - Google Patents

窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 Download PDF

Info

Publication number
JP2008218655A
JP2008218655A JP2007053129A JP2007053129A JP2008218655A JP 2008218655 A JP2008218655 A JP 2008218655A JP 2007053129 A JP2007053129 A JP 2007053129A JP 2007053129 A JP2007053129 A JP 2007053129A JP 2008218655 A JP2008218655 A JP 2008218655A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
silicon layer
forming
porous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007053129A
Other languages
English (en)
Inventor
Yosuke Hara
陽介 原
Masami Nakanishi
正美 中西
Hiroyasu Ishikawa
博康 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya Institute of Technology NUC
Silicon Technology Co Ltd
Original Assignee
Nagoya Institute of Technology NUC
Silicon Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya Institute of Technology NUC, Silicon Technology Co Ltd filed Critical Nagoya Institute of Technology NUC
Priority to JP2007053129A priority Critical patent/JP2008218655A/ja
Publication of JP2008218655A publication Critical patent/JP2008218655A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)

Abstract

【課題】 シリコン基板上への窒化物半導体薄膜成長時における、各材料間の格子定数差および熱膨張係数差から生じる、該薄膜の歪み、および熱応力に伴うクラック・反りの問題を低減した、窒化物半導体薄膜形成に好適な窒化物半導体薄膜形成用基板を提供すること。
【解決手段】 シリコン単結晶基板片面上に、相対的に多孔度の高い第2多孔質シリコン層および酸化膜除去された相対的に多孔度の低い第1多孔質シリコン層が順次設けられてなることを特徴とする窒素化物半導体形成用基板およびシリコン単結晶基板片面を、電解液中で相対的に低い電流密度で陽極酸化することによって、相対的に低い多孔度の第1多孔質シリコン層を形成する工程、電解液中で相対的に高い電流密度で陽極酸化することによって、シリコン単結晶基板と前記第1シリコン層の間に相対的に高い多孔度の第2多孔質シリコン層を形成する工程、前記第1多孔質層シリコン層および第2多孔質シリコン層を形成した後、酸化膜を除去する工程を含む窒化物半導体形成用基板の製造法。
【選択図】 図1

Description

本発明は、窒素化物半導体形成用基板に関し、更に詳細には、その上に窒素化物半導体皮膜を形成しても、クラック・反り等の生じにくい窒素化物半導体形成用基板、当該基板を用いてなる窒化物半導体及びその製造法に関する。
従来、GaNをはじめとする窒化物半導体は、格子整合した基板が高価なために、格子定数の異なる基板上に形成される。現在、GaN形成用基板としては、シリコンと比較してコストの高いサファイアが一般的に用いられているが、これは主に以下のような理由によるものと考えられる。
すなわち、通常のc面サファイア(c軸に平行な熱膨張係数7.5×10−6[K−1])上へのc面GaN(c軸に平行な熱膨張係数5.59×10−6[K−1])の成長の場合、サファイアの熱膨張係数はGaNより大きいため、結晶成長後の降温時にはGaNに面内圧縮応力が生ずる。そして、一般的に、面内圧縮応力は引っ張り応力に比べクラックを生じさせにくいので、4μm以上のGaNの厚膜形成が可能となる。また、基板とGaN層の界面付近には格子定数差に起因した結晶欠陥が集中する領域があるが、厚膜形成によりデバイス動作層を欠陥が集中した領域から遠ざけることができ、デバイス動作に悪影響を与える結晶欠陥の影響を回避できる。
一方シリコンを基板とした場合には、熱膨張係数(2.4×10−6[K−1])がGaNよりも小さいため、結晶成長後の降温時にはGaNに引っ張り応力が生じる。この引っ張り応力は、クラックを発生しやすく、更に夫々の膨張係数の差が大きいことから、極度の凹型反りを発生させ、GaNの厚膜形成が難しく、結晶欠陥の低減が困難となっている。
これらの問題を回避し、よりコストの安いシリコンを基板として利用するために、特許文献1においては、多孔質シリコン層の多孔質構造を、細孔径が1nm〜10μm、厚みが3nm〜10μm、多孔度が10%〜90%とコントロールすることで格子不整合を緩和し、良好な結晶性を維持できるとしている。
一方、特許文献2においては、多孔質シリコン層の細孔径を3nm以上10nm以下、厚みを0.1μm以上10μm以下、多孔度を0超、0.7以下とすることで、格子不整合、ならびに熱応力を緩和し、クラックの数が減少されるとしている。
しかし、特許文献1および2のいずれの技術でも、格子不整合の抑制のために、細孔径を小さくして多孔度を下げれば、熱応力緩和に必要な多孔質シリコン層の構造的脆さを十分に稼げず、クラック・反りの抑制に対して十分な効果が発揮されないという問題があった。一方、多孔度を大きくし過ぎると、多孔質シリコン層の孔構造変化に伴って、化合物半導体薄膜表面が荒れて結晶性が低下してしまう。したがって、格子不整合緩和と熱応力緩和の双方を達成することが困難であるという問題があった。
また、特許文献3には、化合物半導体エピタキシャル成長用多孔質シリコン層を、結晶成長面側は低多孔度とし、内部を高多孔度とした2層構造を用いることが開示されている。しかし、この多孔質シリコン層は、基板と化合物半導体薄膜を基板より分離するために用いられるのみのものであり、熱応力緩和への利用は示唆さえされていない。
更に、特許文献4には、化合物半導体(Si−Ge)との格子不整合を緩和するために、基板表層に形成した多孔質シリコン層の多孔度を、表層から内部へ連続的もしくは段階的に変化させ、多孔質層表面をSi−Geの結晶層へと還元性雰囲気下で再結晶化し、再結晶層に生じる格子歪みを内部多孔質シリコン層で緩和することが開示されている。しかし、一般に、再結晶化は、水素などの還元ガス雰囲気下の高温処理が必須となり、水分の存在で面荒れが発生するため、高度な設備とノウハウが必要であり、また、コスト高になるという問題があった。更に、上記特許文献には、上記技術の熱応力緩和への利用は開示されていない。
特開2002−270515 特開2000−106348 特開2005−129876 特開2003−282464
本発明は、上記実情に鑑みなされたものであり、シリコン基板上への窒化物半導体薄膜の成長時における、各材料間の格子定数差および熱膨張係数差から生じる、該薄膜の歪み、および熱応力に伴うクラック・反りの問題を低減した、窒化物半導体薄膜形成に好適な窒化物半導体薄膜形成用基板を提供することをその課題とするものである。
本願発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、シリコン単結晶基体上に、異なる多孔質構造を有するシリコン層を組み合わせ設けたものを基板とし、更に、その表面から酸化膜を排除することにより、窒化物半導体形成用基板として極めて優れたものが得られることを見出し、本発明を完成するに至った。
すなわち本発明は、シリコン単結晶基板片面上に、相対的に多孔度の高い第2多孔質シリコン層および酸化膜除去された相対的に多孔度の低い第1多孔質シリコン層が順次設けられてなることを特徴とする窒素化物半導体形成用基板である。
また本発明は、シリコン単結晶基板片面を、電解液中で相対的に低い電流密度で陽極酸化することによって、相対的に低い多孔度の第1多孔質シリコン層を形成する工程、電解液中で相対的に高い電流密度で陽極酸化することによって、シリコン単結晶基板と前記第1多孔質シリコン層の間に相対的に高い多孔度の第2多孔質シリコン層を形成する工程、前記第1多孔質シリコン層および第2多孔質シリコン層を形成した後、酸化膜を除去する工程を含む窒化物半導体形成用基板の製造法である。
更に本発明は、前記窒化物半導体形成用基板を利用する窒化物半導体および上記窒化物半導体形成用基板の製造法を利用する窒化物半導体薄膜の製造法である。
本発明の窒化物半導体形成用基板は、その上でGaNをはじめとする窒化物半導体を成長させ、薄膜を形成させても、窒化物半導体の格子歪みや、熱応力に伴うクラック、反り等を低減させることができ、シリコン基板上の窒化物半導体素子を高性能化することができる。
また、本発明の窒化物半導体形成用基板の製造法や、これを利用する窒化物半導体薄膜の製造法では、還元雰囲気下での再結晶化処理が不要となり、製造コストが減少するため、経済性に優れた方法として、窒化物半導体の製造に利用可能性が大きいものである。
本明細書中において、「相対的に」とは、対応する相手側と比べた場合の大小を意味する。例えば、「相対的に多孔度の高い第2多孔質シリコン層」とは、対応する第1多孔質シリコン層より多孔度が高いことを意味する。同様に、前段の陽極酸化について「相対的に低い電流密度」とは、対応する後段の陽極酸化より、電流密度が低いことを意味する。なお、本発明において、第2多孔質シリコン層では、単一の多孔度の多孔質シリコン層のみならず、複数の異なる多孔度の多孔質シリコン層も含むが、この場合は、平均多孔度を意味する。また本明細書中での多孔度とは、多孔質シリコン層の体積に対する孔体積の比を意味する。
本発明の窒化物半導体形成用基板は、例えば、電解液中で、裏面に電極を取り付けたシリコン単結晶基板を陽極、白金を陰極とし、シリコン単結晶基板を陽極酸化することにより得られる。
すなわち、上記陽極酸化においては、まず、シリコン単結晶基板片面上を相対的に低い電流密度で電解することにより、相対的に多孔度の低い第1多孔質シリコン層が形成される。ついで相対的に高い電流密度に変えて、第1多孔質シリコン層が形成されたシリコン単結晶基板を陽極酸化することにより、シリコン単結晶基板上に相対的に高多孔度の第2多孔質シリコン層を形成することができる。
この陽極酸化は、例えば、フッ化水素酸とアルコール等、好ましくは、フッ化水素酸とエチルアルコールの混液を電解液として実施することができる。このフッ化水素酸とアルコールの比は、特に制約されるものではないが、30質量%のフッ化水素酸とアルコールの比が、1:1〜2:1であることが好ましい。
本発明において原料として用いられるシリコン単結晶基板としては、ボロン、リン、アンチモン、ヒ素や他の元素をドープしたものが利用できる。またその厚みは、0.3ないし2mmであることが好ましい。厚みが0.3mm未満の場合、基板の反りが大きすぎて不都合であり、また厚みが2mm超の場合、シリコン単結晶インゴットよりスライス可能な基板枚数が減少して非効率的である。
一方、陽極酸化により、シリコン結晶基板上に形成される、第1多孔質シリコン層および第2多孔質シリコン層の多孔度及び厚みは、電流密度や、時間を変えることで制御可能である。具体的には、電流密度が高いほど、陽極酸化により多孔度が高くなり、また、時間が長いほど 膜厚が厚くなる。実際の実施に当たっては、これらの関係を実験的に確認し、これに基づいて条件を定めればよい。
前記のシリコン単結晶基板上の第1多孔質シリコン層は、その多孔度が0.1ないし3%であることが好ましく、また、その厚みも、0.1ないし2μmであることが好ましい。このような多孔度、膜厚の条件を満たす第1多孔質シリコン層を形成させる電解条件の一例としては、電流密度が0.1ないし1mA/cm、好ましくは、1mA/cmの条件を挙げることができる。
このようにして得られる第1多孔質シリコン層は、その多孔度が低く、膜厚が薄い方が窒化物半導体薄膜の成長に適している。例えば、多孔度が3%超の場合、窒化物半導体薄膜成長時の孔構造変化により、結晶成長面が荒れて、該薄膜にクラックが発生し、不都合である。また、厚みが前記範囲外では、GaN成長時の第2多孔質シリコン層の構造変化に影響されてクラックが発生するので不都合である。
また、前記第2多孔質シリコン層は、多孔度が20ないし50%、好ましくは、30ないし50%で、厚みが10μmないし60μm、好ましくは、20ないし25μmである。このような多孔度、膜厚の第2多孔質シリコン層を形成させるための電解条件としては、の例としては、電流密度1ないし50mA/cmを挙げることができる。
第2多孔質シリコン層は、多孔度や厚みを上記範囲に調整することにより、格子歪みおよび熱応力の緩和に効果を発揮することができ、クラック・反りを低減できる。第2シリコン層の厚みが10μm未満の場合、熱応力緩和が不十分となってクラック・反りが生じ、また60μm超の場合、孔構造が著しく変化して、窒化物半導体薄膜が割れて剥離し、不都合である。
なお、上記第2多孔質シリコン層は、抵抗が10Ωcm以上、10Ωcm以下の半絶縁体であり、例えば、GaN結晶を用いた高周波トランジスタの用途においては、該多孔質層が抵抗層として機能するため有用である。
上記した第2多孔質シリコン層は、上記記載の多孔度の範囲内で、高多孔度の層と低多孔度の層を交互に少なくとも一層積層させた構造でもよい。このような構造は、第2多孔質シリコン層を形成する陽極酸化の際に、一定時間電流密度を変化させることにより、簡単に形成することができる。すなわち、高多孔度の層を形成する場合は、電流密度を高く、低多孔度の層を形成する場合は、電流密度を低くすればよい。そして、高多孔度である第2多孔質シリコン層の中に存在する低多孔度層は、第1多孔質シリコン層の過度の構造変化を抑制し、第1多孔質シリコン層上に形成される窒化物半導体薄膜の結晶品質の低下を阻止できる。
さらに、第2多孔質シリコン層が、垂直方向に、多孔度の高い部分から多孔度の低い部分、あるいは多孔度の低い部分から多孔度の高い部分へと、連続的あるいは段階的に変化する構造であっても良い。このような構造も、第2多孔質シリコン層を形成する陽極酸化の際に、電流密度を連続的あるいは段階的に変化させることにより、簡単に形成することができ、上記記載と同様の効果を得ることができる。
上記のように、表面に第1および第2多孔質シリコン層が形成されたシリコン単結晶基板は、さらにその多孔質シリコン層表面からの酸化膜除去と、水素終端化のための処理が行われる。この処理は、窒化物半導体薄膜成長において存在が問題となる酸化膜を除去し、酸化され難い多孔質シリコン層表面構造を形成するためであり、窒化物半導体結晶成長に適した表面構造を得るために重要なものである。
この処理は、例えば、フッ化水素酸を用いて行うことができ、特に、50〜40質量%程度のフッ化水素酸で行うことが好ましい。この際、濃度の低いフッ化水素酸を用いた場合、希釈溶媒である水による多孔質表面酸化とフッ化水素による溶解が繰り返されるため、多孔質シリコン層の表面が荒れ、不都合である。
以上の処理が終わった状態の、本発明の窒化物半導体形成用基板の一態様の模式図を、図1に示す。図中、1は酸化膜除去および水素終端化された第1多孔質シリコン層、2は第2多孔質シリコン層、3はシリコン結晶基板である。
図1に示すように、本発明の窒化物半導体形成用基板は、シリコン結晶基板3の上に、第2多孔質シリコン層2および酸化膜除去および水素終端化された第1多孔質シリコン層1が順次設けられた構造になっている。また、第2多孔質シリコン層2は、その中が基板1側から、高多孔質層2c、低多孔質層2b、高多孔質層2aの積層構造となっている。このように積層構造にすることにより、低多孔質層2bが第2多孔質シリコン層の強度を高め、変形を防ぐことが可能となるのである。
かくして得られた本発明の窒化物半導体形成用基体上に、窒化物半導体薄膜を成長、形成させるには、公知の技術を用いることができ、特に限定されない。公知の技術としては、常圧有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)、ハイドライド気相成長法(HVPE法)、昇華法、液相成長法等があげられる。
このように、本発明の窒化物半導体形成用基板上に、GaN結晶を成長させた状態を模式的に図2に示す。図2に示すGaN結晶の成長工程は、常圧有機金属気相成長法(MOCVD法)によるもので、第1多孔質シリコン層1上に、初期層としてAlN層4を成長、形成させた後、GaN層5を成長、形成させたものである。
本発明の窒化物半導体形成用基体は、種々の窒化物半導体薄膜を成長、形成させることが可能であるが、このうち、好ましいもの例として、下記一般式
AlGa(1−X−Y−Z)In
(式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
で表される化合物を挙げることができる。
次に実施例を挙げ、本発明を更に詳しく説明するが、本発明はこれら実施例により何ら制約されるものではない。
実 施 例 1
次に、シリコン単結晶基板片面上に、厚さ0.46μmの第1多孔質シリコン層と、第1シリコン層下のシリコン単結晶基板に形成された、厚さ24μmの第2多孔質シリコン層とからなる2種類の多孔質シリコン層が形成されたシリコン単結晶基板上にGaN層を製造させる方法の一例を実施例として説明する。
電解液である30質量%フッ化水素酸−エチルアルコール混合液(容量比1:1))中、ボロンが5×1018atoms/cmでドープされ、比抵抗値が0.01ΩcmのP型シリコン(111)を陽極、白金電極を陰極として、電流密度1mA/cmで4分間通電して、P型シリコン上に第1多孔質シリコン層を形成させた。この第1多孔質シリコン層の多孔度は、1%であり、その厚みは0.46μmであった。尚、多孔度の測定は窒素ガス吸着法にて行った。
その後、更に電流密度21mA/cmで8分、電流密度1mA/cmで4分、電流密度21mA/cmで8分間通電して、第1多孔質シリコン層下のシリコン単結晶基板上面に、第2多孔質シリコン層を形成させ、本発明の窒化物半導体形成用シリコン基板を作製した。この第2多孔質シリコン層の多孔度は、50%であり、その厚みは24μmであった。
更に、第1および第2多孔質シリコン層が形成されたシリコン基板を、50重量%HF液に1分間浸して酸化膜を除去した。その結果、表面が水素終端化された第1多孔質シリコン層を有するシリコン基板が得られた。
次に、作製した該シリコン基板を、MOCVD装置の反応炉内にセットし、成膜を行った。まず、窒素および水素の混合キャリアガス(窒素10L/min、水素7.5L/min)を流しながら、該シリコン基板温度を1150℃とし、第2多孔質シリコン層表面のサーマルクリーニングを行った。ついで、該シリコン基板の温度を1120℃とし、反応炉内にトリメチルアルミニウム(TMA)を17μmol/min、NHを2.5L/minで供給し、第1多孔質シリコン層上に、厚さ50nmのAlN薄膜を成長させた。
続いて、シリコン基板の温度は1120℃で、トリメチルガリウム(TMG)69μmol/min、NHを2.5L/minで供給し、AlN上に、厚さ1μmのGaN薄膜を成長させた。
成長させたGaN表面は鏡面状であり、ノルマルスキー顕微鏡(100倍)を用いてその表面を観察したが、クラックやビットは認められなかった。また、一片が約2cmの正三角形状と半径約2cm、中心角60度の扇形状の基板をレーザー測長器で測定したところ、GaN形成させた後の反りは2.6μmであった。
比 較 例 1
本発明の多孔化処理したシリコン基板の代わりに、洗浄した面方位(111)のシリコン基板(原料シリコン板)を用いた以外は、実施例1と同様にして、シリコン基板上に、厚さ50nmのAlN薄膜及び厚さ1μmのGaN薄膜を順次成長させた。
成長させたGaN表面は鏡面状であったが、ノルマルスキー顕微鏡(100倍)を用いて観察したしたところ、クラックが認められた。また、実施例1と同様に、レーザー測長器で基板を測定したところ、GaN形成させた後の反りは10μmであった。
本発明では、シリコン基板上に表面平坦性や結晶性に優れた窒化物半導体薄膜を成長させることができ、シリコン基板上の窒化物半導体素子を高性能化することができる。
本発明窒化物半導体形成用基板の一態様を模式的に示した図面である。 図1の窒化物半導体形成用基板にGaNを結晶成長させた後の状態を模式的に示す図面である。
符号の説明
1 … … 酸化膜除去された第1多孔質シリコン層
2 … … 第2多孔質シリコン層
3 … … シリコン基板
4 … … AlN薄膜
5 … … GaN薄膜

Claims (16)

  1. シリコン単結晶基板上に、相対的に多孔度の高い第2多孔質シリコン層および酸化膜除去された相対的に多孔度の低い第1多孔質シリコン層が順次設けられてなることを特徴とする窒素化物半導体形成用基板。
  2. 第2多孔質シリコン層が、多孔度の高い層と多孔度の低い層が交互に少なくとも一層積層されたものである請求項第1項記載の窒化物半導体形成用基板。
  3. 第2多孔質シリコン層が、垂直方向に、多孔度の高い部分から多孔度の低い部分、または多孔度の低い部分から多孔度の高い部分へと、連続的または段階的に変化する請求項第1項記載の窒化物半導体形成用基板。
  4. 第1多孔質シリコン層の多孔度が0.1ないし3%である請求項第1項ないし第3項の何れかの項記載の窒化物半導体形成用基板。
  5. 第2多孔質シリコン層の平均多孔度が20%ないし50%である請求項第1項ないし第4項の何れかの項記載の窒化物半導体形成用基板。
  6. 第1多孔質シリコン層の厚みが0.1ないし2μmであり、かつ第2多孔質シリコン層の厚みが10ないし60μmである請求項第1項ないし第5項の何れかの項記載の窒化物半導体形成用基板。
  7. シリコン単結晶基板の厚みが0.3ないし2mmである請求項第1項ないし第6項の何れかの項記載の窒化物半導体形成用基板。
  8. 請求項第1項から請求項第7項の何れかの項記載の半導体形成用基板上に、窒化物半導体薄膜を形成してなること特徴とする窒化物半導体。
  9. 窒化物半導体薄膜が次の式
    AlGa(1−X−Y−Z)In
    (式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
    で表される化合物で形成されたものである請求項第8項記載の窒化物半導体。
  10. シリコン単結晶基板を、電解液中で相対的に低い電流密度で陽極酸化することによって、相対的に低い多孔度の第1多孔質シリコン層を形成する工程、電解液中で相対的に高い電流密度で陽極酸化することによって、シリコン単結晶基板と前記第1多孔質シリコン層の間に相対的に高い多孔度の第2多孔質シリコン層を形成する工程、前記第1多孔質シリコン層および第2多孔質シリコン層を形成した後、酸化膜を除去する工程を含む窒化物半導体形成用基板の製造法。
  11. 相対的に低い電流密度が、0.1ないし1mA/cmである請求項第10項に記載の窒化物半導体形成用基板の製造法。
  12. 相対的に高い電流密度が、1ないし50mA/cmである請求項第10項または請求項第11項に記載の窒化物半導体形成用基板の製造法。
  13. 電解液が、フッ化水素酸とアルコールとの混合液である請求項第10項ないし請求項第12項の何れかの項に記載の窒化物半導体形成用基板の製造法。
  14. 酸化膜除去工程が、第1多孔質シリコン層及び第2多孔質シリコン層を形成させたシリコン単結晶基板を、50ないし40質量%のフッ化水素酸に浸漬させることにより行われる請求項第10項ないし請求項第13項の何れかの項に記載の窒化物半導体形成用基板の製造法。
  15. 請求項第10項ないし請求項第14項のいずれかの項に記載の製造法により形成させた窒化物半導体形成用基板上に、窒化物半導体薄膜を形成させること特徴とする窒化物半導体薄膜の製造法。
  16. 窒化物半導体薄膜が次の式
    AlGa(1−X−Y−Z)In
    (式中、0≦X≦1、0≦Y≦1、0≦Z≦1)
    で表される化合物で形成されたものである請求項第15項記載の窒化物半導体薄膜の製造法。
JP2007053129A 2007-03-02 2007-03-02 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 Pending JP2008218655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007053129A JP2008218655A (ja) 2007-03-02 2007-03-02 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007053129A JP2008218655A (ja) 2007-03-02 2007-03-02 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法

Publications (1)

Publication Number Publication Date
JP2008218655A true JP2008218655A (ja) 2008-09-18

Family

ID=39838353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007053129A Pending JP2008218655A (ja) 2007-03-02 2007-03-02 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法

Country Status (1)

Country Link
JP (1) JP2008218655A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165934A (ja) * 2009-01-16 2010-07-29 Furukawa Electric Co Ltd:The 半導体電子デバイス
CN105789026A (zh) * 2014-12-25 2016-07-20 中国科学院微电子研究所 衬底结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536669A (ja) * 1991-07-30 1993-02-12 Nippondenso Co Ltd 半導体装置の製造方法
JPH10321535A (ja) * 1997-03-17 1998-12-04 Canon Inc 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
JPH11195562A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体部材ならびにそれらの製造方法
JP2003282464A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体基板およびその製造方法
JP2005129876A (ja) * 2003-10-22 2005-05-19 Sc Technology Kk 化合物半導体材料の積層方法
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にiii族窒化物材料を成長させるための方法及びそのための装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536669A (ja) * 1991-07-30 1993-02-12 Nippondenso Co Ltd 半導体装置の製造方法
JPH10321535A (ja) * 1997-03-17 1998-12-04 Canon Inc 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
JPH11195562A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体部材ならびにそれらの製造方法
JP2003282464A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体基板およびその製造方法
JP2005129876A (ja) * 2003-10-22 2005-05-19 Sc Technology Kk 化合物半導体材料の積層方法
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にiii族窒化物材料を成長させるための方法及びそのための装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165934A (ja) * 2009-01-16 2010-07-29 Furukawa Electric Co Ltd:The 半導体電子デバイス
CN105789026A (zh) * 2014-12-25 2016-07-20 中国科学院微电子研究所 衬底结构及其制造方法

Similar Documents

Publication Publication Date Title
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4597259B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP4117156B2 (ja) Iii族窒化物半導体基板の製造方法
US20090057835A1 (en) Group III nitride semiconductor and a manufacturing method thereof
CN102465342B (zh) 制造GaN基膜的方法
CN102465343A (zh) 制造GaN基膜的方法
US9896780B2 (en) Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
JP2012009483A (ja) 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP4768759B2 (ja) Iii族窒化物半導体基板
JP5230522B2 (ja) 積層体の製造方法、および該積層体を有する半導体デバイス
JP2002299267A (ja) 半導体基板の製造方法
KR101358541B1 (ko) Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
JP2020075842A (ja) 窒化物半導体
JP2008218655A (ja) 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
JP2010225947A (ja) 窒化物半導体用形成用基板およびその製造方法
JP5430467B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP5684551B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2018065711A (ja) Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
JP2017214232A (ja) 窒化物化合物半導体基板の製造方法
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP4507810B2 (ja) 窒化物半導体基板の製造方法及び窒化物半導体基板
JP2008308349A (ja) Iii族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2005340379A (ja) 化合物半導体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100208

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100218

A977 Report on retrieval

Effective date: 20111129

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403