JP2009009559A - 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置 - Google Patents

伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置 Download PDF

Info

Publication number
JP2009009559A
JP2009009559A JP2008141498A JP2008141498A JP2009009559A JP 2009009559 A JP2009009559 A JP 2009009559A JP 2008141498 A JP2008141498 A JP 2008141498A JP 2008141498 A JP2008141498 A JP 2008141498A JP 2009009559 A JP2009009559 A JP 2009009559A
Authority
JP
Japan
Prior art keywords
module
communication
bus
logic
transmission bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008141498A
Other languages
English (en)
Other versions
JP4902594B2 (ja
Inventor
Jean-Jacques Adragna
ジャン‐ジャック、アドラーニャ
Pascal Chapier
パスカル、シャピエ
Alain Meurlay
アラン、ムルライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Industries SAS
Original Assignee
Schneider Electric Industries SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Electric Industries SAS filed Critical Schneider Electric Industries SAS
Publication of JP2009009559A publication Critical patent/JP2009009559A/ja
Application granted granted Critical
Publication of JP4902594B2 publication Critical patent/JP4902594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Programmable Controllers (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

【課題】接続されたモジュールの個数および位置にかかわらず、バックプレーンの伝送バスの容量、ひいては信号の質の高さを確保できる装置を提供する。
【解決手段】伝送バス22を持つプリント回路20と、モジュール10を伝送バス22に接続するための接続要素21とを備えた、モジュール10と伝送バス22間のポイント・ツー・ポイント通信の制御装置に関する。プリント回路20は、一方向通信の論理ゲート24E、24Rを備えた、伝送バス22と接続要素21間に配置された通信制御ユニット23、および前記論理ゲート24E、24Rの論理制御回路30を備える。本発明はプログラマブル制御装置に適用する。
【選択図】図1

Description

本発明は、伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置に関する。本発明は、特にプログラマブル制御装置の分野に有利に適用できる。
プログラマブル制御装置、すなわちPLC(Programmable Logical Controller)は、特に工業、ビルや配電の制御装置において一つ以上のプロセスを制御または監視できる自動化装置である。
PLCプログラマブル論理制御装置は、通常はモジュール式であって、一般に「バックプレーン」(backplane)バスと呼ばれる伝送バスによって、相互に通信する各種のモジュールから構成される。モジュールはラックに機械的に固定され、モジュールとバスとを接続するために、ラックは、バックプレーンバスの他に、通常モジュールの裏面部に設けられているコネクタと系合するための接続要素を設置したプリント回路を備える。モジュールの個数が自動化されるプロセスの規模程度と種類に依存することは言うまでもない。
通常、プログラマブル制御装置は、
バックプレーンバスを介して他のモジュールに各種の電圧を供給する電源モジュールと、
リアルタイムのオペレーティング・システムOSや所望の自動化操作を行うために、ファームウェアで実行すべきコマンドを含むアプリケーションソフトまたはユーザーソフトが組み込まれたファームウェアを有する中央処理部モジュールCPU(モジュールCPUは通常、パソコン等のプログラミング用ツールへの接続部を表面側に設ける。)と、
制御されるプロセスに応じた各種のデジタル、バイナリ、アナログ、カウンター等の入出力I/Oモジュール(これらのI/Oモジュールは、プロセスの自動管理に使用されるセンサーやアクチュエータに接続される。)と、
通信ネットワーク(LAN、CAN等)用の一つ以上の通信モジュール、またはマン・マシン・インターフェース(モニター、キーボード等)と
を備える。
PLC装置は、例えば、出入力モジュールとして1〜32個の出入力を有するものもあり、種類によっては数百に及ぶ出入力を管理できる。必要に応じて、一つのPLCに複数のラックが相互に接続される。このように、その用途ならびに自動化するプロセスによって、PLC装置は多数のモジュールを有することができる。したがって、PLCユーザーがその用途に応じてラックに配置するモジュールの個数および位置を決める。
並列式のバックプレーン伝送バスは存在するが、現在のバックプレーン伝送バスは通常、直列バスである。一般に、直列バスは複数の双方向通信ラインを有し、双方向ラインは、それぞれのバスに接続されたモジュールのすべての接続要素やコネクタを通るマルチポイント構成である。
バックプレーンバスの各ラインの等価インピーダンス(ライン+モジュールのコネクタ+モジュールの入力容量)は、接続されたモジュール数とそれぞれのラック内での位置によって大幅に異なるので、バス信号の大きさを決めるのは困難または不可能(信号の不適応)である。バックプレーンバスの各マルチポイントラインの大きさの決定、すなわち主にそのラインに使用される特性インピーダンスZ0の値およびラインの各極端におけるインピーダンスの適応性は、バックプレーンにおけるモジュールの有無に依存する。例えば、バックプレーンバスに接続されたモジュール数が大きくなるほど、実効特性インピーダンスZ0effは小さくなる。
ここで、上述したように、ユーザーがその用途によってラックに接続するモジュールの個数および位置を決める。必ず最適な大きさを得られるとは限らず、ラインの低い等価インピーダンスにより電力消費が大きくなる可能性や、信号不適合の可能性があり、またさらなる結果として不適切な信号は高い電磁放射を引き起こし、多くの調波を発生させる。
電力消費を少なくするために、低いバス信号電圧を(例えば、通常の5Vの代わりに3.3Vの電圧)選択する場合(「low power」と呼ばれる技術)は、この不安定な状態はさらに悪化する。大きさを決める際には、従来のマルチポイントやマルチコネクターによる方法は、この「low power」技術には不適切であるということが分かった。
したがって、本発明の目的は、接続されたモジュールの個数および位置にかかわらず、バックプレーンの伝送バスの容量、ひいては信号の質の高さを確保できる装置を提供することにある。
このため、本発明は、接続されたモジュールに対して透過的になるように、マルチポイントのバックプレーン伝送バスにおいて、マルチポイントの双方向通信ラインを、バスとそのマルチポイントバスに接続された制御装置モジュール間の同数のポイント・ツー・ポイント接続にする。
本発明によれば、この目的はモジュールと伝送バス間のポイント・ツー・ポイント通信制御装置によって達成され、該装置は、伝送バスを持つプリント回路、およびモジュールを該伝送バスに接続するための接続要素を備える。プリント回路は、接続要素と伝送バスの間に配置された通信制御ユニットを備え、該通信制御ユニットは一方向通信の論理ゲートおよび該論理ゲートを制御する論理回路を備える。
このように、バス信号とモジュールとの双方向通信の制御がバックプレーンのプリント回路へ移行するので、バスのインピーダンスは接続するモジュールの個数および位置と無関係となる。好ましくは、マルチポイントの伝送バスは常に一定の通信制御ユニット数を有し、各モジュールは対応する通信制御ユニットと双方向ポイント・ツー・ポイントラインを有する。
したがって、原則や上位プロトコル層に影響を及ぼさずに、バスの物理的な構成のみが変化することになる。構成の変化は、物理的要素(ファンイン、ファンアウト、モジュールのアクセス時間)およびバスプロトコルを発生させるアプリケーションソフトに対して透過的である。これには下記の利点がある。
バックプレーンバスのモジュールの個数および位置と無関係に最適な信号の質が得られる。
発生する電磁放射を低減できる。
インピーダンス制御、インピーダンス制御無しのインターフェース、標準的論理ファミリー等の面からポイント・ツー・ポイントラインはマルチポイントラインに比較して制約が大幅に少ないため、バスラインを設けたプリント回路の構成制約を少なくできることからコスト削減できる(したがって、追加の制御論理回路のコストを相殺する)。
バックプレーン内のマルチポイントバスに限り任意に拡張できる。
通信プロトコルの物理層のみに関わるため、ユーザーに対して透過的である。
一つの態様によれば、制御回路は、モジュールから受信した通信状態を表す信号に基づいて設定された一方向通信制御の信号を論理ゲートに与えることができる。
他の態様によれば、前記制御信号はまた、モジュールの動作状態を表す信号に基づき、制御回路によって設定される。
この後者の構成によれば、モジュールが正確に接続され、かつ通信可能な状態になっている場合にのみ、バスとモジュール間の通信を許可する。
したがって、本発明は、他の制御装置の使用に関連する技術的問題を解決できる。通常動作では、モジュールの一つに故障があった場合、PLC制御装置の他のモジュールを妨害することなく、モジュールを取り替えることが望ましい。したがって、制御装置の他の構成およびプログラムの実行を妨害することなく、異常のあるモジュールを電源が入ったままの状態で取り外し、交換モジュールを差し込むことを可能とすることが好ましい。これは、活性交換、すなわち「ホットスワップ」と呼ばれる。その用途またはプロセスによっては、ユーザーが一つのモジュールをラックから取り外して、および/または空きスロットにモジュールを追加したい時に、同じ状況が起こる。
モジュールの活性交換に関連する問題を解決するには、第一に提案されている解決手段として、例えばモジュールを差し込む際に、アース、正電源電圧、有効信号…という接続順番となるように、それに与える信号に応じて、バックプレーンの接続要素とモジュールに設けたコネクタ間の電気接続をシークエンシングする方法がある。この目的のため、この提案された周知の解決方法では、バックプレーンの接続要素またはモジュールのコネクタのピンを、所望の接続順番に応じて、異なった長さにする。
この方法は、バックプレーンにモジュールを差し込む際および取り外す際、信号のシークエンシングが確実になるという利点がある。例えば、アース信号の接続時間は、正電源電圧の接続時間よりも長くなるため、対応するピンはより長くなる。
しかしながら、この公知のシステムには、特に機械的摩耗および非標準的な専用コネクタを使用することにより、コスト増等の欠点がある。また、差し込み/取り外しのシークエンスに必要とする時間を得るために十分な長さのバリエーションを作成しなくてはならないため、ピンの長さを長くする必要がある。このコネクタの長いピンの長さが、プログラマブル制御装置の全体寸法に合わないこともある。
第二の既存の解決方法では、モジュールのコネクタを軸中心に回転することによりバックプレーンの接続要素に挿入することで、軸中心の回転移動にしたがってモジュールを挿入する際に、回転軸に近い方のピンがより遠く離れている方のピンよりも先に接続される。
このシステムの利点は上記のものと同様である。主な欠点は、この機能のために予定外の付加仕様がコネクタに必要となることである。また、サイズの小さい製品では、コネクタのピンが相互に非常に近接するため、公差をつけ難く、如何なる状況においても確実に動作できるものが作成しにくくなる。
また、本発明の他の目的は、上記の周知システムでのピンやコネクタの形成に関する機械的制約を受けないようにしながら、他の既にあるモジュールの動作およびバスを通る通信信号を妨害することなく、モジュールの伝送バスにおける活性増設を可能とする装置を提供することにある。
このため、他の態様によれば、本発明の装置は、モジュールの動作状態を表す信号を発生させるための手段をモジュール内に備える。このイネーブル信号を発生する手段は、モジュールの状態を特徴付ける少なくとも一つの信号を入力として受信し、該入力信号がモジュールと伝送バスとの通信を可能とするモジュールの動作状態を表す場合にのみ該イネーブル信号を供給する論理コンポーネントを有する。
他の態様によれば、制御回路は、複数の受信状態信号と複数のモジュールの間に論理ORゲートを備え、該ORゲートは複数のモジュールに関連する共用の通信状態信号を供給できる。論理ORゲートに接続される複数のモジュールは「バーチャルモジュール」を構成する。複数のバーチャルモジュールは、実際のモジュールと同様に組み込むことも可能であって、組み込みを繰り返すことで、複数段の階層構成ができる。この階層構成によって、ルーティングの最適化およびマルチポイントラインにおける容量電荷の制限が可能となる。
また、本発明は該伝送バスおよび伝送バスに接続可能であって、上記の通信制御装置を少なくとも一つ設けた複数のモジュールを備えた自動化装置をも記載する。
本発明によれば、自動化装置は、軸中心に回転することによってモジュールを差し込み・取り外しする機械システムをも備えることができる。このシステムは、特にモジュールを取り外す際に行う回転の時に、信号の消失順のシークエンシングを可能とする。例えば、モジュールの電源の共通点(0V)を接続要素上の前記回転軸に近接する箇所に与え、また前記制御入力は、接続要素端部に近接し前記回転軸と対向する箇所に接続できる。
この使用方法は、本発明の装置と上記の回転による差し込み・取り外しシステムを組み合わせたものである。つまり、本発明の装置は必要なピン数を減らすことができ、間隔をあけて十分な公差を得ることができるので、この使用方法の組み合わせはサイズの小さい自動化装置でも実現できる。
また、上記の本発明の定義から分かるように、本発明はプログラマブル制御装置に限らず、信号の質が第一重要事項となる「バックプレーン」タイプの伝送バスに基づく全ての中速通信用の、価低コストであるモジュールシステムにも適用できる。
また別の特徴と利点については、例として図面に示す実施形態を参照する詳細な説明で明らかになるが、付属の図面において、
図1は本発明によるポイント・ツー・ポイント通信の制御装置の略図を示し、
図2はプログラマブル制御装置でのバックプレーンバスの従来例の略図を示す。
図2を参照すると、プログラマブル制御装置タイプのモジュール式自動化装置は、バックプレーンタイプの固定部材を設け、その固定部材にバックプレーンプリント回路20を備え、そのバックプレーンプリント回路20に複数のI/Oモジュール等のモジュール10を任意に接続または取り外しできる。このプリント回路20は、自動化装置にそれぞれ配置されたモジュールのためのマルチポイントの伝送バス22を備える。
バックプレーン回路20は複数のピンタイプまたはバックプレーンコネクタ等の接続要素21を備え、それぞれが、自動化装置のラックのスロットに差し込まれる際に、モジュール10の対応するコネクタ11(ピンタイプまたは接続要素21と相補するコネクタ)を受ける。一旦差し込まれると、接続要素21とモジュール10のコネクタ11が電気的に接続され、特にモジュール10への給電や伝送バス22を介しての自動化装置の他のモジュールとの通信が可能となる。
図1の実施例に相当するバス22はマルチポイントの直列バスであって、主に二つの双方向通信送信のマルチポイントライン221、222を有する。すなわち、通信交換のマスタモジュールから、パルス(例えば数十MHz程度の周波数)によって供給されるバスクロックに相当するライン221DEL(すなわち、デリミタ)、およびバス22で実際に交換するデータを伝送するライン222DATAを有する。
直列バス22は浮動マスタ形式である。本発明の構成とは別に動作するが、アービトレーションラインと呼ばれる追加バスライン(図略)によってマスタモジュールの指定を決定する。つまり、この双方向のアービトレーションラインは直接各モジュール間のマルチポイントとして形成されるが、このアービトレーション信号の周波数は他のバス信号よりも大幅に低いので障害にならない。
マスタモジュールは、バスでの交換の主導権を握る。スレーブモジュールは、常にバスをリッスン(listen)し、マスタモジュールの要求に回答することしかできない。デフォルトとして、発信していないモジュールはリッスンする。モジュールがマスタモジュールでない場合は、受信状態のままでバスのマスタからの発信される要求をリッスンしながら待機しなければならない。モジュールは常に自分の役割、すなわち、マスタである場合はバス中の単一送信器の役割、あるいはバスをリッスンするという役割が分かっている。アービトレーションラインによって浮動マスタの指定が管理できる。
つまり、ラインDATA 222は二つの信号からなり、すなわち実質的にデータを伝送する双方向信号DATAおよびバス22でのデータ送信器を識別する一方向通信状態信号DATAVALである。図1に示すように、この信号DATAVALは各モジュール10によって発信される。デフォルトとして、モジュールは必ず、例えばDATAVALを論理値0にすることで、常にバス22を通るデータの受信器になるように、該DATAVAL信号を設定する。モジュール10が発信する場合は、そのデータを発信する間に、DATAVAL信号を論理1に反転する。
上記のラインDATA 222についての説明は、同様にラインDEL221にも適用され、つまり信号DELおよび信号DELVALからなる。簡略化のために、図1にはバスのDATAラインの動作のみを示す。
本発明によれば、通信制御装置は、モジュール10とバス22間の通信を制御するために、接続要素21とバス送信ライン22間の回路20上に配置された通信制御ユニット23を備える。
このように、ユニット23はモジュール10とバス22間の通信の論理障壁として機能する。
ユニット23は、それぞれがバス22の送信ラインDEL221およびDATA 222に接続された、二つの双方向通信ユニット231、232から構成される。各ユニット231、232は、モジュール10とバス22間においてどちらか一方の方向に通信を許可・非許可するために、相互に反対方向に配置された二つの一方向通信コンポーネントを備える。
この一方向コンポーネントは、発信方向(モジュールからバスへ)の場合は24E、また受信方向(バスからモジュールへ)の場合は24Rと称される。ここで示す実施例では、(トライステート・バッファとも呼ばれる)スリーステート論理ゲートから構成される。
このように、ラックでは、バス22との通信を制御する各モジュール・スロットに通信制御ユニット23がある。各モジュール・スロットにユニット23を備えることによって、マルチポイントのバックプレーンバス構成を、各ユニット23とそれに対応するモジュール10間にてポイント・ツー・ポイント通信する構成に変えることができる。
各スリーステート論理ゲート24E、24Rはそれぞれの制御入力25E、25Rを有し、下記のように機能する。スリーステート論理ゲートの制御入力に与えられる信号が論理値1のイネーブル信号である場合、それぞれの論理ゲート24E、24Rの入力は論理ゲートの出力に再現される。その結果、モジュール10はバス22とそれぞれの発信・受信によって通信できる。逆に、スリーステート論理ゲートの制御入力に与えられる信号が論理値0の不動態化信号(passivation signal)である場合は、高インピーダンス状態になり、出力を絶縁し、このコンポーネントを介してモジュール10とバス22間の通信を完全に阻止する。
好ましくは、スリーステート論理ゲートの制御入力に不動態化信号が与えられた時、それによってこの論理ゲートの入力と出力間、すなわち、バックプレーン回路に存在する伝送バスの信号と、対応するモジュールの接続要素に存在する伝送バスの信号との間に、高インピーダンス状態を作る。
図1に示すように、通信制御装置は、上述したように、特にモジュール10から供給されたDATAVALおよびDELVALの状態信号に応じて、スリーステート論理ゲート24E、24Rの一方向通信制御入力25E、25Rを供給するための制御論理回路30をも備える。
また、論理回路30は、モジュール10から出力され、モジュール10の動作状態を表すイネーブル信号を利用する。また、図1に示すように、モジュール10は、論理回路30の論理ANDゲート31E、31Rの入力として接続された出力Sを発生できる論理電子コンポーネント12を備える。
出力Sは、S1、S2、S3、S4等のモジュール10の動作状態を表す一つ以上の入力信号に基づき、論理コンポーネント12によって発生する。原則としては、論理コンポーネント12が、その一つ以上の入力信号の値がモジュール10とバス22が十分な通信をするのに適していると判断する場合、出力Sは値1のイネーブル信号を供給して、ユニット231、232をオンにする。逆に、入力信号S1、S2、S3、S4のうち少なくとも一つが、モジュール10がバス22と十分な通信をするために適した状態になっていないことを示す場合、出力Sは値0の不動態化信号を供給して、ユニット231、232をオフにする。
きわめて単純な実施形態では、論理コンポーネント12の入力信号S1のみを使用し、特に抵抗を介してモジュールのプラス電圧(例えば+5V)に接続されたものが考えられる。この場合、値1のイネーブル信号は、モジュール10に電力が正しく供給されていることのみを示す。
しかしながら、実用上、論理コンポーネント12の出力Sは、例えばモジュールの電源が入っていること、モジュールに異常がないこと、モジュールのテストシーケンスや初期化が正しく実行されたこと等のモジュール10の状態や動作を特徴付ける複数の信号S1、S2、S3、S4等によって設定された論理状態の組み合わせに起因することが好ましい。これによって、モジュール10は、バス22との通信を開始する前に、正しく給電されているだけでなく、正しく動作できる状態になっていることを確認できる。
イネーブル信号を供給する前に実行する起動論理シーケンスとして、モジュールにおいて十分な電圧レベルを検知すること、次に信号入力とコンデンサのプレチャージを待つ工程、次にモジュール内の立ち上げシーケンスを実行すること等も考えられる。
論理コンポーネント12はモジュール10のマイクロプロセッサに内蔵されていても、専用コンポーネントになってもよい。
また、図1に示すように、モジュール10がバックプレーンに接続されていない時、そのために接続要素21に出力Sが存在しない時に、低抵抗を介してのプルダウンで不動態化信号を発生させる、不動態化モジュール26がバックプレーン回路20に設けられる。このように、モジュール10がラックに差し込まれていない時、接続要素21はバックプレーン回路20上のバス22の信号から常に有利に絶縁される。
使用する双方向通信ユニット231、232の種類や特徴によっては、制御入力25E、25Rに与えられるイネーブルおよび不動態化信号の値は逆にしてもよく、すなわち、イネーブル信号を0にし、不動態化信号を1にしてもよいことは明らかである。この場合、出力Sの発生は、それにしたがって変化し、モジュール26の抵抗は回路20のプラス電圧にプルアップされたものになる。
DATAVAL信号とモジュール10の動作状態による出力Sは、論理回路30のANDゲート31E、31Rで処理される。ここで示す実施例では、ANDゲート31Eは出力Sおよび信号DATAVALを入力として直接受信し、対応するゲート24Eを制御するための一方向通信制御入力25Eに接続される出力を供給する。ANDゲート31Rは出力Sおよび信号DATAVALの反転を入力として受信し、対応するゲート24Rを制御するための一方向通信制御の入力25Rに接続される出力を供給する。その動作は下記の如くである。出力Sはモジュール10が通信可能状態であることを示すイネーブル信号(すなわち、例えば=1)を供給し、かつ信号DATAVALはモジュール10がバス22に発信可能状態であることを示す「1」であれば、ラインDATA 222に関連するユニット232の一方向発信コンポーネント24Eの制御入力25Eが有効となり、同時に受信コンポーネント24Rの制御入力25Rは無効(コンポーネント24Rは高インピーダンス状態)となる。このように、発信方向(すなわち、モジュール10からバス22へ)のみに通信を許可する。
出力Sがイネーブル信号を供給し、かつ、信号DATAVALが、モジュール10がバス22からのメッセージの受信待機中であることを示す「0」であれば、ラインDATA 222に関連する受信コンポーネント24Rの制御入力25Rは有効となり、同時に発信コンポーネント24Eの制御入力は無効(コンポーネント24Eは高インピーダンス状態)とになる。このように、受信方向(すなわち、バス22からモジュール10へ)のみに通信を許可する。
出力Sが、モジュール10が存在しない、または不適切な挿入あるいは通信不可能状態であること示す不動態化信号(つまり0)を供給すると、制御入力25E、25Rは0になり、ユニット232の二つの一方向コンポーネント24E、24Rの出力・入力間に高インピーダンス状態を作り、モジュール10とバス22のラインDATA 222との通信を完全に阻止する。このように、モジュール10を取り外す際やモジュール10が存在しない時でも、バックプレーンバスは、発生し得る干渉信号から影響を受けない。
上記の動作は、出力Sおよびバス22のラインDEL221を管理するユニット231の一方向コンポーネントに関連する信号DELVALの場合にも同様である。
したがって、ラックに実際に存在し、作動しているモジュールの個数と位置にかかわらず、バス22はいつも同じ個数の通信制御ユニット23を有する。モジュールの個数と位置と無関係であるので、インピーダンスと構成は不変である。
また、モジュール10に既にある信号DATAVALおよびDELVALを使用することによって、一方向コンポーネント24E、24Rの制御回路30をより低コストで製作できる。
好ましくは、制御回路30はCPLD(Complex Programmable Logical Device、結合プログラム可能論理回路)技術で製作された論理モジュールから構成する。CPLDモジュールは、FLASHタイプの内部記憶装置において前もってプログラムされた論理ゲートを設けたコンポーネントである。特定のマイクロプロセッサや特定用途向け集積回路を必要とせず、二つの異なる信号間において、基本的な論理方程式が低コストで実行できる。
最適化やコストの理由上、一つのCPLDモジュール30でバス22の複数のスロットに対応する論理を処理できるので、複数、例えば4つの通信制御ユニット23を管理できる。コストとモジュール性のトレードオフである。この場合、12スロットのラックに必要なCPLDモジュールは三つのみである。
また、場合によっては、CPLDモジュール外にそれぞれの双方向ユニット231、232を設備することで、このユニットを接続要素21により近接して配置し、ユニット23とモジュール10間のポイント・ツー・ポイント接続の距離を最小限にすることがより好ましい。
またさらにコストダウンするため、双方向ユニット231、232には例えばLVC、TTL、CMOS等の低コストの標準論理技術を適用する。
また制御回路30は、この制御回路30によって管理するスロットに接続される各モジュール10からの通信状態信号DATAVALを受信するORゲート33を有する。出力として、ORゲート33は、回路30によって管理された全てのモジュールを表す通信状態のグローバル信号DATAVAL_GLOを供給する。同様に、回路30は図1に図示しない他のORゲートをも備え、各信号DELVALを受信し、グローバル信号DELVAL_GLOを供給する。
このように、回路30で管理されるモジュールは、DATAVAL_GLOおよびDELVAL_GLOの通信状態を表すグローバル信号を供給する「グローバルバーチャルモジュール」を構成する(DATAVALおよびDEL VAL信号を供給するモジュール10と同様)。前述のように、かかるバーチャルモジュールのグループを同様に接続し、またこれを繰り返すことで、階層構成の複数の段階を構成できる。
本発明によるポイント・ツー・ポイント通信の制御装置の略図である。 プログラマブル制御装置でのバックプレーンバスの従来例の略図である。

Claims (10)

  1. 伝送バス(22)を持つプリント回路(20)と、モジュール(10)を前記伝送バス(22)に接続するための接続要素(21)とを備えた、前記モジュール(10)と前記伝送バス(22)間のポイント・ツー・ポイント通信の制御装置であって、
    前記プリント回路(20)は、相互に反対方向に配置された一方向通信のスリーステート論理ゲート(24E、24R)を有する双方向通信ユニット(231、232)を少なくとも一つ備えた、前記伝送バス(22)と前記接続要素(21)間に配置された通信制御ユニット(23)、および
    前記スリーステート論理ゲート(24E、24R)を制御する論理制御回路(30)を備えることを特徴とする装置。
  2. 前記論理制御回路(30)は、前記モジュール(10)から受信した通信状態信号(DATAVAL、DELVAL)に基づいて設定された一方向通信の制御信号(25E、25R)を前記スリーステート論理ゲート(24E、24R)に与えることを特徴とする請求項1に記載の装置。
  3. 前記各スリーステート論理ゲート(24E、24R)は、対応する前記制御信号(25E、25R)が存在しない場合、高インピーダンス状態になることを特徴とする請求項2に記載の装置。
  4. 前記論理制御回路(30)は、複数の前記モジュール(10)から複数の前記通信状態信号(DATAVAL、DELVAL)を入力として受信し、前記複数のモジュールに関するグローバル通信状態信号(DATAVAL_GLO、DELVAL_GLO)を出力として供給する論理ORゲート(33)を備えることを特徴とする請求項2に記載の装置。
  5. 前記論理制御回路(30)はCPLD技術で作成されることを特徴とする請求項2に記載の装置。
  6. 前記制御信号(25E、25R)は、前記モジュール(10)の動作状態を表すイネーブル信号にも基づき前記論理制御回路(30)によって発生することを特徴とする請求項2に記載の装置。
  7. 前記モジュール(10)の動作状態を表す前記イネーブル信号を発生させるための手段(12)を前記モジュール(10)内に備えることを特徴とする請求項6に記載の装置。
  8. 前記イネーブル信号を発生させるための前記手段は、入力として前記モジュール(10)の状態を特徴付ける入力信号(S1、S2、S3、S4)を少なくとも一つ受信し、出力(S)を供給する論理コンポーネント(12)を備え、前記出力(S)は、前記入力信号(S1、S2、S3、S4)が前記モジュール(10)と前記伝送バス(22)とを通信させるのに適切な動作状態を表す時、前記イネーブル信号を発生させることを特徴とする請求項7に記載の装置。
  9. 前記通信制御ユニット(23)は、相互に反対方向に配置された二つの一方向の前記スリーステート論理ゲート(24E、24R)を有する前記双方向通信ユニット(231、232)を二つ備えることを特徴とする請求項1に記載の装置。
  10. 伝送バス(22)と、前記伝送バス(22)に接続可能である複数のモジュール(10)とを備えた自動制御装置であって、請求項1乃至9のいずれか一項に記載の通信制御装置を少なくとも一つ備えることを特徴とする自動制御装置。
JP2008141498A 2007-05-29 2008-05-29 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置 Active JP4902594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0755296 2007-05-29
FR0755296A FR2916872A1 (fr) 2007-05-29 2007-05-29 Dispositif de controle de communication point a point entre un module et un bus de transmission

Publications (2)

Publication Number Publication Date
JP2009009559A true JP2009009559A (ja) 2009-01-15
JP4902594B2 JP4902594B2 (ja) 2012-03-21

Family

ID=38519742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141498A Active JP4902594B2 (ja) 2007-05-29 2008-05-29 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置

Country Status (8)

Country Link
US (1) US7721037B2 (ja)
EP (1) EP1998257B1 (ja)
JP (1) JP4902594B2 (ja)
CN (1) CN101339423B (ja)
AT (1) ATE466340T1 (ja)
DE (1) DE602008001077D1 (ja)
ES (1) ES2342230T3 (ja)
FR (1) FR2916872A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103662392A (zh) * 2013-12-04 2014-03-26 广东省农业科学院蚕业与农产品加工研究所 鲜切蔬菜保鲜包装袋和包装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169472B (zh) * 2011-05-17 2013-10-09 福建省万华电子科技有限公司 一种rs485总线接口电路
TWI825666B (zh) * 2022-04-12 2023-12-11 白明正 設備輸出入點位故障以備用點位替換的方法及控制設備

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187726A (en) * 1981-05-13 1982-11-18 Matsushita Electric Ind Co Ltd Digital circuit
JPH02104453A (ja) * 1988-10-12 1990-04-17 Daido Steel Co Ltd タンディッシュ内の地金除去方法
JPH05314068A (ja) * 1990-11-21 1993-11-26 Balu Balakrishnan 集積バックプレーン相互接続アーキテクチャ
JPH06230863A (ja) * 1993-02-08 1994-08-19 Nec Corp バスインタフェースのディジーチェーン回路
JPH06295214A (ja) * 1993-04-07 1994-10-21 Mitsubishi Electric Corp システム・バス装置
JP2000010688A (ja) * 1998-05-01 2000-01-14 Internatl Business Mach Corp <Ibm> 統合バスおよび電力分離スイッチを備えたコネクタ
JP2000035839A (ja) * 1998-07-17 2000-02-02 Nec Eng Ltd ボードアダプタ
JP2001219797A (ja) * 2000-02-09 2001-08-14 Mazda Motor Corp 制御装置
JP2002297531A (ja) * 2001-03-29 2002-10-11 Mitsubishi Heavy Ind Ltd 航空機用アビオニクス機器の接続システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US556810A (en) 1896-03-24 Car-fender
US5274781A (en) * 1988-07-25 1993-12-28 Allen-Bradley Company, Inc. Programmable controller module identification by interconnecting the input and output ports of a module in a predefined manner
US5212631A (en) * 1990-08-31 1993-05-18 Allen-Bradley Company, Inc. Programmable controller processor module having multiple program instruction execution sections
US5568610A (en) * 1995-05-15 1996-10-22 Dell Usa, L.P. Method and apparatus for detecting the insertion or removal of expansion cards using capacitive sensing
US6351786B2 (en) * 1998-08-24 2002-02-26 Racal Instr Inc VXI backplane system improvements and methods
US6237057B1 (en) * 1998-12-16 2001-05-22 International Business Machines Corporation Method and system for PCI slot expansion via electrical isolation
CN2901383Y (zh) * 2005-12-23 2007-05-16 上海派恩科技有限公司 Can总线可编程控制器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187726A (en) * 1981-05-13 1982-11-18 Matsushita Electric Ind Co Ltd Digital circuit
JPH02104453A (ja) * 1988-10-12 1990-04-17 Daido Steel Co Ltd タンディッシュ内の地金除去方法
JPH05314068A (ja) * 1990-11-21 1993-11-26 Balu Balakrishnan 集積バックプレーン相互接続アーキテクチャ
JPH06230863A (ja) * 1993-02-08 1994-08-19 Nec Corp バスインタフェースのディジーチェーン回路
JPH06295214A (ja) * 1993-04-07 1994-10-21 Mitsubishi Electric Corp システム・バス装置
JP2000010688A (ja) * 1998-05-01 2000-01-14 Internatl Business Mach Corp <Ibm> 統合バスおよび電力分離スイッチを備えたコネクタ
JP2000035839A (ja) * 1998-07-17 2000-02-02 Nec Eng Ltd ボードアダプタ
JP2001219797A (ja) * 2000-02-09 2001-08-14 Mazda Motor Corp 制御装置
JP2002297531A (ja) * 2001-03-29 2002-10-11 Mitsubishi Heavy Ind Ltd 航空機用アビオニクス機器の接続システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103662392A (zh) * 2013-12-04 2014-03-26 广东省农业科学院蚕业与农产品加工研究所 鲜切蔬菜保鲜包装袋和包装方法

Also Published As

Publication number Publication date
EP1998257B1 (fr) 2010-04-28
US7721037B2 (en) 2010-05-18
US20080301348A1 (en) 2008-12-04
FR2916872A1 (fr) 2008-12-05
DE602008001077D1 (de) 2010-06-10
CN101339423A (zh) 2009-01-07
CN101339423B (zh) 2012-04-18
ES2342230T3 (es) 2010-07-02
JP4902594B2 (ja) 2012-03-21
EP1998257A1 (fr) 2008-12-03
ATE466340T1 (de) 2010-05-15

Similar Documents

Publication Publication Date Title
EP3255519B1 (en) Laboratory sample distribution system and method of operating a laboratory sample distribution system
US10552366B2 (en) Method of communication for master device and slave device on synchronous data bus wherein master and slave devices are coupled in parallel
US7412548B2 (en) Intelligent self-determining I/O device
US5122691A (en) Integrated backplane interconnection architecture
CN110119369B (zh) 具有可热插拔i/o单元的灵活可扩展自动化装置
CN110967969B (zh) 高可用性工业自动化系统及通过该系统传送信息的方法
CN101398801B (zh) 扩展内部集成电路总线的方法及装置
CN106598903A (zh) 调节Redriver芯片参数的方法及装置
CN101728725A (zh) 具有不同水平的冗余的可插式底座
CN100559312C (zh) 可编程逻辑控制器装置
JP4902594B2 (ja) 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置
WO2025139149A1 (zh) 模式切换电路、方法、外扩连接器及PCIe板卡
CN110515343B (zh) 通信连接装置、可编程逻辑控制器、通讯方法及产品
CN105677599A (zh) 主机、主机管理从机的方法及系统
EP4178162A1 (en) Configurable media interface module
CN112740191B (zh) 通信装置
US9195627B2 (en) Apparatus and method of controlling clock signals
US11269800B2 (en) Integrated communication unit
CN103797758A (zh) 用于自动化系统的通信接口模块
CN116909975B (zh) 一种串行总线标准多主多从交互控制系统
CN110663226B (zh) 数据总线用户设备
CN216527159U (zh) 一种通讯隔离电路及装置
CN101674074A (zh) 一种自适应电平的单总线接口转换电路
CN101310231A (zh) 串行总线系统、节点设备以及可连接在节点设备上的输入/输出卡
US20180032461A1 (en) Control circuit board, micro-server, control system and control method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

R150 Certificate of patent or registration of utility model

Ref document number: 4902594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250