JP2009088582A - 増幅回路及びこれを備える光ピックアップ - Google Patents

増幅回路及びこれを備える光ピックアップ Download PDF

Info

Publication number
JP2009088582A
JP2009088582A JP2007251514A JP2007251514A JP2009088582A JP 2009088582 A JP2009088582 A JP 2009088582A JP 2007251514 A JP2007251514 A JP 2007251514A JP 2007251514 A JP2007251514 A JP 2007251514A JP 2009088582 A JP2009088582 A JP 2009088582A
Authority
JP
Japan
Prior art keywords
circuit
amplifier circuit
differential input
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007251514A
Other languages
English (en)
Inventor
Masashi Kami
正史 上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007251514A priority Critical patent/JP2009088582A/ja
Publication of JP2009088582A publication Critical patent/JP2009088582A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能な増幅回路を提供する。
【解決手段】本発明による増幅回路3bは、差動入力部81A及び81Bと、該差動入力部81A及び81Bのうちのいずれか一方を選択するスイッチ79A及び79Bと、を備え、該スイッチ79A及び79Bにより選択された差動入力部を用いた増幅処理を行うオペアンプ70bと、オペアンプ70bの出力端と差動入力部81Aの入力端との間に設けられ、所定抵抗値の抵抗を有する第1の帰還回路と、オペアンプ70bの出力端と差動入力部81Bの入力端との間に設けられ、上記所定抵抗値とは異なる抵抗値の抵抗を有する第2の帰還回路と、を備えることを特徴とする。差動入力部の選択により電圧増幅度を切り替え可能であるので、帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能となっている。
【選択図】図3

Description

本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に用いることが好適な増幅回路に関する。また、本発明はこのような増幅回路を備えた光ピックアップに関する。
CD、DVD、ブルーレイディスク等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備えている。光ピックアップには、光源であるレーザーダイオードや、光ディスクにて反射したレーザービームを受光するフォトダイオードなどが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる。
しかしながら、フォトダイオードの出力信号を外部に出力するためには、フォトダイオードの出力信号を電圧信号に変換して出力する電流−電圧変換回路(IV回路)が必要である。したがって、光ピックアップにはこのようなIV回路(受光アンプ)も搭載されることになる。特許文献1には、このようなIV回路の一例が示されている。
特開2000−332546号公報
図8には、上記IV回路の別の一例を示している。図8の例におけるIV回路1001はフォトダイオード1000の出力信号を増幅するためのものであり、オペアンプ1003と、帰還抵抗1006−1及び1006−2と、を備えている。
ここで、IV回路1001の電圧増幅度(ゲイン)は、帰還抵抗1006及びフォトダイオード1000の内部抵抗の各抵抗値によって決まる。IV回路1001では、2つの帰還抵抗がスイッチ1008−1及び1008−2を用いて切り替え可能に構成されており、これらのスイッチを用いて帰還抵抗を切り替えることによりIV回路1001の電圧増幅度が可変とされている。
ところで、このようなIV回路の出力をさらに増幅する増幅回路(電圧−電圧変換回路・VV回路)にも上記のようなスイッチを備えて電圧増幅度を可変とすることが考えられるが、このような増幅回路の帰還回路内にスイッチを用いると、スイッチの寄生容量による周波数特性の劣化や、スイッチのオン抵抗によるゲインずれという問題が発生する。なお、このような問題は、フォトダイオード用の増幅回路のみならず、一般の増幅回路において共通に生じる問題である。
したがって、本発明の目的は、帰還回路内のスイッチを用いずに電圧増幅度を切り替え可能な増幅回路を提供することにある。
また、本発明の他の目的は、フォトダイオード用の改良された増幅回路を提供することにある。
また、本発明のさらに他の目的は、このような増幅回路を備える光ピックアップを提供することにある。
上記目的を達成するための本発明にかかる増幅回路は、第1及び第2の差動入力部と、該第1及び第2の差動入力部のうちのいずれか一方を選択するスイッチ手段と、を備え、該スイッチ手段により選択された差動入力部を用いた増幅処理を行う増幅部と、前記増幅部の出力端と前記第1の差動入力部の入力端との間に設けられ、所定抵抗値の抵抗を有する第1の帰還回路と、前記増幅部の出力端と前記第2の差動入力部の入力端との間に設けられ、前記所定抵抗値とは異なる抵抗値の抵抗を有する第2の帰還回路と、を備えることを特徴とする。
これによれば、帰還回路内のスイッチを用いずに電圧増幅度を切り替えることが可能となる。
また、上記増幅回路において、前記第1の帰還回路は、一端が前記増幅部の出力端に接続され、他端が前記第1の差動入力部の入力端に接続された第1抵抗により構成され、前記第2の帰還回路は、前記第1抵抗と、一端が前記第1抵抗の前記他端に接続され、他端が前記第2の差動入力部の入力端に接続された第2抵抗と、により構成される、こととしてもよい。これによれば、回路配置上効率良く帰還回路を構成することができる。
また、上記各増幅回路において、前記第1及び第2の差動入力部はそれぞれ定電流源を備え、前記スイッチ手段は、前記各定電流源の出力電流の制御により、前記第1及び第2の差動入力部のうちのいずれか一方を選択する、こととしてもよい。そしてさらに、前記スイッチ手段は、前記各定電流源のバイアス電圧の制御により、前記各定電流源の出力電流を制御する、こととしてもよい。これらによれば、増幅回路中の有意信号が通過する部分にスイッチを設けることなく電圧増幅度を切り替えることができるようになるので、スイッチの寄生容量による周波数特性の劣化や、スイッチのオン抵抗によるゲインずれという問題を、より確実に回避できるようになる。
また、上記各増幅回路において、前記増幅部の入力信号がフォトダイオードの出力信号に基づく信号であることとしてもよい。これによれば、フォトダイオードの出力信号に基づく信号(例えば、フォトダイオードの出力信号をIV回路に入力し、その結果として得られる電圧信号)を増幅するための増幅回路において、帰還回路内のスイッチを用いずに電圧増幅度を切り替えることが可能となる。
また、本発明にかかる光ピックアップは、レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号に基づく信号を増幅する増幅回路とを備える光ピックアップであって、前記増幅回路は、第1及び第2の差動入力部と、該第1及び第2の差動入力部のうちのいずれか一方を選択するスイッチ手段と、を備え、該スイッチ手段により選択された差動入力部を用いた増幅処理を行う増幅部と、前記増幅部の出力端と前記第1の差動入力部の入力端との間に設けられ、所定抵抗値の抵抗を有する第1の帰還回路と、前記増幅部の出力端と前記第2の差動入力部の入力端との間に設けられ、前記所定抵抗値とは異なる抵抗値の抵抗を有する第2の帰還回路と、を備える、こととしてもよい。これによれば、光ピックアップ内の増幅回路において、帰還回路内のスイッチを用いずに電圧増幅度を切り替えることが可能となる。
このように、本発明によれば、帰還回路内のスイッチを用いずに電圧増幅度を切り替えることが可能となる。したがって、このようなスイッチの寄生容量による周波数特性の劣化や、スイッチのオン抵抗によるゲインずれという問題が改善される。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
[実施形態1]
図1は、本発明の実施形態1にかかるIV回路1、増幅回路3a、及びフォトダイオード2の構成を示す回路図である。
フォトダイオード2は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード2はPNダイオード、逆バイアス電源、抵抗を含んで構成され、PNダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値(バイアス電圧)を基準として上下に変動し、フォトダイオード2の出力Vinとなる。以下では、このバイアス電圧は1.65Vであるとする。
IV回路1はオペアンプ10と帰還抵抗16を備える所謂反転増幅回路であり、非反転入力端子(+)が上記バイアス電圧と同電位の基準電圧源14−1に接続され、反転入力端子(−)がフォトダイオード2に接続される。そして、IV回路1は、フォトダイオード2の出力信号にIV変換を施して出力する。
増幅回路3aはオペアンプ70a(増幅部)を備えて構成される。このオペアンプ70aは、差動増幅回路80aA、差動増幅回路80aB、ソースフォロア回路90、及びスイッチ11を備えている。なお、以下で差動増幅回路80aという用語を用いるときがあるが、これは差動増幅回路80aA及び差動増幅回路80aBの総称である。各差動増幅回路80aはそれぞれ差動入力部を有している。
オペアンプ70aにおいては、各差動増幅回路80aとソースフォロア回路90とが従属接続されている。各差動増幅回路80aの非反転入力端子(+)にはIV回路1の出力端が接続されている。各差動増幅回路80aの反転入力端子(−)には基準電圧源14−2が接続されている。また、スイッチ11は各差動増幅回路80aとソースフォロア回路90の間に設けられる。このスイッチ11は、ソースフォロア回路90と接続される差動増幅回路80aを切り替えることによって2つの差動増幅回路80aのうちのいずれか一方を選択する機能を有する。オペアンプ70aは、スイッチ11によって選択された差動増幅回路80aを用いた増幅処理を行う。
また、増幅回路3aは、ソースフォロア回路90の出力端と各差動増幅回路80aの反転入力端子(−)とを接続する帰還回路を備えており、所謂非反転増幅回路を構成している。以下では、差動増幅回路80aAについての帰還回路を第1の帰還回路と称し、差動増幅回路80aBについての帰還回路を第2の帰還回路と称する。第1の帰還回路は、一端がオペアンプ70aの出力端に接続され、他端が差動増幅回路80aAの入力端に接続された抵抗19−1(第1抵抗)によって構成される。これにより、第1の帰還回路は所定抵抗値の抵抗を有する。一方、第2の帰還回路は、上記所定抵抗値とは異なる抵抗値の抵抗を有している。具体的には、抵抗19−1と、一端が抵抗19−1の上記他端に接続され、他端が差動増幅回路80aBの入力端に接続された抵抗19−2(第2抵抗)と、により構成される。
他に、増幅回路3aは、各差動増幅回路80aの反転入力端子(−)と基準電圧源14−2の間に抵抗19−3を有している。抵抗19−3は、一端が基準電圧源14−2に接続され、他端が差動増幅回路80aBの反転入力端子(−)及び抵抗19−2に接続されている。
以下、増幅回路3aの動作について説明する。まず、スイッチ11が外部信号によって制御される。その結果、いずれかの差動増幅回路80aが選択される。また、フォトダイオード2の出力Vinに基づく信号(入力信号)が、IV回路1より各差動増幅回路80aに供給されている。そして、スイッチ11によって選択されている差動増幅回路80aの出力がソースフォロア回路90に供給される。これらの動作の結果として、増幅回路3aは、入力信号に対し、スイッチ11によって選択された差動増幅回路80aを用いた増幅処理を行う。増幅回路3aの出力Voutには、フォトダイオード2が受光したレーザービームの強度に応じた出力が得られる。
増幅回路3aの電圧増幅度は、スイッチ11によっていずれの差動増幅回路80aが選択されているか、によって異なることになる。つまり、抵抗19−1,19−2,19−3の抵抗値をそれぞれR1,R2,R3とすると、差動増幅回路80aAが選択されているとき、上記電圧増幅度の絶対値はR3/(R1+R2)+1となる。一方、差動増幅回路80aBが選択されているとき、上記電圧増幅度の絶対値は(R2+R3)/R1+1となる。このことは、帰還回路内のスイッチでないスイッチ11を用いた電圧増幅度の切り替えが実現されていることを示している。すなわち、増幅回路3aによれば、帰還回路内のスイッチを用いずに電圧増幅度を切り替えることが可能となっている。
また、本実施形態では、第1の帰還回路と第2の帰還回路とが抵抗19−1を共有しているので、回路配置上効率良く帰還回路を構成することができる。
なお、本実施形態では、増幅回路3aを非反転増幅回路として用いる例を取り上げて説明したが、増幅回路3aを反転増幅回路として用いる場合にも本発明を適用することが可能である。図2は、この場合の増幅回路3aの構成を示す。同図に示す例では、差動増幅回路80aAが選択されているとき、上記電圧増幅度の絶対値はR3/(R1+R2)となる。一方、差動増幅回路80aBが選択されているとき、上記電圧増幅度の絶対値は(R2+R3)/R1となる。
[実施形態2]
実施形態2では、帰還回路に留まらず、増幅回路中の有意信号が通過する部分にスイッチを設けることなく電圧増幅度を切り替えることができるようにした構成の例について説明する。
図3は、本実施形態にかかる増幅回路3b及びIV回路1の構成を示す回路図である。このうちのIV回路1については実施形態1で説明したものと同様であり、フォトダイオード2(図3では図示していない。)の出力信号にIV変換を施して、増幅回路3bに出力する。
図3に示すように、増幅回路3bはオペアンプ70b(増幅部)を備えて構成される。このオペアンプ70bは、差動増幅回路80b及びソースフォロア回路90を備えており、差動増幅回路80bとソースフォロア回路90とは従属接続されている。
差動増幅回路80bは、カレントミラー接続されたPチャンネルMOSトランジスタ71,72を有している。また、トランジスタ71,72にそれぞれ直列接続されたNチャンネルMOSトランジスタ73A,74Aと、トランジスタ73B,74Bのソースに接続された定電流源75Aと、から構成される差動入力部81Aを有している。さらに、トランジスタ71,72にそれぞれ直列接続されたNチャンネルMOSトランジスタ73B,74Bと、トランジスタ73B,74Bのソースに接続された定電流源75Bと、から構成される差動入力部81Bを有している。なお、以下で差動入力部81という用語を用いるときがあるが、これは差動入力部81A及び差動入力部81Bの総称である。
トランジスタ73A及び73Bのゲートは基準電圧源14−2に接続され、トランジスタ74A及び74BのゲートはIV回路1の出力端に接続されている。基準電圧源14−2はフォトダイオード2のバイアス電圧と同値の電圧(ここでは1.65V。)を発生する。差動増幅回路80bの出力は、トランジスタ71とトランジスタ73A又は73Bの接続点(以下、接続点Dという。)から取り出される。
ここで、増幅回路3bは、ソースフォロア回路90の出力端と各差動入力部81の反転入力端子(−)とを接続する帰還回路を備えており、所謂反転増幅回路を構成している。以下では、差動入力部81Aについての帰還回路を第1の帰還回路と称し、差動入力部81Bについての帰還回路を第2の帰還回路と称する。各帰還回路はそれぞれ抵抗を備えているが、その詳細については実施形態1と同様である。
ソースフォロア回路90は、差動増幅回路80bの出力がゲートに供給されるNチャンネルMOSトランジスタ91と、トランジスタ91のソースに接続された定電流源92によって構成されている。ソースフォロア回路90の出力は、トランジスタ91のソースから取り出され、増幅回路3bの出力Voutとなる。トランジスタ91は、いわゆるデプレッション型のMOSトランジスタである。すなわち、トランジスタ91のしきい値電圧Vthはゼロ又はマイナス値である。
なお、トランジスタ71,72の各ソース,及びトランジスタ91のドレインには電源電圧Vddが供給されている。
ここで、IV回路1の出力電圧は、フォトダイオード2が受光したレーザービームの強度に応じ、所定電圧(以下、バイアス電圧という。)を基準として上下に変動する。基準電圧源14−2の電圧はこのバイアス電圧と同じ値に設定される。
IV回路1の出力電圧がバイアス電圧の電圧値1.65Vである場合、増幅回路3bの電圧増幅度にかかわらず、ソースフォロア回路90の出力電圧(トランジスタ91のソース電圧)は約1.65V程度となる。
トランジスタ91のしきい値電圧をVthとすると、トランジスタ91のゲート電圧は、Vout+Vthで与えられるが、本実施形態においてはトランジスタ91がデプレッション型であるため、Vth≦0である。したがって、トランジスタ91のゲート電圧は、ソース電圧とほぼ同じか、寧ろこれよりも低くなる。例えば、しきい値電圧Vthがほぼ0Vであるとすると、トランジスタ91のゲート電圧は出力Voutの電圧とほぼ一致することになる。その結果、例えば出力Voutの電圧が約1.65Vであるとすれば、トランジスタ91のゲート電圧も約1.65Vとなる。
これにより、カレントミラー回路を構成するトランジスタ71,72のソースドレイン間電圧が、トランジスタ91としてエンハンスメント型のトランジスタを用いる場合に比べて拡大される。つまり、トランジスタ91としてエンハンスメント型のトランジスタを用いると、トランジスタ91のゲート電圧は出力Voutの電圧よりもしきい値電圧分高くなり、その結果、トランジスタ71,72のソースドレイン間電圧が低下し、ダイナミックレンジが狭くなる。このため、ダイナミックレンジを十分に確保するためには、上述したように、電源電圧Vddを高くする必要が生じる。
これに対し、本実施形態では、トランジスタ91としてデプレッション型のトランジスタを用いていることから、電源電圧Vddが比較的低くてもダイナミックレンジを十分に確保することが可能となる。例えば、電源電圧Vddが3.3Vであるとすると、トランジスタ71,72のソースドレイン間電圧の振幅の最大値(差動増幅回路80bが出力し得る信号の振幅の最大値)は約1.65V(=3.3V−1.65V(フォトダイオード2のバイアス電圧の電圧値))となり、十分な振幅が確保される。なお、この場合における増幅回路3bのダイナミックレンジの上限値は3.3Vとなる。
さて、以下、定電流源75A及び75Bについて詳しく説明する。図3にも示すように、定電流源75Aはその内部に、NチャンネルMOSトランジスタ76A、オペアンプ77A、抵抗78A、スイッチ79Aを備えて構成されている。このうちトランジスタ76Aのドレインは、トランジスタ73A,74Aのソースに接続されている。また、トランジスタ76Aのソースは、抵抗78Aを介して接地されている。さらに、トランジスタ76Aのゲートは、抵抗を介してオペアンプ77Aの出力端に接続されている。また、オペアンプ77Aの反転入力端子(−)は、トランジスタ76Aのソースと抵抗78Aの間に接続されている。さらに、オペアンプ77Aの非反転入力端子(+)は、スイッチ79Aを介して、定電圧Vi(定電流源75Aのバイアス電圧)を発生する電圧源(不図示)に接続されている。定電流源75Bについても同様である。
スイッチ79A及び79Bは、各定電流源75のバイアス電圧の制御により各定電流源75の出力電流を制御し、それによって差動入力部81A及び81Bのうちのいずれか一方を選択するスイッチ手段として機能する。以下、この点について詳しく説明する。
まず、定電流源75Aを取り上げて説明すると、スイッチ79Aがオンのとき、オペアンプ77Aの非反転入力端子(+)には定電圧Viが印加されるため、MOSトランジスタ76Aのドレインに流れ込む電流の電流値(定電流源75Aの出力電流の電流値)は、同ドレインに接続される負荷に関わらず一定値Vi/Rとなる。ただし、Rは抵抗78Aの抵抗値である。このとき、接続点Dには、差動入力部81Aの反転入力端子(−)の入力電圧と基準電圧源14の出力電圧との差に応じた電圧が現れる。
一方、スイッチ79Aがオフのとき、オペアンプ77Aの非反転入力端子(+)に定電圧Viが印加されないため、MOSトランジスタ76Aのドレインに流れ込む電流の電流値(定電流源75Aの出力電流の電流値)は、同ドレインに接続される負荷に関わらず一定値0となる。このとき、差動入力部81Aの反転入力端子(−)の入力電圧は、接続点Dに現れる電圧に影響しない。
以上の事情は定電流源75Bにおいても同様であり、結局、差動増幅回路80bは、スイッチ79Aがオン、スイッチ79Bがオフとなっている場合に、差動入力部81Aの反転入力端子(−)の入力信号を増幅し、スイッチ79Aがオフ、スイッチ79Bがオンとなっている場合に、差動入力部81Bの反転入力端子(−)の入力信号を増幅することになる。そしてその結果、スイッチ79Aがオン、スイッチ79Bがオフとなっている場合に、増幅回路3bの電圧増幅度の絶対値はR3/(R1+R2)+1となる。一方、スイッチ79Aがオフ、スイッチ79Bがオンとなっている場合に、上記電圧増幅度の絶対値は(R2+R3)/R1+1となる。このことは、増幅回路3b中の有意信号が通過する部分にスイッチを設けることなく電圧増幅度を切り替えることが実現されていることを示している。すなわち、増幅回路3bによれば、帰還回路に留まらず、増幅回路中の有意信号が通過する部分にスイッチを設けることなく電圧増幅度を切り替えることが実現されている。
[実施形態3]
増幅回路3aや増幅回路3bは、フォトダイオード2及びIV回路1と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードIC(PDIC)と呼ばれる。本実施形態では、このPDICを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。
まず、図4は、光ディスクの記録再生を行う光記録再生装置において用いられるPDIC100の外観例を示す図である。同図に示すPDIC100は、光記録再生装置の中でも特にCD(Compact Disc)/DVD/BD(Blu-ray Disc(登録商標))コンパチブルレコーダーに用いられるものであり、20個のフォトダイオード(A,B,C,D,E1,E2,E3,E4,F1,F2,F3,F4,a,b,c,d,e1,e2,f1,f2)を備えている。各フォトダイオードは、それぞれ受光部R−1〜6のいずれかに配置されている。
受光部R−1〜3はBD/DVD記録再生用に用いられるものである。受光部R−1は4つのフォトダイオードA,B,C,Dにより構成され、BD又はDVDで反射したメインビームMBを受光する。また、受光部R−2は4つのフォトダイオードE1,E2,E3,E4により構成され、BD又はDVDで反射したサブビームSB1を受光する。また、受光部R−3は4つのフォトダイオードF1,F2,F3,F4により構成され、BD又はDVDで反射したサブビームSB2を受光する。
受光部R−4〜6はCD記録再生用に用いられるものである。受光部R−4は4つのフォトダイオードa,b,c,dにより構成され、CDで反射したメインビームMBを受光する。また、受光部R−5は2つのフォトダイオードe1,e2により構成され、CDで反射したサブビームSB1を受光する。また、受光部R−6は2つのフォトダイオードf1,f2により構成され、CDで反射したサブビームSB2を受光する。
図5及び図6は、増幅回路3bを含む上記PDIC100の内部回路構成を示す図である。なお、図5及び図6は、2つの図で1つのPDOC100の内部回路構成を示しており、実際には図5の下部と図6の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードA及びフォトダイオードaに着目して説明を行うこととする。
図5に示す回路40は、フォトダイオードA及びフォトダイオードaの他、IV回路1、オペアンプ70b、抵抗19−1、抵抗19−2、抵抗19−3、スイッチ41を含んで構成される。オペアンプ70b、抵抗19−1、抵抗19−2、抵抗19−3は実施形態2で説明したものであり、実施形態2にかかる増幅回路3bを構成している。
オペアンプ70bの2つの非反転入力端子(+)には、外部からの制御に応じたスイッチ41の動作により、IV回路1を介して、記録再生対象メディアがBD又はDVDである場合にフォトダイオードAが接続され、記録再生対象メディアがCDである場合にフォトダイオードaが接続される。一方、オペアンプ70bの2つの反転入力端子(−)には、抵抗19−3を介して所定電圧の電源Vsが接続される。オペアンプ70b、抵抗19−1、抵抗19−2、及び抵抗19−3を含んで構成される増幅回路3bは、フォトダイオードの出力信号に基づく信号(IV回路1の出力信号)に増幅処理を施す。
ゲイン制御部50は、外部からの指示に従って、オペアンプ70bに含まれるスイッチ79A及びスイッチ79Bを制御する。これにより増幅回路3bのゲイン制御が可能になっている。
増幅回路3bの出力信号は、端子VA/Vaから出力されるとともに、合成回路60にも入力される。端子VA/Vaからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。
合成回路60には、上記増幅回路3bの出力信号の他、フォトダイオードB,C,D又はフォトダイオードb,c,dからも同様に増幅回路の出力信号が入力される。これらの各出力信号は合成され、端子VRFP及び端子VRFNから出力される。なお、端子VRFP及び端子VRFNの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。
次に、図7は、上記PDIC100を備える光ピックアップ101の構成を示す模式図である。
図7に示すように、光ピックアップ101は、レーザ光源102と、レーザ光源102からのレーザービームを複数に分割する回折格子103と、回折格子103から出射されたレーザービームを平行光にするコリメートレンズ104と、平行光とされたレーザービームを光ディスク200側へ導くミラー105と、ミラー105で反射されたレーザービームを円偏光に変換して対物レンズ106に入射する1/4波長板110と、1/4波長板110から入射されたレーザービームをディスク面に収束させる対物レンズ106と、光ディスク200により反射されミラー105でさらに反射された光をPDIC100側へ導くビームスプリッタ107と、ビームスプリッタ107からの反射光を収束させるアナモフィックレンズ108と、アナモフィックレンズ108によって収束された反射光を受光するPDIC100とを備えている。PDIC100は、上述したように20個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。
なお、光ディスク200に対する対物レンズ106の位置は、対物レンズ駆動装置109によって高精度に制御される。詳細には、対物レンズ106をフォーカス方向へ駆動することにより、光ディスク200の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク200のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ106をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、本発明による増幅回路をPDICに適用した場合を例に説明したが、本発明の適用範囲がこれに限定されるものではない。
本発明の実施形態1にかかる増幅回路の構成を示す回路図である。 本発明の実施形態1にかかる増幅回路を反転増幅回路として用いる場合の構成を示す回路である。 本発明の実施形態2にかかる増幅回路の構成を示す回路図である。 本発明の実施形態3にかかるPDICの外観例を示す図である。 本発明の実施形態3にかかるPDICの内部回路構成を示す図である。 本発明の実施形態3にかかるPDICの内部回路構成を示す図である。 本発明の実施形態3にかかるPDICを備える光ピックアップの構成を示す模式図である。 本発明の背景技術にかかる増幅回路の基本構成を示す回路図である。
符号の説明
1 IV回路
3a,3b 増幅回路
2,A,B,C,D,a,b,c,d,E1,E2,E3,E4,F1,F2,F3,F4,e1,e2,f1,f2 フォトダイオード
10,30a,30b オペアンプ
11 スイッチ
14 基準電圧源
16,19 抵抗
41 スイッチ
40 回路
50 ゲイン制御部
60 合成回路
71,72 PチャンネルMOSトランジスタ
73A,73B,74A,74B NチャンネルMOSトランジスタ
75A,75B,92 定電流源
76A,76B NチャンネルMOSトランジスタ
77A,77B オペアンプ
78A,78B 抵抗
79A,79B スイッチ
80aA,80aB,80b 差動増幅回路
81A,81B 差動入力部
90 ソースフォロア回路
91 デプレッション型トランジスタ
101 光ピックアップ
102 レーザ光源
103 回折格子
104 コリメートレンズ
105 ミラー
106 対物レンズ
107 ビームスプリッタ
108 アナモフィックレンズ
109 対物レンズ駆動装置
110 1/4波長板
200 光ディスク

Claims (6)

  1. 第1及び第2の差動入力部と、該第1及び第2の差動入力部のうちのいずれか一方を選択するスイッチ手段と、を備え、該スイッチ手段により選択された差動入力部を用いた増幅処理を行う増幅部と、
    前記増幅部の出力端と前記第1の差動入力部の入力端との間に設けられ、所定抵抗値の抵抗を有する第1の帰還回路と、
    前記増幅部の出力端と前記第2の差動入力部の入力端との間に設けられ、前記所定抵抗値とは異なる抵抗値の抵抗を有する第2の帰還回路と、
    を備えることを特徴とする増幅回路。
  2. 前記第1の帰還回路は、一端が前記増幅部の出力端に接続され、他端が前記第1の差動入力部の入力端に接続された第1抵抗により構成され、
    前記第2の帰還回路は、前記第1抵抗と、一端が前記第1抵抗の前記他端に接続され、他端が前記第2の差動入力部の入力端に接続された第2抵抗と、により構成される、
    ことを特徴とする請求項1に記載の増幅回路。
  3. 前記第1及び第2の差動入力部はそれぞれ定電流源を備え、
    前記スイッチ手段は、前記各定電流源の出力電流の制御により、前記第1及び第2の差動入力部のうちのいずれか一方を選択する、
    ことを特徴とする請求項1又は2に記載の増幅回路。
  4. 前記スイッチ手段は、前記各定電流源のバイアス電圧の制御により、前記各定電流源の出力電流を制御する、
    ことを特徴とする請求項3に記載の増幅回路。
  5. 前記増幅部の入力信号がフォトダイオードの出力信号に基づく信号であることを特徴とする請求項1乃至4のいずれか1項に記載の増幅回路。
  6. レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号に基づく信号を増幅する増幅回路とを備える光ピックアップであって、
    前記増幅回路は、
    第1及び第2の差動入力部と、該第1及び第2の差動入力部のうちのいずれか一方を選択するスイッチ手段と、を備え、該スイッチ手段により選択された差動入力部を用いた増幅処理を行う増幅部と、
    前記増幅部の出力端と前記第1の差動入力部の入力端との間に設けられ、所定抵抗値の抵抗を有する第1の帰還回路と、
    前記増幅部の出力端と前記第2の差動入力部の入力端との間に設けられ、前記所定抵抗値とは異なる抵抗値の抵抗を有する第2の帰還回路と、
    を備える、
    ことを特徴とする光ピックアップ。
JP2007251514A 2007-09-27 2007-09-27 増幅回路及びこれを備える光ピックアップ Pending JP2009088582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007251514A JP2009088582A (ja) 2007-09-27 2007-09-27 増幅回路及びこれを備える光ピックアップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251514A JP2009088582A (ja) 2007-09-27 2007-09-27 増幅回路及びこれを備える光ピックアップ

Publications (1)

Publication Number Publication Date
JP2009088582A true JP2009088582A (ja) 2009-04-23

Family

ID=40661487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251514A Pending JP2009088582A (ja) 2007-09-27 2007-09-27 増幅回路及びこれを備える光ピックアップ

Country Status (1)

Country Link
JP (1) JP2009088582A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385804A (ja) * 1989-08-29 1991-04-11 Nec Home Electron Ltd 増幅器
JPH0486008A (ja) * 1990-07-28 1992-03-18 Nec Corp 増幅回路
JP2000004136A (ja) * 1998-06-17 2000-01-07 Rohm Co Ltd ゲイン切り換え増幅回路
JP2001007668A (ja) * 1999-06-23 2001-01-12 Toko Inc 可変利得増幅回路
JP2004022051A (ja) * 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
JP2004266309A (ja) * 2003-01-14 2004-09-24 Matsushita Electric Ind Co Ltd 可変利得増幅回路及び無線通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385804A (ja) * 1989-08-29 1991-04-11 Nec Home Electron Ltd 増幅器
JPH0486008A (ja) * 1990-07-28 1992-03-18 Nec Corp 増幅回路
JP2000004136A (ja) * 1998-06-17 2000-01-07 Rohm Co Ltd ゲイン切り換え増幅回路
JP2001007668A (ja) * 1999-06-23 2001-01-12 Toko Inc 可変利得増幅回路
JP2004022051A (ja) * 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
JP2004266309A (ja) * 2003-01-14 2004-09-24 Matsushita Electric Ind Co Ltd 可変利得増幅回路及び無線通信装置

Similar Documents

Publication Publication Date Title
JP2004022051A (ja) 受光アンプ素子
JP4687699B2 (ja) 増幅回路及びこれを備える光ピックアップ
JP4646772B2 (ja) 光電流増幅回路、及び光ピックアップ装置
US6480042B2 (en) Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP4798610B2 (ja) 半導体装置
US7408143B2 (en) Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor
JP4129464B2 (ja) 受光増幅回路及び光ピックアップ装置
JP4687700B2 (ja) フォトダイオード用集積回路及びこれを備える光ピックアップ
JP4090476B2 (ja) 光電流増幅回路、及び光ピックアップ装置
JP2009088584A (ja) 増幅回路及びこれを備える光ピックアップ
JP2009088587A (ja) 増幅回路及びこれを備える光ピックアップ
JP2009088580A (ja) 増幅回路及びこれを備える光ピックアップ
JP2010136030A (ja) 受光増幅回路および光ディスク装置
JP2007135106A (ja) 光電流増幅回路、及び光ピックアップ装置
JP4706683B2 (ja) 増幅回路及びこれを備える光ピックアップ
JP2009088583A (ja) 増幅回路及びこれを備える光ピックアップ
JP3811337B2 (ja) 情報記憶装置
JP2007066469A (ja) 受光素子回路及びレーザ発光量制御信号導出方法及び光ピックアップ装置
JP2009088585A (ja) フォトダイオード用集積回路及びこれを備える光ピックアップ
JP5110017B2 (ja) 増幅回路及びこれを備える光ピックアップ
US7567489B2 (en) Light detector, optical pickup, and optical disc apparatus
JP4566893B2 (ja) 受光増幅回路、及び、光ピックアップ装置
JP5169941B2 (ja) 増幅回路及びこれを備える光ピックアップ
EP1746588A2 (en) Light receiving element circuit and optical disk device
JP2013020673A (ja) 受光増幅回路及びそれを用いた光ピックアップ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927