JPH0486008A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、例えばＡＧＣ（自動利得制御）増幅回路等の
ように、ゲインの安定性が要求される増幅回路に関する
。

［従来の技術］ 従来、この種の増幅回路は、第２図に示すような構成と
なっている。

即ち、入力信号源Ｖ１からの入力信号を増幅する差動増
幅回路は、ソースが共通接続された一対のＮチャネルＭ
ＯＳ）ランジスタＮ、、Ｎ２と、そのソースと接地端子
との間に接続された定電流源を構成するＮチャネルＭＯ
Ｓ）ランジスタＮ３と、前記トランジスタＮ１．Ｎ２の
ドレインと電源である定電圧源Ｖ３との間に夫々接続さ
れた負荷抵抗Ｒ，，Ｒ２とから構成され、トランジスタ
Ｎ２のドレインから出力端子ＯＵＴを介して出力を取り
出すようになっている。

定電流源を構成するトランジスタＮ、ｌは、Ｎチャネル
ＭＯＳ）ランジスタＮ４と共に第１のカレントミラー回
路を構成している。また、この第１のカレントミラー回
路の入力側には、ＰチャネルＭＯＳ）ランジスタＰ０．
Ｐ２からなる第２のカレントミラー回路の出力が接続さ
れている。

更に、この第２のカレントミラー回路に流す電流値は、
ＮチャネルＭＯ８）ランジスタＮ５によって制御される
ようになっている。このトランジスタＮ５のソースと接
地端子との間には、抵抗Ｒ３が接続され、ゲートには、
演算増幅器ＯＰ　ｒの出力端が接続されている。また、
演算増幅器ＯＰＩの非反転出力端子には、定電圧源Ｖ２
が接続され、演算増幅器ＯＰ、の非反転入力端子は、ト
ランジスタＮ５のソースと抵抗Ｒ３との接続点に接続さ
れている。

次にこの回路の動作について説明する。

演算増幅器○Ｐ、の非反転入力端子に定電圧源Ｖ２の電
圧が印加されると、反転入力端子にも電圧Ｖ２が印加さ
れる。従って、ＮチャネルＭＯＳトランジスタＮ５のド
レインには、次の（１）式で示す電流ｉ。が流れること
になる。

Ｎ３．Ｎ４によって構成される第１のカレントミラー回
路にも同様に流れるから、ＮチャネルＭＯＳトランジス
タＮ１．Ｎ２によって構成される差動増幅回路にも、定
電流ｉ。が流れる。

一方、差動増幅回路のゲインＧは、下記（２）式のよう
に表すことができる。

ｘ　Ｒｓ　　　　　　　　　　　　　　・・・（２）こ
こで、Ｌはトランジスタのゲート長、Ｗは同じくゲート
幅、Ｋは同じく単位チャネルコンダクタンスである。

（２）式に（１）式を代入すると、下記（３）式を得る
ことができる。

この電流ｉ。は、ＰチャネルＭＯ３）ランジスタＰ、、
Ｐ２によって構成される第２のカレントミラー回路及び
ＮチャネルＭＯ３）ランジスタ・・・　（３） ここで、定電圧Ｖ２が温度変化、電源電圧変化及び素子
バラツキ等によらす、一定であり、抵抗Ｒ，，Ｒ，の変
動が常に一定であり、更にＷ／Ｌの変動がないものと仮
定すると、差動増幅回路のゲイン変動ΔＧは、次の（４
）式のようになる。

ΔＧ＝　ａ×Δ　×ΔＲ，・・・（４）但し、ａ　”　
Ｖ　２　Ｘ　Ｒｒ　／　Ｒ３である。ここで、Ｋのバラ
ツキΔＫ及びＲ１のバラツキΔＲ，を±２０％以内と仮
定すると、ゲインの変動率は、下記（５）式のようにな
る。

＝−２２，５％〜＋１８．３％ ・・・　（５） ［発明が解決しようとする課題］ この従来の増幅回路では、（１）式からも明らかなよう
に、入力信号を増幅する差動増幅回路への供給電流の電
流値ｉ。が、ゲインを決定するＫ（トランジスタの単位
チャネルコンダクタンス）の値によらず、抵抗値Ｒ３に
反比例する。

従って、電流値ｉ。を決定する前記抵抗Ｒ３と差動増幅
回路の負荷抵抗Ｒ１，Ｒ２の相対精度がとれていると仮
定しても、ゲインＧは、（３）式に示すように、負荷抵
抗Ｒ１の絶対値と単位チャネルコンダクタンスにの絶対
値とに大きく影響を受けてしまう。事実、この増幅回路
をＩＣで構成する場合、抵抗のバラツキ及び単位チャネ
ルコンダクタンスのバラツキを２０％程度と考えると、
ゲインＧのバラツキは、−２２，５％〜＋１８゜３％と
非常に大きな値となってしまう。これは、温度変動、電
源電圧及び素子バラツキがない状況を想定しての数字で
あるから、実際の回路では、更に大きくばらついてしま
うという問題点がある。

本発明は係る問題点に鑑みてなされたものであって、抵
抗値及びトランジスタの単位チャネルコンダクタンスの
絶対値の影響を受けず、常に一定のゲインが得られる高
精度の増幅回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る増幅回路は、入力信号を増幅する第１の差
動増幅回路と、この第１の差動増幅回路を構成するトラ
ンジスタ及び負荷抵抗との間の相対精度が夫々所定値に
設定されたトランジスタ及び負荷抵抗から構成され一対
の入力端子に夫々定電圧源を接続してなる第２の差動増
幅回路と、この第２の差動増幅回路の出力を反転入力端
に入力し定電圧を非反転入力端に入力しその出力が前記
第１及び第２の差動増幅回路を構成する各定電流源を制
御する信号として帰還されている演算増幅器とを有する
ことを特徴とする。

［作用］ 本発明によれば、第２の差動増幅回路の出力が演算増幅
器によるフィードバック制御によって安定化されるので
、第２の差動増幅回路のゲインをその入力に接続された
定電圧源の電圧と演算増幅器の入力端子に接続された定
電圧源の電圧との比によって決定することができる。ま
た、この第２の差動増幅回路と同様に第１の差動増幅回
路もその電流値を演算増幅器によって制御され、シ、か
も第１及び第２の差動増幅回路のトランジスタ及び負荷
抵抗の相対精度がとれているので、第１の差動増幅回路
のゲインも安定化することができる。

この場合、第１の差動増幅回路のゲインは、電源電圧の
絶対値及び単位チャネルコンダクタンスの絶対値によら
ず、第１及び第２の差動増幅回路を夫々構成するｌ・ラ
ンジスタ及び負荷抵抗の相対精度によって決定されるこ
とになる。

［実施例コ 以下、添付の図面を参照して本発明の実施例について説
明する。

第１図は本発明の実施例に係る増幅回路の構成を示す回
路図である。

即ち、入力信号源Ｖ、からの入力信号を増幅する第１の
差動増幅回路は、ソースが共通接続された一対のＮチャ
ネルＭＯＳトランジスタＮｌ。

Ｎ２と、そのソースと接地端子との間に接続された定電
流源を構成するＮチャネルＭｏ５１ランジスタＮ３と、
前記トランジスタＮ１．Ｎ２のドレインと電源である定
電圧源ｖ６．との間に夫々接続された負荷抵抗Ｒ，，Ｒ
２とから構成され、トランジスタＮ２のドレインから出
力端子ＯＵＴを介して出力を取り出すようになっている
。

また、この回路には、上記第１の差動増幅回路と並列に
、第２の差動増幅回路が接続されている。

この第２の差動増幅回路は、定電圧源■２＋Ｖ３からの
定電圧を人々入力とし、ソースが共通接続された一対の
ＮチャネルＭＯＳ）ランジスタＮ４１Ｎ、５と、そのソ
ースと接地端子との間に接続された定電流源を構成する
ＮチャネルＭＯＳ）ランジスタＮθと、前記トランジス
タＮ４−Ｎｖのドレインと電源である定電圧源■６との
間に夫々接続された負荷としてのＰチャネルＴｈ１Ｏ８
）ランジスタＰ、、Ｐ２と、これらのトランジスタＰ＋
＋Ｐ２と夫々第１及び第２のカレントミラー回路を構成
するＰチャネルＭＯ８）ランジスタＰ３゜Ｐ４と、これ
らトランジスタＰ３．Ｐ４のソースと接地端子との間に
接続された、ＮチャネルＭＯＳトランジスタＮ７．Ｎ、
からなる第３のカレントミラー回路とから構成されてい
る。

トランジスタＰ４．Ｎａの接続点の電圧ｖＡは、演算増
幅器ＯＰ、の反転入力端に入力されている。

また、この反転入力端と接地端子との間には、抵抗Ｒ３
と定電圧ｆｇ、Ｖ４との直列回路が接続されている。更
に、演算増幅器ＯＰ、の非反転入力端と接地端子との間
には、定電圧源Ｖ、５が接続されている。演算増幅器Ｏ
Ｐ、の出力端と反転入力端との間には、位相補償用のコ
ンデンサＣ１が接続されている。また、演算増幅器ＯＰ
、の出力端は、第１及び第２の差動増幅回路の定電流源
を構成するトランジスタＮ　３　、　Ｎ　ｏのゲートに
接続されている。

次に、このように構成された本実施例の増幅回路の動作
について説明する。

いま、第２の差動増幅回路の相’１コンダクタンスをｇ
ｍ２とすると、演算増幅器ＯＰ、の反転入力端子の電圧
ＶＡは、次のように表すことができる。

ＶＡ＝２　（Ｖ３−Ｖ２）Ｘｇｍ２ＸＲ３＋Ｖ４・・・
　（６） ここで、Ｎ千ヤネルトランノスタＮ６のドレイン電流を
１゜とすると、ｇｍ２は、Ｆ記（７）式のように表すこ
とができる。

・・・　（７） また、演算増幅器ＯＰ１の非反転入力端子には、定電圧
源ｖ５が接続され、出力端子は、上記ドレイン電流Ｉ。

を制御するＮチャネルＭＯＳトランジスタＮ８のゲート
に接続されているので、反転入力端子の電圧ＶＡと、非
反転入力端子の電圧Ｖ、とが等しくなるように帰還がか
かる。

従って、ｖＡは、下記（８）式に示すような値となる。

■Ａ＝Ｖｌｓ ＝２ｘ　（Ｖ３−Ｖ２　）ｇｍ２ＸＲ３＋Ｖ４・・・（
８） この（８）式を変形すると、次の（９）式のようになる
。

Ｖ３　−Ｖ２ この（９）式の右辺は第２の差動増幅回路のゲインを表
している。

一方、入力信号源Ｖ＋が接続された第１の差動増幅回路
の定電流源を構成するＮチャネルＭＯＳトランジスタＮ
３のゲートにも前記演算増幅器ＯＰ□の出力が接続され
ているため、（９）式から、第１の差動増幅回路のゲイ
ンＧ、は、下記（１０）式のように表される。

Ｇｊ＝ｇｍｓ　×Ｒｓ ”　Ａ　Ｘ　２　ｇ　ｍ　２　Ｘ　Ｒ３但し、Ａ＝ｇｍ
ｓ　Ｒ＋　／　（２ｇｍ２Ｒ１）、ｇｍｓは第１の差動
増幅回路の相互コンダクタンスである。

ここで、第２の差動増幅回路を構成するＮチャネルＭＯ
８）ランジスタＮ４．Ｎ５と第１の差動増幅回路を構成
するＮチャネルＭＯ８）ランジスタＮ−１Ｎ２の相対精
度がとれており、且つ負荷抵抗Ｒ３，Ｒ＋の相対精度が
とれていると仮定すると、上記Ａは、素子バラツキ、温
度変動及び電源電圧変動によらず、常に一定値を得るこ
とができる。

また、ＶＩｓ−Ｖ４、Ｖ３−Ｖ２が素子バラツキ、温度
変動及び電源電圧変動によらず、常に一定の値をとると
仮定すると、第１の差動増幅回路のゲインＧ□は常に一
定になることが理解できる。

ちなみに、抵抗の相対精度を±５％、ｇｍの相対精度を
±５％とすると、ゲインＧ、のバラツキは、±１０％以
内となり、相対精度を考慮しても、従来の回路よりもゲ
インの安定性に優れていることが明らかである。

また、特にＩＣ内部において、電圧源の絶対値の安定性
を良くするためには、バンドギャップレギュレータ等を
使用する必要があるが、この実施例の回路によれば、電
圧源の絶対値の安定性は要求されず、相対値（’Ｖ５−
Ｖ４　、Ｖ３−Ｖ２　）が安定であれば、ゲインを一定
にすることができるので、バンドギャップレギュレータ
等の複雑な回路を使用する必要がないという利点がある
。

なお、本発明の回路は、第１の差動増幅回路の入力に、
検波電圧を供給することにより、ＡＧＣ回路として優れ
た機能を発揮することは明らかである。

［発明の効果コ 以上説明したように、本発明は、トランジスタ及び負荷
抵抗の相対精度がとれている第１及び第２の差動増幅回
路を設け、前記第２の差動増幅回路の出力を演算増幅器
による帰還制御によって安定化し、第２の差動増幅回路
のゲインを安定化させることにより、第１の差動増幅回
路のゲインも常に一定の値にすることができる。

従って、本発明によれは、回路のゲインは、素子のバラ
ツキ、温度変動及び電源電圧の変動の影響を受けず、ゲ
インの安定性及び精度に優れた増幅回路を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る増幅回路の回路図、第２
図は従来の増幅回路の回路図である。 Ｎ、〜Ｎ８　；ＮチャネルＭＯ８）ランジスタ、Ｐ１〜
Ｐ４　；ＰチャネルＭＯ８）ランジスタ、Ｖｌ　；入力
信号源、■２〜Ｖ８；定電圧源、０Ｐ、；演算増幅器、
ＣＩ　；コンデンサ、ＲＩ〜Ｒ３；抵抗、ＯＵＴ；出力
端子

Claims (1)

【特許請求の範囲】
1. （１）入力信号を増幅する第１の差動増幅回路と、この
   第１の差動増幅回路を構成するトランジスタ及び負荷抵
   抗との間の相対精度が夫々所定値に設定されたトランジ
   スタ及び負荷抵抗から構成され一対の入力端子に夫々定
   電圧源を接続してなる第２の差動増幅回路と、この第２
   の差動増幅回路の出力を反転入力端に入力し定電圧を非
   反転入力端に入力しその出力が前記第１及び第２の差動
   増幅回路を構成する各定電流源を制御する信号として帰
   還されている演算増幅器とを有することを特徴とする増
   幅回路。