JP2009246129A - プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法 - Google Patents

プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2009246129A
JP2009246129A JP2008090714A JP2008090714A JP2009246129A JP 2009246129 A JP2009246129 A JP 2009246129A JP 2008090714 A JP2008090714 A JP 2008090714A JP 2008090714 A JP2008090714 A JP 2008090714A JP 2009246129 A JP2009246129 A JP 2009246129A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
less
containing gas
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008090714A
Other languages
English (en)
Inventor
Masayuki Kono
真之 鴻野
Tatsuo Nishida
辰夫 西田
Toshio Nakanishi
敏雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008090714A priority Critical patent/JP2009246129A/ja
Publication of JP2009246129A publication Critical patent/JP2009246129A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/791Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】N−H結合を減少させることができ、N−H結合の量とSi−H結合の量とを合計した総膜中水素量を減らすことが可能なプラズマCVD窒化珪素膜の成膜方法を提供すること。
【解決手段】処理容器1内に、珪素含有ガスと、窒素及び水素含有ガスとを導入する工程と、マイクロ波を処理容器1内に放射し、処理容器1内に導入された珪素含有ガス及び窒素及び水素含有ガスをプラズマ化する工程と、プラズマ化された珪素含有ガス及び窒素及び水素含有ガスを、被処理基板Wの表面上に供給し、被処理基板Wの表面上に窒化珪素膜を成膜する工程と、を備え、窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。
【選択図】図1

Description

この発明は、半導体集積回路装置における絶縁膜や保護膜として使用されるプラズマCVD窒化珪素膜を成膜するプラズマCVD窒化珪素膜の成膜方法と半導体集積回路装置の製造方法に関する。
窒化珪素膜は、半導体集積回路装置における絶縁膜や保護膜等として使用されている。このような窒化珪素膜は、例えば、原料ガスとしてシラン(SiH)などのシリコン含有化合物のガスと、窒素ガスやアンモニア等の窒素含有化合物のガスとを使用した減圧プラズマCVD法を用いることで成膜できることが知られている。減圧プラズマCVD法は、通常、処理圧力を1000mTorr(133.3Pa)以下として成膜処理するプラズマCVD法である。
シランガスと窒素ガスとを使用した減圧プラズマCVD法を用いて窒化珪素膜を成膜すると、Si−H結合は発生するものの、N−H結合が少ない膜が得られる。その代わり、窒素ガスがアンモニアガスよりも分解し難いために、制御が難しく、また、膜中に過剰Siが発生しやすい、という事情を抱えている。
対して、シランガスとアンモニアガスとを使用した減圧プラズマCVD法では、窒素ガスを使用する場合に比較して反応が起りやすく、制御性も良い。しかしながら、窒化珪素膜中にSi−H結合に加えて多量のN−H結合が含有されてしまい、Si−H結合の量とN−H結合の量とを合計した総膜中水素量が、窒素ガスを使用して成膜された窒化珪素膜に比較して多くなりやすい、という事情を持つ。
窒化珪素膜中の総膜中水素量が多くなると、膜中から水素が抜け出すことで発生する空孔が発生する確率が高まる。膜中に空孔が発生すると、例えば、電子トラップとなり、膜質の劣化を早め、半導体集積回路装置の寿命に大きな影響を及ぼす。
また、特許文献1には、窒化珪素膜中の水素濃度が、半導体デバイスの特性、例えば、トランジスタの閾値等を左右する一要因となることが記載されている。
特に、特許文献1においては、制御ゲート上に形成された窒化珪素膜中の水素濃度を、1.5×1021atoms/cm〜2.6×1021atoms/cmの範囲に制御しなければ、不揮発性メモリセルの閾値変動の抑制が困難であることが記載されている。
特開2006−173479号公報
特許文献1には窒化珪素膜中の水素濃度が記載されているが、水素濃度が、Si−H結合に由来する水素濃度であるのか、N−H結合に由来する水素濃度であるのか、両者を合計した水素濃度であるのか一切明らかにしていない。
そもそも特許文献1に記載された窒化珪素膜は減圧CVD法を用いて成膜された熱CVD窒化珪素膜である。熱CVD窒化珪素膜はストイキオメトリが0.75の窒化珪素膜(Si膜)である。特許文献1に記載された窒化珪素膜は、プラズマCVD法を用いて成膜されたプラズマCVD窒化珪素膜ではない。
対して、プラズマCVD窒化珪素膜はストイキオメトリが処理条件によって変化する窒化珪素膜(SiN膜)である。プラズマCVD窒化珪素膜のストイキオメトリの一例は0.8以上である。このようなプラズマCVD窒化珪素膜は、熱CVD窒化珪素膜に比較して、Si−H結合やN−H結合が生じやすく、両者を合計した総膜中水素量が、熱CVD窒化珪素膜に比較して多くなりやすい傾向がある。
この発明は、N−H結合を減少させることができ、N−H結合の量とSi−H結合の量とを合計した総膜中水素量を減らすことが可能なプラズマCVD窒化珪素膜の成膜方法と、この成膜方法を用いた半導体集積回路装置の製造方法とを提供することを目的とする。
上記課題を解決するために、この発明の第1の態様に係るプラズマCVD窒化珪素膜の成膜方法は、マイクロ波励起プラズマを用いたプラズマCVD窒化珪素膜の成膜方法であって、処理容器内に、珪素含有ガスと、窒素及び水素含有ガスとを導入する工程と、マイクロ波を前記処理容器内に放射し、前記処理容器内に導入された前記珪素含有ガス及び前記窒素及び水素含有ガスをプラズマ化する工程と、前記プラズマ化された前記珪素含有ガス及び前記窒素及び水素含有ガスを、被処理基板の表面上に供給し、この被処理基板の表面上に窒化珪素膜を成膜する工程と、を備え、前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。
この発明の第2の態様に係る半導体集積回路装置の製造方法は、絶縁膜上に、この絶縁膜とは異なる物質を含むエッチングストッパを形成する工程と、前記エッチングストッパの上方に、このエッチングストッパとは異なる物質を含む層間絶縁膜を形成する工程と、前記層間絶縁膜上に、この層間絶縁膜とは異なる物質を含むハードマスクを形成する工程と、前記ハードマスクをエッチングマスクに用いて、前記層間絶縁膜に、溝又は孔を形成する工程と、を具備し、前記エッチングストッパ及び前記ハードマスクの少なくともいずれか一方が窒化珪素膜であり、前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。
この発明の第3の態様に係る半導体集積回路装置の製造方法は、半導体基板上に、この半導体基板と絶縁され、上部にキャップ層を備えたゲート電極を形成する工程と、前記ゲート電極をマスクに用いて、ソース/ドレイン領域形成用の不純物を前記半導体基板内に導入する工程と、前記ゲート電極の側壁上に、側壁スペーサを形成する工程と、を具備し、前記キャップ層及び前記側壁スペーサの少なくともいずれか一方が窒化珪素膜であり、前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。
この発明の第4の態様に係る半導体集積回路装置の製造方法は、半導体基板上に、この半導体基板と絶縁されたゲート電極を形成する工程と、前記ゲート電極をマスクに用いて、ソース/ドレイン領域形成用の不純物を前記半導体基板内に導入する工程と、前記半導体基板上に、前記ゲート電極を被覆し、前記ゲート電極下の前記半導体基板の部分にストレスを与えるストレスライナーを形成する工程と、を具備し、前記ストレスライナーが窒化珪素膜であり、前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。
この発明によれば、N−H結合を減少させることができ、N−H結合の量とSi−H結合の量とを合計した総膜中水素量を減らすことが可能なプラズマCVD窒化珪素膜の成膜方法と、この成膜方法を用いた半導体集積回路装置の製造方法とを提供できる。
以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する。
(第1の実施形態)
図1は、この発明の第1の実施形態に係るプラズマCVD窒化珪素膜の成膜方法に利用することが可能なプラズマCVD装置の一例を示す断面図である。
図1に示すように、プラズマCVD装置100は、複数のスロットを有する平面アンテナであるRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて、処理チャンバー(処理容器)1内にマイクロ波を放射して、プラズマを発生させるRLSAマイクロ波プラズマCVD装置として構成されている。
プラズマCVD装置100は、気密に構成され、接地された略円筒状の処理チャンバー(処理容器)1を有している。処理チャンバー1の中で、被処理基板である半導体ウエハW上に、プラズマCVD窒化珪素膜が成膜される。処理チャンバー1の底壁1aの略中央部には円形の開口部1bが形成されており、底壁1aにはこの開口部1bと連通し、下方に向けて突出する排気室2が設けられている。
処理チャンバー1の内部には、ウエハWを水平に支持するためのAlN等のセラミックスからなるサセプタ(基板支持台)3が設けられている。サセプタ3は、排気室2の底部中央から上方に延びる円筒状のAlN等のセラミックスからなる支持部材4により支持されている。サセプタ3の外縁部にはウエハWをガイドするためのガイドリング5が設けられている。サセプタ3には抵抗加熱型のヒータ6が埋め込まれており、このヒータ6はヒータ電源6aから給電されることによりサセプタ3を加熱し、サセプタ3の熱でウエハWを加熱する。サセプタ3には熱電対6bが埋設されている。サセプタ3は、熱電対6bが検出した温度信号に基づいて、温度コントローラ(TC)6cにより、例えば、室温から1000℃までの範囲で温度制御される。また、サセプタ3には下部電極6dが埋め込まれており、マッチャー6eを介してRF電源6fに接続されている。
排気室2は排気管2aに接続され、排気管2aには真空ポンプを含む排気装置2bが接続されている。排気装置2bは、ターボ分子ポンプ等の真空ポンプおよび圧力制御バルブ等を備えており、処理チャンバー1の内部を所定の減圧雰囲気に設定する。
処理チャンバー1の側壁部分には、ゲートバルブ9が設けられている。ゲートバルブ9を開閉することにより、処理チャンバー1は外界と連通されたり、外界から気密に遮断されたりする。ウエハWは、ゲートバルブ9を介して処理チャンバー1の内部に搬入出される。
処理チャンバー1の上部は開口部となっており、開口部を塞ぐようにマイクロ波導入部10が気密に配置される。マイクロ波導入部10は、サセプタ3の側から順に、マイクロ波透過板11、平面アンテナ部材12、遅波材13を備えている。
マイクロ波透過板11は、処理チャンバー1上部の開口部に設けられた環状の支持部14上に、シール部材15を介して気密に配置される。マイクロ波透過板11は、マイクロ波を透過する誘電体、例えば、石英やAl、AlN等のセラミックスから構成される。
平面アンテナ部材12は、マイクロ波透過板11の上方に設けられ、処理チャンバー1の開口部の上端に係止されている。平面アンテナ部材12は、例えば、表面が金または銀メッキされた銅板、又はアルミニウム板から構成され、マイクロ波を放射するための多数のスロット孔16が所定のパターンで貫通して形成されている。スロット孔16は、例えば、図2に示すように一対の長溝状をなす。典型的には隣接するスロット孔16どうしが、T字状に配置され、T字状に配置されたスロット孔16が複数個、同心円状に配置される。スロット孔16の長さや配列間隔は、マイクロ波の波長(λg)に応じて決定され、例えば、スロット孔16の間隔は、λg/4からλgとなるように配置される。なお、図2においては、同心円状に形成された隣接するスロット孔16どうしの間隔を、“Δr”で示している。スロット孔16の形状は、例えば、円形状、円弧状等の形状であってもよい。スロット孔16の配置についても、特に同心円状に限定されるものではなく、例えば、螺旋状、放射状に配置することもできる。
遅波材13は、平面アンテナ部材12の上に設けられる。遅波材13は、真空よりも大きい誘電率を有する誘電体、例えば、石英、Al等のセラミックス、ポリテトラフルオロエチレン等のフッ素系樹脂やポリイミド系樹脂から構成され、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材12とマイクロ波透過板11との間、及び平面アンテナ部材12と遅波材13との間は、それぞれ密着させてもよいし、離間させてもよい。
処理チャンバー1の上方には、平面アンテナ部材12、及び遅波材13を覆うように、カバー17が設けられている。カバー17は平面アンテナと扁平導波管とを形成し、マイクロ波が外に漏れないように、処理チャンバー1の上面上に、シール部材18を介して配置される。カバー17は、例えば、アルミニウムやステンレス鋼等の金属材から構成され、内部には冷却水流路17aが形成される。冷却水を冷却水流路17aに流すことでカバー17、遅波材13、平面アンテナ12、及びマイクロ波透過板11がそれぞれ冷却され、カバー17、遅波材13、平面アンテナ12、及びマイクロ波透過板11の変形及び破損が防止される。なお、カバー17は、アンテナ、処理チャンバーを介して接地されている。
カバー17の上壁の中央には開口部17bが形成されている。開口部17bには導波管18が接続されている。導波管18の端部には、モード変換器21、矩形導波管が接続され、マッチング回路19を介してマイクロ波発生装置20が接続される。マイクロ波発生装置20は、例えば、周波数2.45GHzのマイクロ波を発生させる。発生されたマイクロ波は、導波管18を介して平面アンテナ部材12へ伝搬される。マイクロ波の周波数としては、2.45GHz、8.35GHz、1.98GHz等も用いることができる。
導波管18は、カバー17の開口部17bから上方へ延出する断面円形状の同軸導波管18aと、同軸導波管18aの中心に延在し、平面アンテナ部材12の中心に接続固定される内導体18cと、同軸導波管18aの上端部にモード変換器21を介して接続された水平方向に延びる矩形導波管18bとを有している。モード変換器21は、矩形導波管18b内をTEモードで伝搬するマイクロ波を、TEMモードに変換して、内導体18cを介して平面アンテナ部材12へ放射状に効率よく均一に伝播される。
処理チャンバー1内の、サセプタ3とマイクロ波導入部10との間には、処理ガスを導入するためのシャワープレート22が水平に設けられている。シャワープレート22は、図3に示すように、格子状のガス流路23と、格子状のガス流路23に形成された多数のガス吐出孔24とを有している。格子状のガス流路23の間は空間部25となっており、ガス吐出孔24はガス流路23のサセプタ3側に形成されている。ガス流路23には処理チャンバー1の外側に延びるガス供給管26が接続される。ガス供給管26は、プラズマ処理のための処理ガスを供給するガス供給部27に接続される。
ガス供給部27は、処理ガスとして、珪素含有ガスを供給する珪素含有ガス供給源27aと、窒素及び水素含有ガスを供給する窒素及び水素含有ガス供給源27bとを備えている。ガス供給部27は、これらの処理ガスを、ガス供給管26、格子状のガス流路23、及格子状のガス流路23のサセプタ3側に形成されたガス吐出孔24を介して所定の流量で処理チャンバー1の内部のうち、シャワーヘッド22とサセプタ3との間の空間1cへ供給する。珪素含有ガスの一例はジシランであり、窒素及び水素含有ガスの一例はアンモニアである。
シャワープレート22とマイクロ波導入部10との間の処理チャンバー1の側壁には、環状のプラズマ生成用ガス導入部28が設けられている。プラズマ生成用ガス導入部28は、処理チャンバー1の内部に向かってプラズマ生成用ガスを吐出する吐出孔28aを複数備えている。プラズマ生成用ガス導入部28には、プラズマ生成用ガスを供給するガス供給管29に接続され、ガス供給管29は、プラズマ生成用ガスを供給するガス供給部30に接続される。
ガス供給部30は、プラズマ生成用ガスを供給するプラズマ生成用ガス供給源30aを備えている。ガス供給部30は、プラズマ生成用ガスを、ガス供給管29、ガス導入部28、及び吐出孔28aを介して所定の流量で処理チャンバー1の内部のうち、シャワーヘッド22とマイクロ波導入部10との間の空間1dへ供給する。プラズマ生成用ガスの一例はアルゴンである。
空間1dに供給されたプラズマ生成用ガスは、マイクロ波導入部10を介して空間1dに導入されたマイクロ波によりプラズマ化される。プラズマ化されたガスは、シャワープレート22の空間部25を通過して空間1cに供給され、空間1cにおいて、シャワープレート22のガス吐出孔24から吐出された処理ガスをプラズマ化する。
プラズマCVD装置100の各構成部は、制御部40によって制御される。制御部40は、CPUを備えたプロセスコントローラ41と、プロセスコントローラ41に接続されたユーザーインターフェース42及び記憶部43とを備えている。ユーザーインターフェース42は、工程管理者がプラズマCVD装置100を管理するためにコマンドの入力操作等を行なうキーボードや、プラズマCVD装置100の稼働状況を可視化して表示するディスプレイ等を備えている。記憶部43は、プラズマCVD装置100で実行される各種処理をプロセスコントローラ41の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピを格納する。任意のレシピは、必要に応じ、ユーザーインターフェース42からの指示等にて記憶部43から呼び出され、プロセスコントローラ41において実行される。プロセスコントローラ41がレシピを実行することで、プラズマCVD装置100は、プロセスコントローラ41の制御のもと、所望の処理を行う。レシピは、コンピュータ読み取り可能な記憶媒体、例えば、CD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば、専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマCVD装置100は、例えば、以下のような手順でプラズマCVD法によりウエハW表面上に窒化珪素膜を堆積することができる。
まず、ゲートバルブ9を開にしてウエハWを処理チャンバー1の内部に搬入し、サセプタ3上に載置する。
次に、ガス供給部30からプラズマ生成用ガスを、吐出孔28aを介して処理チャンバー1のうち、空間1d内に導入しつつ、マイクロ波発生装置20からのマイクロ波を、マッチング回路19を経て、矩形導波管18b、モード変換器21、及び同軸導波管18aを順次通過させ、内導体18cを介して平面アンテナ部材12に供給する。平面アンテナ部材12に供給されたマイクロ波は、平面アンテナ部材12のスロット孔16から透過板11を介して処理チャンバー1のうち、空間1d内に放射される。プラズマ生成ガスは、放射されたマイクロ波により励起されてプラズマ化される。マイクロ波励起プラズマは、マイクロ波が多数のスロット孔16から放射されることにより、例えば、略1×1010〜5×1012/cmの高密度で2eV以下の低電子温度プラズマとなる。プラズマ化されたガスは、シャワーヘッド22の空間部25を通過して空間1cに供給される。
次に、処理ガス供給部27から処理ガスを、ガス供給管26、格子状のガス流路23、及格子状のガス流路23のサセプタ3側に形成されたガス吐出孔24を介して所定の流量で処理チャンバー1の内部のうち、空間1c内に供給する。処理ガスは、格子状の空間部25を通過してきたプラズマ化されたガスにより励起されてプラズマ化される。ウエハW近傍では、例えば、略1.5eV以下の低電子温度プラズマとなる。このようにして形成されたプラズマは、下地膜へのイオン等によるプラズマダメージが少ないものである。そして、プラズマ中で処理ガスの解離が進み、例えば、SiH、NHなどの活性種の反応によって、窒化珪素SiN(ここで、xは必ずしも化学量論的に決定されず、処理条件により異なる値をとる)の薄膜が堆積される。
図1に示すプラズマCVD装置100を用いてプラズマCVD窒化珪素膜を成膜し、成膜されたプラズマCVD窒化珪素膜中の水素量(Si−H結合、N−H結合、及びSi−H結合とN−H結合との合計)の、処理温度依存性、珪素含有ガス流量依存性、マイクロ波パワー依存性、及び処理圧力依存性を、それぞれ測定した。この測定において使用した珪素含有ガスはジシラン、窒素及び水素含有ガスはアンモニアである。プラズマCVD窒化珪素膜の膜質の分析には、フーリエ変換赤外分光法(FT−IR)を用い、N−H結合に由来するスペクトルの強度、及びSi−H結合に由来するスペクトルの強度から、N−H結合の量、及びSi−H結合の量を求めた。また、求められたN−H結合の量とSi−H結合の量とを合計することにより総膜中水素量(total H)を求めた。
図4は水素量の処理温度依存性を示す図で、図4Aは処理条件を、図4Bは水素量と処理温度との関係を示している。
図4Aに示すように、処理条件は、処理温度をパラメータ(図中“−”で示す)とし、ジシラン(Si)とアンモニア(NH)との流量比を“5sccm/500sccm=0.01”、マイクロ波パワーを1.023W/cm(2kW)、処理圧力を950mTorrとした。このような処理条件において、処理温度を300℃から600℃まで100℃ずつ変化させた。処理温度は、本例ではサセプタ3の加熱温度とした。
図4Bに示すように、処理温度を300℃から400℃に変化させると、Si−H結合の量は緩やかな上昇傾向を示したのに対し、N−H結合の量は大きく減少した。Si−H結合とN−H結合との合計値(以下総膜中水素量(Total H)という)は、処理温度が300℃の場合に比較して400℃の場合のほうが大きく減少した。これは、供給律速領域のためN−Hが取り込まれ難くなる、と考えられる。
さらに、処理温度を400℃から500℃に変化させると、Si−H結合の量は、反対に大きな減少傾向を示し、N−H結合の量は緩やかに増加した。総膜中水素量は、N−H結合の量が緩やかに増加した反面、Si−H結合の量がN−H結合の増加量を上回る量で減少したため、処理温度が400℃の場合に比較して500℃の場合のほうが減少した。
さらに、処理温度を500℃から600℃に変化させると、Si−H結合の量は、引き続き減少傾向を示した。N−H結合の量は、ほぼ変化がなく、飽和する傾向を示した。総膜中水素量は、処理温度が500℃の場合に比較して600℃の場合のほうが減少した。
これは、反応律速領域のため反応が進まず、N−Hが多く取り込まれない、と考えられる。このように、400℃以下では供給律速で、400℃を超えると反応律速と考えられる。
総膜中水素量は、処理温度を高くするに連れて減少する傾向を示し、ほぼ処理温度が300℃以上600℃以下で1022(atoms/cc)のオーダーから、1021(atoms/cc)のオーダーまで減らすことが可能であることが確認された。
図5は水素量の珪素含有ガス流量依存性を示す図で、図5Aは処理条件を、図5Bは水素量と珪素含有ガス流量との関係を示している。
図5Aに示すように、珪素含有ガス、本例ではジシラン(Si)の流量をパラメータ(図中“−”で示す)とし、処理温度(サセプタ3の温度)を500℃、アンモニア(NH)の流量を1000sccm、マイクロ波パワーを1.023W/cm(2kW)、処理圧力を1000mTorrとした。このような処理条件において、ジシランの流量を5sccm、10sccm、12.5sccm、及び15sccmと変化させ、ジシランとアンモニアとの流量比を0.005、0.01、0.0125、0.015と変化させた。
図5Bに示すように、流量比を0.005から0.01に変化させると、Si−H結合の量は低いままほぼ変化しなかったのに対し、N−H結合の量は減少傾向を示した。総膜中水素量は、流量比が0.005の場合に比較して0.01の場合のほうが減少した。
さらに、流量比が0.0125、0.015となるようにジシランの割合を高め、アンモニアの割合を低くしていくと、Si−H結合の量は低いままほぼ変化しないが、N−H結合の量は、引き続き減少傾向を示した。総膜中水素量は、流量比が0.01の場合に比較して0.025の場合のほうが減少し、同じく流量比が0.125の場合に比較して0.015のほうが減少した。
このように、処理ガス中のジシランの割合を高め、アンモニアの割合を低くしていくと、Si−H結合の量はほぼ変化しないものの、N−H結合の量を減少でき、総膜中水素量を1×1022(atoms/cc)のオーダー以下に減らすことが可能であることが確認された。これは、供給律速領域にもっていけるから、と考えられる。
図6は水素量のマイクロ波パワー依存性を示す図で、図6Aは処理条件を、図6Bは水素量とマイクロ波パワーとの関係を示している。
図6Aに示すように、マイクロ波パワーをパラメータ(図中“−”で示す)とし、処理温度(サセプタ3の温度)を500℃、ジシラン(Si)の流量とアンモニア(NH)の流量との流量比を5.5sccm/1000sccm=0.0055、処理圧力を1000mTorrとした。このような処理条件において、マイクロ波パワーを0.511W/cm(1kW)、1.023W/cm(2kW)、1.534W/cm(3kW)と変化させた。
図6Bに示すように、マイクロ波パワーを0.511W/cm(1kW)、1.023W/cm(2kW)、1.534W/cm(3kW)と高めていくと、Si−H結合の量は低いままほぼ変化しない代わりに、N−H結合の量が減少することが判明した。総膜中水素量は、マイクロ波パワーを0.511W/cm(1kW)、1.023W/cm(2kW)、1.534W/cm(3kW)、…、と高めていくことで減少する。
このように、マイクロ波パワーを、実用的には、0.5W/cm以上2.045W/cm2((4kw)以下の範囲で、マイクロ波パワーを高めていくと、Si−H結合の量は低いままほぼ変化しないものの、N−H結合の量を減少でき、総膜中水素量を、1.4×1022(atoms/cc)のオーダー以下に減らすことが可能であることが確認された。これは、パワーを上げることで、プラズマ密度が上がり、より反応が進むため、と考えられる。
図7は水素量の処理圧力依存性を示す図で、図7Aは処理条件を、図7Bは水素量と処理圧力との関係を示している。
図7Aに示すように、処理圧力をパラメータ(図中“−”で示す)とし、処理温度(サセプタ3の温度)を600℃、ジシラン(Si)の流量とアンモニア(NH)の流量との流量比を5sccm/500sccm=0.01、マイクロ波パワーを1.023W/cm(2kW)とし、処理圧力を250mTorr、1000mTorr、2000mTorr、3000mTorrと変化させた。
図7Bに示すように、通常の減圧プラズマCVD法と同じように、チャンバー1内の処理圧力を1000mTorr(133.3Pa)以下とした場合には、N−H結合がSi−H結合よりも優勢であることが判明した。これは供給律速である。具体的には、図1に示したプラズマCVD装置100を用いると、処理圧力が1000mTorr以下の場合には、N−H結合の量が9×1021atomos/cc以上のオーダーとなるのに対して、Si−H結合の量は1×1021atomos/cc以下のオーダーにとどまる。総膜中水素量は、9×1021atomos/cc以上のオーダーである。
対して、処理圧力を、1000mTorr以上に上げてくるとSi−H結合が急激に増加するが、反対にN−H結合も急激に減少しだす傾向があることが判明した。これは反応律速である。しかも、N−H結合の減少分のほうが、Si−H結合の増加分より大きい。このため、両者の量を合計した総膜中水素量が減少に転じだす傾向が見いだされた。
さらに、処理圧力を上げていくと、アンモニアガスを使用して成膜したプラズマCVD窒化珪素膜であっても、N−H結合の量とSi−H結合の量とを均衡させることができる。また、処理圧力が、おおよそ1800mTorr(239.9Pa)付近でN−H結合の量とSi−H結合の量とが均衡する。このときの総膜中水素量は、8×1021atomos/ccのオーダー(本例では、おおよそ8.4×1021atomos/ccのオーダー)まで、さらに減少している。
さらに、処理圧力を1800mTorr以上に上げると、アンモニアガスを使用して成膜したプラズマCVD窒化珪素膜であっても、N−H結合の量がSi−H結合の量よりも少なくなるプラズマCVD窒化珪素膜を得ることができた。
例えば、本例では、処理圧力を2000mTorr(266.6Pa)とすると、N−H結合の量が3×1021atomos/ccのオーダーで、Si−H結合の量が5×1021atomos/ccのオーダーのプラズマCVD窒化珪素膜を得ることができた。このときの総膜中水素量は、8×1021atomos/ccのオーダーまで、さらに減少している。
処理圧力を2000mTorr以上に上げると、N−H結合の減少傾向が続くが、Si−H結合の増加分が鈍化することが判明した。つまり、増加していたSi−H結合が飽和しだす。N−H結合の減少傾向が続きつつ、Si−H結合が飽和する、ということは、つまり、総膜中水素量を、さらに減少させることができる、ということである。本例では、処理圧力を3000mTorr(400Pa)とすると、N−H結合の量が1×1021atomos/ccのオーダーまで減少するが、Si−H結合の量が5×1021atomos/ccのオーダーでほとんど変化しなかった。このときの総膜中水素量は、6×1021atomos/ccのオーダーまで引き続き減少する。
さらに、総膜中水素量は、例えば、ジシラン(Si)の流量とアンモニア(NH)の流量との流量比をSi−H結合の量が少なくなるように変える(流量比増大)、及び/又はマイクロ波パワーを上げると、6×1021atomos/cc以下に、減少させることができる。プラズマCVD窒化珪素膜は、膜中のSi−H結合がより少ない方がなお良い。
このようなプラズマCVD窒化珪素膜の成膜方法によれば、窒化珪素膜を成膜する処理ガスである窒素含有ガスとして、窒素と水素とを含むガス、例えば、アンモニアガスを使用した、としても、処理圧力を1000mTorr(133.3Pa)以上とすることで、窒化珪素膜の膜中Si−H結合の量と膜中N−H結合の量とを合計した総膜中水素量が8.4×1021atoms/cc以下にできる低水素量のプラズマCVD窒化珪素膜を得ることができる。
ちなみに、処理圧力を1000mTorr以上とすることで、N−H結合の減少傾向を継続させつつ、Si−H結合については飽和させることができる傾向がある限り、処理圧力の上限は、例えば、100Torr(13333Pa)以下で良い。好ましくは10Torr(1333Pa)以下である。
さらに、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.01以上0.015以下とする、及び/又はマイクロ波パワーをW/cm以上2.045W/cm以下とすると、膜中のSi−H結合がより少ないプラズマCVD窒化珪素膜を得ることができる。
しかも、本例の成膜方法に従って成膜されたプラズマCVD窒化珪素膜は、窒素と水素とを含むガスを使用して成膜するので、例えば、窒素ガスのみを用いてプラズマCVD窒化珪素膜を成膜する場合に比較して反応が起りやすく、制御性も良い。そのうえ、窒素と水素とを含むガスを使用して成膜されるプラズマCVD窒化珪素膜でありながらも、N−H結合の量を減らすことができる。さらにはN−H結合の量をSi−H結合の量以下とすることもできる。このことから、窒素と水素とを含むガスを使用して成膜されるプラズマCVD窒化珪素膜において懸念点であった、N−H結合が多量に含有されやすい、という事情も解消することもできた。このようなプラズマCVD窒化珪素膜の総膜中水素量の範囲を述べるならば、N−H結合の量とSi−H結合の量との合計値以下Si−H結合の量以上の範囲である。総膜中水素量が上記範囲にあれば、総膜中水素量が少ないプラズマCVD窒化珪素膜を得ることができる。
総膜中水素量が少ないプラズマCVD窒化珪素膜では、膜中から水素が抜け出すことで発生する空孔が発生する確率が低くなる。よって、電子トラップが発生する確率が減り、膜質が劣化し難く、長い期間にわたって良い膜質を保つことができる、信頼性の高いプラズマCVD窒化珪素膜となる。このようなプラズマCVD窒化珪素膜は、半導体集積回路装置への適用に有利である。
このように、本発明方法を用いて低温で形成されたプラズマCVD窒化珪素膜によれば、N−H結合を減少させることができ、N−H結合の量とSi−H結合の量とを合計した総膜中水素量を減らすことが可能なプラズマCVD窒化珪素膜の成膜方法を提供できる。
(第2の実施形態)
さらに、N−H結合の量とプラズマCVD窒化珪素膜の膜質との関係を調べてみた。膜質を示す指標には、エッチャントとして弗酸溶液を用いたときのエッチングレートを利用した。エッチングレートの算出には、エリプソメトリ法によりエッチング前の膜厚とエッチング終了後の膜厚との差を求め、単位時間当たりのエッチング量を算出するようにした。
図8は、プラズマCVD窒化珪素膜(SiN)、減圧CVD窒化珪素膜(Si)、熱酸化珪素膜(SiO)、プラズマCVD酸化珪素膜(SiO)、CVD酸化珪素膜(TEOS−SiO)それぞれの弗酸溶液に対するエッチングレートを示す図である。
図8に示すように、プラズマCVD窒化珪素膜、本例ではマイクロ波プラズマCVD窒化珪素膜(1)、(2)が本実施形態に係る成膜方法に従って成膜された膜である。この膜には、N−H結合の量が1022atoms/ccオーダーの膜(1)と、1021atoms/ccオーダーの膜(2)との2種類を用意した。また、減圧CVD窒化珪素膜(3)、熱酸化珪素膜(4)、プラズマCVD酸化珪素膜(5)、CVD酸化珪素膜(6)は、それぞれ既存の成膜方法に従って成膜された膜である。これらの膜(3)乃至(6)は、膜(1)及び(2)に対する比較例として示されている。
膜(3)乃至(6)については、減圧CVD窒化珪素膜(3)が、純水で希釈した弗酸溶液(0.5%)に対して、エッチングレートが2.86A/min(0.286nm/min)であり、最も弗酸溶液に対するエッチング耐性が良い。エッチング耐性は、以下、熱酸化珪素膜(4)、プラズマCVD酸化珪素膜(5)、CVD酸化珪素膜(6)となり、比較例の中では、CVD酸化珪素膜(6)が最も弗酸溶液に対して良くエッチングされることが理解される。
膜(1)はN−H結合の量が1022atoms/ccオーダーのプラズマCVD窒化珪素膜である。膜(1)は、弗酸溶液(0.5%)に対するエッチングレートが37.87A/min(3.787nm/min)であり、プラズマCVD酸化珪素膜(5)のエッチングレート40.35A/min(4.035nm/min)よりも弗酸溶液に対するエッチング耐性が良い、という結果を得ることができた。しかし、膜(1)の弗酸溶液に対するエッチング耐性は、減圧CVD窒化珪素膜(3)のそれには及ばない。
また、膜(2)、即ち、N−H結合の量が1021atoms/ccオーダー、本例では3.43×1021atoms/ccのプラズマCVD窒化珪素膜については、弗酸溶液(0.5%)に対するエッチングレートが0.77A/min(0.077nm/min)であり、減圧CVD窒化珪素膜(3)のエッチングレート2.86A/min(0.286nm/min)よりも一桁、弗酸溶液に対するエッチング耐性が良い、という結果を得ることができた。
このように、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜は、減圧CVD窒化珪素膜(3)よりも弗酸溶液に対するエッチング耐性が良い。このような性質を持つ膜は、例えば、次に説明するような半導体集積回路装置の内部構造体への適用に有利である。
(適用例1)
適用例1は、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を、エッチングストッパ及びハードマスクに利用した例である。
図9A乃至図9Cは適用例1に係る半導体集積回路装置の製造方法を主要な製造工程順に示す断面図である。
まず、図9Aに示すように、半導体ウエハ(図示せず)上に、例えば、層間絶縁膜のような絶縁膜201を形成する。次いで、絶縁膜201上に、エッチングストッパ202を形成する。エッチングストッパ202にはプラズマ窒化珪素膜が利用され、このプラズマ窒化珪素膜の成膜条件は、上述したように処理温度を300℃以上600℃以下、好ましくは500℃以下の低温で、珪素含有ガス、例えばジシランと窒素及び水素含有ガス、例えばアンモニアとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。好ましくは、1333Pa以下とする。このような成膜条件とすることにより、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を用いたエッチングストッパ202を形成することができる。次いで、エッチングストッパ202上に、層間絶縁膜203を形成する。層間絶縁膜203には、例えば、酸化珪素膜よりも誘電率が低い周知の低誘電率絶縁膜が用いられて良い。次いで、層間絶縁膜203上に、ハードマスク204を形成する。ハードマスク204には、エッチングストッパ202と同様に、プラズマ窒化珪素膜が利用される。また、ハードマスク204となるプラズマ窒化珪素膜の成膜条件は、エッチングストッパ202と同様に、処理温度を300℃以上600℃以下、好ましくは500℃以下の低温で、珪素含有ガス、例えばジシランと窒素及び水素含有ガス、例えばアンモニアとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。好ましくは、1333Pa以下とする。このような成膜条件とすることにより、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を用いたハードマスク202を形成することができる。次いで、ハードマスク204上に、ホトレジストからなるマスクパターン、例えば、配線材料を埋め込むための溝や、配線どうしを接続するための孔に対応した開孔を持つマスクパターン205を形成する。
次いで、図9Bに示すように、マスクパターン205をマスクに用いて、ハードマスク204をエッチングする。
次いで、図9Cに示すように、マスクパターン205を除去した後、ハードマスク204をエッチングのマスクに用いて層間絶縁膜203をエッチングし、層間絶縁膜203に、配線材料を埋め込むための溝、又は配線どうしを接続するための孔206を形成する。層間絶縁膜203のエッチングは、エッチングストッパ202が露出するまで続けられ、エッチングストッパ202が露出したところでエッチング速度が低下し、事実上、エッチングは停止する。
低温で、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜はエッチング耐性が良いので、エッチングを停止させるためのエッチングストッパ202や、層間絶縁膜203等の半導体集積回路の内部構造体を加工する際にエッチングのマスクとして用いられるハードマスク204等に好適である。
また、上記プラズマCVD窒化珪素膜のエッチング耐性は、図8に示したように、減圧プラズマCVD窒化珪素膜(Si)よりも良いので、減圧プラズマCVD窒化珪素膜をエッチングストッパ202やハードマスク204に用いた場合に比較して、膜厚をさらに薄くすることもできる。エッチングストッパ202やハードマスク204の膜厚を薄くできると、例えば、成膜時間やエッチング時間を短縮することでき、スループットの向上に役立つ。また、半導体集積回路装置のうち、垂直方向の内部構造体を薄くすることができるので、今後さらに進展すると考えられる半導体集積回路装置の多層構造化にも有利になる。
なお、適用例1においては、エッチングストッパ202及びハードマスク204の双方に実施形態に係るプラズマCVD窒化珪素膜を用いたが、双方に用いる必要は必ずしもなく、いずれか一方に用いるようにしても良い。
(適用例2)
適用例2は、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を、セルフアラインコンタクト構造におけるキャップ層及び側壁スペーサに利用した例である。
図10A乃至図10Dは適用例2に係る半導体集積回路装置の製造方法を主要な製造工程順に示す断面図である。
図10Aに示すように、半導体ウエハW(本例ではシリコンウエハ)を熱酸化し、ゲート絶縁膜301となる熱酸化珪素膜を形成し、ゲート絶縁膜301となる熱酸化珪素膜上に、ゲート電極302となる、例えば、導電性のポリシリコン膜を形成する。次いで、ゲート電極302となるポリシリコン膜上に、キャップ層303を形成する。キャップ層303には、実施形態に係るプラズマCVD窒化珪素膜が用いられ、成膜条件は、処理温度を300℃以上600℃以下、好ましくは500℃以下の低温で、珪素含有ガス、例えばジシランと窒素及び水素含有ガス、例えばアンモニアとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。好ましくは、1333Pa以下とする。このような成膜条件とすることにより、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を用いたキャップ層303を形成することができる。次いで、キャップ層303上に、ホトレジストからなる図示せぬゲートパターンを形成し、ゲートパターンをマスクに用いて、キャップ層303、ポリシリコン膜、熱酸化膜を順次エッチングして、上部にキャップ層303を備えたゲート電極302を形成する。次いで、ゲート電極302をマスクに用いて、ウエハW内に、ウエハWとは異なる導電型のソース/ドレイン領域304形成用の不純物を導入する。
次に、図10Bに示すように、ソース/ドレイン領域304及びゲート電極302上に、側壁スペーサ305となる絶縁膜を形成する。側壁スペーサ305となる絶縁膜には、実施形態に係るプラズマCVD窒化珪素膜が用いられ、成膜条件は、処理温度を300℃以上600℃以下、好ましくは500℃以下の低温で、珪素含有ガス、例えばジシランと窒素及び水素含有ガス、例えばアンモニアとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。好ましくは、1333Pa以下とする。次いで、側壁スペーサ305となる絶縁膜を異方性エッチングし、キャップ層303及びゲート電極302の側壁上に側壁スペーサ305を形成する。このようにして、N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を用いた側壁スペーサ305を形成することができる。
次に、図10Cに示すように、キャップ層303、ソース/ドレイン領域304、側壁スペーサ305上に、層間絶縁膜306を形成する。層間絶縁膜306には、例えば、酸化珪素膜よりも誘電率が低い周知の低誘電率絶縁膜が用いられて良い。次いで、層間絶縁膜306上に、ホトレジストからなるソース/ドレイン領域304に達するコンタクト孔パターン(図示せず)を形成し、コンタクト孔パターンをマスクに用いて、層間絶縁膜306をエッチングし、コンタクト孔307を形成する。本例のコンタクト孔307は、キャップ層303及び側壁スペーサ305上にかかっており、コンタクト孔307は、ゲート電極302を被覆するキャップ層303及び側壁スペーサ305、即ち、ゲート電極302間の空間に対して自己整合的に形成される、いわゆる、セルフアラインコンタクト構造である。
次に、図10Dに示すように、コンタクト孔307を導電物308で埋め込むことで、適用例2に係る構造体が形成される。
このように、本発明の方法で、低温で形成したN−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜はエッチング耐性が良いので、コンタクト孔307を、ゲート電極302間の空間に対して自己整合的に形成する際の、ゲート電極302上を被覆するキャップ層303や、側壁スペーサ305にも好適である。
(第3の実施形態)
さらに、N−H結合の量とプラズマCVD窒化珪素膜のストレスとの関係を調べてみた。ストレスの測定には、KLA−Tencor社製FLX−2320を用いた。
図11は、プラズマCVD窒化珪素膜のストレスとN−H結合の量との関係を示す図である。
図11に示すように、N−H結合の量が1022atoms/ccオーダーのプラズマCVD窒化珪素膜、本例では、1.32×1022atoms/ccのプラズマCVD窒化珪素膜のストレスは、1496MPaの引張ストレスを持つ。
反対に、N−H結合の量が1021atoms/ccオーダーのプラズマCVD窒化珪素膜、本例では、3.43×1021atoms/ccのプラズマCVD窒化珪素膜のストレスは、−1099MPaの圧縮ストレスを持つ。
このように、プラズマCVD窒化珪素膜からN−H結合の量が減るにつれて、膜のストレスは、引張ストレスから圧縮ストレスの方向にシフトする傾向が確認された。
さらに、プラズマCVD窒化珪素膜を、窒化用の処理ガスとして窒素及び水素含有ガス(例えば、アンモニアガス)を用いて成膜した場合と、窒化用の処理ガスとして水素を含まない窒素ガスを用いて成膜した場合とで、成膜された膜の段差被覆性を調べてみた。
図12はアンモニアガスを用いて成膜したプラズマCVD窒化珪素膜の段差被覆性を示す断面図、図13は窒素ガスを用いて成膜したプラズマCVD窒化珪素膜の段差被覆性を示す断面図である。なお、図13は参考例である。
図12に示すように、窒素及び水素含有ガス、本例ではアンモニアガスを用いて成膜したプラズマCVD窒化珪素膜400NH3は、段差側面上の膜厚(Side)と段差上面上の膜厚(Top)との比“Side/Top”が約91%であり、段差底面上の膜厚(Btm)と段差上面上の膜厚(Top)との比“Btm/Top”が約97%であり、おおよそ90%以上の段差被覆率を得ることができた。なお、本例における成膜条件は、処理温度400℃、ジシランとアンモニアとの流量比5sccm/500sccm、マイクロ波パワー1.023W/cm(2kW)、処理圧力1000mTorrである。
対して、図13に示すように、窒素ガスを用いて成膜したプラズマCVD窒化珪素膜400N2は、比“Side/Top”が約30%であり、比“Btm/Top”が約38%であり、段差被覆率は、おおむね30〜40%であった。なお、本例における成膜条件は、処理温度500℃、ジシランと窒素との流量比1sccm/1200sccm、マイクロ波パワー1.023W/cm(2kW)、処理圧力20mTorrである。
このように、この発明の実施形態に係る低温で成膜したプラズマCVD窒化珪素膜は、窒化用の処理ガスとして窒素及び水素含有ガスを用いることで、窒化用の処理ガスとして窒素ガスを用いる場合に比較して、段差被覆性を良好にできることが確認された。このような段差被覆性の測定結果から、第1の実施形態においても述べたが、プラズマCVD窒化珪素膜を、窒素及び水素含有ガスを使用して成膜することで、例えば、窒素ガスのみを用いてプラズマCVD窒化珪素膜を成膜する場合に比較して反応が起りやすく、制御性も良くなるということを、改めて確認することができた。
このように、プラズマCVD窒化珪素膜を、窒素及び水素含有ガスを使用して成膜すると、段差被覆性が良く、また、N−H結合の量を1022atoms/ccオーダー以上から1021atoms/ccオーダー以下へ減らしていくことで、膜のストレスに、引張ストレス及び圧縮ストレスのいずれかを選択して与えることができる。さらに、N−H結合の量が1021atoms/ccオーダー以下であるプラズマCVD窒化珪素膜は、膜のストレスとして引張ストレス、又は圧縮ストレスのいずれかを選択することができる。このような性質を持つ膜は、例えば、次に説明するような半導体集積回路装置の内部構造体への適用に有利である。
(適用例3)
適用例3は、この発明の実施形態に係るプラズマCVD窒化珪素膜を、トランジスタのチャネルにストレスを与え、電荷の移動度を改善するストレスライナーに利用した例である。
図14A及び図14Bは適用例3に係る半導体集積回路装置の製造方法を主要な製造工程順に示す断面図である。
図14Aに示すように、半導体ウエハW(本例ではシリコンウエハ)の表面を熱酸化し、ゲート絶縁膜401となる熱酸化珪素膜を形成し、ゲート絶縁膜401となる熱酸化珪素膜上に、ゲート電極402となる、例えば、導電性のポリシリコン膜を形成する。次いで、ゲート電極402となるポリシリコン膜上に、ホトレジストからなる図示せぬゲートパターンを形成し、ゲートパターンをマスクに用いて、ポリシリコン膜、熱酸化膜を順次エッチングしてゲート電極402を形成する。次いで、ゲート電極402をマスクに用いて、ウエハW内に、ウエハWとは異なる導電型のソース/ドレイン領域403形成用の不純物を導入する。
次に、図14Bに示すように、ソース/ドレイン領域403及びゲート電極402上に、ストレスライナー404を形成する。ストレスライナー404となる絶縁膜には、実施形態に係るプラズマCVD窒化珪素膜が用いられ、成膜条件は、処理温度を300℃以上600℃以下、好ましくは、500℃以下の低温で珪素含有ガス、例えばジシランと窒素及び水素含有ガス、例えばアンモニアとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とする。好ましくは、1333Pa以下とする。このような成膜条件とすることでN−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜を用いたストレスライナー404を形成することができる。
N−H結合の量が1021atoms/ccオーダー以下のプラズマCVD窒化珪素膜は、図11に示したように、引張ストレス、又は圧縮ストレスのいずれかのストレスを選択して持たせることができる。例えば、N−H結合の量が1×1022atoms/ccに限りなく近い場合には、おおよそ1250MPaの引張ストレスを与えることができ、N−H結合の量を、おおよそ6.5×1021atoms/cc以下とすると、反対に圧縮ストレスを与えることができる。例えば、N−H結合の量が3.43×1021atoms/ccの場合には、おおよそ−1099MPaの圧縮ストレスを与えることができる。
このように、N−H結合の量を1021atoms/ccオーダー以下に制御したプラズマCVD窒化珪素膜を、ストレスライナー404に用いることで、チャネルに引張ストレスを与えること、又はチャネルに圧縮ストレスを与えることのいずれかを選択することができる。
例えば、プラズマCVD窒化珪素膜中のN−H結合の量を6.5×1021atoms/ccを超え1×1022atoms/cc未満にした場合には、ストレスライナー404は引張ストレスを持つので、チャネルに引張ストレスを与えることができる。チャネルに引張ストレスを与えると、電子の移動度が向上するので、Nチャネル型のMOSFET又はMISFETに有効に適用することができる。
また、例えば、プラズマCVD窒化珪素膜中のN−H結合の量を6.5×1021atoms/cc未満とした場合には、ストレスライナー404は反対に圧縮ストレスを持つようになり、チャネルに圧縮ストレスを与えることができる。チャネルに圧縮ストレスを与えると、反対に正孔の移動度が向上するので、Pチャネル型のMOSFET又はMISFETに有効に適用することができる。
チャネルに圧縮ストレスを与える場合には、プラズマCVD窒化珪素膜中のN−H結合の量は6.5×1021atoms/cc未満であれば良い。1020atoms/ccオーダーでも良く、下限はない。ただし、あえて下限を設定するならば、1×1020atoms/cc以上であろう。
また、この発明の実施形態に係るプラズマCVD窒化珪素膜は、窒化用の処理ガスとして窒素及び水素含有ガス、例えば、アンモニアを使用するので段差被覆性が良い。例えば、図12を参照して説明したように、おおよそ90%以上の段差被覆率を得ることができる。このような膜は、ストレスライナーへの適用に好適である。例えば、ストレスライナーの段差被覆性が悪いと、ストレスライナーのうち、ゲート電極上の部分が特に厚くなってしまい、ゲート電極の高さが増して半導体ウエハ表面上の凹凸が大きくなりやすい。これは、例えば、ゲート電極間を層間絶縁膜で埋め込み難くなる、という事情を招く。しかしながら、ストレスライナーを、段差被覆率が良い、例えば、90%以上の段差被覆率を持つ膜で形成すると、ストレスライナーのうち、ゲート電極上の部分が特に厚くなってしまうような事情が解消される。よって、半導体ウエハ表面上の凹凸が大きくなることを抑制でき、例えば、ゲート電極間を層間絶縁膜で埋め込み易くなる、という利点も得ることができる。
以上、この発明を、いくつかの実施形態を参照して述べたが、この発明は上記実施形態に限られるものではなく、種々の変形が可能である。
例えば、珪素含有ガスとしてジシランを使用したが、ジシランの他、シランやTSA等も使用することができる。また、窒素及び水素含有ガスとしてはアンモニアを使用したが、窒素と水素とを含有し、かつ、珪素含有ガスとともに供給することで窒化珪素膜を成膜できるものでれば使用することが可能である。
また、上記実施形態では、プラズマCVD装置として、マイクロ波プラズマCVD装置を例示したが、プラズマCVD装置であれば、マイクロ波プラズマCVD装置に限られることもない。
また、上記実施形態では、マイクロ波プラズマCVD装置として、シャワーヘッド型のマイクロ波プラズマCVD装置を例示したが、シャワーヘッド型以外のマイクロ波プラズマCVD装置も利用することができる。
この発明の第1の実施形態に係るプラズマCVD窒化珪素膜の成膜方法に使用されるプラズマCVD装置の一例を示す概略断面図 平面アンテナ部材の一例を示す平面図 シャワーヘッドの一例を示す平面図 水素量の処理温度依存性を示す図 水素量の珪素含有ガス流量依存性を示す図 水素量のマイクロ波パワー依存性を示す図 水素量の処理圧力依存性を示す図 薄膜のエッチングレートを示す図 適用例1に係る半導体集積回路装置の製造方法を主要な製造工程順に示す断面図 適用例2に係る半導体集積回路装置の製造方法を主要な製造工程順に示す断面図 プラズマCVD窒化珪素膜のストレスとN−H結合の量との関係を示す図 アンモニアガスを用いて成膜したプラズマCVD窒化珪素膜の段差被覆性を示す断面図 窒素ガスを用いて成膜したプラズマCVD窒化珪素膜の段差被覆性を示す断面図 適用例3に係る半導体集積回路装置の製造方法を主要な製造工程順に示す断面図
符号の説明
1…処理チャンバー(処理容器)、2…排気室、3…サセプタ(基板支持台)、4…支持部、5…ガイドリング、6…ヒータ、7…バッフルプレート、8…支柱、9…ゲートバルブ、10…マイクロ波導入部、11…マイクロ波透過板、12…平面アンテナ部材、13…遅波材、14…環状の支持部、15…シール部材、16…スロット孔、17…シールドカバー、18…導波管、19…マッチング回路、20…マイクロ波発生装置、21…モード変換器、22…シャワーヘッド、23…ガス流路、24…ガス吐出孔、25…空間部、26…ガス供給管、27…ガス供給部、28…プラズマ生成用ガス導入部、29…ガス供給管、30…ガス供給部、40…制御部、41…プロセスコントローラ、42…ユーザーインターフェース、43…記憶部、100…プラズマCVD装置、201…絶縁膜、202…エッチングストッパ、203…層間絶縁膜、204…ハードマスク、205…ホトレジスト、206…溝又は孔、301…ゲート絶縁膜、302…ゲート電極、303…キャップ層、304…ソース/ドレイン領域、305…側壁スペーサ、306…層間絶縁膜、307…コンタクト孔、308…導電物、401…ゲート絶縁膜、402…ゲート電極、403…ソース/ドレイン領域、404…ストレスライナー。

Claims (8)

  1. マイクロ波励起プラズマを用いたプラズマCVD窒化珪素膜の成膜方法であって、
    処理容器内に、珪素含有ガスと、窒素及び水素含有ガスとを導入する工程と、
    マイクロ波を前記処理容器内に放射し、前記処理容器内に導入された前記珪素含有ガス及び前記窒素及び水素含有ガスをプラズマ化する工程と、
    前記プラズマ化された前記珪素含有ガス及び前記窒素及び水素含有ガスを、被処理基板の表面上に供給し、この被処理基板の表面上に窒化珪素膜を成膜する工程と、を備え、
    前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とすることを特徴とするプラズマCVD窒化珪素膜の成膜方法。
  2. 前記窒化珪素膜を堆積する工程における前記処理容器内の処理圧力を、133.3Pa以上400Pa以下とすることを特徴とする請求項1に記載のプラズマCVD窒化珪素膜の成膜方法。
  3. 前記窒素及び水素含有ガスがアンモニアであることを特徴とする請求項1又は請求項2に記載のプラズマCVD窒化珪素膜の成膜方法。
  4. 前記珪素含有ガスがジシランであることを特徴とする請求項3に記載のプラズマCVD窒化珪素膜の成膜方法。
  5. 前記マイクロ波が、平面アンテナを介して前記処理容器内に放射されることを特徴とする請求項1に記載のプラズマCVD窒化珪素膜の成膜方法。
  6. 絶縁膜上に、この絶縁膜とは異なる物質を含むエッチングストッパを形成する工程と、
    前記エッチングストッパの上方に、このエッチングストッパとは異なる物質を含む層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に、この層間絶縁膜とは異なる物質を含むハードマスクを形成する工程と、
    前記ハードマスクをエッチングマスクに用いて、前記層間絶縁膜に、溝又は孔を形成する工程と、を具備し、
    前記エッチングストッパ及び前記ハードマスクの少なくともいずれか一方が窒化珪素膜であり、
    前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とすることを特徴とする半導体集積回路装置の製造方法。
  7. 半導体基板上に、この半導体基板と絶縁され、上部にキャップ層を備えたゲート電極を形成する工程と、
    前記ゲート電極をマスクに用いて、ソース/ドレイン領域形成用の不純物を前記半導体基板内に導入する工程と、
    前記ゲート電極の側壁上に、側壁スペーサを形成する工程と、を具備し、
    前記キャップ層及び前記側壁スペーサの少なくともいずれか一方が窒化珪素膜であり、
    前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とすることを特徴とする半導体集積回路装置の製造方法。
  8. 半導体基板上に、この半導体基板と絶縁されたゲート電極を形成する工程と、
    前記ゲート電極をマスクに用いて、ソース/ドレイン領域形成用の不純物を前記半導体基板内に導入する工程と、
    前記半導体基板上に、前記ゲート電極を被覆し、前記ゲート電極下の前記半導体基板の部分にストレスを与えるストレスライナーを形成する工程と、を具備し、
    前記ストレスライナーが窒化珪素膜であり、
    前記窒化珪素膜の成膜条件を、処理温度を300℃以上600℃以下、珪素含有ガスと窒素及び水素含有ガスとの流量比を0.005以上0.015以下、マイクロ波パワーを0.5W/cm以上2.045W/cm以下、処理圧力を133.3Pa以上13333Pa以下とすることを特徴とする半導体集積回路装置の製造方法。
JP2008090714A 2008-03-31 2008-03-31 プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法 Pending JP2009246129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008090714A JP2009246129A (ja) 2008-03-31 2008-03-31 プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008090714A JP2009246129A (ja) 2008-03-31 2008-03-31 プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009246129A true JP2009246129A (ja) 2009-10-22

Family

ID=41307697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008090714A Pending JP2009246129A (ja) 2008-03-31 2008-03-31 プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009246129A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056100A (ja) * 2008-08-26 2010-03-11 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
KR20140044267A (ko) * 2012-10-04 2014-04-14 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20170141117A (ko) 2016-06-14 2017-12-22 도쿄엘렉트론가부시키가이샤 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법
KR20180001473A (ko) 2016-06-24 2018-01-04 도쿄엘렉트론가부시키가이샤 플라즈마 성막 장치 및 기판 배치대
KR20180001465A (ko) 2016-06-24 2018-01-04 도쿄엘렉트론가부시키가이샤 플라즈마 성막 방법 및 플라즈마 성막 장치
JP2020017606A (ja) * 2018-07-25 2020-01-30 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
CN111286696A (zh) * 2020-03-24 2020-06-16 北京北方华创微电子装备有限公司 半导体硬掩膜薄膜制备方法
CN112542372A (zh) * 2019-09-23 2021-03-23 东莞新科技术研究开发有限公司 一种延长半导体元件防护隔板使用寿命的方法
JP2023507111A (ja) * 2019-12-17 2023-02-21 アプライド マテリアルズ インコーポレイテッド 高密度プラズマ化学気相堆積チャンバ

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056100A (ja) * 2008-08-26 2010-03-11 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
KR20140044267A (ko) * 2012-10-04 2014-04-14 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2014075493A (ja) * 2012-10-04 2014-04-24 Tokyo Electron Ltd 成膜方法及び成膜装置
KR102272502B1 (ko) * 2012-10-04 2021-07-01 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
TWI634600B (zh) * 2012-10-04 2018-09-01 東京威力科創股份有限公司 Film forming method and film forming device
US10017853B2 (en) 2016-06-14 2018-07-10 Tokyo Electron Limited Processing method of silicon nitride film and forming method of silicon nitride film
KR20170141117A (ko) 2016-06-14 2017-12-22 도쿄엘렉트론가부시키가이샤 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법
KR102015698B1 (ko) * 2016-06-24 2019-08-28 도쿄엘렉트론가부시키가이샤 플라즈마 성막 장치 및 기판 배치대
CN107546096A (zh) * 2016-06-24 2018-01-05 东京毅力科创株式会社 等离子体成膜装置和基板载置台
US10190217B2 (en) 2016-06-24 2019-01-29 Tokyo Electron Limited Plasma film-forming method and plasma film-forming apparatus
KR20180001465A (ko) 2016-06-24 2018-01-04 도쿄엘렉트론가부시키가이샤 플라즈마 성막 방법 및 플라즈마 성막 장치
KR20180001473A (ko) 2016-06-24 2018-01-04 도쿄엘렉트론가부시키가이샤 플라즈마 성막 장치 및 기판 배치대
US10968513B2 (en) 2016-06-24 2021-04-06 Tokyo Electron Limited Plasma film-forming apparatus and substrate pedestal
US10879069B2 (en) 2018-07-25 2020-12-29 Tokyo Electron Limited Method and apparatus for forming hard mask film and method for manufacturing semiconductor devices
KR20200011888A (ko) * 2018-07-25 2020-02-04 도쿄엘렉트론가부시키가이샤 하드 마스크용 막을 형성하는 방법 및 장치, 및 반도체 장치의 제조 방법
KR102259647B1 (ko) 2018-07-25 2021-06-03 도쿄엘렉트론가부시키가이샤 하드 마스크용 막을 형성하는 방법 및 장치, 및 반도체 장치의 제조 방법
JP2020017606A (ja) * 2018-07-25 2020-01-30 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
JP7045954B2 (ja) 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
CN112542372A (zh) * 2019-09-23 2021-03-23 东莞新科技术研究开发有限公司 一种延长半导体元件防护隔板使用寿命的方法
JP2023507111A (ja) * 2019-12-17 2023-02-21 アプライド マテリアルズ インコーポレイテッド 高密度プラズマ化学気相堆積チャンバ
JP7550859B2 (ja) 2019-12-17 2024-09-13 アプライド マテリアルズ インコーポレイテッド 高密度プラズマ化学気相堆積チャンバ
CN111286696A (zh) * 2020-03-24 2020-06-16 北京北方华创微电子装备有限公司 半导体硬掩膜薄膜制备方法
CN111286696B (zh) * 2020-03-24 2022-11-25 北京北方华创微电子装备有限公司 半导体硬掩膜薄膜制备方法

Similar Documents

Publication Publication Date Title
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US7960293B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP2009246129A (ja) プラズマcvd窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法
US20110053381A1 (en) Method for modifying insulating film with plasma
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JP2011077321A (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2008109128A (ja) シリコン酸化膜の形成方法
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
WO2008041600A1 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
TWI415187B (zh) Selective plasma treatment
CN101151721B (zh) 绝缘膜的制造方法和等离子体处理装置
US20060269694A1 (en) Plasma processing method
US8389420B2 (en) Method and apparatus for forming silicon oxide film
US20090053903A1 (en) Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
US20100247805A1 (en) Method and apparatus for forming silicon oxide film
WO2009123049A1 (ja) 高ストレス薄膜の成膜方法及び半導体集積回路装置の製造方法
US20120126376A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP2013012776A (ja) プラズマ処理装置および基板載置台
JP2009246130A (ja) 成膜装置、成膜方法及び半導体集積回路装置の製造方法
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device