JP2009253268A - 基板構造及びその形成方法 - Google Patents

基板構造及びその形成方法 Download PDF

Info

Publication number
JP2009253268A
JP2009253268A JP2008218319A JP2008218319A JP2009253268A JP 2009253268 A JP2009253268 A JP 2009253268A JP 2008218319 A JP2008218319 A JP 2008218319A JP 2008218319 A JP2008218319 A JP 2008218319A JP 2009253268 A JP2009253268 A JP 2009253268A
Authority
JP
Japan
Prior art keywords
substrate
forming
substrate structure
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008218319A
Other languages
English (en)
Other versions
JP5574586B2 (ja
Inventor
Chan-Wook Baik
▲さん▼ 郁 白
Jong-Seok Kim
鐘 碩 金
Zenichi Kim
善 一 金
Young Mok Son
永 睦 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009253268A publication Critical patent/JP2009253268A/ja
Application granted granted Critical
Publication of JP5574586B2 publication Critical patent/JP5574586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H10P50/244—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials comprising alternated and repeated etching and passivation steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】薄膜特性及び接着性が改善が可能な基板構造形成方法及びこれを用いて形成された基板構造を提供する
【解決手段】基板構造を形成する方法は、基板１０をエッチングして垂直面５１を有するエッチング部５０を形成する段階と、基板１０の全面上にまたは基板１０に部分的に拡散物質層６０を形成する段階と、拡散物質層６０を熱処理して、一部が上記エッチング部５０の表面の下へと拡散したシード層６０’を形成する段階、及びシード層６０’上に金属層７０を形成する段階とを含む。上記方法によれば、シード層６０’によって基板１０のエッチング部５０の表面特性が改善されることもあるので、エッチング部５０の垂直面５１に接着性に優れ且つ均一な厚さの金属層７０を形成することができる。
【選択図】図９

Description

本発明は、基板構造及びその形成方法に関するものである。より詳しくは、実施の形態は垂直面を有するエッチング部を含む基板において、エッチング部の表面及び基板上に薄膜特性が向上した基板構造を形成する方法及び、該方法により形成された基板構造に関する。
テラヘルツ（１０１２Ｈｚ）帯域は、分子光学、生物物理学、医学、分光学、映像及びセキュリティ応用面で重要であり得る。テラヘルツ帯域を利用する素子、例えばオシレーター、増幅器及び導波管などの素子の製作に際しては、別の部品どうしを相互作用できるようにする回路が必要になり得る。相互作用回路は、電気的接続のために導体である必要があるため、金属パターンなどによって形成され得る。
例えば、シリコンウエハーのような基板上に金属パターンを形成する場合、基板をエッチングして基板構造を形成することができ、基板構造の壁面と底面を他の電気的部品に電気的に接続させるためにメッキ法、電子ビーム蒸着法、またはスパッタリング方法で金属層を形成する。しかしながら、エッチング過程において基板構造にアンダーエッチ（アンダーカット）が生じたり、あるいは基板構造の壁面が均一ではない場合、基板構造の壁面に均一で且つ接着性が改善された金属層を形成することが困難になり得る。
半導体基板のパターン形成を形成するに際し、精度よいパターンの形成が重要になることもあるため、アンダーエッチが生じる湿式エッチング法よりは乾式エッチング法の方が多用され得る。しかしながら、乾式エッチング法を用いる場合にも、基板構造の壁面の表面粗さが大きくなり、薄膜特性及び/または接着性が改善された金属層を形成しにくいこともある。
米国特許第６２４２３４９号明細書 米国特許第６５２８４１２号明細書 韓国特許出願公開第１０２００７００６６４２６号明細書 韓国特許出願公開第１０２０００００５６４５２号明細書 韓国特許出願公開第１０２００７００６３８２０号明細書
本発明の目的は、薄膜特性及び接着性の改善が可能な基板構造形成方法及びこれを用いて形成された基板構造を提供することである。
本発明の実施の形態の一つに係る基板構造は、次のとおりである。
基板をエッチングして垂直面を有するエッチング部を形成できる。上記エッチング部の表面に拡散物質層を形成し、上記拡散物質層に熱処理を施してシード層を形成できる。上記シード層上に金属層を形成してよい。実施の形態の一つにおいて、拡散物質層及び金属層は、上記エッチング部の表面だけでなく基板の上面に形成してもよい。
実施の形態の一つにおいて、上記拡散物質層は、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｓｎ、Ａｕ―Ｚｎ合金、Ａｕ―Ｓｎ合金、Ａｕ―Ｇｅ合金、及びＡｕ―Ｂｅ合金などの熱処理によって拡散される金属を物理的気相蒸着法または化学的気相蒸着法で蒸着して形成すればよい。
実施形態の一つにおいて、上記拡散物質層に熱処理を施す過程は、上記拡散物質層を真空、アルゴン（Ａｒ）、または窒素（Ｎ２）雰囲気において、約３００ないし約１０００℃の温度で加熱してなることができる。
実施形態の一つにおいて、上記拡散物質層の熱処理により一部がエッチング部の表面の下及び基板の上面の下へと拡散することもあり、マイクロサイズまたはナノサイズの粒子状のシード層を形成することができる。
実施形態の一つにおいて、上記方法は、金属層を形成する段階の前に、上記シード層上に粘着層を形成する過程をさらに含んでよい。上記粘着層は、Ｔｉ、Ｃｒ、及びＮｉ中のいずれか一種を物理的気相蒸着法または化学的気相蒸着法で蒸着して形成すればよい。
実施形態の一つにおいて、上記方法は、上記拡散物質層を形成する段階の前に、上記エッチング部を含む基板の表面上に酸化膜を形成する段階、及び上記酸化膜を除去する段階をさらに含んでよい。
実施形態の一つにおいて、上記基板として、シリコン（Ｓｉ）、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、ＩＩＩ―Ｖ族化合物ウエハー及びＩＩ―ＶＩ族化合物ウエハーを含む基板を使用すればよい。また、上記基板をエッチングする段階は、ＤＲＩＥ（Ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）工程を含んでよい。
実施形態の一つにおいて、テラヘルツ装置を製作する段階は、実施例の別の基板構造を形成する段階を含んでもよい。
実施形態の一つにおいて、基板構造は垂直方法に形成されたエッチング部を含む基板と、前記基板の全面上または前記基板に部分的に形成された金属層と、及び前記金属層と前記基板との間に部分的に形成されたシード物質と、を含み、前記基板は、部分的に前記シード物質の成分が拡散された領域を含んでもよい。前記基板構造は、前記シード物質と、前記金属層との間に形成された粘着層をさらに含んでもよく、前記粘着層は、Ｔｉ、Ｃｒ、及びＮｉの内のいずれか一つから成り得る。前記シード物質は、前記基板に部分的に形成された拡散物質層を熱処理してなってもよい。前記拡散物質層はＡｕ、Ｃｕ、Ａｇ、Ａｌ、Ｓｎ、Ａｕ−Ｚｎ合金、Ａｕ−Ｓｎ合金、及びＡｕ−Ｂｅ合金とを含む群から選ばれた材料からなり得る。
実施形態の一つにおいて、表面及び該表面と異なる方向の壁面を有し、該壁面が凹み部及び尖り出し部及び波形模様を含み、前記シード物質は、前記壁面の前記凹み部及び前記尖り出し部に位置する粒子であってもよい。前記シード物質は前記壁面の一部分に位置してもよい。前記粒子は、粒径が約１μｍより小さくてもよい。前記凹み部に形成された少なくとも一部分の前記粒子の粒径が、前記尖り出し部に形成された少なくとも一部分の前記粒子のそれより大きくてもよい。前記基板構造は、前記シード物質と前記金属層との間に位置する粘着層をさらに含んでもよく、前記粘着層は、Ｔｉ，Ｃｒ，及びＮｉの内のいずれか一つからなってもよい。前記壁面は、前記表面と垂直をなしてもよい。前記基板の前記壁面の下に少なくとも部分的に前記シード物質の成分が拡散された領域を含んでもよい。テラヘルツ素子は、前記実施形態に基づく基板構造を含んでもよい。
本発明の基板構造形成方法によれば、シード層によって基板のエッチング部の表面特性が改善するので、エッチング部の垂直面に接着性に優れ且つ均一な厚さの金属層を形成することができるという効果を奏する。
以下、図面を参照して本発明の実施形態に係る基板のエッチング部に金属層を形成する方法について具体的に説明する。
図１ａないし図１ｉは、一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。
一実施の形態に係る基板のエッチング部に金属層を形成する過程は、次のとおりである。基板をエッチングして垂直面を有するエッチング部を形成できる。上記エッチング部の表面と上記エッチングされた基板の上面に拡散物質層を形成し、上記拡散物質層に熱処理を施してシード層を形成できる。次いで、上記シード層上に金属層を形成できる。
具体的に、基板をエッチングして垂直面を有するエッチング部を形成する過程は、基板１０の上面に第１の酸化膜２１を形成する段階と、上記第１の酸化膜２１上にエッチングマスク３０'を形成する段階、及び上記エッチングマスク３０'を利用して上記第１の酸化膜２１及び上記基板１０をエッチングする段階とを含む。
以下、各段階について具体的に説明する。
図１ａを参照すれば、基板１０上に酸化過程により第１の酸化膜２１を形成できる。一実施の形態において、基板１０は、シリコン（Ｓｉ）、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、ＩＩＩ―Ｖ族化合物ウエハー及びＩＩ―ＶＩ族化合物ウエハーを含む基板であればよい。
上記第１の酸化膜２１は、上記基板１０の両面またはエッチングすべき対象になり得る上記基板１０の上面だけに形成すればよい。基板１０がシリコンウエハーである場合、上記第１の酸化膜２１は、一酸化珪素（ＳｉＯ）または二酸化珪素（ＳｉＯ２）からなってよく、一例として、熱酸化（Ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ）法によって形成すればよい。熱酸化法による場合、上記基板を４００ないし約１２００℃の温度で高純度の酸素と水素の混合物に曝して、上記混合物が上記基板の境界面と反応するようにしてＳｉＯ２の第１の酸化膜を形成すればよい。上記第１の酸化膜２１は、絶縁膜や保護膜として用いることができ、本実施の形態では、エッチングマスクとして用いることができる。
次いで、図１ｂに示したように、上記第１の酸化膜２１上にエッチングマスク３０'を形成できる。上記第１の酸化膜２１上にエッチングマスク３０'を形成する過程は、次のとおりである。
図１ａに示したように、上記第１の酸化膜２１上にフォトレジスト３０を塗布してもよい。上記フォトレジスト３０は、スピンコーティング法によって塗布すればよく、露光された部分が現像作業の際に除去できるポジレジストを使用すればよい。上記フォトレジスト３０を塗布した後にソフト焼付けを施してよい。次いで、上記フォトレジスト３０上にエッチング部のパターンが刻まれたフォトマスク（図示せず）を備えることができ、上記フォトレジスト３０を紫外線などに露光させる。現像液を利用して現像した後、ハード焼き付けを施して、図１ｂに示すように、エッチングマスク３０'を形成する。
次いで、図１ｃに示したように、上記エッチングマスク３０'を利用して上記第１の酸化膜２１及び上記基板１０をエッチングする。先ず、上記エッチングマスク３０'を利用して上記第１の酸化膜２１をエッチングし、酸化膜マスク２１'を形成してよい。上記エッチングマスク３０'を介して露出された第１の酸化膜２１においてエッチングが行われて除去される。次いで、図１に図示されているように、上記エッチングマスク３０'及び酸化膜マスク２１'を利用して露出された基板１０をエッチングし、垂直面５１を有するエッチング部５０を形成してよい。
上記基板１０をエッチングするエッチング工程は、湿式エッチング法と乾式エッチング法とに分けられる。湿式エッチング法は、化学溶液を利用して上記基板１０の表面と化学反応を起こして上記基板１０の一部分を除去する方法であり得る。湿式エッチング法は、等方性エッチング（Ｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）であってもよいためアンダーカットが発生し、精度よいパターンの形成が難しいこともある。また、工程の制御が難しいこともあり、エッチング可能な線幅が制限的なこともあり、また、付加的に生成されるエッチング溶液の処理問題が発生するなどの短所を有する。このことから、湿式エッチング法の短所を補うことができる乾式エッチング法の方がより多用されてもよい。乾式エッチング法は、反応ガスを真空チャンバに注入させた後、パワーを印加してプラズマを形成させ、これを基板１０の表面と化学的または物理的に反応させることで基板１０の一部分を除去する工程でもよい。
本実施の形態では、工程制御が容易で、異方性エッチングが可能であり、精度よいパターンの形成が可能な乾式エッチング法を用いて上記エッチング部５０を形成できる例について説明する。例えば、乾式エッチング法の中でも、物理的エッチングであり得るＤＲＩＥ（Ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）工程を用いてエッチング部５０を形成できる。ＤＲＩＥ工程では、反応性ガスを真空チャンバ内に注入し、エネルギー源によってガスを解離することでプラズマを発生させることができ、このプラズマ内で発生したイオンを電界において加速して上記基板１０の表面上に衝突させ、スパッタリングによってエッチングを行ってもよい。
上記エッチング部５０は、例えば、ビアホールなどの穴または、例えばトレンチなどの溝形態に形成してよい。本実施の形態では、図１ｄに示したように、垂直面５１及び底面５２を有する溝形態のエッチング部５０を形成してもよい。
基板１０にエッチング部５０を形成した後、図１ｄに示したように、酸化膜マスク２１'及びエッチングマスク３０'を基板１０から除去する工程を行ってもよい。
ＤＲＩＥ工程を用いる場合におけるエッチング部５０は、エッチング段階と保護膜を形成する段階とを繰り返し行うボッシュプロセス（Ｂｏｓｃｈ ｐｒｏｃｅｓｓ）によって形成できる。その結果、エッチング部５０の垂直面５１が、均一でなく波形模様（ｓｃａｌｌｏｐ；スカラップ）を有することもある。実施形態の一つでは、上記スカラップを緩和させ、エッチング部５０の垂直面５１に均一な金属層を形成するために、次のような過程を行う。
先ず、図１ｅ及び図１fに示したように、上記エッチング部５０を含む基板１０の表面上に第２の酸化膜２２を形成し、上記第２の酸化膜２２を除去する過程により上記エッチング部５０の垂直面５１のスカラップ現象を緩和させることができる。第２の酸化膜２２を形成し、除去する過程は、１ないし３回繰り返し行えばよい。
次いで、図１ｇに示したように上記エッチング部５０の表面と上記エッチングされた基板１０の上面に拡散物質層６０を形成でき、上記拡散物質層６０に熱処理（Ａｎｎｅａｌｉｎｇ）を施して図１ｈに示したようにシード層６０'を形成できる。
例えば、上記拡散物質層６０は、熱処理によって拡散され易い金属を物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ）法または化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）法で蒸着して形成すればよい。一実施の形態において、拡散物質層６０は、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｓｎ、Ａｕ―Ｚｎ合金、Ａｕ―Ｓｎ合金、Ａｕ―Ｇｅ合金、及びＡｕ―Ｂｅ合金よりなる群から選ばれた材料からなる。なお、ＰＶＤ法の例としては、スパッタリングまたは電子ビーム蒸着法（ｅ―ｂｅａｍ ｅｖａｐｏｒｔｉｏｎ）などが挙げられる。上記拡散物質層６０は、金属層の形成に適合した厚さに蒸着してよく、一実施の形態では、約１０ないし約５,０００Åの厚さに蒸着している。
上記シード層６０'は、上記拡散物質層６０を真空、アルゴン（Ａｒ）、または窒素（Ｎ２）雰囲気で熱処理を施して形成できる。熱処理過程は、上記拡散物質層６０の金属が上記エッチング部５１の表面及び基板１０の上面を十分に拡散できる程度の温度、一例として約３００ないし約１０００℃で行われる。上記拡散物質層６０をなす金属は、熱処理によって拡散されてから凝集（Ａｇｇｒｅｇａｔｉｏｎ）され、接着性に優れたシード層６０'をなしてもよい。
熱処理による拡散によって、シード層６０'を構成する物質の一部は、エッチング部５１の表面及び基板１０の上面の下へと拡散されてよい。拡散されたシード層６０'によってエッチング部５１の表面及び基板１０の上面の表面特性が改善されてもよく、且つ基板１０と金属層(図１ｉ)７０との接着力が向上する。また、上記シード層６０'は、マイクロン以下のサイズまたはナノサイズの粒子状に形成されたシード物質からなってもよい。
図１ｉに示されたように、上記シード層６０'上に金属層７０を形成すればよい。上記金属層７０は、メッキ法、スパッタリング、または電子ビーム蒸着法などの各種の方法によって形成すればよく、上記基板１０のエッチング部５０に形成したい金属材料を利用して所望の厚さにて形成すればよい。上記金属層７０は、上記基板１０の上面及び上記エッチング部５０の表面に形成されてもよい。シード層６０'によって上記金属層７０と上記基板１０及びエッチング部５０との接着性が改善されてもよく、これにより、上記基板１０の上面及び上記エッチング部５０の表面から上記金属層７０が剥離されることを防止または減少させることができる。また、上記シード層６０'の形成により上記エッチング部５０の垂直面５１のスカラップ現象が緩和されることで垂直面５１の均一度が向上することもあるため、上記垂直面５１に形成された上記金属層７０は、均一な厚さを有することができる。
図２は、ＤＲＩＥ工程によって図１ｃに示されたエッチング部５０を形成する過程を説明するための断面図である。
図２を参照すれば、ＤＲＩＥ工程は、エッチングと保護膜４０の形成を繰り返し行うボッシュプロセスを含んでもよく、各段階を繰り返し行うことで垂直エッチングが行われるようにしてもよい。例えば、ＳＦ６を利用して基板１０をエッチングしてもよく、Ｃ４Ｆ８を利用してエッチングされた領域に保護膜を形成する過程を繰り返し行ってもよい。その結果、図２に示されたように基板１０の上面から下方への垂直エッチングが行われ、図１ｃに示されたようなエッチング部５０が形成される。
図３及び図４は、前述したボッシュプロセスによって生成されたスカラップを示すための図面である。図３は、図１ｄに示されたＡを部分拡大して示した断面図であり、図４は、図１ｄに示されたエッチング部５０の垂直面５１を示したＳＥＭ写真図である。
図３及び図４を参照すれば、基板１０をエッチングする過程において、ボッシュプロセスによって上記エッチング部５０の垂直面５１が均一でないこともあり、波形模様のスカラップが生じることもある。よって、上記エッチング部５０の表面上に金属層を形成する場合、上記垂直面５１に波形模様のように金属層が蒸着されてもよいため、均一な金属層を形成することができない。また、金属層の形成の際、スカラップ現象によって上記エッチング部５０の垂直面５１の尖り出し部分がさらに尖り出すようになってもよく、凹み部分は蒸着されなかったり、または相対的に薄く蒸着されたりする。
図５は、図１ｆに示された第２の酸化膜によってスカラップを緩和されることもあるエッチング部の垂直面を示した断面図である。第２の酸化膜の除去過程により、図５に示されたようにエッチング部５０の垂直面５１における尖り出し部分が一緒に除去され、スカラップが緩和されてもよい。
図６は、図１ｈに示されたシード層が形成された以後のＢを部分拡大して示した図面である。図７は、図１ｈに示されたエッチング部に形成されたシード層を示したＳＥＭ写真図である。参照として、図７では、エッチング部の表面及び基板の上面に金(Ａｕ)を電子ビーム蒸着法で蒸着して約５００Åの厚さを有する拡散物質層を形成してもよく、拡散物質層を約４０分にかけて約５５０℃に昇温して、約１０分間加熱してシード層を形成してもよい。
図６ないし図７に示されたように、一実施の形態によって形成されたシード層６０'は、エッチング部５０の垂直面５１の凹み部及び尖り出し部に均一に形成されてよい。拡散物質層の加熱によって、点線６３にて示したシード層６０'の一部がエッチング部５０の垂直面５１及び基板１０の上面の下へと拡散されてよい。
また、垂直面５１のスカラップによって凹み部には、数百ナノメートルサイズの粒子６１が均一に形成されてもよく、尖り出し部には、ナノメートルサイズの微細な粒子６２が均一且つ稠密に形成されてもよい。したがって、上記エッチング部５０の垂直面５１のスカラップ現象を緩和させることができ、エッチング部５０の垂直面５１に接着性が改善されたシード層６０'を形成することができる。
図８ａ及び図８ｂは、他の実施の形態に係る基板構造形成過程を示した断面図である。
図８ａ及び図８ｂを参照すれば、シード層６０'上に金属層７０を形成する前に、上記シード層６０'上に粘着層８０を形成してよい。上記粘着層８０は、上記金属層７０を相対的に厚く形成する場合、または上記シード層６０'と上記金属層７０をなす金属材料が互いに異なる場合において、上記金属層７０の接着性を向上させるために上記シード６０'と上記金属層７０との間に形成すればよい。
上記粘着層８０は、一例として、Ｔｉ、Ｃｒ、及びＮｉ中のいずれか一種からなってよく、熱蒸着法または電子ビーム蒸着法などのＰＶＤ法とＣＶＤ法で約１０ないし約１０,０００Åの厚さに蒸着して形成すればよい。
上記粘着層８０を蒸着した後に、図８ｂに示されたように、金属層７０を上記粘着層８０上に形成してもよい。上記粘着層８０によって上記基板１０及び上記エッチング部５０に対する上記金属層７０の接着性が向上され得る。
図９は、図８ｂに示されたＣを部分拡大して示した図面である。
図９に示されたように、シード層６０'によって上記エッチング部５０の垂直面５１のスカラップ現象が緩和されてもよく、上記エッチング部５０の垂直面５１に均一な厚さの粘着層８０及び金属層７０が形成される。また、上記シード層６０'及び上記粘着層８０によって上記エッチング部５０の垂直面５１に対する上記金属層７０の接着性が向上することもあり、上記金属層７０が上記基板１０から剥離されることを防止または減少することができる。その結果、基板１０のエッチング部５０に形成された金属層７０を利用して他の電子部品と電気的接続を形成する場合において、オープン不良が発生することを防止または減少することができることで信頼性を確保することができる。
スカラップにより数百ナノメートルサイズの粒子６１が垂直面５１の凹部に均一に形成されることもあり、ナノメートルサイズの微細な粒子６２が尖り出し部に均一且つ稠密に形成されてもよい。エッチング部５０の垂直面５１のスカラップ現象を緩和させることができ、接着性が改善されたシード層６０'をエッチング部５０の垂直面５１に形成することができる。
図１０ａ及び図１０ｂは、他の実施の形態に係る基板構造形成過程を示した断面図である。
図１０ａを参照すれば、拡散物質層（図示せず）は、基板１０の上面を除いたエッチング部５０の表面だけに形成してよい。エッチングされた基板１０の上面をマスク（図示せず）によって被覆し、基板１０上に拡散物質層を蒸着して形成すれば、エッチング部５０の表面だけに拡散物質層が蒸着されてもよい。エッチング部５０の表面に形成された拡散物質層６０に熱処理を施してシード層６０'が形成されてもよい。
上記マスクを除去していないままに基板１０上に金属層７０を形成すれば、エッチング部５０の表面に位置するシード層６０'上に金属層７０が形成される。以降、基板１０上からマスクを除去すれば、図１０ａに示されたような基板のエッチング部への金属層が形成される。
また、図１０ｂを参照すれば、図１０ａに示された実施の形態におけるシード層６０'上に金属層７０を形成する前に、シード層６０'上に粘着層８０を形成している。図８及び図９を参照して前述したように、シード層６０'上に形成された粘着層８０は、シード層６０'と金属層７０との接着性を向上する役割を果たす。
図１１は、他の実施の形態に係る基板のエッチング部に形成された金属層を示したＳＥＭ写真図である。
参照として、図１１では、図７に示されたシード層を形成した後、電子ビーム蒸着法でＴｉを上記シード層に蒸着して約５０００Åの厚さを有する粘着層を形成しており、上記粘着層上に金(Ａｕ)を電子ビーム蒸着法で蒸着して約１５,０００Åの厚さを有する金属層を形成している。
図１１に示されたように、エッチング部の垂直面は、第２の酸化膜の形成及び除去工程とシード層によってスカラップ現象を緩和することができる。それにより、上記エッチング部の垂直面に均一な厚さを有する粘着層及び金属層を蒸着することができる。また、シード層及び粘着層によって金属層の接着性が向上することで上記金属層が上記基板から剥離されることを防止または減少させることができる。
一方、実施形態の一つに係る基板のエッチング部に金属層を形成する方法は、増幅器、導波管、共振器などを製造する過程において応用することができる。また、実施形態の基板のエッチング部に金属層を形成する方法で形成された金属層を有する基板を提供する。さらに、実施形態の一つに係る上記金属層を有する基板は、テラヘルツオシレーター、テラヘルツ増幅器及びテラヘルツ導波管に応用することもできる。
図１２は、一実施の形態に係る基板構造を示した断面図である。図１２において、図１ないし図１１に示された図面符号と同じ図面符号は、同種の構成要素を指し示す。
図１２を参照すれば、上記実施の形態に係る基板構造は、基板１０と、シード物質６０'、及び金属層７０とを含む。
基板１０は、表面１１及び表面１１と異なる方向の壁面１２を含んでもよい。上記壁面１２は、凹み部Ａ１及び尖り出し部Ａ２を有してもよく、全体として波形模様に形成されてもよい。また、一実施の形態において、表面１１と壁面１２は、互いに直角をなしており、基板１０の壁面１２の下には、部分的に拡散されたシード物質６３が含まれていてもよい。
シード物質６０'は、上記壁面１２の凹み部Ａ１及び尖り出し部Ａ２に形成されてもよく、壁面１２の少なくとも一部分に形成されてもよい。上記シード物質６０'は粒子状に形成されてもよく、一実施の形態における上記粒子の粒径は、μｍまたはｎｍ以下である。例えば、シード物質６０'は、１ｕｍより小さい粒子状に形成されてよい。
また、一実施の形態において、上記シード物質６０'は、凹み部Ａ１に形成された粒子６１の粒径が尖り出し部Ａ２に形成された粒子６２の粒径より大きく形成されてもよい。
シード物質６０'と金属層７０との間には、粘着層８０が形成されることもある。上記粘着層８０は、一例として、Ｔｉ、Ｃｒ、及びＮｉ中のいずれか一種からなってよく、例えば、熱蒸着法または電子ビーム蒸着法などのＰＶＤ法とＣＶＤ法で約１０ないし約１０,０００Åの厚さに蒸着して形成すればよい。
図１２では、粘着層８０を含む基板構造を示したが、他の実施の形態に係る基板構造では、粘着層８０が介在することなくシード物質６０'上に直接に金属層７０が形成されてもよい。
上記のように構成された基板構造では、壁面に拡散されたシード物質によって壁面と金属層との接着性が向上することもあり、上記金属層が上記基板から剥離されることを防止または減少させることができる。また、上記基板構造は、テラヘルツオシレーター、テラヘルツ増幅器、及びテラヘルツ導波管などに応用することもできる。
以上、本発明について上記言及された実施の形態を挙げて説明したが、本発明がこれら実施の形態に限定されるものではなく、本発明の要旨と範囲を逸脱することなく各種の修正や変形が可能である。したがって、添付された特許請求の範囲は、本発明の要旨に属するかかる修正や変形を含むことが明らかであろう。
一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 一実施の形態に係る基板のエッチング部に金属層を形成する過程を説明するための断面図である。 ＤＲＩＥ工程によってエッチング部を形成する過程を説明するための断面図である。 図１ｄに示されたＡを部分拡大して示した断面図である。 図１ｄに示されたエッチング部の垂直面を示したＳＥＭ写真図である。 図１ｆに示されたエッチング部の垂直面を示した断面図である。 図１ｈに示されたＢを部分拡大して示した図である。 図１ｈに示されたエッチング部に形成されたシード層を示したＳＥＭ写真図である。 一実施の形態に係る基板構造形成過程を示した断面図である。 一実施の形態に係る基板構造形成過程を示した断面図である。 図８ｂに示されたＣを部分拡大して示した図である。 一実施の形態に係る基板構造形成過程を示した断面図である。 一実施の形態に係る基板構造形成過程を示した断面図である。 一実施の形態に係る基板のエッチング部に形成された金属層を示したＳＥＭ写真図である。 一実施の形態に係る基板構造を示した断面図である。
符号の説明
１０：基板、
１１：表面、
１２：壁面、
２１：第１の酸化膜、
２２：第２の酸化膜、
３０'：エッチングマスク、
５０：エッチング部、
５１：垂直面、
６０：拡散物質層、
６０'：シード層、シード物質、
７０：金属層、
８０：粘着層。

Claims (25)

  1. 基板をエッチングして垂直面を有するエッチング部を形成する段階と、
    前記基板の全面上にまたは前記基板に部分的に拡散物質層を形成する段階と、
    前記拡散物質層に熱処理を施して、一部が前記エッチング部の表面の下へと拡散されたシード層を形成する段階と、
    前記シード層上に金属層を形成する段階と、を含むことを特徴とする基板構造形成方法。
  2. 前記拡散物質層は、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｓｎ、Ａｎ―Ｚｎ合金、Ａｕ―Ｓｎ合金、Ａｕ―Ｇｅ合金、及びＡｕ―Ｂｅ合金を含む群から選ばれた金属を物理的気相蒸着法または科学的気相蒸着法により蒸着してなることを特徴とする請求項１に記載の基板構造形成方法。
  3. 前記拡散物質層は、１０ないし５,０００Åの厚さに蒸着されることを特徴とする請求項２に記載の基板構造形成方法。
  4. 前記拡散物質層に熱処理を施す段階は、前記拡散物質層を真空、アルゴン（Ａｒ）、または窒素（Ｎ２）雰囲気で約３００ないし約１０００℃の温度で加熱することを特徴とする請求項１から請求項３のいずれか一項に記載の基板構造形成方法。
  5. 前記シード層は、マイクロサイズまたはナノサイズの粒子状を有することを特徴とする請求項１から請求項４のいずれか一項に記載の基板構造形成方法。
  6. 金属層を形成する段階の前に、前記シード層上に粘着層を形成する段階をさらに含むことを特徴とする請求項１から請求項５のいずれか一項に記載の基板構造形成方法。
  7. 前記粘着層は、Ｔｉ、Ｃｒ、及びＮｉ中のいずれか一種を物理的気相蒸着法または化学的気相蒸着法で蒸着して形成することを特徴とする請求項６に記載の基板構造形成方法。
  8. 前記拡散物質層を形成する段階の前に、
    前記エッチング部を含む基板の表面上に酸化膜を形成する段階と、
    前記酸化膜を除去する段階と、をさらに含み、
    前記酸化膜を形成する段階と、前記酸化膜を除去する段階とを、
    １回以上繰り返し行うことを特徴とする請求項１から請求項７のいずれか一項に記載の基板構造形成方法。
  9. 前記基板は、シリコン（Ｓｉ）、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、ＩＩＩ―Ｖ族化合物ウエハー、及びＩＩ―ＶＩ族化合物ウエハーを含むことを特徴とする請求項１から請求項８のいずれか一項に記載の基板構造形成方法。
  10. 前記エッチング部を形成する段階は、
    前記基板の上面に酸化膜を形成する段階と、
    前記酸化膜上にエッチングマスクを形成する段階と、
    前記エッチングマスクを利用して前記酸化膜及び前記基板をエッチングする段階と、を含むことを特徴とする請求項１に記載の基板構造形成方法。
  11. 請求項１から請求項１０のいずれか一項に記載の基板構成形成方法を含むテラヘルツ素子の製作方法。
  12. 垂直方向のエッチング部を含む基板と、
    前記基板の全面上にまたは前記基板に部分的に位置する金属層と、
    前記金属層と前記基板との間に部分的に位置するシード物質とを含み、
    前記基板は、部分的に前記シード物質の成分が拡散された領域を含むことを特徴とする基板構造。
  13. 前記シード物質と前記金属層との間に位置する粘着層をさらに含むことを特徴とする請求項１２に記載の基板構造。
  14. 前記粘着層は、Ｔｉ、Ｃｒ、及びＮｉ中のいずれか一種からなることを特徴とする請求項１３に記載の基板構造。
  15. 前記シード物質は、前記基板に部分的に形成された拡散物質層に熱処理を施して形成することを特徴とする請求項１２から請求項１４のいずれか一項に記載の基板構造。
  16. 前記拡散物質層は、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｓｎ、Ａｕ―Ｚｎ合金、Ａｕ―Ｓｎ合金、Ａｕ―Ｇｅ合金及びＡｕ―Ｂｅ合金よりなる群から選ばれた材料からなることを特徴とする請求項１５に記載の基板構造。
  17. 前記基板は、表面及び該表面と異なる方向の壁面を有し、該壁面が凹み部及び尖り出し部及び波形模様を含み、
    前記シード物質は、前記壁面の前記凹み部及び前記尖り出し部に位置する粒子であることを特徴とする請求項１２から請求項１６のいずれか一項に記載の基板構造。
  18. 前記シード物質は、前記壁面の一部分に位置することを特徴とする請求項１７に記載の構造物。
  19. 前記粒子の粒径が約１μｍより小さいことを特徴とする請求項１７または請求項１８に記載の基板構造。
  20. 前記凹み部に形成された少なくとも一部分の前記粒子の粒径が、前記尖り出し部に形成された少なくとも一部分の前記粒子の粒径より大きいことを特徴とする請求項１７から請求項１９のいずれか一項に記載の基板構造。
  21. 前記シード物質と前記金属層との間に位置する粘着層をさらに含むことを特徴とする請求項１７から請求項２０のいずれか一項に記載の基板構造。
  22. 前記粘着層は、Ｔｉ、Ｃｒ、及びＮｉ中のいずれか一種からなることを特徴とする請求項２１に記載の基板構造。
  23. 前記基板の前記壁面が前記表面と垂直をなすことを特徴とする請求項１７から請求項２２のいずれか一項に記載の基板構造。
  24. 前記基板の前記壁面の下に少なくとも部分的に前記シード物質の成分が拡散された領域を含むことを特徴とする請求項１７から請求項２３のいずれか一項に記載の基板構造。
  25. 請求項１２から請求項２４のいずれか一項に記載の基板構造を含むことを特徴とするテラヘルツ素子。
JP2008218319A 2008-04-03 2008-08-27 基板構造及びその形成方法 Active JP5574586B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080031106 2008-04-03
KR10-2008-0031106 2008-04-03
KR1020080052712A KR101433899B1 (ko) 2008-04-03 2008-06-04 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
KR10-2008-0052712 2008-06-04

Publications (2)

Publication Number Publication Date
JP2009253268A true JP2009253268A (ja) 2009-10-29
JP5574586B2 JP5574586B2 (ja) 2014-08-20

Family

ID=40750979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218319A Active JP5574586B2 (ja) 2008-04-03 2008-08-27 基板構造及びその形成方法

Country Status (5)

Country Link
US (1) US8563076B2 (ja)
EP (1) EP2108713B1 (ja)
JP (1) JP5574586B2 (ja)
KR (1) KR101433899B1 (ja)
CN (1) CN101552184B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018956A (ja) * 2010-07-06 2012-01-26 Canon Inc 配線基板の製造方法
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置
JP2012212797A (ja) * 2011-03-31 2012-11-01 Dainippon Printing Co Ltd 半導体装置の製造方法
JP2013510445A (ja) * 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP2015037181A (ja) * 2013-08-12 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板およびその製造方法
JP2021034552A (ja) * 2019-08-23 2021-03-01 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US9072209B2 (en) * 2012-11-14 2015-06-30 Eastman Kodak Company Method for forming a conductive pattern
US8795788B2 (en) * 2012-11-14 2014-08-05 Eastman Kodak Company Method for functional printing system
US9461352B2 (en) * 2013-04-15 2016-10-04 California Institute Of Technology Multi-step deep reactive ion etching fabrication process for silicon-based terahertz components
CN103911621B (zh) * 2014-04-04 2016-01-06 大连理工大学 一种改变电铸结构表面能的方法
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
US9627575B2 (en) 2014-09-11 2017-04-18 International Business Machines Corporation Photodiode structures
TWI713899B (zh) * 2016-04-14 2020-12-21 日商凸版印刷股份有限公司 蒸鍍遮罩用基材、蒸鍍遮罩用基材的製造方法、及蒸鍍遮罩的製造方法
CN106252240B (zh) * 2016-08-30 2018-12-21 上海集成电路研发中心有限公司 柔性衬底的形成方法
KR102341448B1 (ko) * 2017-09-15 2021-12-21 도판 인사츠 가부시키가이샤 증착 마스크의 제조 방법, 표시 장치의 제조 방법, 및 증착 마스크
JP6299921B1 (ja) * 2017-10-13 2018-03-28 凸版印刷株式会社 蒸着マスク用基材、蒸着マスク用基材の製造方法、蒸着マスクの製造方法、および、表示装置の製造方法
CN109725384B (zh) * 2019-03-12 2020-08-04 中国科学院微电子研究所 锗基光波导及其制备方法
DE102023209767A1 (de) * 2023-10-05 2025-04-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein MEMS mit reduzierter akustischer Impedanz

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340712A (ja) * 1991-05-17 1992-11-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0620994A (ja) * 1992-02-28 1994-01-28 Sony Corp 配線形成方法
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JPH1174272A (ja) * 1997-08-22 1999-03-16 Samsung Electron Co Ltd 半導体素子の金属配線形成方法
JP2005195707A (ja) * 2003-12-26 2005-07-21 Semiconductor Res Found テラヘルツ電磁波発振器
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP2006162736A (ja) * 2004-12-03 2006-06-22 Matsushita Electric Ind Co Ltd テラヘルツ波発生装置
JP2007033375A (ja) * 2005-07-29 2007-02-08 Aoi Electronics Co Ltd 微小試料台
JP2007214418A (ja) * 2006-02-10 2007-08-23 Sony Corp 半導体装置の製造方法
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0713957A1 (en) 1994-11-25 1996-05-29 FINMECCANICA S.p.A. AZIENDA ANSALDO Method of repairing the coating of turbine blades
JP3634074B2 (ja) * 1996-06-28 2005-03-30 日本発条株式会社 導電性接触子
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
KR100289738B1 (ko) 1998-07-07 2001-07-12 윤종용 반도체집적회로의트렌치소자분리방법
US6242349B1 (en) 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
KR20000056452A (ko) 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
US6174812B1 (en) * 1999-06-08 2001-01-16 United Microelectronics Corp. Copper damascene technology for ultra large scale integration circuits
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
US6528412B1 (en) 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6703307B2 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6515368B1 (en) * 2001-12-07 2003-02-04 Advanced Micro Devices, Inc. Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
JP4664688B2 (ja) * 2005-01-14 2011-04-06 東芝メモリシステムズ株式会社 工業製品の製造方法
KR100743632B1 (ko) 2005-12-15 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20070066426A (ko) 2005-12-22 2007-06-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340712A (ja) * 1991-05-17 1992-11-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0620994A (ja) * 1992-02-28 1994-01-28 Sony Corp 配線形成方法
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JPH1174272A (ja) * 1997-08-22 1999-03-16 Samsung Electron Co Ltd 半導体素子の金属配線形成方法
JP2005195707A (ja) * 2003-12-26 2005-07-21 Semiconductor Res Found テラヘルツ電磁波発振器
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP2006162736A (ja) * 2004-12-03 2006-06-22 Matsushita Electric Ind Co Ltd テラヘルツ波発生装置
JP2007033375A (ja) * 2005-07-29 2007-02-08 Aoi Electronics Co Ltd 微小試料台
JP2007214418A (ja) * 2006-02-10 2007-08-23 Sony Corp 半導体装置の製造方法
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013510445A (ja) * 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
JP2012018956A (ja) * 2010-07-06 2012-01-26 Canon Inc 配線基板の製造方法
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置
JP2012212797A (ja) * 2011-03-31 2012-11-01 Dainippon Printing Co Ltd 半導体装置の製造方法
JP2015037181A (ja) * 2013-08-12 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板およびその製造方法
US9386706B2 (en) 2013-08-12 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Line width protector printed circuit board and method of manufacturing the same
JP2021034552A (ja) * 2019-08-23 2021-03-01 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
JP7281741B2 (ja) 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法

Also Published As

Publication number Publication date
US20090252938A1 (en) 2009-10-08
KR20090105775A (ko) 2009-10-07
CN101552184A (zh) 2009-10-07
KR101433899B1 (ko) 2014-08-29
EP2108713B1 (en) 2015-12-23
CN101552184B (zh) 2013-11-06
JP5574586B2 (ja) 2014-08-20
EP2108713A1 (en) 2009-10-14
US8563076B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
JP5574586B2 (ja) 基板構造及びその形成方法
TWI829968B (zh) 用於基板表面處理之方法及裝置
JP3352842B2 (ja) ガスクラスターイオンビームによる薄膜形成方法
US4448800A (en) Method for the manufacture of semiconductor device using refractory metal in a lift-off step
CN105951049B (zh) 一种具有纳米级间隙的金属颗粒制造方法
CN110062951A (zh) 半导体制造用部件、包括复合体涂层的半导体制造用部件及其制造方法
JP6028969B2 (ja) 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス
JP3006048B2 (ja) ドライエッチング方法
CN101762978A (zh) 抗蚀剂
CN114300354B (zh) 一种非对称半导体结构的制作方法
JPH0230697A (ja) 気相合成ダイヤモンド結晶の形成方法及びダイヤモンド結晶を有する基材
JP2008041648A (ja) 質量分析用基板及び質量分析用基板の製造方法
TWI852254B (zh) 一種類光柵結構金屬電極製造方法和電極
KR101034894B1 (ko) 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법
JP3078853B2 (ja) 酸化膜形成方法
JP3879014B2 (ja) ドライエッチング方法
JP2023035931A (ja) 半導体製造装置の部品及びその製造方法
JPH06295889A (ja) 微細パターン形成方法
JPH07135247A (ja) 半導体装置の製造方法
JP2012126113A (ja) 金属デポジションを用いたナノインプリント金型の製造方法
CN114527587B (zh) 一种声光耦合衬底、器件及器件制备方法
CN109055895A (zh) 在绝缘衬底上直接制备石墨烯量子点阵列的方法
JP3449979B2 (ja) プラズマ処理を利用した窒化アルミニウム薄膜の製造方法
JPH0423416B2 (ja)
JP2001102345A (ja) 表面処理方法および装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5574586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250