JPH1154458A - メタライゼーション構造体 - Google Patents

メタライゼーション構造体

Info

Publication number
JPH1154458A
JPH1154458A JP10164090A JP16409098A JPH1154458A JP H1154458 A JPH1154458 A JP H1154458A JP 10164090 A JP10164090 A JP 10164090A JP 16409098 A JP16409098 A JP 16409098A JP H1154458 A JPH1154458 A JP H1154458A
Authority
JP
Japan
Prior art keywords
copper
layer
alloy
temperature
copper alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10164090A
Other languages
English (en)
Inventor
Tony Chiang
チャン トニー
Peijun Ding
ディン ペイユン
Barry Chin
チン バリー
Imran Hashim
ハシム イムラン
Bingxi Sun
スン ビングシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/853,191 external-priority patent/US6037257A/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH1154458A publication Critical patent/JPH1154458A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H10W20/4424—Copper alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】 【課題】銅合金、例えばＣｕ−Ｍｇ又はＣｕ−Ａｌの層
がシリコン酸化物をベースにした誘電体層上に堆積さ
れ、銅合金の層上に実質的に純粋の銅の層が堆積される
銅のメタライゼーション構造およびその形成方法を提供
する。 【解決手段】銅合金の層(112) は、通路の孔及びトレン
チ(66)を続いて純粋な銅(112) で充填するためのシード
又はウエッティング層として働き、下にある誘電体(64)
と上にある純粋な銅(112) との境界面にバリアを与え
る。銅合金(112) は、スパッタ工程においてコールド堆
積されてもよいが、純粋な銅層の堆積中か、その後に分
離したアニーリングステップにおて、温度が充分上昇さ
れ、銅合金の合金元素が誘電体層に移動するようにす
る。内部のバリアは合金層の誘電体層への接着を促進
し、それによって、続く銅の完全充填技術に対する優れ
たウエッティング及びシード層を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、半導体集
積回路の製造におけるメタル堆積に関する。特に、本発
明は、物理気相堆積（ＰＶＤ）よって達成される銅のメ
タライゼーションに関する。
【０００２】
【従来の技術】進歩した半導体集積回路の重要な部分
は、活性化した半導体領域にコンタクトしたり、それら
を相互に接続するために用いられる１以上のメタライゼ
ーションレベルを含んでおり、それら自体は、非常によ
く規定された結晶シリコン基板に存在している。半導体
レベル内や直接上部で幾つかのトランジスタ或いは他の
半導体デバイス、例えばメモリキャパシタを相互接続す
ることは可能であるけれども、多重に接続されたデバイ
スの増大する複雑な形態は、他のレベルの相互接続を必
要とする。一般には、そこに形成されたトランジスタや
キャパシタを有する活性シリコン層は、誘電体層、例え
ば二酸化シリコンで覆われる。コンタクトホールは誘電
体層を通してシリコンデバイスの特定のコンタクト領域
までエッチングされる。金属がこのコンタクトホールに
満たされ、そして誘電体層の上部に堆積されて、シリコ
ンコンタクトと他のの電気的ポイント間の水平相互接続
を形成する。このようなプロセスは、メタライゼーショ
ンと呼ばれる。
【０００３】単一レベルのメタライゼーションは、小さ
な能力の単純な集積回路には充分であるかもしれない。
しかし、単一レベルは活性領域間の要求されるレベルの
相互接続を与えないので、込み入ったメモリチップや特
に複雑な論理デバイスは、追加的なレベルのメタライゼ
ーションを必要とする。追加的なメタライゼーションレ
ベルは、前のメタライズされた水平相互接続上に他のレ
ベルの誘電体を堆積し、かつ誘電体をとおして、通路
（vias）と呼ばれるホールをエッチングし、その通路を
メタルで満たし、且つメタルで誘電体層を覆い、そして
追加の配線層としての追加の誘電体上にメタルを画定す
るプロセスを繰り返えすことによって達成される。非常
に進歩した論理デバイス、例えば、第５世代マイクロプ
ロセッサは５つ以上のレベルのメタライゼーションを有
している。
【０００４】従来、メタライズされた層は、銅やシリコ
ンのようなたかだか数パーセントの合金元素を更に有す
るアルミニウムやアルミニウムベースの合金から成って
いる。メタライゼーションの堆積は、スパッタリングと
しても知られている物理気相堆積（ＰＶＤ）によって一
般に行われている。従来のＰＶＤリアクター１０が図１
に断面図として概略示されており、この概略図は、カル
フォルニア、サンタクララにあるアプライドマテリアル
ズ社から利用可能なEnduraＰＶＤリアクターに基づいて
いる。リアクター１０は、ヒーターペデスタル１８に保
持されたウエハ１６上にスパッタ堆積されるように、材
料のＰＶＤターゲット１４に対してシールされた真空チ
ャンバー１２を有する。チャンバー内に保持されたシー
ルド２０は、スパッタされる材料からチャンバーの壁１
２を保護し、アノードの接地面を与える。選択可能なＤ
Ｃ電源２２は、ターゲットをシールド２０に対して、約
−６００ｖＤＣにバイアスする。従来、ペデスタル１８
及びウエハは、電気的に浮いたままである。ヒーターペ
デスタル１８は、調整可能な電源２６によってエネルギ
ーが与えられる抵抗性ヒーター２４を有する。
【０００５】スパッタリングの動作ガス、一般的には化
学的に不活性なアルゴンのガス源２８がマスフロー制御
装置３０を通して動作ガスをチャンバーへ供給する。真
空ポンプシステム３２はチャンバーを低圧に維持する。
基本圧力は、約１０-7或いはそれ以下の範囲にあるけれ
ども、動作ガスは、１と１００mTorr(ミリトル）の間に
保たれる。コンピュータベースの制御装置３４は、ＤＣ
電源２２、ヒーター電源２６及びマスフロー制御装置３
０を有するリアクターのパーツの動作を制御する。アル
ゴンがチャンバーに入れられると、ＤＣ電圧はアルゴン
をプラズマへ点弧し、正に帯電したアルゴンが負に帯電
したターゲット１４へ引き付けられる。イオンはかなり
のエネルギーでターゲット１４を打ち、それによりター
ゲット原子または原子クラスターがターゲット１４から
スパッタされる。ターゲットの微粒子のあるものはウエ
ハ１６を打ち、それによりウエハ上に堆積し、ターゲッ
ト材料の膜を形成する。
【０００６】効率的なスパッタリングを提供するため
に、マグネトロン３６がターゲットの裏側に配置され
る。それは、反対のマグネット３８，４０を有し、マグ
ネット３８，４０の近くのチャンバー内に磁界を形成す
る。この磁界は電子をトラップし、電荷の中性状態に対
して、イオン密度が増大して、マグネトロン３６に隣接
するチャンバー内に高密度プラズマ領域を形成する。し
かし、密度を減少したプラズマがウエハ１６に向かって
広がることがわかる。高密度プラズマはスパタリング速
度を増加し、マグネトロン３６はターゲット１４の裏側
にわたってスキャンされ、より均一なスパッタリングプ
ロセスを提供する。集積回路の連続するメタライゼーシ
ョンに伴って、メタライゼーションに対する要求が増大
している。多くの者は、アルミニウムのメタライゼーシ
ョンは銅のメタライゼーションに置き換えられるべきで
あると考えている。Ｍurarka他は、"Ｃopper metalliza
tion for ULSI and beyond," Critical Reviews in Sol
id State and Materials Science, vol. 10, no. 2, 19
95, pp.87-124において、銅のメタライゼーションに関
する記事を発表している。銅は多くの利点を提供する。
そのバルク固有抵抗は、アルミニウムのそれよりもかな
り小さく、純粋な材料に対して，１．６７μΩ-cm対
２．７μΩ-cmである。メタライゼーションの相互接続
の幅と厚みが連続して減少するので、固有抵抗が減少す
ることは顕著な利点を与える。更に、アルミニウムのメ
タライゼーションに伴う問題は、いわゆる電気移動のプ
ロセスにおいて、ホットスポットから離れて特に移動す
る高電流密度の下でのメタライゼーションの相互接続に
沿って移動するために、アルミニウム金属におけるアル
ミニウム原子の傾向である。このような過剰な量の移動
は、アルミニウムの相互接続を破壊し、集積回路を動作
不能にする。銅ベースの合金はアルミニウムとその合金
より電気移動の著しく減少したレベルを示す。
【０００７】従って、多くの場合、銅のバルクの振る舞
いは、アルミニウムのそれよりも優れているが、銅のメ
タライゼーションは、証明されていない技術であり、従
来のアルミニウムのメタライゼーションでは経験してな
い困難性があることが知られている。しかし、銅のメタ
ライゼーションは、アルミニウムのメタライゼーション
に固有の問題を回避する方法を提供する。商用の回路に
銅の採用を阻む２つの大きな問題が認識されている。ド
ライエッチプロセスによって、即ちプラズマエッチング
によって銅をエッチングすることは難しいことが証明さ
れている。エッチ問題は、トレンチ-おそらくその底部
に達する通路を有している-は、二酸化シリコンの誘電
体層へエッチングされるダマシーンプロセス(damascene
process)の発展によって回避されたようである。この
トレンチは、水平の相互接続の所期の経路に従う。銅の
全面堆積はトレンチを満し、更に誘電体上に層を形成す
る。ウエハは、化学機械的ポリッシングにかけられ、ト
レンチの頂部に露出されたすべての銅を除去し、従っ
て、トレンチにおける銅の相互接続を残す。
【０００８】本発明によって解決される他の問題は、銅
と集積回路の他の部分間のインターフェースを含む。ア
ルミニウムの主な利点は、その良好な界面特性である。
アルミニウムは、安定な酸化物Al2O3 の層を形成し、そ
れはシリコンと強い化学結合を形成する。銅は、酸化す
るが、酸化物は安定でなく、湿った酸素環境に曝される
と、時間と共に成長を続ける。銅及び銅の酸化物は二酸
化シリコンによく密着しない。最後に、銅が二酸化シリ
コンに入るのを妨げるための手段を用いない限り、銅
は、二酸化シリコンを通して非常に速く拡散し、誘電体
層を通して、或いは横切って短絡を生じる。従来技術に
おいては、銅が酸化物へや、酸化物を通して拡散するの
を妨げるために、銅が堆積される前に、分離した障壁層
が二酸化シリコン上に堆積された。
【０００９】上記の記事において、Ｍurarka他は、界面
の性質を改善するために銅をマグネシウムやアルミニウ
ムと合金にすることを推奨賞している。Ｒensselaer Ｐ
olytechnicＩnstituteのＭurarkaのグループ及び彼らの
協力者によってなされた最近の仕事は、信頼できる銅の
相互接続を形成するための有用な技術を開発し、その動
作のためのモデルを提供したことである。Ｌanford他
は、"Low-temperaturepassivation of copper by dopin
g with Al or Mg," Thin Solid Films, vol.262, 1995,
pp.234-241で図２の概略断面図に示されているスパタ
リングを使用し、基板４６上に銅合金の膜４４を堆積し
ていることを述べている。合金の元素の例は、アルミニ
ウムとマグネシウムを含んでいる。銅合金の膜４４は、
銅と合金元素の交互の層として堆積され、或いは２つの
構成要素が銅合金のスパッタリングターゲットの使用に
よって、同時にスパッタされることができる。室温近く
でスパッタリングを行った後、ウエハは、例えばアルゴ
ン中で４００℃で３０分間アニールされる。図３の断面
図に示されているように、アニーリングによって、マグ
ネシウムの大きな断片が残りの銅の膜４８の外側に拡散
し、境界面に存在するすべての酸素と反応して、マグネ
シウム酸化物の膜４９を形成する。ＭｇＯの膜４９は、
Ｍｇで合金化されたＣｕ本体４４を包む。銅の膜４８上
の自由面はＭｇＯの膜４９によって不動態化される。マ
グネシウム酸化物は、安定な酸化物であり、５−７nmの
範囲の厚さで成長するのを停止する。薄い酸化物は、高
いコンタクト抵抗を生じるとは考えられていないが、あ
らゆる場合に、酸化物は、それに続くメタライゼーショ
ンの堆積前にスパッタエッチングによって除去される。
Ｌanford他は、上記の記事で自由面はアルゴン中の酸素
の不純物によってＭｇＯへ酸化されることを示唆してい
る。
【００１０】進歩した集積回路のメタライゼーション
は、高いアスペクト比の孔を充填する点における必要な
要件に直面している。デバイスの密度を上げることは、
フューチャーサイズを更に減少することを必要とする。
しかし、誘電体破壊がレベル相互の誘電体の厚さを同様
に減少することを妨げている。結果として、通路のアス
ペクト比及びコンタクトは増大している。アスペクト比
は、通路またはコンタクトを形成する誘電体を通す孔の
深さとその孔の最小の横の大きさとの比である。５対１
のアスペクト比は、考えられる開発技術であるが、更に
高い値が必要とされるであろう。高いアスペクト比の孔
がエッチされると仮定して、それらを相互レベル接続す
るための金属で充填するという問題が残る。従来のスパ
ッタリングは、明らかに等方性であるので、スパッタさ
れた材料が孔の入り口部分と比較して、孔の底を殆ど叩
かず、そしてスパッタリングが孔の上部をブリッジし
て、更に堆積するのを阻止するために、高アスペクト比
の孔の形状はスパッタリングに対しては好ましくない。
孔を充填する問題は、図４の断面図に示されている。電
気的にコンタクトされるべき図示された構造を有する、
狭くそして深い孔５０がシリコン酸化物基板５２にエッ
チされる。その後、銅の層５４が孔５０に充填される。
もし、この充填が初期のコールド堆積を含む標準のＰＶ
Ｄプロセスによって行われ、それに続いて、充填を完成
するために最終のホットな堆積によって表面層を形成す
るならば、空隙５６が孔に形成されるかもしれない。何
故ならば、銅が孔５０の酸化物側から浸潤しないからで
ある。一旦、銅が堆積中に空隙５６をふさぐと、空隙を
除き、孔の充填を完成することは実際に不可能である。
【００１１】孔を充填する好ましくない形状を克服する
ために、少なくとも２つの技術、方向性スパッタリング
とリフローが用いられる。方向性スパッタリングにおい
て、正規な方向に重点的に集中されたウエハ上に入射す
るスパッタされた粒子のフラックスを生成するために、
１つ以上のいろいろな技術が用いられる。リフローは、
初期には望ましくない分布で堆積されるけれども、金属
は適度に低い温度で流動するので、金属は、孔に流れ、
それを充填するようにするという事実に依存する。リフ
ローは、堆積後のアニールにおいて生じさせることもで
きるし、或いはホット堆積中に行うこともできる。方向
性スパッタリングは、ロングスロー、コリメーション、
及び高密度プラズマにおいてイオン化され、スパッタさ
れたイオンの静電引力を含む多くの方法によって達成す
ることができる。方向性スパッタリングは、本発明によ
っては必要ないが、後で説明されるように、それと共に
有利に使用されることもできる。
【００１２】メタライゼーション、特に銅のリフロー
は、いろいろな困難を示す。アルミニウムと異なって、
銅は、比較的高い融点を有している。基板をメタライゼ
ーションの溶融温度まで加熱することは、非常に高い熱
的負担を負うし、従来の処理ステップと一致しないかも
しれない。アルミニウムと銅はそれらの融点より幾らか
低い温度で流動するが、これらの金属のいずれかと通常
のインターレベルの誘電体を形成する二酸化シリコン間
の境界面はリフローに対して好ましくない。アルミニウ
ムも銅もある高温で二酸化シリコンにはよくぬれない。
結果的に、これらの金属は、二酸化シリコンの壁の下に
ある滑らかな層では流れない。実際に、アルミニウム或
いは金属が二酸化シリコン上に薄い層としてある場合、
金属は、絶縁された位置に丸くなる傾向にある。Ｘu他
は、U.S.特許出願（Ｓerial Ｎo.08/628,835，filed Ap
ril 5,1996)でアルミニウムのメタライゼーションに伴
うリフロー問題を扱っている。彼らは、高密度プラズマ
によって堆積されたＴiN及び可能性としてＴｉのキャリ
ア層を用いることを推奨し、二酸化シリコンを介して広
がる狭い開口に堆積されたアルミニウムの密着性を増加
するステップを含む多くの機能を達成している。キャリ
ア層は、二酸化シリコンによる密着する接着層として作
用し、また後で堆積されるアルミニウムに対して濡れ層
としても作用する。結果的に、アルミニウムは、比較的
低温でキャリア層の下に流れ、従って、容易に孔を満た
す。
【００１３】
【本発明の概要】本発明の１つの特徴は、合金元素、例
えばマグネシウム、アルミニウム、ホウ素、及びタンタ
ルを数パーセント含有する銅合金が通路の壁を形成する
酸化物、例えば二酸化シリコンの表面部分、を含む基板
上にスパッタされるメタライゼーション方法及びその製
品を含む。上昇された温度によって、合金元素は側壁上
の酸化物の方へ拡散し、二酸化シリコンへ、及び二酸化
シリコンを通る銅の拡散に対してバリアとして作用する
薄い、安定した合金酸化物を形成する。もし、充分な酸
素がスパッタリングステップ中にあるならば、金属酸化
物が、銅合金の上面に形成するであろう。スパッタリン
グ中に合金元素の拡散を向上するのに十分上昇され温度
に保持されている間に、銅合金は、基板上にスパッタさ
れるのが好ましい。
【００１４】本発明の他の特徴は、シリコン酸化物の誘
電体層上に、好ましくはコールドスパッタリングよって
堆積された銅合金の膜を有する銅のメタライゼーション
の構造及び製造方法を有する。その後、純粋な銅の膜が
銅合金層上にスパッタされ、銅堆積の開始後に、銅合金
層内に合金元素の拡散を向上するために、温度が上昇さ
れる。本発明は、他の使用の間に、狭い開口、例えば通
路やトレンチに銅を充填するために適用できる。
【００１５】
【発明の実施の形態】本発明は、合金のスパッタ堆積が
そのアニールと密接に関係する銅合金の膜を形成する効
果的な製造方法を含む。本発明の第１の実施形態は、第
５図の断面図に示され、上部のインターレベル通路であ
る。下部レベルは、一般的に二酸化シリコン或いは珪酸
ガラス、即ちシリコン酸化物から形成された、下部のイ
ンターレベル誘電体層６０を含む。銅ベースの相互接続
またはパッド６２は、下部の誘電体層６０の上面に形成
される。二酸化シリコンまたは珪酸ガラスの上部レベル
の誘電体層６４は、下部の誘電体層６０上に堆積され、
通路の孔６６は、銅パッド６２の領域にある上部の誘電
体層６４を通してエッチされる。物理気相堆積（ＰＶ
Ｄ）は、銅合金の膜６８を通路の孔６６と上部の誘電体
層６４へ堆積するために用いられる。銅及びその合金元
素、例えばマグネシウムは、均一な組成の粒子フラック
スが基板上に落下するように、同時にスパッタされる。
この同時スパッタリングは、２つの元素間の差動スパッ
タリングの歩留まりのために、組成におけるある違いが
スパッタターゲットとスパッタ堆積された膜間に生じる
けれども、所望の銅合金の組成に近い組成を有するスパ
ッタターゲットを用いることによって、非常に容易に達
成される。
【００１６】銅合金の膜６８は、比較的上昇された温度
で堆積されるか、或いは合金元素が、上部の誘電体層５
４と頂部の自由面にある金属酸化物の不動態化層７２に
近接して金属酸化物拡散層７０を形成するために、表面
に移動するように、堆積後にアニールされる。金属酸化
物のため酸素がシリカ層６４における二酸化シリコンに
よってか、あるいはスパッタリング又は分離したアニー
リングステップに対して用いられるアルゴン又は真空の
環境における残留酸素によって供給される。不十分な合
金元素は利用可能な酸素と共同して表面まで拡散するの
で、高すぎる酸素の部分圧力は、銅を酸化して、銅の酸
化物を形成する。後で示されるように、金属感化物の拡
散層７０における金属は、主に合金元素である。合金元
素がマグネシウムである場合、金属酸化物の層７０，７
２は、ＭgO、すなわち正常な状態で約７nmの厚さまで形
成し、その後成長を停止する安定した酸化物の少なくと
も一部に形成される。このような薄い酸化物の不動態化
層７２は、酸化物層の面に垂直な方向に著しい電気抵抗
を示す。合金元素は、それが銅合金の膜６６をとおして
拡散するのと同じ割合で第１レベルの金属６２へ自由に
拡散することが考えられるので、酸化物層は、第１レベ
ルの金属６２に隣接して形成する。
【００１７】本発明を実施する第１の方法において、銅
合金は、それがスパッタ堆積されるにしたがって、銅合
金をアニールするのに十分な上昇した温度に保持され
て、スパッタされる。すなわち、それはホットスパッタ
堆積である。好適な温度は、後述される。図１に示され
るように、Ｅndura ＰＶＤリアクターは、本発明に必要
な温度を与えることができる、ウエハペデスタル１８に
おけるヒーターを含む。ホットスパッタ堆積の場合、均
一な銅合金が堆積されるけれども、合金元素は外方へ拡
散し、二酸化シリコンの誘電体層６４の隣の内側酸化物
層７０と外側酸化物層７２を形成する。酸素は銅パッド
６２の上部において容易に利用できないので、内側酸化
物層はこの銅パッド上に形成されない。リアルタイムア
ニーリングの利点は、初期に堆積された銅合金はシリコ
ン酸化物と反応して、結合されたシリコンの酸化物と合
金元素を形成することである。この境界面は、銅とシリ
コン酸化物の組み合わせから利用可能であるより遅く堆
積された銅或いは銅合金に対して、より優れた接着を与
える。
【００１８】本発明を実施する第２の方法において、銅
合金の膜６８が合金元素の著しいアニーリングや拡散が
生じない低温、例えば室温でＰＶＤ堆積される。銅合金
の堆積後、ウエハはアニールされる。アニーリングは銅
合金の膜が堆積されるＰＶＤチャンバーのその場所で行
われるか、或いは別のアニール炉において行われる。ア
ニール環境は、真空かアルゴンガスのようなパージガス
であればよい。堆積後のアニーリングは、もし、ヒータ
ーペデスタルがアニール後に必要な幾らか高い温度を与
えることができるなら、銅合金の膜が堆積された同じＰ
ＶＤ内で行うことができる。代わりに、ウエハはそれ以
外のアニール用の分離したアニールチャンバーへ移動さ
れる。しかし、アニールチャンバーへの移動は実質的に
酸素のない、例えば１０-9トルに制御された環境内で行
われる必要がある。アプライドマテリアルズからのＥnd
uraクラスターツールを真空移転のために用いることが
できる。
【００１９】Ｍurarkaは、ＭaterialsＲesearch Ｓocie
tyＳymposiumＰroceedings, vol.405,pp.485-496, 1996
の"Use of advantageous impurity effects in metalli
zation,"におけるアニーリングと高温酸化間の相違を発
表している。他の方法で処理されないＣｕＡｌ合金の膜
が空気中で３００℃に加熱されると、銅酸化物の層が形
成し、２０時間にわたって約７０ｎｍに成長する。すな
わち、ＣｕＡｌ膜が酸化したのである。一方、ＣｕＡｌ
膜が４００℃で３０分間アルゴン環境中でアニールされ
ると、すぐ上に記載された次のアニーリングは測定でき
る銅の酸化物層を生じなかった。すなわち、減少された
酸素の環境における初期のアニールは次の酸化を防止す
る。銅合金を冶金を用いて、しかし平坦な形状におい
て、多くの実験が行われた。最初の２つの実験は金属酸
化物の障壁層７２上に集中し、金属酸化物の不動態化７
０の効果は見られない。
【００２０】実験１最初のシリーズの実験において、い
ろいろな形状の平らな銅メタライゼーションが導電性シ
リコン基板上の二酸化シリコンの１００ｎｍ厚の層上に
形成され、金属コンタクトが銅メタライゼーションに与
えられた。追加のコンタクトが導電性基板に与えられ
た。その後、サンプルは、２７５℃に保持されたサンプ
ルの酸化物層の両端に２ＭＶ／ｃｍの電位を印加するこ
とによって電気的にストレスが与えられた。リーク電流
が時間の関数として観察された。ある点で、酸化物を横
切って十分な銅が拡散し、それはかなり良好な導体にな
った。スレッショルド電流は、破損を示すように考えら
れた。十分な数のサンプルが計測され、破損するまでの
平均時間（ＦＴＴＦ）を計算した。
【００２１】発明性のあるサンプルに対して、銅合金
は、約２００ｎｍの厚さにスパッタ堆積されたＭｇの２
原子パーセントを有するＣｕである。３つの形式の標本
に対する結果が１つの比較サンプルと共にテーブル１に
示されている。 本発明の第１のサンプルにおいて、ＣｕＭｇ合金が室温
に近い温度でスパッタ堆積され、その後、１mTorr （ミ
リトル）のアルゴン中で３５０℃において１０分間アニ
ールされた。ＭＴＴＦはかなり大きかったが、ＭＴＴＦ
値の範囲は望ましくない短い時間に広がった。本発明の
第２のサンプルにおいて、ＣｕＭｇ合金は、２５０℃に
保持されたウエハにスパッタ堆積され、ウエハ温度は、
スパッタの終了後、５分間保持された。ＭＴＴＦは増大
したが、範囲はまだ広すぎた。本発明の第３のサンプル
において、ＣｕＭｇは１５０℃でスパッタ堆積され、ス
パッタ堆積後、同じ温度に５分間保持された。ＭＴＴＦ
は良好であり、範囲は実質的に狭かった。しかし、統計
上一定の結論に達するには不十分であり、この時点で、
比較できる結果を得るために、３つのプロセスが考えら
れた。これらの値は銅の膜が実質的な量の合金を持た
ず、バリアが銅と酸化物の間に形成されなかったサンプ
ルのための最後の項目と比較する。ＭＴＴＦは測定する
には短すぎた。
【００２２】実験２ 原子のプロファイルは上述されたものと同様に用意され
た平坦なサンプル上で測定された。プロファイリング
は、二次イオンの質量分光によって行われた。マグネシ
ウムの原子濃度が図６に示される。曲線８０は、分離
と、上昇した温度のアニーリングステップを伴わない、
Ｃｕと２原子％のＭｇで２５０℃でスパッタ堆積された
サンプルに対するプロファイルを示す。曲線８２は、５
０℃以下でスパッタ堆積され、その後３５０℃でアニー
ルされたサンプルに対するプロファイルである。２つの
サンプルはＭｇの自由表面へ、そしてシリコン酸化物の
中間層への一定の拡散を示している。このＭｇはシリコ
ン酸化物へ拡散するが、濃度は約１００nm後に減少す
る。しかし、ホット堆積された銅合金は、Ｃｕの主な部
分においてＭｇの大きな枯渇を示し、電気抵抗を減少す
る。酸素の原子濃度が図７に示されている。曲線８４
は、３５０℃で堆積されたホットスパッタされ、アニー
ルをしないサンプルに対するプロファイルを示し、一
方、曲線６８は、前に述べたコールドスパッタされ、そ
の場所でアニールしたサンプルに対するプロファイルを
示す。７nmの表面酸化物層は、この技術によって、正確
に測定されるには薄すぎる。ホット堆積されたサンプル
は、銅のバルクに実質的に減少した酸素濃度を有し、明
らかに、電気抵抗を減少するために有利である。
【００２３】従って、ホットスパッタは、アニーリング
ステップを除くという利点を有し、更に、合金元素及び
残りの銅の膜における酸素の不純物の量を減少するとい
う利点を有する。 実験３ 図６と図７のプロファイルに用いた同じサンプルの幾つ
かが堆積及びアニーリング温度の関数としてそれらの固
有抵抗に対して測定され、これらの結果が処理温度を最
適化するための他の基本を与えている。二組のサンプル
は、通常室温に保たれているウエハを伴う、２原子％の
Ｍｇを有するＣｕ合金でＰＶＤ堆積された。一組のサン
プルは、真空環境中に３５０℃で別の場所においてアニ
ールされた。すなわち、"ex situ" アニールである。Ｃ
ｕＭｇ膜の固有抵抗がこのアニールの長さ関数として測
定された。３５０℃の結果は、図８の曲線９０で示され
ている。他の組のサンプルは、４５０℃でアニールさ
れ、この結果は曲線９２で示されている。相互接続のた
めには、固有抵抗は最小にされる必要がある。この結果
は、熱供給を最小にするために、約１０分間３５０℃の
最小のポストアニーリング温度を示唆している。
【００２４】関連実験において、更に、三組のサンプル
が上昇した堆積温度で、ＣｕＭｇ合金でＰＶＤ堆積され
た。スパッタ堆積の停止後、サンプルは、いろいろな堆
積温度に保たれた。１７５℃のスパッタリングに対して
は、ライン９４で、２５０℃のスパッタリングに対して
は、ライン９６で、そして３５０℃のスパッタリングに
対しては、ライン９８で、それらの結果が図９に示され
ている。これらの結果は、保たれた時間が殆ど効果を有
していないことを示している。すなわち、堆積中のその
場所でのアニーリングは低い固有抵抗を達成するのに十
分である。これらの結果は、また、スパッタリング温度
は、２５０℃が最小であるべきであり、最小の熱供給で
最小の固有抵抗に達することを示している。その場所で
のアニーリングに対する最適の温度範囲は、２００℃か
ら３００℃までであることが予想される。しかし、テー
ブル１の結果は、拡散バリア特性が１５０℃の非常に低
い堆積温度で改善されることを示している。固有抵抗の
データはこの温度では利用できないが、図９の傾向は、
この温度で許容できる固有抵抗を示している。従って、
固有抵抗は拡散抵抗に対して交換される。
【００２５】図８と図９の結果を比較すると、別の場所
とその場所のアニールが固有抵抗の殆ど同じ低い値を生
成することができる。しかし、熱供給は、図９のリアル
タイムのその場所でのアニールで最小になる。図５に示
された構造は、均一な銅合金の膜が通路の孔６６を完全
に満たすと想定した。しかし、本発明の利点の多くは、
５０nmより小さい厚さの非常に薄い銅合金の膜で得るこ
とができる。５nmの厚さでも十分であるようである。図
１０の断面図に示されるように、銅合金のコンフォーマ
ルな膜１００が通路の孔６６へ、及び第２の誘電体酸化
物の層６４上に堆積される。狭く、深い通路において銅
合金の膜１００のコンフォーマリティーは、ＨＤＰ、ロ
ングスロー或いはコリメーションのような特別な技術を
必要とする。Ｆｕ他は、Ｍay 8, 1997に出願されたＳer
ial Ｎo.08/854,008の米国特許出願に代替技術を開示し
ている。銅のスパッタリングに特に応用可能なそれらの
技術において、アノードのグリッドがターゲットと基板
の間に挿入され、支持された自己スパッタリングを可能
にし、より方向性のあるスパッタ堆積を提供する。
【００２６】ホットスパタリングプロセスか、後アニー
ルのいずれかは、コンフォーマルな銅合金の膜６０にお
ける合金元素が誘電体酸化物の層６４へ拡散し、前述の
金属酸化物のバリア層６０を形成するようにする。分離
した堆積プロセスは、通路の孔６６を満たし、上部の誘
電体層６４を覆う銅層１０２を堆積する。バリア層７０
が銅合金の膜１００に合金元素から形成されるので、合
金元素は、銅合金１０２にでは必要とされない。孔の充
填は、ＰＶＤ，ＣＶＤ，或いは電気又は無電解メッキを
含む多くのプロセスによって行われる。Ｍurarkaは、Cr
itical Reviewsにおける先に引用した記事に銅の無電解
メッキを開示している。銅の層１０２は、銅合金の膜１
００で覆われた通路の孔をより容易に満たすので、第２
の銅の堆積は特別な孔を充填する技術を必要としない。
前述のように、アニールされた銅合金の層は、特に厚い
堆積がなされたとき、良好な接着層をシリコン酸化物へ
与える。
【００２７】実験４ 一連のサンプルは、腐食抵抗に対してテストされた。前
述の銅マグネシウム合金のサンプルは、以下に説明され
流ように製造後、空気の環境で約３０分間１５０℃に炉
の中でアニールされた。アニール後、サンプルは、表面
の腐食に対して視覚的に観察された。その結果は、テー
ブル２に示されている。 第１のサンプルは、室温でスパッタされ、その後、離れ
た別の場所での５００℃でアニールされた。その表面
は、幾らかの銅の酸化を示して部分的にブラウンであっ
た。第２と第３のサンプルは２００℃と３００℃でそれ
ぞれホットスパッタされ、５分間これらの温度に保たれ
た。両方共、部分的な銅の酸化を示して、ブルーを示し
た。第４のサンプルは、４００℃でホットスパッタさ
れ、堆積後に温度の保持を行わなかった。部分的にブラ
ウンであり、銅の酸化を示した。最後のサンプルは、４
００℃でホットスパッタされ、スパッタリング後、１０
分間その温度に保たれた。色の変化は現れなかった。
【００２８】これらの結果は、表面の腐食を最小にする
ために、ホットスパッタリングが好適であり、このホッ
トスパッタリングは３００℃以上、好ましくは、４００
℃で行われ、そして有意な堆積後ではそれ以上に保たれ
ることを示している。従って、表面の腐食の考察は、よ
り高いホットスパッタリング温度と、バリア特性の考察
を行う以上に長い保持を示している。又、他の場所での
アニールは、満足のいく低い表面腐食を生じるように見
えない。勿論、表面酸化物は、続く堆積の前にスパッタ
での事前エッチングによって除かれる。本発明は、説明
された銅合金に限定されない。一般に、原子合金割合
は、１０原子％までの範囲である。しかし、今は一般
に、薄い層は高い合金濃度を必要とするけれども、Ｍｇ
合金は６原子％以下に保たれ、Ａｌ合金は、０．３原子
％以下に保たれる必要がある。アルミニウム合金の割合
は、０．０５原子％である。他の金属の合金元素、例え
ば安定した酸化物を形成し、銅を通して容易に拡散する
タンタルやホウ素を用いることができる。
【００２９】本発明の第１の特徴は、銅のメタライゼー
ションと酸化物層の間に、自己発生バリアを与え、分離
したバリア堆積を必要としない。ホットスパッタ堆積に
対して、更にアニーリングを必要としない。銅メタライ
ゼーション及び関連したバリアが通路構造を充填するた
めに、或いは薄いバリア層として用いてもよい。以上
は、マグネシウム又はアルミニウムのような合金元素を
含む自己アニールされた銅のメタライゼーションの利点
を開示している。正しい条件の下で、堆積されると、合
金元素は、合金元素を有する自己不動態化金属酸化物層
を形成し、下に横たわるシリカの境界面で合金金属とシ
リコンの酸化物のバリアを形成するために、露出した上
面の境界面に容易に拡散する。以上の開示は、銅とシリ
カの間にバリアの形成とその利点に主に向けられてい
る。われわは、可能な幾つかの変更を伴う同様なプロセ
スが孔を充填するために有利に用いられることを発見し
た。
【００３０】本発明の他の実施形態によれば、図１１の
断面図に示されているように、基板は、その表面上に金
属ライン６２を有する第１の誘電体層６０を含む。この
議論は、主に、通路、すなわちメタライゼーションの１
つのレベルから他のレベルへの導電性の孔を下に横たわ
るシリコン領域へ接触するより、むしろインターレベル
するのに向けられている。第２の誘電体層６４が金属ラ
イン６２と第１の誘電体の層６０の上に堆積される。シ
リカ及び珪酸ガラスの他の形状が同じ効果を得るために
用いることができるけれども、この実施形態の第２の誘
電体層６４は、プラズマ増強されたＣＶＤプロセスによ
って堆積されたシリコン酸化物、例えば二酸化シリコン
から成っている。本発明の銅の技術は、例えばAl/Ti/Ti
Nの低アルミニウムメタライゼーションと合体すること
ができるけれども、金属ライン６２は、銅から形成され
るのが好ましい。通路の孔６６は第２の誘電体層６４を
通して下に横たわる金属ライン６２まで写真平板的にエ
ッチされる。
【００３１】銅合金のシード層（seed layer）１１０
は、狭い経路の孔６６の良好な底と側壁のカバレッジを
裏づける条件の下で、経路の孔６６へ及び第２の誘電体
層６４の頂上へスパッタ堆積される。Ｆｕ他は、上に引
用した米国特許出願において、銅及びその合金の必要な
殆どコンフォーマルなスパッタ堆積のために、有利に用
いられることができる銅の自己スパッタリング用のリア
クターを開示している。シード層１１０は、約５乃至１
０nmの非常に薄い厚さに堆積される必要がある。約２０
nmまで厚くすることはできるが、更に厚くすると、後に
述べられる孔を充填するプロセスにおける製造効率を下
げる。従って、５０nmまたは１００nmより厚くないこと
が製造環境において好ましい。もし、シード層１１０が
狭い孔を充填するために使用されるなら、上記の厚さは
孔の側壁及びそこにおける厚さである。側壁の堆積の厚
さは、フューチャーサイズ、そのアスペクト比及びスパ
ッタリング条件に依存する割合で平らな上面上に堆積の
厚さの一部のみである。シード層１１０は、ホットな状
態の下で、スパッタ堆積されるので、堆積中に自己アニ
ールする。ホットスパッタは２００乃至４００℃の範
囲、より高い温度も可能であるが、に保たれた基板と共
に行われるのが好ましい。しかし、ホットスパッタリン
グの複雑さは、本発明の効果の多くに対しては必要でな
い。代わりにシード層１１０は２００℃以下または１０
０℃以下、これは境界面への合金元素の拡散には好まし
くない温度であるが、のコールド状態の下でスパッタ堆
積されることができる。銅の酸化層がシード層１１０の
露出した表面に形成することがコールドスパッタ堆積の
下でかのうであるが、好適な充填プロセスが銅酸化物を
除去する。
【００３２】われわれは、銅合金のシード層１１０が非
常に滑らかな層で形成することを観察した。特に、Ｓｉ
Ｏ2上に堆積され、その後４５０℃で３０分間アニール
された２００nm厚さのＣｕ−Ｍｇ非常に滑らかな表面を
生成した。ＳｉＯ2上の２０nmのタンタルのバリア上に
同様に堆積された純粋な銅の２０nmの層は、２００℃程
度の低い温度で厳しい除湿を含んで、銅の大きなアグロ
メレーションを生成した。これらの結果は、滑らかな銅
合金のシード層１１０が銅を堆積した後に良い湿りを与
え、従って深い通路及びトレンチの銅の完全充填を促進
することを示している。薄いシード層１１０が堆積され
た後に、通路の孔６６が比較的純粋な銅で第２の堆積ス
テップによって充填される。比較的純粋な銅は、少なく
とも９９原子％の純粋である銅を意味し、１％の不純
物、すなわちドーピングレベルは、ここで説明された合
金元素には適用されない。銅の層６２を生成する完全充
填堆積はＰＶＤによって、ＣＶＤによって、或いは電解
メッキ又は無電解メッキによって、行われる。これらの
堆積方法は、Murarka他による、Critical Reviewsにお
ける前に引用した記事に記載されている。好ましくは、
合金のシード層１１０は、コールドスパッタで堆積さ
れ、純粋な銅の堆積は、シード層がアニールされる前に
行われる。結果として、Ｃｕ−Ｏ結合は号非常に強くな
いために、酸素がアニールで失われるけれども、銅合金
のシード層１１０は、自然に酸化し、銅酸化物の表面層
を形成する。ＰＶＤの銅の完全充填に対して、それは、
３００℃以上、好ましくは４００℃乃至５５０℃の比較
的高い温度で、行われる。第２のＰＶＤ堆積は、標準の
ＰＶＤ、コリメートされたＰＶＤ、高密度プラズマＰＶ
Ｄ又はその他の変形であればよい。ＣＶＤ堆積に対して
は、プラズマの事前クリーニングを用いることができ
る。電解メッキは、銅の酸化物を自然に除去する。銅合
金のシード層１１０の滑らかな表面は、酸化物へのＣｕ
−Ｍｇの良好な接着による除湿しない比較的低温で通路
の孔へのリフローを促進する。滑らかなＣｕ合金の表面
は、後に堆積された銅に対して接着を促進する。ＣＶＤ
に対して、２００℃より高くないリフロー温度が必要で
あり、電解メッキされた銅に対しては、１００℃より高
くない温度である。
【００３３】通路の充填後、構造は、合金元素が銅合金
のシード層１１０内を拡散するするようにアニールされ
る。この合金元素は、誘電体層６４に向かって拡散し、
図１２の拡大された断面図に示されるように、シード層
１１０と誘電体層６４間の境界面に、銅がシリカの誘電
体層６４へ、及び誘電体層６４を通って拡散するのを防
止する、非常に薄いバリア層１１４を形成する。このバ
リア層１１４は、幾らかのシリコンと共に、合金元素の
酸化物を含む。合金元素も銅の充填１１２へ拡散する
が、もし、薄い層６０が表面の不動態層を形成するため
に十分な合金元素を与えるべきであるなら、銅の平らな
オーバー層の厚さは、最小にされる必要がある。しか
し、一般に、自由表面の不動態化は、全表面が化学機械
的ポリッシングの続くステップにおいて平らに磨かれる
ために、重要ではない。アニーリングは、もし、６００
℃までの温度がウエハ上の他の構造を熱的にグレード付
けないならば、それらの温度を用いることができるけれ
ども、３００乃至４００℃の温度範囲内で行われるのが
好ましい。
【００３４】このアニーリングは、分離したアニーリン
グ炉において、或いは放射ランプを含む熱処理によって
行われることができる。アニーリングは、その場所での
（insitu）ＰＶＤアニーリング、即ち、上昇した基板温
度で行われるＰＶＤ堆積か、或いはＰＶＤ堆積の停止後
ＰＶＤ内で行われるアニールのいずれかによっても行う
ことができる。アニーリング環境は、高真空、酸化を最
小にするフォーミングガス、或いは減少した酸素の部分
圧力のいずれかで、合金元素の酸化物、例えばＭｇＯま
たはＡｌ2 Ｏ3 、しかし、銅の酸化物ではない、の表面
層を形成する。従って、単一の銅合金のシード層１１０
は、シリカ境界面におけるバリア層と銅の境界面におけ
る接着/ ウエット層の両方を備える。従来技術におい
て、分離したバリアとウエッティング層が銅を伴うシリ
カにおける深い孔を充填するために必要であった。
【００３５】上述の記載は、一般に方形又は円形の通路
の孔のための孔通路を参照したが、本発明は、他の形状
にも適用できる。開口は、誘電体の面に沿って実質的な
距離を延びるトレンチである。このトレンチは、誘電体
を通して延びる必要はなく、純粋な銅がトレンチにおけ
る合金層上に比較的薄いコンフォーマルな層として適用
される。本発明の合金シード層の他の応用は、銅の平坦
化に対してである。図１１に示されるように、小さなデ
ィンプル１１８が通路の孔６６の上に横たわる銅の層１
１２の表面に形成する。通路の孔６６が銅の層１１２の
平らな部分の厚さより非常に深いという事実に照らし
て、孔の充填形状は、非常に深いディンプル１１８を示
し、これは後に形成される層に非常に影響を与える。し
かし、深い孔の完全充填を促進する本発明のシード層に
よって生じた同じ効果は、銅が堆積され、或いはその後
アニールされるにしたがって、銅の横へのリフローによ
って銅の層１１２の上面の平坦化を促進し、それによっ
て、ディンプルのサイズを減少する。
【００３６】マグネシウムは銅に対するもっとも好まし
い合金元素であり、アルミニウムも有利な結果を与える
ものして知られているが、他の合金元素、例えば、ホウ
素、タンタル、テルル、及びチタンが銅と共に用いられ
ることができる。上述された利点を与えるために、この
ような合金元素は、安定した酸化物を形成し、銅を通し
て容易に拡散する必要がある。一般に、合金原子の割合
は１０原子％までの範囲である。しかし、Ｍｇ合金は、
６％以下に保たれ、Ａｌ合金は、０．３原子％以下に保
たれる必要がある。最小の合金割合は、０．０５％であ
る。
【００３７】
【発明の効果】従って、本発明は、構造やその製造にお
いて過度の複雑さのない、多くの有利な特性を示す銅の
メタライゼーション構造を提供する。銅合金誘電体の境
界面にバリアを、そして自由境界面において不動態化を
与えるばかりでなく、後で堆積される銅層の堆積を促進
する。この効果は、高いアスペクト比の孔を充填するの
に特に効果的である。
【図面の簡単な説明】
【図１】従来のＰＶＤリアクターの概略断面図である。
【図２】銅の合金本体の従来の包囲を示す断面図であ
る。
【図３】銅の合金本体の従来の包囲を示す断面図であ
る。
【図４】誘電体にある孔を充填するときに形成された空
隙の概略断面図である。
【図５】本発明の実施形態による銅で充填された通路の
断面図である。
【図６】本発明の銅合金の膜を横切るＭｇとＯの原子プ
ロファイルのグラフである。
【図７】本発明の銅合金の膜を横切るＭｇとＯの原子プ
ロファイルのグラフである。
【図８】コールド堆積され、その後表示された温度でア
ニールされた、ＣｕＭｇ合金に対するアニーリング時間
の関数としての固有抵抗のグラフである。
【図９】表示された温度で堆積され、その後その温度を
保持したＣｕＭｇ合金に対する保持時間の関数としての
固有抵抗のグラフである。
【図１０】本発明の第２の実施形態による銅で満たされ
た通路の断面図である。
【図１１】本発明の１つの実施例による銅で満たされた
通路の断面図である。
【図１２】バリア形成後、図１１のライン１２−１２に
よって示された部分の拡大断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペイユン ディン アメリカ合衆国 カリフォルニア州 95129 サン ホセ ウェスト リヴァー サイド ウェイ 1020 (72)発明者 バリー チン アメリカ合衆国 カリフォルニア州 95070 サラトガ カンバーランド ドラ イヴ 13174 (72)発明者 イムラン ハシム アメリカ合衆国 カリフォルニア州 94538 フリーモント バリーモア コモ ン 1995−エフ (72)発明者 ビングシー スン アメリカ合衆国 カリフォルニア州 94086 サニーヴェイル ヴィセント ド ライヴ 1271−179

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】銅のメタライゼーションを形成する方法で
    あって、 酸化物を有する基板の誘電体部分に銅と１０原子％より
    少ない合金元素を含む銅合金をスパッタ堆積する第１の
    ステップと、 前記銅合金に銅の層を堆積する第２のステップ、を有す
    ることを特徴とする方法。
  2. 【請求項２】前記銅の層は、実質的に純粋な銅から成っ
    ていることを特徴とする請求項１に記載の方法。
  3. 【請求項３】前記第１のステップは、２００℃に等しい
    か、或いはそれより高い温度で前記基板を維持している
    間に、行われることを特徴とする請求項１に記載の方
    法。
  4. 【請求項４】前記温度は、４００℃より大きくないこと
    を特徴とする請求項３に記載の方法。
  5. 【請求項５】前記第２のステップは、銅をメッキするス
    テップを含むことを特徴とする請求項１に記載の方法。
  6. 【請求項６】前記第２のステップは、銅の化学気相堆積
    を有することを特徴とする請求項１に記載の方法。
  7. 【請求項７】前記第２のステップは、銅の物理気相堆積
    を有することを特徴とする請求項１に記載の方法。
  8. 【請求項８】前記第１のステップは、前記合金元素が前
    記銅合金の層に拡散するように、十分高い、第２のステ
    ップにおける温度より実質的に低い第１の温度に前記基
    板を保持している間に、行われることを特徴とする請求
    項７に記載の方法。
  9. 【請求項９】前記第１の温度は、２００℃より低いこと
    を特徴とする請求項８に記載の方法。
  10. 【請求項１０】前記第１の温度は、１００℃より低いこ
    とを特徴とする請求項９に記載の方法。
  11. 【請求項１１】更に、前記合金元素が前記銅合金の層に
    拡散するように、前記第２のステップ後に、前記構造を
    アニールするステップを有することを特徴とする請求項
    １に記載の方法。
  12. 【請求項１２】前記第１のステップは、２００℃より低
    い温度で前記基板を保持している間に、行われることを
    特徴とする請求項１に記載の方法。
  13. 【請求項１３】前記合金元素は、マグネシウムを含むこ
    とを特徴とする請求項１２に記載の方法。
  14. 【請求項１４】前記マグネシウムは、０．０５と６原子
    ％の間の量にあることを特徴とする請求項１３に記載の
    方法。
  15. 【請求項１５】前記合金元素は、アルミニウムを含むこ
    とを特徴とする請求項１に記載の方法。
  16. 【請求項１６】前記アルミニウムは、０．０５と０．３
    原子％の間の量にあることを特徴とする請求項１３に記
    載の方法。
  17. 【請求項１７】前記合金元素は、ホウ素、タンタル、テ
    ルル及びチタンから成るグループから選択されることを
    特徴とする請求項１に記載の方法。
  18. 【請求項１８】前記酸化物は、シリコン酸化物を含むこ
    とを特徴とする請求項１に記載の方法。
  19. 【請求項１９】メタライゼーション構造であって、 酸素を有する誘電体層と、 前記誘電体層上に形成され、銅及び１０原子％より少な
    い合金元素を有する銅合金の層と、 前記銅合金の層上に堆積された実質的に純粋の銅層、を
    有することを特徴とするメタライゼーション構造。
  20. 【請求項２０】更に、シリコン、合金元素及び酸素を含
    む、前記銅合金の層と前記誘電体層間に界面の酸化物の
    層を有することを特徴とする請求項１９に記載のメタラ
    イゼーション構造。
  21. 【請求項２１】前記合金元素は、マグネシウムを含むこ
    とを特徴とする請求項１９に記載のメタライゼーション
    構造。
  22. 【請求項２２】前記マグネシウムは、０．０５と６原子
    ％の間の量にあることを特徴とする請求項２１に記載の
    メタライゼーション構造。
  23. 【請求項２３】前記合金元素は、アルミニウムを含むこ
    とを特徴とする請求項２１に記載のメタライゼーション
    構造。
  24. 【請求項２４】前記アルミニウムは、０．０５と０．３
    原子％の間の量にあることを特徴とする請求項２３に記
    載のメタライゼーション構造。
  25. 【請求項２５】前記合金元素は、ホウ素、タンタル、テ
    ルル及びチタンから成るグループから選択されることを
    特徴とする請求項１９に記載の方法。
  26. 【請求項２６】前記誘電体層は、前記誘電体層に広がる
    開口を有し、前記銅合金の層は、前記開口の側に覆われ
    ていることを特徴とする請求項１９に記載のメタライゼ
    ーション構造。
JP10164090A 1997-05-08 1998-05-08 メタライゼーション構造体 Withdrawn JPH1154458A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/853,191 US6037257A (en) 1997-05-08 1997-05-08 Sputter deposition and annealing of copper alloy metallization
US08/853191 1997-06-18
US08/878143 1997-06-18
US08/878,143 US6387805B2 (en) 1997-05-08 1997-06-18 Copper alloy seed layer for copper metallization

Publications (1)

Publication Number Publication Date
JPH1154458A true JPH1154458A (ja) 1999-02-26

Family

ID=27127124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10164090A Withdrawn JPH1154458A (ja) 1997-05-08 1998-05-08 メタライゼーション構造体

Country Status (5)

Country Link
US (2) US6387805B2 (ja)
EP (1) EP0877421A3 (ja)
JP (1) JPH1154458A (ja)
KR (1) KR19980086841A (ja)
TW (2) TW200406851A (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396151B1 (en) 1996-06-11 2002-05-28 International Business Machines Corporation Partially-overlapped interconnect structure and method of making
KR100339179B1 (ko) * 1998-04-27 2002-05-31 포만 제프리 엘 상호 접속 구조 및 그 형성 방법
JP2004531900A (ja) * 2001-06-20 2004-10-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド デポジション処理によって、相互接続領域を選択的に合金にする方法
JP2005508092A (ja) * 2001-10-26 2005-03-24 アプライド　マテリアルズ　インコーポレイテッド 銅電極形成アプリケーションのためのａｌｄ窒化タンタル及びアルファ相タンタルの集積
JP2005251991A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp 半導体装置およびその製造方法
KR100640962B1 (ko) 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007096241A (ja) * 2005-08-30 2007-04-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US7304384B2 (en) 2004-02-27 2007-12-04 Semiconductor Technology Academic Research Center Semiconductor device with a barrier film which contains manganese
JP2008021807A (ja) * 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2008252103A (ja) * 2008-04-21 2008-10-16 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2009215613A (ja) * 2008-03-11 2009-09-24 Mitsubishi Materials Corp 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するＣａ含有銅合金ターゲット
JP2009253268A (ja) * 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 基板構造及びその形成方法
US7626665B2 (en) 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
US7638829B2 (en) 2005-09-09 2009-12-29 Kabushiki Kaisha Toshiba Capacitor of dynamic random access memory and method of manufacturing the capacitor
WO2010018864A1 (ja) * 2008-08-14 2010-02-18 株式会社神戸製鋼所 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
US7755192B2 (en) 2008-03-25 2010-07-13 Tohoku University Copper interconnection structure, barrier layer including carbon and hydrogen
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
WO2010143355A1 (ja) * 2009-06-12 2010-12-16 三菱マテリアル株式会社 配線層構造及びその製造方法
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US7935624B2 (en) 2006-01-20 2011-05-03 Fujitsu Semiconductor Limited Fabrication method of semiconductor device having a barrier layer containing Mn
WO2011052471A1 (ja) * 2009-10-27 2011-05-05 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
US7940361B2 (en) 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
US20110281134A1 (en) * 2008-08-01 2011-11-17 Mitsubishi Materials Corporation Sputtering target for forming wiring film of flat panel display
US8169079B2 (en) 2008-12-19 2012-05-01 Advanced Interconnect Materials, Llc Copper interconnection structures and semiconductor devices
US8299529B2 (en) 2008-04-25 2012-10-30 Ulvac, Inc. Method for producing thin film transistor and thin film transistor
JP5145225B2 (ja) * 2006-07-14 2013-02-13 株式会社アルバック 半導体装置の製造方法

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
WO1999040615A1 (en) 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6455937B1 (en) 1998-03-20 2002-09-24 James A. Cunningham Arrangement and method for improved downward scaling of higher conductivity metal-based interconnects
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
US6177347B1 (en) * 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
EP1069213A3 (en) * 1999-07-12 2004-01-28 Applied Materials, Inc. Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper
US6551872B1 (en) 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6521532B1 (en) 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US6391163B1 (en) * 1999-09-27 2002-05-21 Applied Materials, Inc. Method of enhancing hardness of sputter deposited copper films
US6432819B1 (en) 1999-09-27 2002-08-13 Applied Materials, Inc. Method and apparatus of forming a sputtered doped seed layer
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US7105434B2 (en) * 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6686661B1 (en) * 1999-10-15 2004-02-03 Lg. Philips Lcd Co., Ltd. Thin film transistor having a copper alloy wire
KR100361207B1 (ko) * 1999-12-29 2002-11-18 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6458694B2 (en) * 2000-01-24 2002-10-01 Ebara Corporation High energy sputtering method for forming interconnects
WO2001088972A1 (en) * 2000-05-15 2001-11-22 Asm Microchemistry Oy Process for producing integrated circuits
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6679951B2 (en) 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US6878628B2 (en) 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
US6525425B1 (en) 2000-06-14 2003-02-25 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration resistance and low resistivity
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability
US6521537B1 (en) * 2000-10-31 2003-02-18 Speedfam-Ipec Corporation Modification to fill layers for inlaying semiconductor patterns
US6509262B1 (en) * 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
US6693343B2 (en) * 2000-12-28 2004-02-17 Infineon Technologies Ag Self-passivating Cu laser fuse
US6515373B2 (en) * 2000-12-28 2003-02-04 Infineon Technologies Ag Cu-pad/bonded/Cu-wire with self-passivating Cu-alloys
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6451664B1 (en) 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US7781327B1 (en) 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6740221B2 (en) 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
US6607982B1 (en) * 2001-03-23 2003-08-19 Novellus Systems, Inc. High magnesium content copper magnesium alloys as diffusion barriers
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6727177B1 (en) * 2001-10-18 2004-04-27 Lsi Logic Corporation Multi-step process for forming a barrier film for use in copper layer formation
US20030217462A1 (en) * 2001-12-13 2003-11-27 Fei Wang Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
US7067424B2 (en) * 2001-12-19 2006-06-27 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
US7239747B2 (en) * 2002-01-24 2007-07-03 Chatterbox Systems, Inc. Method and system for locating position in printed texts and delivering multimedia information
US6911394B2 (en) * 2002-02-25 2005-06-28 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
JP3727277B2 (ja) * 2002-02-26 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6656836B1 (en) * 2002-03-18 2003-12-02 Advanced Micro Devices, Inc. Method of performing a two stage anneal in the formation of an alloy interconnect
WO2003085713A1 (en) * 2002-04-03 2003-10-16 Applied Materials, Inc. Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
TW533588B (en) 2002-04-24 2003-05-21 Nanya Technology Corp Flash memory and its manufacturing method
US6649513B1 (en) * 2002-05-15 2003-11-18 Taiwan Semiconductor Manufacturing Company Copper back-end-of-line by electropolish
US6720608B2 (en) * 2002-05-22 2004-04-13 United Microelectronics Corp. Metal-insulator-metal capacitor structure
US6716753B1 (en) * 2002-07-29 2004-04-06 Taiwan Semiconductor Manufacturing Company Method for forming a self-passivated copper interconnect structure
US20040118699A1 (en) * 2002-10-02 2004-06-24 Applied Materials, Inc. Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
KR100919378B1 (ko) * 2002-10-28 2009-09-25 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 및 이의 형성 방법
US6806192B2 (en) * 2003-01-24 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of barrier-less integration with copper alloy
US6943111B2 (en) * 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
CN100439558C (zh) * 2003-03-17 2008-12-03 日矿金属株式会社 铜合金溅射靶、其制造方法以及半导体元件布线
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US6949442B2 (en) 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
US7067407B2 (en) * 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US20050210455A1 (en) * 2004-03-18 2005-09-22 International Business Machines Corporation Method for generating an executable workflow code from an unstructured cyclic process model
JP2006019708A (ja) * 2004-06-04 2006-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
US20060019493A1 (en) * 2004-07-15 2006-01-26 Li Wei M Methods of metallization for microelectronic devices utilizing metal oxide
US20060071338A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Homogeneous Copper Interconnects for BEOL
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7544398B1 (en) 2005-04-26 2009-06-09 The Regents Of The Univesity Of California Controlled nano-doping of ultra thin films
US7285496B2 (en) * 2005-04-28 2007-10-23 Intel Corporation Hardening of copper to improve copper CMP performance
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US7749361B2 (en) * 2006-06-02 2010-07-06 Applied Materials, Inc. Multi-component doping of copper seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization
JP2010506408A (ja) * 2006-10-05 2010-02-25 エーエスエム アメリカ インコーポレイテッド 金属シリケート膜のａｌｄ
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
JP2008263093A (ja) * 2007-04-13 2008-10-30 Tokyo Electron Ltd エッチング方法、エッチングシステムおよびエッチング装置
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US20090035946A1 (en) * 2007-07-31 2009-02-05 Asm International N.V. In situ deposition of different metal-containing films using cyclopentadienyl metal precursors
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US7651943B2 (en) * 2008-02-18 2010-01-26 Taiwan Semicondcutor Manufacturing Company, Ltd. Forming diffusion barriers by annealing copper alloy layers
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8545936B2 (en) 2008-03-28 2013-10-01 Asm International N.V. Methods for forming carbon nanotubes
US8383525B2 (en) * 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US7927942B2 (en) 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8349724B2 (en) * 2008-12-31 2013-01-08 Applied Materials, Inc. Method for improving electromigration lifetime of copper interconnection by extended post anneal
US20110020546A1 (en) * 2009-05-15 2011-01-27 Asm International N.V. Low Temperature ALD of Noble Metals
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8492274B2 (en) 2011-11-07 2013-07-23 International Business Machines Corporation Metal alloy cap integration
US8497202B1 (en) 2012-02-21 2013-07-30 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
US8736055B2 (en) 2012-03-01 2014-05-27 Lam Research Corporation Methods and layers for metallization
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
JP2015195282A (ja) * 2014-03-31 2015-11-05 東京エレクトロン株式会社 成膜方法、半導体製造方法及び半導体装置
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
JP7171216B2 (ja) * 2018-04-10 2022-11-15 東洋鋼鈑株式会社 圧延接合体及び圧延接合体の製造方法
TWI727332B (zh) * 2018-06-01 2021-05-11 日商島津製作所股份有限公司 導電膜形成方法、以及配線基板的製造方法
US12359315B2 (en) 2019-02-14 2025-07-15 Asm Ip Holding B.V. Deposition of oxides and nitrides
US11610839B2 (en) 2019-10-29 2023-03-21 Globalfoundries U.S. Inc. Dummy fill structures
KR102953798B1 (ko) 2020-06-24 2026-04-15 에이에스엠 아이피 홀딩 비.브이. 몰리브덴을 포함하는 막의 기상 증착
CN117660885A (zh) * 2022-08-31 2024-03-08 广东腾胜科技创新有限公司 一种双极性复合集流体的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130274A (en) 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
DE69322233T2 (de) 1992-08-27 1999-07-08 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Elektronisches Teil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5747360A (en) 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
US5654232A (en) * 1994-08-24 1997-08-05 Intel Corporation Wetting layer sidewalls to promote copper reflow into grooves
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
US5770519A (en) * 1995-06-05 1998-06-23 Advanced Micro Devices, Inc. Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
JP3516558B2 (ja) * 1996-08-26 2004-04-05 シャープ株式会社 半導体装置の製造方法
US5770517A (en) * 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396151B1 (en) 1996-06-11 2002-05-28 International Business Machines Corporation Partially-overlapped interconnect structure and method of making
KR100339179B1 (ko) * 1998-04-27 2002-05-31 포만 제프리 엘 상호 접속 구조 및 그 형성 방법
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US9012334B2 (en) 2001-02-02 2015-04-21 Applied Materials, Inc. Formation of a tantalum-nitride layer
JP2004531900A (ja) * 2001-06-20 2004-10-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド デポジション処理によって、相互接続領域を選択的に合金にする方法
USRE44817E1 (en) 2001-08-31 2014-03-25 Altiam Services Ltd. Llc Copper alloy and liquid-crystal display device
JP2005508092A (ja) * 2001-10-26 2005-03-24 アプライド　マテリアルズ　インコーポレイテッド 銅電極形成アプリケーションのためのａｌｄ窒化タンタル及びアルファ相タンタルの集積
US7304384B2 (en) 2004-02-27 2007-12-04 Semiconductor Technology Academic Research Center Semiconductor device with a barrier film which contains manganese
US8133813B2 (en) 2004-02-27 2012-03-13 Semiconductor Technology Academic Research Center Semiconductor device with a barrier film
US7943517B2 (en) 2004-02-27 2011-05-17 Semiconductor Technology Academic Research Center Semiconductor device with a barrier film
JP2005251991A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp 半導体装置およびその製造方法
US7626665B2 (en) 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
US7940361B2 (en) 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
US7782433B2 (en) 2004-08-31 2010-08-24 Tohoku University Copper alloy and liquid-crystal display device
KR100640962B1 (ko) 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7611984B2 (en) 2005-07-13 2009-11-03 Fujitsu Microelectronics Limited Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper or copper alloy
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US8383509B2 (en) 2005-07-13 2013-02-26 Fujitsu Semiconductor Limited Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper or copper alloy and semiconductor device of this kind
EP3133637A1 (en) 2005-07-13 2017-02-22 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method
JP2007096241A (ja) * 2005-08-30 2007-04-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US7638829B2 (en) 2005-09-09 2009-12-29 Kabushiki Kaisha Toshiba Capacitor of dynamic random access memory and method of manufacturing the capacitor
US7786523B2 (en) 2005-09-09 2010-08-31 Kabushiki Kaisha Toshiba Capacitor of dynamic random access memory and method of manufacturing the capacitor
US7935624B2 (en) 2006-01-20 2011-05-03 Fujitsu Semiconductor Limited Fabrication method of semiconductor device having a barrier layer containing Mn
JP2008021807A (ja) * 2006-07-12 2008-01-31 Kobe Steel Ltd 半導体配線の製造方法
TWI397125B (zh) * 2006-07-14 2013-05-21 愛發科股份有限公司 半導體裝置的製造方法
JP5145225B2 (ja) * 2006-07-14 2013-02-13 株式会社アルバック 半導体装置の製造方法
US8218122B2 (en) 2006-12-28 2012-07-10 Ulvac, Inc. Method for forming wiring film, transistor and electronic device
JPWO2008081806A1 (ja) * 2006-12-28 2010-04-30 株式会社アルバック 配線膜の形成方法、トランジスタ、及び電子装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009215613A (ja) * 2008-03-11 2009-09-24 Mitsubishi Materials Corp 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するＣａ含有銅合金ターゲット
US7755192B2 (en) 2008-03-25 2010-07-13 Tohoku University Copper interconnection structure, barrier layer including carbon and hydrogen
US8163649B2 (en) 2008-03-25 2012-04-24 Advanced Interconnect Materials, Llc Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure
KR101433899B1 (ko) * 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
JP2009253268A (ja) * 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 基板構造及びその形成方法
JP2008252103A (ja) * 2008-04-21 2008-10-16 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8299529B2 (en) 2008-04-25 2012-10-30 Ulvac, Inc. Method for producing thin film transistor and thin film transistor
US20110281134A1 (en) * 2008-08-01 2011-11-17 Mitsubishi Materials Corporation Sputtering target for forming wiring film of flat panel display
US9212419B2 (en) * 2008-08-01 2015-12-15 Mitsubishi Materials Corporation Sputtering target for forming wiring film of flat panel display
WO2010018864A1 (ja) * 2008-08-14 2010-02-18 株式会社神戸製鋼所 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
US8169079B2 (en) 2008-12-19 2012-05-01 Advanced Interconnect Materials, Llc Copper interconnection structures and semiconductor devices
US9082821B2 (en) 2008-12-19 2015-07-14 Advanced Interconnect Materials, Llc Method for forming copper interconnection structures
JP2010287791A (ja) * 2009-06-12 2010-12-24 Mitsubishi Materials Corp 配線層構造及びその製造方法
US8624397B2 (en) 2009-06-12 2014-01-07 Mitsubishi Materials Corporation Electrode layer structure for a thin-film transistor and process for manufacture thereof
WO2010143355A1 (ja) * 2009-06-12 2010-12-16 三菱マテリアル株式会社 配線層構造及びその製造方法
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101175085B1 (ko) 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
JP4970622B2 (ja) * 2009-08-26 2012-07-11 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US8400594B2 (en) 2009-08-28 2013-03-19 Ulvac, Inc. Wiring layer, semiconductor device and liquid crystal display device
JP4970621B2 (ja) * 2009-08-28 2012-07-11 株式会社アルバック 配線層、半導体装置、液晶表示装置
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
US8373832B2 (en) 2009-10-27 2013-02-12 Ulvac, Inc. Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
TWI382541B (zh) * 2009-10-27 2013-01-11 愛發科股份有限公司 配線層、半導體裝置、具備有半導體裝置之液晶顯示裝置
JP4913267B2 (ja) * 2009-10-27 2012-04-11 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
WO2011052471A1 (ja) * 2009-10-27 2011-05-05 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置

Also Published As

Publication number Publication date
KR19980086841A (ko) 1998-12-05
EP0877421A2 (en) 1998-11-11
US20010034126A1 (en) 2001-10-25
EP0877421A3 (en) 1998-12-30
US6066892A (en) 2000-05-23
TW574393B (en) 2004-02-01
US6387805B2 (en) 2002-05-14
TW200406851A (en) 2004-05-01

Similar Documents

Publication Publication Date Title
JPH1154458A (ja) メタライゼーション構造体
US6037257A (en) Sputter deposition and annealing of copper alloy metallization
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
KR100442023B1 (ko) 좁은구멍의충전및결정상으로배열된라이너층을이용한금속상호연결부형성
US6207222B1 (en) Dual damascene metallization
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
US6660135B2 (en) Staged aluminum deposition process for filling vias
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
WO2008027186A2 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US8765596B1 (en) Atomic layer profiling of diffusion barrier and metal seed layers
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
US6380075B1 (en) Method for forming an open-bottom liner for a conductor in an electronic structure and device formed
JPH09120991A (ja) 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US6124205A (en) Contact/via force fill process
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
US6949464B1 (en) Contact/via force fill techniques
US6268284B1 (en) In situ titanium aluminide deposit in high aspect ratio features
US20090215260A1 (en) Methods of forming a barrier layer in an interconnect structure
JP3488586B2 (ja) 半導体装置の製造方法
US20070243708A1 (en) Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
CN101626012B (zh) 长时间退火的集成电路装置及其制造方法
KR20030000828A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802