JP2012019207A - 半導体装置及び半導体装置の作製方法 - Google Patents

Abstract

【課題】酸化物半導体を用いたトランジスタを有する半導体装置において、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】酸化物半導体を用いたトランジスタにおいて、トップゲート構造の場合は下地絶縁層に、ボトムゲート構造の場合は保護絶縁層に、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いる。酸素が過剰な酸化シリコンを用いることにより、絶縁層から酸素が放出され、酸化物半導体層中の酸素欠損及び下地絶縁層もしくは保護絶縁層と酸化物半導体層の界面準位密度を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、トランジスタの活性層として、電子キャリア濃度が１０^１８／ｃｍ^３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照。）。

酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、光照射やバイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまう。なお、本明細書において、しきい値電圧とは、トランジスタを「オン状態」にするために必要なゲート電圧をいう。そして、ゲート電圧とは、ソースの電位を基準としたゲートの電位との電位差をいう。

特開２００６−１６５５２８号公報

酸化物半導体を用いたトランジスタの光照射やＢＴ試験によるしきい値電圧の変動は、酸化物半導体を用いたトランジスタの信頼性を著しく低下させる。そこで、本発明の一態様は、酸化物半導体を用いた半導体装置の信頼性を向上することを目的とする。

本発明の一態様は、酸化物半導体を用いるトランジスタにおいて、酸化物半導体層と接する下地絶縁層または保護絶縁層として、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることを技術的思想とする半導体装置または半導体装置の作製方法である。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むことである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。

なお、従来の酸化物半導体を用いたトランジスタにおいては、酸化物半導体層の純度が低く、例えば酸化物半導体層中の水素や水分等が影響し、また酸化物半導体層中の酸素欠損が影響し、電気特性を不安定にさせることがあった。

このようなトランジスタでは、ゲート電極にプラスの電圧を印加すると、酸化物半導体層中に存在するプラスの電荷を有する水素イオンがバックチャネル側（ゲート絶縁層と反対側）へ移動して、酸化物半導体層とバックチャネル側の絶縁層との界面のうち酸化物半導体層側へと蓄積する。蓄積した水素イオンから絶縁層中の電荷捕獲中心（水素原子、水、あるいは汚染物等）へプラスの電荷が移動することによって、酸化物半導体層のバックチャネル側にはマイナスの電荷が蓄積される。即ち、トランジスタのバックチャネル側に寄生チャネルが発生して、しきい値電圧がマイナス側にシフトし、トランジスタがノーマリーオンの傾向を示す。

従って、トランジスタの電気的特性の変動を抑制するためには、絶縁層中にこれらの電荷捕獲中心となる不純物が存在しない、またはその含有量を極めて少なくすることが重要であるともいえる。絶縁層中にこれらの電荷捕獲中心となる不純物が存在しない、またはその含有量を極めて少なくすることで、プラスの電荷の移動が起きにくく、トランジスタのしきい値電圧のシフトを抑制し、トランジスタをノーマリーオフとすることができる。

また、ゲート電極にマイナスの電圧を印加すると、酸化物半導体層中に存在する水素イオンがゲート絶縁層側へ移動して、酸化物半導体層とゲート絶縁層との界面のうち酸化物半導体層側へと蓄積する。また、これによりトランジスタのしきい値電圧はマイナス側へシフトする。

なお、ゲート電極への電圧の印加を停止して放置すると、電荷捕獲中心からプラスの電荷が解放され、トランジスタのしきい値電圧がプラス側へシフトして、初期状態に戻る。または、初期状態よりもプラス側へシフトする。この現象は、酸化物半導体層中に移動しやすいイオンが存在していることを示唆しており、最も小さい原子である水素が最も移動しやすいイオンとなると考察することができる。

なお、ボトムゲート構造のトランジスタにおいては、ゲート絶縁層上に酸化物半導体層を形成した後、熱処理を行うことで、酸化物半導体層に含まれる水または水素を除去すると同時に、ゲート絶縁層中に含まれる水または水素をも除去することができる。よって、ゲート絶縁層中には、電荷捕獲中心が少ない。

また、酸化物半導体層に一定以上の光エネルギーを持った光を照射すると酸化物半導体層中の金属元素（Ｍ）と水素原子（Ｈ）との結合（Ｍ−Ｈ結合とも表記する）を切ることができる。なお、波長が４００ｎｍ前後の光エネルギーと金属元素及び水素原子の結合エネルギーが概略一致している。酸化物半導体層中の金属元素と水素原子との結合が切れたトランジスタに負のゲートバイアスを加えると、金属元素から脱離した水素イオンがゲート電極側に引き寄せられるため電荷の分布が変化し、トランジスタのしきい値電圧はマイナス側にシフトして、ノーマリーオンの傾向を示す。

なお、トランジスタへの光照射とマイナスのゲートバイアスの印加によってゲート絶縁層界面に移動した水素イオンは、電圧の印加を停止すると元に戻る。これは、酸化物半導体層中のイオンの移動の代表的な例である。

上記のような、電圧印加による電気的特性の変動（ＢＴ劣化）または光照射による電気的特性の変動（光劣化）を低減するには、酸化物半導体層から水素原子または水などの水素原子を含む不純物を徹底的に排除し、酸化物半導体層を高純度化することが効果的である。

酸化物半導体層中の電荷密度が１０^１５ｃｍ^−３、つまり、単位面積当たりの電荷が１０^１０ｃｍ^−２の場合、その電荷はトランジスタ特性に影響しない、または影響するとしてもごく僅かである。よって、電荷密度は１０^１５ｃｍ^−３以下であることが好ましい。

なお、酸化物半導体層中に酸素を供給することで、酸素原子（Ｏ）が水素原子（Ｈ）結合し安定化する。そのため、酸化物半導体層とバックチャネル側で接する下地絶縁層または保護絶縁層には、酸素過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることが好ましい。酸素過剰な酸化シリコンにより、酸化物半導体層中及びその界面に酸素が供給することができる。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むことである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。

一般に、酸化シリコンは、ＳｉＯ_Ｘ（Ｘ＝２）が化学的に安定であると知られている。ＳｉＯ_Ｘ（Ｘ＞２）とすると、化学量論比を超える分の酸素が、熱などのエネルギーを受けて外部に放出されやすくなる。

本発明の一態様は、トップゲート構造である酸化物半導体を用いるトランジスタにおいて、下地絶縁層として、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることを技術的思想とする半導体装置または半導体装置の作製方法である。

下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることにより、半導体装置の動作などに起因して生じうる電荷などが、下地絶縁層と酸化物半導体層との界面に捕獲されることを十分に抑制することができる。この効果は、下地絶縁層中の化学量論比を超える分の酸素が、酸化物半導体層と下地絶縁層の界面準位密度を低減させるためである。

即ち、酸化物半導体層に酸素欠損が生じるとき、下地絶縁層と酸化物半導体層との界面における電荷の捕獲を抑制するのが困難になるが、下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることにより、化学量論比を超える分の酸素が、酸化物半導体層における界面準位密度及び酸素欠損を低減させ、酸化物半導体層と下地絶縁層との界面における電荷の捕獲の影響を小さくすることができる。

さらに、酸化物半導体層の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体層中の酸素欠損はドナーとなり、キャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。しかしながら、酸化物半導体層中の酸素欠損に下地絶縁層から酸素が与えられることにより、しきい値電圧の負方向へのシフトを抑制できる。

このように、本発明の一態様による効果は、下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることに起因するものである。

上述した下地絶縁層と酸化物半導体層の界面における電荷の捕獲を抑制する効果により、酸化物半導体を用いたトランジスタのオフ電流の増加、しきい値電圧の変動などの不具合を抑制し、加えて半導体装置の信頼性を向上させることができる。

なお、下地絶縁層は、酸化物半導体層に対して十分な厚みを有していることが好ましい。下地絶縁層が酸化物半導体層に対して薄い場合には、酸化物半導体層への酸素供給が十分でなくなる場合があるためである。「十分な厚みを有している」とは、酸化シリコン膜が１００ｎｍより厚いことをいう。

本発明の一態様は、下地絶縁層と、酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、酸化物半導体層と一部が接するゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有する半導体装置であり、下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることを特徴とする。

また、上記構成において、ゲート絶縁層及びゲート電極を覆う保護絶縁層を有することがある。また、酸化物半導体層の下方に導電層を有することがある。

または、本発明の一態様は、ボトムゲート構造である酸化物半導体を用いるトランジスタにおいて、保護絶縁層として、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることを技術的思想とする半導体装置または半導体装置の作製方法である。

保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることにより、半導体装置の動作などに起因して生じうる電荷などが、前記保護絶縁層と酸化物半導体層との界面に捕獲されることを十分に抑制することができる。この効果は、保護絶縁層中の化学量論比を超える分の酸素が、酸化物半導体層と保護絶縁層の界面準位密度を低減させるためである。

即ち、酸化物半導体層に酸素欠損が生じるとき、保護絶縁層と酸化物半導体層との界面における電荷の捕獲を抑制するのが困難になるが、保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることにより、化学量論比を超える分の酸素が、酸化物半導体層における界面準位密度及び酸素欠損を低減させ、酸化物半導体層と保護絶縁層との界面における電荷の捕獲の影響を小さくすることができる。

このように、本発明の一態様による効果は、保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることに起因するものである。

上述した保護絶縁層と酸化物半導体層の界面における電荷の捕獲を抑制する効果により、酸化物半導体を用いたトランジスタのオフ電流の増加、しきい値電圧の変動などの不具合を抑制し、加えて半導体装置の信頼性を向上させることができる。

なお、保護絶縁層は、酸化物半導体層に対して十分な厚みを有していることが好ましい。保護絶縁層が酸化物半導体層に対して薄い場合には、酸化物半導体層への酸素供給が十分でなくなる場合があるためである。

本発明の一態様は、下地絶縁層と、ゲート電極と、ゲート絶縁層と、前記ゲート電極上に前記ゲート絶縁層を介して酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に一部を酸化物半導体層と接する保護絶縁層と、を有する半導体装置であり、保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いる。

また、上記構成において、酸化物半導体層の下方に導電層を有することがある。

なお、上記構成において、ソース電極とドレイン電極の間隔によって決定されるトランジスタのチャネル長Ｌは、１０ｎｍ以上１０μｍ以下、好ましくは、０．１μｍ〜０．５μｍとすることができる。もちろん、チャネル長Ｌは、１０μｍ以上であっても構わない。また、チャネル幅Ｗについても、１０μｍ以上とすることができる。

本発明の一態様により、トップゲート構造における下地絶縁層もしくはボトムゲート構造における保護絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることにより、光照射やＢＴ試験前後における電気特性の不安定性が改善される。従って、安定した電気特性を有するトランジスタが提供される。

本発明の一態様である半導体装置の一例を示す平面図及び断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置としての電子機器を示す図。 本発明の実施例である半導体装置のトランジスタ特性を示す図。 本発明の実施例で用いた光源の発光スペクトルを示す図。 本発明の実施例である半導体装置のトランジスタ特性を示す図。 本発明の実施例で用いた半導体装置の構成を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図７を用いて説明する。

図１には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型であるトランジスタ１５１の平面図及び断面図を示す。ここで、図１（Ａ）は平面図であり、図１（Ｂ）及び図１（Ｃ）はそれぞれ、図１（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断面における断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５１の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。

図１に示すトランジスタ１５１は、基板１００上の、下地絶縁層１０２、酸化物半導体層１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を含む。

下地絶縁層１０２の材料には、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いればよい。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むことである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。また、下地絶縁層１０２には、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウムまたはこれらの混合材料などを積層して用いてもよい。例えば、下地絶縁層１０２を窒化シリコン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ１５１への水分の混入を防ぐことができる。下地絶縁層１０２を積層構造で形成する場合、酸化物半導体層１０６と接する側の層を酸化シリコンなどの酸化物層とするとよい。なお、下地絶縁層１０２はトランジスタ１５１の下地層として機能する。下地絶縁層１０２に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることによって、化学量論比を超える分の酸素が、酸化物半導体層１０６における界面準位密度及び酸素欠損を低減させ、酸化物半導体層１０６と下地絶縁層１０２との界面における電荷の捕獲の影響を小さくすることができる。

ここで、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。また、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。

酸化物半導体層に用いる材料としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍｇ，Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、一元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いることができる。また、上記の材料にＳｉＯ_２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物層、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。なお、一例として、Ｉｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ：Ｚｎ＝０．５以上５０以下：１、好ましくはＩｎ：Ｚｎ＝１以上２０以下：１、さらに好ましくはＩｎ：Ｚｎ＝３以上３０以下：２とする。Ｚｎの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。

また、酸化物半導体層は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いることができる。

酸化物半導体層は、バンドギャップが３ｅＶ以上、好ましくは、３ｅＶ以上３．６ｅＶ未満であるものが望ましい。また、電子親和力が４ｅＶ以上、好ましくは、４ｅＶ以上４．９ｅＶ未満であるものが望ましい。このような材料において、さらに、ドナーあるいはアクセプタに由来するキャリア濃度が１×１０^１４ｃｍ^−３未満、好ましくは、１×１０^１１ｃｍ^−３未満であるものが望ましい。さらに、酸化物半導体層の水素濃度は、１×１０^１８ｃｍ^−３未満、好ましくは１×１０^１６ｃｍ^−３未満であるものが望ましい。上記酸化物半導体層は、高純度化によりｉ型（真性）化されたものである。上記酸化物半導体層を活性層に有する薄膜トランジスタは、オフ電流を１ｚＡ（ゼプトアンペア、１０^−２１Ａ）というような極めて低い値（抵抗に換算すると、１０^２０〜１０^２１Ωという極めて高い値）とすることができる。

酸化物半導体層と下地絶縁層とが接することで、下地絶縁層１０２と酸化物半導体層１０６との界面準位密度及び酸化物半導体層１０６中の酸素欠損を低減することができる。上記界面準位密度の低減により、ＢＴ試験前後のしきい値電圧変動を小さくすることができる。

ゲート絶縁層１１２は、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸化ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。酸化シリコンを用いる場合、下地絶縁層１０２と同様の構成にすることが好ましい。化学量論比を超える分の酸素が、酸化物半導体層１０６における界面準位密度及び酸素欠損を低減させ、酸化物半導体層１０６とゲート絶縁層１１２との界面における電荷の捕獲の影響を小さくすることができる。

トランジスタ１５１上には、さらに保護絶縁層が設けられていてもよい。保護絶縁層は、下地絶縁層１０２と同様の構成とすることができる。また、ソース電極１０８ａやドレイン電極１０８ｂと配線とを電気的に接続させるために、下地絶縁層１０２、ゲート絶縁層１１２などには開口部が形成されていてもよい。また、酸化物半導体層１０６の下方に、さらに、第２のゲート電極を有していてもよい。なお、酸化物半導体層１０６は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。

図２（Ａ）乃至図２（Ｄ）には、トランジスタ１５１とは異なる構成のトランジスタの断面構造を示す。

図２（Ａ）に示すトランジスタ１５２は、下地絶縁層１０２、酸化物半導体層１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を含む点で、トランジスタ１５１と共通している。トランジスタ１５２とトランジスタ１５１との相違は、酸化物半導体層１０６と、ソース電極１０８ａやドレイン電極１０８ｂが接続する位置である。即ち、トランジスタ１５２では、酸化物半導体層１０６の下部において、酸化物半導体層１０６と、ソース電極１０８ａやドレイン電極１０８ｂとが接している。その他の構成要素については、図１のトランジスタ１５１と同様である。

図２（Ｂ）に示すトランジスタ１５３は、下地絶縁層１０２、酸化物半導体層１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を含む点で、トランジスタ１５２と共通している。トランジスタ１５３とトランジスタ１５２との相違は、酸化物半導体層１０６に対するゲート電極の位置である。即ち、トランジスタ１５３では、酸化物半導体層１０６の下部にゲート絶縁層１１２を介してゲート電極が設けられている。また、トランジスタ１５３では、ソース電極１０８ａ及びドレイン電極１０８ｂ及び酸化物半導体層１０６を覆うように保護絶縁層１２４が設けられる。その他の構成要素については、図２（Ａ）のトランジスタ１５２と同様である。トランジスタ１５３において、酸化物半導体層１０６に接する保護絶縁層１２４は、トランジスタ１５１の下地絶縁層１０２と同様の構成とすることができ、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いて形成する。

図２（Ｃ）に示すトランジスタ１５４は、下地絶縁層１０２、酸化物半導体層１０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を含む点で、トランジスタ１５１と共通している。トランジスタ１５４とトランジスタ１５１との相違は、酸化物半導体層１０６に対するゲート電極の位置である。即ち、トランジスタ１５４では、酸化物半導体層１０６の下部にゲート絶縁層１１２を介してゲート電極が設けられている。また、トランジスタ１５４では、ソース電極１０８ａ及びドレイン電極１０８ｂ及び酸化物半導体層１０６を覆うように保護絶縁層１２４が設けられる。その他の構成要素については、図１のトランジスタ１５１と同様である。トランジスタ１５４において、酸化物半導体層１０６に接する保護絶縁層１２４は、トランジスタ１５１の下地絶縁層１０２と同様の構成とすることができ、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いて形成する。

図２（Ｄ）に示すトランジスタ１５５は、下地絶縁層１０２、ゲート絶縁層１１２、ゲート電極１１４、ソース電極１０８ａ、ドレイン電極１０８ｂを含む点で、トランジスタ１５１及びトランジスタ１５２と共通している。トランジスタ１５５は、同一平面上の酸化物半導体層中にチャネル領域１２６、ソース領域１２２ａ、ドレイン領域１２２ｂを形成する点でトランジスタ１５１及びトランジスタ１５２との相違がある。ソース領域１２２ａ及びドレイン領域１２２ｂには、保護絶縁層１２４を介して、それぞれソース電極１０８ａ及びドレイン電極１０８ｂが接続される。なお、図２（Ｄ）において、ゲート絶縁層１１２はゲート電極１１４の下部にのみ設けられているが、これに限定されない。例えば、チャネル領域１２６、ソース領域１２２ａ、ドレイン領域１２２ｂからなる酸化物半導体層を覆うように設けられていても構わない。

下地絶縁層１０２は、トランジスタ１５１と同様の構成とすることができる。

以下、図３及び図４を用いて、図１に示すトランジスタの作製工程の例について説明する。

まず、図３（Ａ）乃至図３（Ｅ）を用いて、図１に示すトランジスタ１５１の作製工程の一例について説明する。

まず、基板１００上に下地絶縁層１０２を形成する（図３（Ａ）参照。）。本実施の形態は、下地絶縁層１０２に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることを特徴とする。

基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。

また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接的にトランジスタを作製する。なお、可撓性基板上にトランジスタを設ける方法としては、基板１００として非可撓性のものを用いて、この上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板１００とトランジスタとの間に剥離層を設けるとよい。

下地絶縁層１０２の形成方法は、例えば、プラズマＣＶＤ法やスパッタリング法などを用いることができる。好ましくはスパッタリング法を用いる。下地絶縁層１０２には、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いる。また、下地絶縁層１０２には、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウムまたはこれらの混合材料などを積層して用いてもよい。下地絶縁層１０２を積層構造で形成する場合、酸化物半導体層１０６と接する側を酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とするとよい。下地絶縁層１０２の合計の膜厚は、好ましくは１００ｎｍ超過、より好ましくは３００ｎｍ以上とする。下地絶縁層１０２を厚く形成することにより、下地絶縁層１０２の酸素放出量を増加することができる。

スパッタリング法を用いて酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を形成するには、成膜ガスとして、酸素または、酸素と希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）の混合ガスを用いる場合、酸素と希ガスの混合割合を、酸素の割合を高めて形成するとよい。例えば、全ガス中の酸素の濃度を２０％以上１００％以下にするとよい。

例えば、石英（好ましくは合成石英）をターゲットに用い、基板温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ_２／（Ｏ_２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコンを形成する。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。

次に、下地絶縁層１０２上に酸化物半導体層を形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６を形成する（図３（Ｂ）参照。）。

酸化物半導体層は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積法、ＣＶＤ法などを用いて形成することができる。また、酸化物半導体層の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体層を厚くしすぎると（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンになるおそれがあるためである。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。なお、下地絶縁層１０２及び酸化物半導体層は、大気に触れさせることなく連続して成膜するのが好ましい。

例えば、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いたスパッタリング法により形成する。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。

酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な層とすることができるためである。

成膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合ガス雰囲気下などで行えばよい。また、酸化物半導体層への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが好ましい。

酸化物半導体層に対して、酸素を含むプラズマ処理を行ってもよい。酸化物半導体層に酸素を含むプラズマ処理を行うことにより、酸化物半導体層中、酸化物半導体層界面近傍、または、酸化物半導体層中および該界面近傍に酸素を含有させることができる。この場合、酸素の含有量は、酸化物半導体層の化学量論比を超える程度、好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）、とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量をＹとして、Ｙを超える程度、好ましくは、Ｙを超えて２Ｙまですることもできる。あるいは、酸素の含有量は、酸素ドープ処理を行わない場合の絶縁膜中の酸素の量Ｚを基準として、Ｚを超える程度、好ましくは、Ｚを超えて２Ｚまでとすることもできる。なお、上述の好ましい範囲に上限が存在するのは、酸素の含有量を多くしすぎると、水素吸蔵合金（水素貯蔵合金）のように、かえって酸化物半導体層が水素を取り込んでしまう恐れがあるためである。なお、酸化物半導体層において酸素の含有量は水素の含有量より大きくなる。

例えば、酸化物半導体層は、次のように形成することができる。

成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比率３３％）とすることができる。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ましい。

まず、減圧状態に保持された成膜室内に基板１００を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板１００が加熱された状態で成膜を行うことで、酸化物半導体層に含まれる過剰な水素（水や水酸基を含む）やその他の不純物濃度を低減することができる。また、スパッタリングによる損傷を軽減することができる。また、下地絶縁層１０２から酸素が放出され、酸化物半導体層中の酸素欠損及び下地絶縁層１０２と酸化物半導体層との界面準位密度を低減することができる。

なお、酸化物半導体層１０６をスパッタリング法により形成する前には、希ガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えば下地絶縁層１０２の表面）の付着物を除去してもよい。ここで、逆スパッタとは、通常のスパッタリングにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。

酸化物半導体層１０６の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成してもよい。

なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。

その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行ってもよい。この第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、かつ酸化物半導体層の構造を整えることができる。第１の熱処理の温度は、１００℃以上６５０℃以下または基板の歪み点未満、好ましくは２５０℃以上６００℃以下とする。熱処理は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。

なお、不活性ガスとは、窒素または希ガス（ヘリウム、ネオン、アルゴンなど）を主成分とする雰囲気であって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。不活性ガス雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが１０ｐｐｍ未満である雰囲気のことである。反応性ガスとは、シリコンや金属などと反応するガスのことをいう。

なお、酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。酸化性ガス雰囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。

この第１の熱処理によって、下地絶縁層１０２から酸素が放出され、下地絶縁層１０２と酸化物半導体層１０６との界面準位密度及び酸化物半導体層１０６中の酸素欠損を低減することができる。上記界面準位密度の低減により、ＢＴ試験前後のしきい値電圧の変動を小さくすることができる。また、一般に、酸化物半導体層中の酸素欠損はドナーとなり、キャリアである電子の発生源となることが知られている。酸化物半導体層１０６中に電子が生じることで、トランジスタ１５１のしきい値電圧が負方向へシフトし、ノーマリーオンになりやすい。酸化物半導体層１０６中の酸素欠損が埋められることで、しきい値電圧が負方向へシフトする幅を低減できる。

熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下で、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガスまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが用いられる。

例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガス雰囲気を、酸化性ガスを含む雰囲気に切り替えてもよい。酸化性ガスを含む雰囲気において第１の熱処理を行うことで、酸化物半導体層１０６中の酸素欠損を埋めることができるとともに、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。

ところで、上述の熱処理（第１の熱処理）には過剰な水素（水や水酸基を含む）などを除去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、例えば、酸化物半導体層を島状に加工した後などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行ってもよい。

なお、ここでは、酸化物半導体層１０６を島状に加工した後に、第１の熱処理を行う構成について説明したが、これに限定されず、第１の熱処理を行った後に、酸化物半導体層１０６を加工してもよい。

次いで、下地絶縁層１０２及び酸化物半導体層１０６上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを離間して形成する（図３（Ｃ）参照。）。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０８ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。

ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素を成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）などを用いることができる。また、Ａｌ、Ｃｕなどの低融点かつ低抵抗の金属層の下側及び上側の一方または双方に、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）を積層させた構成を用いてもよい。

また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層は、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

導電層の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。

なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くすることが可能であり、回路の動作を速くすることができる。

また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。

なお、導電層のエッチングの際に、酸化物半導体層１０６の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。

その後、酸素、オゾン、亜酸化窒素などのガスを用いたプラズマ処理を行い、露出している酸化物半導体層１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層１０６の一部に接するゲート絶縁層１１２を形成することが好ましい。

次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１０６の一部と接するように、ゲート絶縁層１１２を形成する（図３（Ｄ）参照。）。

ゲート絶縁層１１２は、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウムや酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。ゲート絶縁層１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁層が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナス側へシフトしやすい傾向となる。また、ゲート絶縁層の膜厚が５ｎｍ未満となるとトンネル電流によるリークが増大することがわかっている。また、ゲート絶縁層の膜厚を５ｎｍ以上５０ｎｍ以下とすることで、ＢＴ試験前後におけるしきい値電圧の変動を低減することができる。ゲート絶縁層に酸化シリコンを用いる場合、下地絶縁層１０２と同様の構成とすることが好ましい。

ゲート絶縁層１１２の形成後には、第２の熱処理を行ってもよい。第２の熱処理の温度は、２５０℃以上７００℃以下、好ましくは３５０℃以上６００℃以下または基板の歪み点未満とする。

第２の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲気中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

第２の熱処理においては、ゲート絶縁層１１２中の欠陥を低減することができる。

なお、第２の熱処理のタイミングは、ゲート絶縁層１１２の形成後であれば特に限定されない。例えば、ゲート電極１１４の形成後に第２の熱処理を行ってもよい。

その後、ゲート電極１１４を形成する（図３（Ｅ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造としてもよい。

以上の工程でトランジスタ１５１が作製される。

次に、図４（Ａ）乃至図４（Ｅ）を用いて、図２（Ａ）に示すトランジスタ１５２の作製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。

まず、基板１００上に下地絶縁層１０２を形成する（図４（Ａ）参照。）。下地絶縁層１０２は酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とする。

次に、下地絶縁層１０２上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを離間して形成する（図４（Ｂ）参照。）。

次に、下地絶縁層１０２上に、ソース電極１０８ａ及びドレイン電極１０８ｂと接続する酸化物半導体層を形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６を形成する（図４（Ｃ）参照。）。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい。

次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１０６の一部と接するように、ゲート絶縁層１１２を形成する（図４（Ｄ）参照。）。その後、トランジスタ１５１と同様に第２の熱処理を行ってもよい。

その後、ゲート電極１１４を形成する（図４（Ｅ）参照。）。

以上の工程でトランジスタ１５２が形成される。

なお、酸化物半導体層の界面に電荷がトラップされると、トランジスタのしきい値電圧はシフトする。例えば、バックチャネル側に正電荷がトラップされると、トランジスタのしきい値電圧は負方向にシフトする。しかし、このような電荷捕獲の要因の一つとして、陽イオン（またはその原因たる原子）の移動及びトラップのモデルを仮定することができる。本発明の一態様では、下地絶縁層に酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用い、酸化物半導体層と下地絶縁層の界面準位密度を低減することで、上述のモデルにおいて想定される電荷捕獲を低減することができ、トランジスタのしきい値電圧のシフトを抑制することができる。

次に、図５（Ａ）乃至図５（Ｅ）を用いて、図２（Ｂ）に示すトランジスタ１５３の作製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。

まず、基板１００上に下地絶縁層１０２を形成する（図５（Ａ）参照。）。ここで、下地絶縁層１０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの単層もしくは積層を用いることができる。

次に、下地絶縁層１０２上に、ゲート電極１１４を形成する。（図５（Ｂ）参照。）。

次に、ゲート電極１１４上に、ゲート絶縁層１１２を形成する（図５（Ｃ）参照。）。

次に、ゲート絶縁層１１２上に、ソース電極１０８ａ及びドレイン電極１０８ｂを形成し、前記ソース電極１０８ａ及び前記ドレイン電極１０８ｂと接続する酸化物半導体層を形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６を形成する。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい（図５（Ｄ）参照。）。

次に、酸化物半導体層１０６及びソース電極１０８ａ及びドレイン電極１０８ｂを覆うように保護絶縁層１２４を形成する（図５（Ｅ）参照。）。保護絶縁層１２４には、ＳｉＯ_Ｘ（Ｘ＞２）を用いる。その後、トランジスタ１５１と同様に第２の熱処理を行ってもよい。

以上の工程でトランジスタ１５３が形成される。

次に、図６（Ａ）乃至図６（Ｅ）を用いて、図２（Ｃ）に示すトランジスタ１５４の作製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。

まず、基板１００上に下地絶縁層１０２を形成する（図６（Ａ）参照。）。ここで、下地絶縁層１０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの単層もしくは積層を用いることができる。

次に、下地絶縁層１０２上に、ゲート電極１１４を形成する。（図６（Ｂ）参照。）。

次に、ゲート電極１１４上に、ゲート絶縁層１１２を形成する（図６（Ｃ）参照。）。

次に、ゲート絶縁層１１２上に、酸化物半導体層を形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６を形成する。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい。その後、ソース電極１０８ａ及びドレイン電極１０８ｂを酸化物半導体層１０６と接続するように形成する（図６（Ｄ）参照。）。

次に、酸化物半導体層１０６及びソース電極１０８ａ及びドレイン電極１０８ｂを覆うように保護絶縁層１２４を形成する（図６（Ｅ）参照。）。保護絶縁層１２４には、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いる。その後、トランジスタ１５１と同様に第２の熱処理を行ってもよい。

以上の工程でトランジスタ１５４が形成される。

図７（Ａ）乃至図７（Ｅ）を用いて、図２（Ｄ）に示すトランジスタ１５５の作製工程の一例について説明する。なお、特に断りがない限り、トランジスタ１５１と同じ符号の層、電極は、トランジスタ１５１の形成方法を参酌できるものとする。

まず、基板１００上に下地絶縁層１０２を形成する（図７（Ａ）参照。）。下地絶縁層１０２には、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いる。

次に、下地絶縁層１０２上に、酸化物半導体層を形成し、当該酸化物半導体層を加工して島状の酸化物半導体層１０６を形成する（図７（Ｂ）参照。）。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい。

次に、ゲート絶縁層１１２及びゲート電極１１４を形成し、フォトリソグラフィにより同様のパターンに加工する（図７（Ｃ）参照。）。このとき、ゲート電極１１４を加工し、その後、ゲート電極１１４をマスクにゲート絶縁層１１２を加工してもよい。

次に、ゲート電極１１４をマスクに用いて酸化物半導体層１０６を低抵抗化し、ソース領域１２２ａ及びドレイン領域１２２ｂを形成する。低抵抗化されないゲート電極下の領域はチャネル領域１２６となる（図７（Ｄ）参照。）。このとき、ゲート電極の幅によってトランジスタのチャネル長Ｌが決定されることになる。このように、ゲート電極をマスクに用いてパターニングすることで、ゲート電極とソース領域、ドレイン領域の重なりが生じず、この領域における寄生容量が生じないため、トランジスタ動作を速くすることができる。

次に、保護絶縁層１２４を形成し、ソース領域１２２ａ及びドレイン領域１２２ｂと重畳する部分の保護絶縁層１２４に開口部を設ける。ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを離間して形成する（図７（Ｅ）参照。）。

以上の工程でトランジスタ１５５が作製される。

本実施の形態に示すトランジスタの活性層に用いる酸化物半導体層は、酸化物半導体層形成時の基板加熱、または酸化物半導体層形成後の熱処理によって、水素（水や水酸基を含む）などの不純物を酸化物半導体より排除し、かつ当該不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））からなる下地絶縁層もしくは保護絶縁層から酸化物半導体層に供給することによって、酸化物半導体層を高純度化によりｉ型（真性）化されたものである。このように高純度化された酸化物半導体層を含むトランジスタは、オフ電流が低く、電気的特性変動が抑制されており、電気的に安定である。

以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

図８（Ａ）において、第１の基板２０１上に設けられた画素部２０２を囲むようにして、シール材２０５が設けられ、第２の基板２０６によって封止されている。図８（Ａ）においては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された走査線駆動回路２０４、信号線駆動回路２０３が実装されている。また別途形成された信号線駆動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２１８ａ、２１８ｂから供給されている。

図８（Ｂ）及び図８（Ｃ）において、第１の基板２０１上に設けられた画素部２０２と、走査線駆動回路２０４とを囲むようにして、シール材２０５が設けられている。また画素部２０２と、走査線駆動回路２０４の上に第２の基板２０６が設けられている。よって画素部２０２と、走査線駆動回路２０４とは、第１の基板２０１とシール材２０５と第２の基板２０６とによって、表示素子と共に封止されている。図８（Ｂ）及び図８（Ｃ）においては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された信号線駆動回路２０３が実装されている。図８（Ｂ）及び図８（Ｃ）においては、別途形成された信号線駆動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電位は、ＦＰＣ２１８から供給されている。

また図８（Ｂ）及び図８（Ｃ）においては、信号線駆動回路２０３を別途形成し、第１の基板２０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、ＣＯＧ方法により信号線駆動回路２０３、走査線駆動回路２０４を実装する例であり、図８（Ｂ）は、ＣＯＧ方法により信号線駆動回路２０３を実装する例であり、図８（Ｃ）は、ＴＡＢ方法により信号線駆動回路２０３を実装する例である。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１で一例を示したトランジスタを適用することができる。

表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

半導体装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、図８（Ｂ）のＭ−Ｎにおける断面図に相当する。

図９乃至図１１で示すように、半導体装置は接続端子電極２１５及び端子電極２１６を有しており、接続端子電極２１５及び端子電極２１６はＦＰＣ２１８が有する端子と異方性導電層２１９を介して、電気的に接続されている。

接続端子電極２１５は、第１の電極層２３０と同じ導電層から形成され、端子電極２１６は、トランジスタ２１０、トランジスタ２１１のソース電極及びドレイン電極と同じ導電層で形成されている。

また第１の基板２０１上に設けられた画素部２０２と、走査線駆動回路２０４は、トランジスタを複数有しており、図９乃至図１１では、画素部２０２に含まれるトランジスタ２１０と、走査線駆動回路２０４に含まれるトランジスタ２１１とを例示している。

本実施の形態では、トランジスタ２１０、トランジスタ２１１として、実施の形態１で示したトランジスタを適用することができる。トランジスタ２１０、トランジスタ２１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図９乃至図１１で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。

画素部２０２に設けられたトランジスタ２１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。

図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示素子である液晶素子２１３は、第１の電極層２３０、第２の電極層２３１、及び液晶層２０８を含む。なお、液晶層２０８を挟持するように配向層として機能する絶縁層２３２、２３３が設けられている。第２の電極層２３１は第２の基板２０６側に設けられ、第１の電極層２３０と第２の電極層２３１とは液晶層２０８を介して積層する構成となっている。

また、スペーサ２３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層２０８の厚さ（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。

また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向層を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。

また、液晶材料の固有抵抗率は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗率の値は、２０℃で測定した値とする。

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流などを考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。

本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号などの電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。

液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。

また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。

また、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。

また、表示装置に含まれる表示素子として、ＥＬを利用する発光素子を適用することができる。ＥＬを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。

図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子２４３は、画素部２０２に設けられたトランジスタ２１０と電気的に接続している。なお発光素子２４３の構成は、第１の電極層２３０、電界発光層２４１、第２の電極層２３１の積層構造であるが、示した構成に限定されない。発光素子２４３から取り出す光の方向などに合わせて、発光素子２４３の構成は適宜変えることができる。

隔壁２４０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層２３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層２４１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。

発光素子２４３に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極層２３１及び隔壁２４０上に保護層を形成してもよい。保護層としては、窒化シリコン層、窒化酸化シリコン層、ＤＬＣ層（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ層）、酸化アルミニウム層及び窒化アルミニウム層などを形成することができる。また、第１の基板２０１、第２の基板２０６、及びシール材２０５によって封止された空間には充填材２４４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルムなど）やカバー材でパッケージング（封入）することが好ましい。

充填材２４４としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。

また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。

このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用いればよい。

また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。

図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。

トランジスタ２１０と接続する第１の電極層２３０と、第２の基板２０６に設けられた第２の電極層２３１との間には、黒色領域２５５ａ及び白色領域２５５ｂを有し、周りに液体で満たされているキャビティ２５２を含む球形粒子２５３が設けられており、球形粒子２５３の周囲は樹脂などの充填材２５４で充填されている。第２の電極層２３１が共通電極（対向電極）に相当する。第２の電極層２３１は、共通電位線と電気的に接続される。

なお、図９乃至図１１において、第１の基板２０１、第２の基板２０６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

絶縁層２２１は、無機絶縁材料または有機絶縁材料を用いて形成することができる。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂などの、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層２２１を形成してもよい。

絶縁層２２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ロールコーティング、カーテンコーティング、ナイフコーティングなどを用いることができる。

表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対して透光性とする。

表示素子に電圧を印加する第１の電極層２３０及び第２の電極層２３１（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。

第１の電極層２３０、第２の電極層２３１には、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、第１の電極層２３０、第２の電極層２３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成することができる。

また、第１の電極層２３０、第２の電極層２３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体もしくはその誘導体等が挙げられる。

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半導体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩなどの半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。

図１２（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって構成されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。

図１２（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部インターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付属品としてスタイラス３１２がある。実施の形態１または２で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。

図１２（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２１及び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３２５により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれている。表示部３２３及び表示部３２４は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図１２（Ｃ）では表示部３２４）に画像を表示することができる。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。

また、図１２（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐体３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている。操作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図１２（Ｄ）は、携帯型情報端末であり、筐体３３０及び筐体３３１の二つの筐体で構成されている。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン３３４、ポインティングデバイス３３６、カメラ用レンズ３３７、外部接続端子３３８などを備えている。また、筐体３３０には、携帯型情報端末の充電を行う太陽電池セル３４０、外部メモリスロット３４１などを備えている。また、アンテナは筐体３３１内部に内蔵されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高い携帯型情報端末とすることができる。

また、表示パネル３３２はタッチパネルを備えており、図１２（Ｄ）には映像表示されている複数の操作キー３３５を点線で示している。なお、太陽電池セル３４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３３２と同一面上にカメラ用レンズ３３７を備えているため、テレビ電話が可能である。スピーカー３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体３３０と筐体３３１は、スライドし、図１２（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子３３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１２（Ｅ）は、デジタルビデオカメラであり、本体３５１、表示部（Ａ）３５７、接眼部３５３、操作スイッチ３５４、表示部（Ｂ）３５５、バッテリー３５６などによって構成されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。

図１２（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、筐体３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示することが可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示している。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置３６０とすることができる。

テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

本実施例では、本発明の一態様である半導体装置に設けられる下地絶縁層もしくは保護絶縁層に用いられる酸素過剰な酸化シリコン層のＲＢＳ分析及びＨＦＳ分析結果について説明する。

本実施例におけるＲＢＳ分析及びＨＦＳ分析の分析条件を以下に示す。

・測定装置：ＮＥＣ社製３Ｓ−Ｒ１０、ＣＥＡ社製ＲＢＳ−４００
・入射イオン：２．２７５ＭｅＶ ４Ｈｅ^２＋（ＲＢＳ、ＨＦＳ）
・ビーム径：１〜２ｍｍφ
・ＲＢＳ検出角度
：Ｎｏｒｍａｌ Ａｎｇｌｅ １６０°
：Ｇｒａｚｉｎｇ Ａｎｇｌｅ 〜１１３°
・ＨＦＳ検出角度
：Ｇｒａｚｉｎｇ Ａｎｇｌｅ ３０°

本実施例では、厚さ０．３ｍｍのシリコンウェハ上に酸化シリコン層を形成して分析を行った。

本実施例で測定を行った試料の条件について以下に示す。

試料１の形成条件は以下の通りである。
・膜種：酸化シリコン
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（４０ｓｃｃｍ）、Ｏ_２（１０ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：１５０ｎｍ

試料２の形成条件は以下の通りである。
・膜種：酸化シリコン
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ_２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：２００ｎｍ

試料１及び試料２におけるＲＢＳ分析及びＨＦＳ分析による酸化シリコン膜組成分析結果を表１に示す。

従って、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とするためには、成膜ガス流量におけるＯ_２／（Ｏ_２＋Ａｒ）割合を２０％超過とすることが好ましい。

本実施例では、本発明の一態様を用いて作製したトランジスタについて説明する。

本実施例におけるトランジスタの構造を図１６に示す。

図１６に示すトランジスタは、基板５００上に設けられた下地絶縁層５０２と、酸化物半導体層５０６と、ソース電極５０８ａ及びドレイン電極５０８ｂと、ソース電極５０８ａ及びドレイン電極５０８ｂ上に設けられたゲート絶縁層５１２と、ゲート絶縁層５１２上に設けられたゲート電極５１４と、ゲート電極５１４上に設けられた保護絶縁層５１６と、保護絶縁層５１６を介してソース電極５０８ａ及びドレイン電極５０８ｂにそれぞれ接続されたソース配線５１８ａ及びドレイン配線５１８ｂと、を有する。

本実施例では、基板５００として０．７ｍｍのガラス基板を用い、下地絶縁層５０２として酸化シリコン層を３００ｎｍ形成し、酸化物半導体層５０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層を３０ｎｍ形成し、ソース電極５０８ａ及びドレイン電極５０８ｂとしてタングステン層を１００ｎｍ形成し、ゲート絶縁層５１２として酸化窒化シリコン層を１５ｎｍ形成し、ゲート電極５１４として窒化タンタル層とタングステン層をそれぞれ３０ｎｍと３７０ｎｍ積層して形成し、保護絶縁層５１６として酸化シリコン層を３００ｎｍ形成し、ソース配線５１８ａ及びドレイン配線５１８ｂとしてチタン層とアルミニウム層とチタン層をそれぞれ５０ｎｍと１００ｎｍと５ｎｍ積層して形成した。

本実施例のトランジスタは、下地絶縁層５０２として酸素過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いることにより、ＢＴ試験前後及び光バイアス試験前後のしきい値電圧の変動を低減させている。

酸化シリコン層のその他の形成条件は以下の通りである。
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ_２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・基板温度：１００℃

本実施例のトランジスタにおける酸化物半導体層５０６の形成条件は以下の通りである。
・成膜法：ＤＣスパッタリング法
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ_２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・基板温度：２００℃

酸化物半導体層５０６を形成した後、抵抗加熱炉を用いて、窒素雰囲気下、３５０℃において１時間の熱処理を行った。

次に、本実施例におけるＢＴ試験について説明する。ＢＴ試験を行うトランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。本実施例では、まず基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。

次に、基板ステージ温度を１５０℃とし、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にプラスの電圧を印加し、そのまま１時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。ＢＴ試験前後のＩｄｓ−Ｖｇｓ測定結果を図１３（Ａ）に示す。

図１３（Ａ）において、細線５２２はＢＴ試験前のトランジスタのＩｄｓ−Ｖｇｓ測定結果であり、太線５２４はＢＴ試験後のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前から比べ、ＢＴ試験後のしきい値電圧はプラス方向に０．１０Ｖ変動していることがわかる。

同様に、測定するトランジスタを替えて、基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。トランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。

次に、基板ステージ温度を１５０℃とし、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にマイナスの電圧を印加し、そのまま１時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行う。ＢＴ試験前後のＩｄｓ−Ｖｇｓ測定結果を図１３（Ｂ）に示す。

図１３（Ｂ）において、細線５３２はＢＴ試験前のトランジスタのＩｄｓ−Ｖｇｓ測定結果であり、太線５３４はＢＴ試験後のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前から比べ、ＢＴ試験後のしきい値電圧はマイナス方向に０．０７Ｖ変動していることがわかる。

次に、本実施例における光バイアス試験について説明する。光バイアス試験には光源として白色ＬＥＤを用いた。白色ＬＥＤの発光スペクトルを図１４に示す。

光バイアス試験を行うトランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。本実施例では、基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、まずは暗状態でトランジスタのＩｄｓ−Ｖｇｓ測定を行った。

次に、白色ＬＥＤを用いて３６０００ｌｘの強度で基板裏面側より光を照射し、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にプラスの電圧を印加し、そのまま一定時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、暗状態とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。光バイアス試験の時間が、１００秒、３００秒、６００秒、１０００秒、１８００秒、３６００秒における光バイアス試験前後のＩｄｓ−Ｖｇｓ測定結果を図１５（Ａ）に示す。

図１５（Ａ）において、光照射バイアス試験前後のＩｄｓ−Ｖｇｓ測定結果であり、光バイアス試験前後でプラス方向にしきい値電圧が最大で０．０２Ｖ変動することがわかる。

同様に、測定するトランジスタを替えて、基板温度２５℃とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、まずは暗状態でトランジスタのＩｄｓ−Ｖｇｓ測定を行った。トランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。

次に、白色ＬＥＤを用いて３６０００ｌｘの強度で基板裏面側より光を照射し、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にマイナスの電圧を印加し、そのまま一定時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、暗状態とし、ソース電極とドレイン電極間の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。光バイアス試験の時間が、１００秒、３００秒、６００秒、１０００秒、１８００秒、３６００秒における光バイアス試験前後のＩｄｓ−Ｖｇｓ測定結果を図１５（Ｂ）に示す。

図１５（Ｂ）において、細線５４２は光バイアス試験前のトランジスタのＩｄｓ−Ｖｇｓ測定結果であり、細線５４４は３６００秒の光バイアス試験後のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。光バイアス試験前から比べ、３６００秒の光バイアス試験後のしきい値電圧は、マイナス方向に０．１１Ｖ変動していることがわかる。

上述の通り、本実施例のトランジスタは、ＢＴ試験前後、光バイアス試験前後におけるしきい値電圧の変動が小さいことがわかる。

１００ 基板
１０２ 下地絶縁層
１０６ 酸化物半導体層
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁層
１１４ ゲート電極
１２２ａ ソース領域
１２２ｂ ドレイン領域
１２４ 保護絶縁層
１２６ チャネル領域
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５５ トランジスタ
２０１ 第１の基板
２０２ 画素部
２０３ 信号線駆動回路
２０４ 走査線駆動回路
２０５ シール材
２０６ 第２の基板
２０８ 液晶層
２１０ トランジスタ
２１１ トランジスタ
２１３ 液晶素子
２１５ 接続端子電極
２１６ 端子電極
２１８ ＦＰＣ
２１８ａ ＦＰＣ
２１８ｂ ＦＰＣ
２１９ 異方性導電層
２２１ 絶縁層
２３０ 第１の電極層
２３１ 第２の電極層
２３２ 絶縁層
２３３ 絶縁層
２３５ スペーサ
２４０ 隔壁
２４１ 電界発光層
２４３ 発光素子
２４４ 充填材
２５２ キャビティ
２５３ 球形粒子
２５４ 充填材
２５５ａ 黒色領域
２５５ｂ 白色領域
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２２ 筐体
３２３ 表示部
３２４ 表示部
３２５ 軸部
３２６ 電源
３２７ 操作キー
３２８ スピーカー
３３０ 筐体
３３１ 筐体
３３２ 表示パネル
３３３ スピーカー
３３４ マイクロフォン
３３５ 操作キー
３３６ ポインティングデバイス
３３７ カメラ用レンズ
３３８ 外部接続端子
３４０ 太陽電池セル
３４１ 外部メモリスロット
３５１ 本体
３５３ 接眼部
３５４ 操作スイッチ
３５５ 表示部（Ｂ）
３５６ バッテリー
３５７ 表示部（Ａ）
３６０ テレビジョン装置
３６１ 筐体
３６３ 表示部
３６５ スタンド
５００ 基板
５０２ 下地絶縁層
５０６ 酸化物半導体層
５０８ａ ソース電極
５０８ｂ ドレイン電極
５１２ ゲート絶縁層
５１４ ゲート電極
５１６ 保護絶縁層
５１８ａ ソース配線
５１８ｂ ドレイン配線
５２２ 細線
５２４ 太線
５３２ 細線
５３４ 太線
５４２ 細線
５４４ 細線

Claims (16)

1. 基板と、
   ゲート電極と、
   酸化物半導体層と、
   前記酸化物半導体層と電気的に接続されるソース電極及びドレイン電極と、
   前記ゲート電極と前記酸化物半導体層の間に形成されるゲート絶縁層と、
   前記酸化物半導体層を介して、前記ゲート絶縁層と対向し、且つ前記酸化物半導体層に接するシリコン原子数の２倍より多い酸素原子を単位体積当たりに含む絶縁層と、を有することを特徴とする半導体装置。
2. 請求項１において、
   前記絶縁層の単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値であることを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記ゲート電極は、前記ゲート絶縁層を介して、前記酸化物半導体層に重なり、
   該酸化物半導体層が前記ゲート電極よりも前記基板側であることを特徴とする半導体装置。
4. 請求項３において、
   前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁層及び前記酸化物半導体層の間に形成されることを特徴とする半導体装置。
5. 請求項３において、
   前記ソース電極及び前記ドレイン電極は、前記絶縁層及び前記酸化物半導体層の間に形成されることを特徴とする半導体装置。
6. 請求項１または請求項２において、
   前記酸化物半導体層は、前記ゲート絶縁層を介して、前記ゲート電極に重なり、
   該ゲート電極が前記酸化物半導体層よりも前記基板側であることを特徴とする半導体装置。
7. 請求項６において、
   前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁層及び前記酸化物半導体層の間に形成されることを特徴とする半導体装置。
8. 請求項６において、
   前記ソース電極及び前記ドレイン電極は、前記絶縁層及び前記酸化物半導体層の間に形成されることを特徴とする半導体装置。
9. 請求項１乃至請求項８のいずれか一において、
   前記酸化物半導体層は、チャネル領域と、前記酸化物半導体層を低抵抗化したソース領域及びドレイン領域と、を有し、
   前記ソース領域及び前記ドレイン領域は、それぞれ前記ソース電極及び前記ドレイン電極と接続することを特徴とする半導体装置。
10. 請求項１乃至請求項９のいずれか一において、
    前記酸化物半導体層は、脱水化または脱水素化されていることを特徴とする半導体装置。
11. 基板上にシリコン原子数の２倍より多い酸素原子を単位体積当たりに含む下地絶縁層を形成し、
    前記下地絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層上に接してソース電極及びドレイン電極を離間して形成し、
    前記ソース電極及び前記ドレイン電極上に前記酸化物半導体層と一部が接するゲート絶縁層を形成し、
    前記酸化物半導体層上に前記ゲート絶縁層を介してゲート電極を形成することを特徴とする半導体装置の作製方法。
12. 基板上にシリコン原子数の２倍より多い酸素原子を単位体積当たりに含む下地絶縁層を形成し、
    前記下地絶縁層上に接してソース電極及びドレイン電極を離間して形成し、
    前記ソース電極及び前記ドレイン電極上に前記下地絶縁層と一部が接する酸化物半導体層を形成し、
    前記酸化物半導体層上にゲート絶縁層を形成し、
    前記酸化物半導体層上に前記ゲート絶縁層を介してゲート電極を形成することを特徴とする半導体装置の作製方法。
13. 基板上に下地絶縁層を形成し、
    前記下地絶縁層上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層上に接してソース電極及びドレイン電極を離間して形成し、
    前記ソース電極及び前記ドレイン電極上に前記酸化物半導体層と一部が接する、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含む保護絶縁層を形成することを特徴とする半導体装置の作製方法。
14. 基板上に下地絶縁層を形成し、
    前記下地絶縁層上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に接してソース電極及びドレイン電極を離間して形成し、
    前記ソース電極及び前記ドレイン電極上に前記ゲート絶縁層と一部が接する酸化物半導体層を形成し、
    前記酸化物半導体層上にシリコン原子数の２倍より多い酸素原子を単位体積当たりに含む保護絶縁層を形成することを特徴とする半導体装置の作製方法。
15. 請求項１１乃至請求項１４のいずれか一において、
    前記下地絶縁層は、スパッタリング法によりシリコンターゲットもしくは石英ターゲットを用い、酸素または、酸素とアルゴンの混合ガスを用いて形成することを特徴とする半導体装置の作製方法。
16. 請求項１３または請求項１４において、
    前記保護絶縁層は、スパッタリング法によりシリコンターゲットもしくは石英ターゲットを用い、酸素または、酸素とアルゴンの混合ガスを用いて形成することを特徴とする半導体装置の作製方法。

Images