JP2012202872A - センサ制御回路およびセンサシステム - Google Patents

Abstract

【課題】回路面積や端子数を増やすことなく、広いダイナミックレンジで線形性が確保でき、応答性に優れたセンサ制御回路を提供する。
【解決手段】センサ制御回路は、センサから出力された交流信号の周波数と同じ周波数の搬送波信号に、前記交流信号を重畳したセンサ変調信号を生成する自律発振ループ部と、前記搬送波信号を基準電圧レベルと比較した結果をデジタル処理して、前記搬送波信号の振幅調整用の制御信号を生成する振幅調整ループ部と、を備える。前記自律発振ループ部は、前記搬送波信号の振幅調整を行うアンプと、前記制御信号により切替制御されるスイッチを有し、該スイッチの切替周波数により前記アンプの利得を制御可能なスイッチトキャパシタと、を有する。
【選択図】図１

Description

本発明の実施形態は、交流信号を出力するセンサのセンサ制御回路およびセンサシステムに関する。

交流信号を出力する共振系センサの代表的なものは、角速度センサ（ジャイロセンサ）である。角速度センサの検出感度を一定に維持するには、ＡＧＣ（Automatic Gain Control：自動振幅制御）回路が欠かせない。

角速度センサの共振周波数は数十ｋＨｚであり、ＡＧＣ回路は振幅を一定に維持する制御を行うことから、ＡＢＣ回路の制御帯域はさらに低い周波数となる。従来のＡＧＣ回路は、ＣＲの時定数を利用したアナログ回路で構成されており、低周波数帯域の制御を行うには、キャパシタの容量を大きくしなければならず、キャパシタを半導体基板上に形成するには、広大なチップ面積を必要とした。また、キャパシタを別部品として実装する場合には、そのキャパシタを外部接続するための端子を設ける必要がある上にキャパシタを実装する場所も確保しなければならない。

さらに、角速度センサの共振ループでは、広いダイナミックレンジで線形性が必要であり、ＣＭＯＳの可変抵抗では実現が困難である。

特開２００２−１７４５２０号公報

本実施形態は、回路面積や端子数を増やすことなく、広いダイナミックレンジで線形性が確保でき、応答性に優れたセンサ制御回路およびセンサシステムを提供するものである。

本実施形態によるセンサ制御回路は、センサから出力された交流信号の周波数と同じ周波数の搬送波信号に、前記交流信号を重畳したセンサ変調信号を生成する自律発振ループ部と、前記搬送波信号を基準電圧レベルと比較した結果をデジタル処理して、前記搬送波信号の振幅調整用の制御信号を生成する振幅調整ループ部と、を備える。前記自律発振ループ部は、前記搬送波信号の振幅調整を行うアンプと、前記制御信号により切替制御されるスイッチを有し、該スイッチの切替周波数により前記アンプの利得を制御可能なスイッチトキャパシタと、を有する。

本発明の実施形態によるセンサシステム１の概略構成を示すブロック図。 （ａ）は基本的なスイッチトキャパシタ１３ａの構成を示す回路図、（ｂ）は本実施形態のスイッチトキャパシタ１３の回路図。 図１の比較例によるセンサシステム１ａのブロック図。 図１のＡＧＣ部２の内部構成をより詳細に示したブロック図。 （ａ）は搬送波信号の振幅が規定値の場合の信号波形図、（ｂ）は搬送波信号の振幅が規定値よりも小さい場合の信号波形図、（ｃ）は搬送波信号の振幅が規定値より大きい場合の信号波形図。 ＤＬＰＦ２４の内部構成の一例を示すブロック図。

以下、図面を参照しながら本発明の実施形態を説明する。

図１は本発明の実施形態によるセンサシステム１の概略構成を示すブロック図である。図１のセンサシステム１は、大きく分けて、ＡＧＣ部２と、信号処理部３と、センサ４との３つに分けられる。ＡＧＣ部２と信号処理部３は、それぞれ半導体チップで構成可能である。ＡＧＣ部２と信号処理部３は一つの半導体チップで構成してもよいし、別個の半導体チップで構成してもよい。これに対して、センサ４は、ＡＧＣ部２および信号処理部３とは別個に設けられる。

センサ４は、交流信号を出力する、いわゆる共振（振動）系センサである。センサ４が検出する対象は特に限定されない。本実施形態のセンサ４は、例えば角速度を検出する角速度センサ４である。

ＡＧＣ部２は、センサ４から出力された交流のセンサ検出信号を振幅が一定の搬送波信号（キャリア信号）に重畳したセンサ変調信号を生成する制御を行う。センサ検出信号と搬送波信号は必ずしも位相が同じであるとは限らず、例えば、搬送波信号とは位相が９０度ずれたセンサ検出信号が搬送波信号に重畳されてセンサ変調信号が生成される。

信号処理部３は、バッファ５と、センサ変調信号から搬送波信号を除去する検波回路６と、検波回路６の出力信号に含まれる高周波成分を除去するローパスフィルタ（ＬＰＦ）７とを有する。ローパスフィルタ７の出力によりセンサ検出信号が取り出される。このセンサ検出信号は、例えば角速度センサ４の場合は、角速度信号である。

ＡＧＣ部２は、自律発振ループ部８と、自動調整ループ部９とを有する。自律発振ループ部８は、センサ４から出力されたセンサ検出信号の周波数と同じ周波数の搬送波信号を生成する処理を行う。自動調整ループ部９は、搬送波信号を基準電圧レベルと比較した結果をデジタル処理して、搬送波信号の振幅が一定になるように帰還制御を行う。

自律発振ループ部８は、縦続接続された複数段のバッファ１１と、位相シフト回路１２と、センサ４とをリング状に接続して構成されている。複数段のバッファ１１のうち少なくとも一つには、スイッチトキャパシタ１３が接続されており、このスイッチングキャパシタのスイッチＳＷ１，ＳＷ２を切り替えることにより、スイッチトキャパシタ１３の接続されたバッファ１１の利得を調整する。このスイッチトキャパシタ１３が接続されたバッファ１１は、搬送波信号の振幅調整を行うアンプに対応する。

自動調整ループ部９は、比較器２１と、デジタル処理部２２とを有し、デジタル処理部２２から出力された制御信号により、スイッチトキャパシタ１３のスイッチＳＷ１，ＳＷ２を切り替える。

デジタル処理部２２は、カウンタ２３と、デジタルローパスフィルタ（ＤＬＰＦ）２４と、パルス幅制御回路（ＰＷＭ回路）２５とを有する。

比較器２１は、搬送波信号を基準電圧レベルと比較する。カウンタ２３は、比較器２１での比較結果に基づいて、搬送波信号の振幅が基準電圧レベル以上の間はカウントアップし、搬送波信号の振幅が基準電圧レベル未満の間はカウントダウンするカウント値を生成する。

ＤＬＰＦ２４は、所定期間内のカウント値を平均化したデジタル平滑信号を生成する。ＰＷＭ回路２５は、デジタル平滑信号に基づいて、スイッチトキャパシタ１３のスイッチＳＷ１，ＳＷ２を切替制御するための制御信号を生成する。

本実施形態の技術的特徴の一つは、バッファ１１の利得調整のためにスイッチトキャパシタ１３を用いることである。本実施形態のスイッチトキャパシタ１３は、基本的なスイッチトキャパシタ１３ａとは構成が異なっている。図２（ａ）は基本的なスイッチトキャパシタ１３ａの構成を示す回路図、図２（ｂ）は本実施形態のスイッチトキャパシタ１３の回路図である。厳密には、図１等に示したスイッチトキャパシタ１３は図２（ｂ）と若干構成が異なっているが、以下では図２（ｂ）を用いて本実施形態のスイッチトキャパシタ１３について説明する。

図２（ａ）の基本的なスイッチトキャパシタ１３ａは、信号入力端子とバッファ１１の入力端子との間に直列接続されたスイッチＳＷ３，ＳＷ４およびキャパシタＣ１と、キャパシタＣ１の一端と接地端子との間に接続されたスイッチＳＷ５と、キャパシタＣ１の他端と接地端子との間に接続されたスイッチＳＷ６と、バッファ１１の入力端子と信号出力端子との間に接続されたスイッチＳＷ１，ＳＷ２およびキャパシタＣ２，Ｃ３とを有する。

図２（ａ）の基本的なスイッチトキャパシタ１３ａでは、キャパシタＣ１〜Ｃ３の容量比により、電気特性を決めることができる。

これに対して、本実施形態のスイッチトキャパシタ１３は、信号入力端子とバッファ１１の入力端子との間に抵抗Ｒ１のみが接続されており、図２（ａ）のスイッチＳＷ３〜ＳＷ６とキャパシタＣ１は持たない。このように、バッファ１１の入力端子に抵抗Ｒ１のみを接続することにより、バッファ１１の利得に周波数依存性を持たせることができる。より具体的には、スイッチＳＷ１，ＳＷ２の切替周波数ｆに応じて、バッファ１１の利得を制御することができる。

例えば、図２（ｂ）のスイッチＳＷ１，ＳＷ２とキャパシタＣ３で構成される部分のインピーダンスをＲとすると、以下の（１）式が成り立つ。
Ｒ＝１／（ｆＣ２） …（１）

図２（ｂ）のバッファ１１の利得Ｇは、以下の（２）式で表される。
Ｇ＝（Ｒ／Ｒ１） …（２）

これらの式から、スイッチＳＷ１，ＳＷ２の切替周波数ｆが高いほど、インピーダンスＲは小さくなり、利得Ｇが小さくなる。

このように、切替周波数ｆを切り替えることで、利得Ｇを任意の値に設定できることがわかる。本実施形態は、切替周波数ｆを制御することで、バッファ１１の利得Ｇを調整する。

図３は図１の比較例によるセンサシステム１ａのブロック図である。図３のセンサシステム１ａは、デジタル処理部２２とスイッチトキャパシタ１３を持たない点で、図１のセンサシステム１と異なる。図３の自律発振ループ部８内の縦続接続されたバッファ１１のうち一つには、スイッチトキャパシタ１３の代わりに可変抵抗２６が接続されており、この可変抵抗２６の抵抗値を自動調整ループ部９から出力された制御信号にて調整する。

また、図３の自動調整ループ部９は、デジタル処理部２２の代わりにチャージポンプ２７を有する。このチャージポンプ２７は、比較器２１で検出された差分信号を電圧信号に変換する。チャージポンプ２７の出力端子と接地端子との間にはキャパシタ２８が接続されており、チャージポンプ２７の出力インピーダンスとキャパシタ２８とで、アナログ・ローパスフィルタが形成される。

自動調整ループ部９は、搬送波信号の振幅を一定にする制御を行うものであり、その制御帯域は、搬送波信号の周波数よりも低くなければならない。このため、図３の自動調整ループ部９では、チャージポンプ２７の出力インピーダンスとキャパシタ２８とで、大きな時定数ＣＲを作り出さなければならず、どうしても回路面積が大きくなってしまう。

上述した図１のＤＬＰＦ２４は、図３のチャージポンプ２７の出力インピーダンスとキャパシタ２８とで構成されるアナログ・ローパスフィルタと同じフィルタリング特性になるように、構成されている。図１のＤＬＰＦ２４は、デジタル信号処理により低周波制御帯域を得る。このため、図３のような大きな時定数ＣＲを設ける必要はない。このため、図１のＤＬＰＦ２４を設けることで、回路面積の縮小化が図れる。

図４は図１のＡＧＣ部２の内部構成をより詳細に示したブロック図である。図４では、ＡＧＣ部２内の自律発振ループ部８が４つのバッファ１１を縦続接続して、そのうちの２つのバッファ１１がそれぞれスイッチトキャパシタ１３を有する例を示している。スイッチトキャパシタ１３の接続されたバッファ１１の数を増やすことで、ゲインの調整範囲を広げることができ、ダイナミックレンジの向上が図れる。

なお、縦続接続されたバッファ１１のうち、少なくとも一つのバッファ１１がスイッチトキャパシタ１３を備えていればよく、図４は一例にすぎない。また、自律発振ループ部８内のバッファ１１の接続段数も任意である。

図４に示すスイッチトキャパシタ１３は、基本的には図２（ｂ）のスイッチトキャパシタ１３と同様の構成を有する。図２（ｂ）との違いは、バッファ１１の入出力端子間に抵抗Ｒ２を接続している点である。

上述した（１）式に示すように、スイッチトキャパシタ１３内のスイッチＳＷ１，ＳＷ２の切替周波数ｆが高いほど、スイッチトキャパシタ１３のインピーダンスＲは小さくなる。スイッチトキャパシタ１３は、バッファ１１の入出力端子間に接続されているため、上述した（２）式に示すように、スイッチトキャパシタ１３のインピーダンスＲが大きいほど、バッファ１１の利得は大きくなる。すなわち、スイッチＳＷ１，ＳＷ２の切替周波数ｆが高いほどバッファ１１の利得は小さくなり、切替周波数ｆが小さいほどバッファ１１の利得は大きくなる。

このため、スイッチＳＷ１，ＳＷ２の切替周波数ｆを細かく制御すれば、バッファ１１の利得も細かく制御できることになる。

スイッチトキャパシタ１３内のスイッチＳＷ１，ＳＷ２は、デジタル処理部２２内のＰＷＭ回路２５から出力される制御信号により切り替えられる。本実施形態では、デジタル処理部２２によって、スイッチＳＷ１，ＳＷ２の切替周波数ｆをきめ細かく制御可能な制御信号を生成する。以下では、デジタル処理部２２の処理動作を詳細に説明する。

図５はデジタル処理部２２内の各部の信号波形を示す図であり、図５（ａ）は搬送波信号の振幅が規定値の場合の信号波形、図５（ｂ）は搬送波信号の振幅が規定値よりも小さい場合の信号波形、図５（ｃ）は搬送波信号の振幅が規定値より大きい場合の信号波形をそれぞれ示している。

比較器２１は、搬送波信号と基準電圧レベルとを比較して、搬送波信号が基準電圧レベルより大きい場合には、図５の波形ｃで示すパルス信号を出力する。カウンタ２３は、搬送波信号が基準電圧レベルより大きい場合、すなわち比較器２１からパルス信号が出力されている期間内はカウントアップを継続し、搬送波信号が基準電圧レベル以下の場合、すなわち比較器２１からパルス信号が出力されていない期間内はカウントダウンを継続する。このため、図５の波形ｄに示すように、カウンタ２３の出力波形ｄは、ノコギリ状になる。なお、カウンタ２３の出力はデジタル値であるため、実際には段階的に値が変化するギザギザの波形になるが、カウンタ２３のクロック周波数が十分に高い場合は、実質的に図５のようなノコギリ状になる。

カウンタ２３の出力信号波形ｄをより詳しく説明すると、搬送波信号の振幅が規定値と同じ場合は、図５（ａ）のように、所定の電圧レベルを基準として、線形に増加する期間と線形に減少する期間が交互に繰り返される信号波形になる。搬送波信号の振幅が規定値より小さい場合は、図５（ｂ）に示すように、時間とともに線形に減少する電圧レベルを基準として、線形に増加する期間と線形に減少する期間が交互に繰り返される信号波形になる。搬送波信号の振幅が規定値より大きい場合は、図５（ｃ）に示すように、時間とともに線形に増加する電圧レベルを基準として、線形に増加する期間と線形に減少する期間が交互に繰り返される信号波形になる。

ＤＬＰＦ２４は、上述したように、アナログ・ローパスフィルタと同様の特性を持つものであり、カウンタ２３の出力信号を所定期間で平均化した信号を生成する。

図６はＤＬＰＦ２４の内部構成の一例を示すブロック図である。図６のＤＬＰＦ２４は、直列接続された４つの遅延回路３１と、各遅延回路３１の出力信号の利得調整を行うバッファ３２と、各バッファ３２の出力信号を加算する加算器３３とを有する。

図６のＤＬＰＦ２４は、４つの遅延回路３１の各遅延時間を合わせた所定期間内でのカウンタ２３の出力信号を加算器３３で加算することになり、加算器３３の出力は、カウンタ２３の出力信号を平均化した信号になる。この結果、図５の波形ｅに示すように、ＤＬＰＦ２４の出力信号は電圧レベルが常に一定か、あるいは線形に増加または減少する信号となる。

より詳しくは、搬送波信号の振幅が規定値と同じ場合は、図５（ａ）のように、ＤＬＰＦ２４の出力信号は電圧レベルが一定になる。搬送波信号の振幅が規定値より小さい場合は、図５（ｂ）のように、ＤＬＰＦ２４の出力信号は時間ととともに線形に減少する信号になる。搬送波信号の振幅が規定値より大きい場合は、図５（ｃ）のように、ＤＬＰＦ２４の出力信号は時間とともに線形に増加する信号になる。

ＤＬＰＦ２４の出力信号はＰＷＭ回路２５に入力される。ＰＷＭ回路２５は、ＤＬＰＦ２４の出力信号に基づいて、内部的にパルス幅の異なるＰＷＭパルス信号（図５の波形ｆ）を生成する。このＰＷＭパルス信号は、ＰＷＭ回路２５内の内部信号であり、外部には出力されない。ＰＷＭ回路２５は、ＤＬＰＦ２４の出力信号の一周期内に、均等な割合でＰＷＭパルス信号が出現するように、ＰＷＭパルス信号の出現時刻とパルス幅を決定する。

次に、ＰＷＭ回路２５は、ＰＷＭパルス信号のパルス出力期間内に、発振信号ＯＳＣ（図５の波形ｇ）に基づいて、パルス幅が一定のパルス信号からなる制御信号（図５の波形ｈ，ｉ）を生成する。ＰＷＭパルス信号のパルス幅が広いほど、制御信号に含まれるパルス信号の数が多くなる。波形ｈに示す制御信号PULSEPはスイッチＳＷ１の切替を行い、波形ｉに示す制御信号PULSEMはスイッチＳＷ２の切替を行う。これら制御信号PULSEPとPULSEMは位相が互いにずれており、これによりスイッチＳＷ１，ＳＷ２は、オン期間が重ならないようにオン／オフする。

これにより、搬送波信号の振幅が規定値と同じ場合と比べて、搬送波信号の振幅が規定値より小さい場合は、制御信号に含まれるパルス信号の数が少なくなり、一方、搬送波信号の振幅が規定値より大きい場合は、制御信号に含まれるパルス信号の数が多くなる。

制御信号に含まれるパルス信号の数が多いということは、スイッチトキャパシタ１３のスイッチＳＷ１，ＳＷ２の切替周波数ｆが高いことを意味する。この場合、スイッチトキャパシタ１３のインピーダンスＲが小さくなり、結果として、スイッチトキャパシタ１３の接続されたバッファ１１の利得が小さくなって、搬送波信号の振幅が小さくなる。これにより、制御信号に含まれるパルス信号の数が減少する。

逆に、制御信号に含まれるパルス信号の数が少ない場合は、スイッチトキャパシタ１３のスイッチＳＷ１，ＳＷ２の切替周波数ｆが低くなり、スイッチトキャパシタ１３のインピーダンスＲが大きくなって、スイッチトキャパシタ１３の接続されたバッファ１１の利得が大きくなり、搬送波信号の振幅が大きくなる。これにより、制御信号に含まれるパルス信号の数が増加する。

このように、自動調整ループ部９は、搬送波信号の振幅を基準電圧レベルと比較した結果に応じて、制御信号内のパルス信号の数を増減させて、これにより、スイッチトキャパシタ１３の切替周波数ｆを可変制御して、バッファ１１の利得を調整するため、搬送波信号の振幅が規定値に一致するような帰還制御を行うことができる。

ＰＷＭ回路２５の具体的な構成として、ΔΣＤ／Ａコンバータを設けることにより、スイッチの切替周波数の低域での平均周波数を高精度に設定することができ、振幅設定精度を向上できる。

ところで、本実施形態において、ＰＷＭ回路２５で内部信号として生成したＰＷＭパルス信号をそのまま出力せずに、ＰＷＭパルス信号のパルス幅分の数のパルス信号を出力する理由は、スイッチＳＷ１，ＳＷ２の切替周波数ｆを制御することで、バッファ１１の利得調整を行うためである。切替周波数ｆを制御するには、ＰＷＭ回路２５から出力されるパルス信号の数を可変させる必要があり、単にパルス幅を変えた信号を出力するだけでは、切替周波数ｆの制御ができない。そこで、本実施形態では、ＰＷＭパルス信号のパルス幅をパルス信号の数に置き換えて、パルス信号の数の大小により、スイッチトキャパシタ１３の切替周波数ｆを制御している。

次に、本実施形態によるセンサシステム１の動作を説明する。ＡＧＣ部２内の自律発振ループ部８は、搬送波信号の周波数が、センサ４から出力されたセンサ検出信号の周波数と同じ周波数になるように帰還制御する。この自律発振ループ部８により、センサ検出信号は、搬送波信号に重畳されることになるが、センサ検出信号の位相と搬送波信号の位相とは必ずしも一致しているとは限らず、ある位相差（例えば９０度）を維持した状態で重畳される場合もありうる。本明細書では、搬送波信号に重畳されたセンサ検出信号を、センサ変調信号と呼ぶ。

センサ変調信号は、図１に示す信号処理部３内の検波回路６に入力されて、搬送波信号成分が除去される。次に、ローパスフィルタ７で高周波ノイズが除去されて、元のセンサ検出信号が抽出される。このセンサ検出信号は、例えば角速度信号である。

一方、自律発振ループ部８で生成された搬送波信号は、自動調整ループ部９内の比較器２１に入力される。比較器２１は、搬送波信号の振幅を基準電圧レベルと比較して、搬送波信号の振幅が基準電圧レベルを上回っている期間内にパルス信号を出力する（図５の波形ｃ）。

このパルス信号は、デジタル処理部２２に入力されて、デジタル的に処理されて制御信号が生成される。この制御信号により、自律発振ループ部８内のバッファ１１の利得が制御される。

デジタル処理部２２の処理動作をより詳細に説明すると、まずは、比較器２１から出力されたパルス信号に基づいて、カウンタ２３は、搬送波信号の振幅が基準電圧レベル以上の場合はカウントアップし、搬送波信号の振幅が基準電圧レベル未満の場合はカウントダウンするカウント信号を生成する（図５の波形ｄ）。

次に、ＤＬＰＦ２４は、カウント信号を、所定期間内で平均化した信号を生成する（図４の波形ｅ）。次に、ＰＷＭ回路２５は、ＤＬＰＦ２４で生成された信号に基づいて、ＰＷＭパルス信号を内部信号として生成し、このＰＷＭパルス信号のパルス幅をパルス数に置換したパルス幅一定のパルス信号を含む制御信号を生成する。そして、この制御信号により、自律発振ループ部８内のバッファ１１に接続されたスイッチトキャパシタ１３のスイッチの切替周波数を制御する。この結果、このバッファ１１の利得が細かく制御されることになる。

このように、本実施形態では、センサ検出信号を重畳するための搬送波信号の振幅を一定に制御するために、デジタル処理部２２とスイッチトキャパシタ１３を設けて、スイッチトキャパシタ１３のスイッチの切替周波数ｆを制御する。これにより、スイッチトキャパシタ１３の接続されたバッファ１１の利得を高精度かつ細かく調整できる。

また、スイッチトキャパシタ１３で利得調整を行うことにより、広いダイナミックレンジにて信号の線形性を確保できる。

さらに、自動調整ループ部９は、自律発振ループ部８よりも低い周波数帯域で動作させる必要があり、図３のように、チャージポンプ２７とキャパシタ２８によりアナログ・ローパスフィルタを構成する場合には、大きなＣＲ時定数を得るために容量の大きなキャパシタ２８等を用いる必要があったが、本実施形態では、自動調整ループ部９にデジタル処理部２２を設けてデジタル信号処理を行うため、大きなＣＲ時定数を作る必要がなくなり、小さな回路面積で自動調整ループ部９を構成できることから、半導体チップ化が容易になる。

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ センサシステム、２ ＡＧＣ部、３ 信号処理部、４ センサ、６ 検波回路、 ７ ローパスフィルタ、８ 自律発振ループ部、９ 自動調整ループ部、１１ バッファ、１２ 位相シフト回路、１３ スイッチトキャパシタ、２１ 比較器、２２ デジタル処理部、２３ カウンタ、２４ ＤＬＰＦ、２５ ＰＷＭ回路

Claims (8)

1. センサから出力された交流信号の周波数と同じ周波数の搬送波信号に、前記交流信号を重畳したセンサ変調信号を生成する自律発振ループ部と、
   前記搬送波信号を基準電圧レベルと比較した結果をデジタル処理して、前記搬送波信号の振幅調整用の制御信号を生成する振幅調整ループ部と、を備え、
   前記自律発振ループ部は、
   前記搬送波信号の振幅調整を行うアンプと、
   前記制御信号により切替制御されるスイッチを有し、該スイッチの切替周波数により前記アンプの利得を制御可能なスイッチトキャパシタと、を有することを特徴とするセンサ制御回路。
2. 前記振幅調整ループ部は、前記搬送波信号の振幅が一定になるように前記制御信号を生成することを特徴とする請求項１に記載のセンサ制御回路。
3. 前記振幅調整ループ部は、
   前記搬送波信号の振幅を前記基準電圧レベルと比較する比較器と、
   前記比較器での比較結果に基づいて、前記搬送波信号の振幅が前記基準電圧レベル以上の間はカウントアップし、前記搬送波信号の振幅が前記基準電圧レベル未満の間はカウントダウンするカウント値を生成するカウンタと、
   所定期間内の前記カウント値を平均化したデジタル平滑信号を生成するデジタルフィルタと、
   前記デジタル平滑信号に基づいて、前記制御信号を生成するパルス幅変調回路と、を有することを特徴とする請求項１または２に記載のセンサ制御回路。
4. 前記パルス幅変調回路は、パルス幅が一定のパルス信号が前記比較器での比較結果に応じた数分含まれた前記制御信号を生成することを特徴とする請求項３に記載のセンサ制御回路。
5. 前記パルス幅変調回路は、前記搬送波信号の振幅が前記基準電圧レベル以上の期間が長いほど、所定期間内に含まれる前記パルス信号の数が多い前記制御信号を生成することを特徴とする請求項１乃至４のいずれかに記載のセンサ制御回路。
6. 前記自律発振ループ部は、リング状に接続される、複数のバッファ、位相シフタおよび前記センサを有し、
   前記複数のバッファの少なくとも一つは、前記スイッチトキャパシタが接続された前記アンプであることを特徴とする請求項１乃至５のいずれかに記載のセンサ制御回路。
7. 前記センサは、角速度を検出して、角速度に応じた前記発振信号を出力する角速度センサであることを特徴とする請求項１乃至５のいずれかに記載のセンサ制御回路。
8. 検出対象物の検出結果である交流信号を出力するセンサと、
   前記交流信号を搬送波信号に重畳したセンサ変調信号を出力するセンサ制御回路と、
   前記センサ変調信号から前記搬送波信号を除去して前記交流信号を抽出する信号処理部と、を備え、
   前記センサ制御回路は、
   前記交流信号の周波数と同じ周波数の前記搬送波信号に、前記交流信号を重畳した前記センサ変調信号を生成する自律発振ループ部と、
   前記搬送波信号を基準電圧レベルと比較した結果をデジタル処理して、前記搬送波信号の振幅調整用の制御信号を生成する振幅調整ループ部と、を備え、
   前記自律発振ループ部は、
   前記搬送波信号の振幅調整を行うアンプと、
   前記制御信号により切替制御されるスイッチを有し、該スイッチの切替周波数により前記アンプの利得を制御可能なスイッチトキャパシタと、を有することを特徴とするセンサシステム。

Images