JP3469825B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP3469825B2 JP3469825B2 JP20472799A JP20472799A JP3469825B2 JP 3469825 B2 JP3469825 B2 JP 3469825B2 JP 20472799 A JP20472799 A JP 20472799A JP 20472799 A JP20472799 A JP 20472799A JP 3469825 B2 JP3469825 B2 JP 3469825B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- filter
- inverting
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 8
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ回路に関し、特に
テレビ受像機の水平同期信号に同期した動作クロックを
発生させるラインロック型のＰＬＬ回路に関する。
テレビ受像機の水平同期信号に同期した動作クロックを
発生させるラインロック型のＰＬＬ回路に関する。
【０００２】
【従来の技術】ＰＬＬ回路は一般に、基準信号と比較信
号の位相差を比較し、その比較結果を正負のパルス形態
で出力し、このパルス信号をループフィルタで平滑して
電圧制御発振器に与え、前記比較信号の周波数を基準信
号に同期した周波数にロックする構成となっている。そ
して、ループフィルタに用いるローパスフィルタとして
は、ＣＲなどの受動部品を利用した非反転型のものと、
ＯＰアンプなどの能動部品を利用した反転型のものがあ
り、用途に応じて選択的に使用される（トランジスタ技
術１９９９年6月号２３９頁参照）。
号の位相差を比較し、その比較結果を正負のパルス形態
で出力し、このパルス信号をループフィルタで平滑して
電圧制御発振器に与え、前記比較信号の周波数を基準信
号に同期した周波数にロックする構成となっている。そ
して、ループフィルタに用いるローパスフィルタとして
は、ＣＲなどの受動部品を利用した非反転型のものと、
ＯＰアンプなどの能動部品を利用した反転型のものがあ
り、用途に応じて選択的に使用される（トランジスタ技
術１９９９年6月号２３９頁参照）。
【０００３】
【発明が解決しようとする課題】ところで、ループフィ
ルタとして反転型と非反転型を用途に応じて使い分ける
ことが要望されているが、反転型と非反転型とで信号の
極性が反転するので、それらに応じた回路設計を行なう
必要が有り、回路設計作業が複雑化するという問題が有
った。そこで本発明は、反転型と非反転型のフィルタを
切替えて使用することができ、その取り扱いを良好とし
たＰＬＬ回路を提供することを課題とする。
ルタとして反転型と非反転型を用途に応じて使い分ける
ことが要望されているが、反転型と非反転型とで信号の
極性が反転するので、それらに応じた回路設計を行なう
必要が有り、回路設計作業が複雑化するという問題が有
った。そこで本発明は、反転型と非反転型のフィルタを
切替えて使用することができ、その取り扱いを良好とし
たＰＬＬ回路を提供することを課題とする。
【０００４】
【課題を解決するための手段】本発明のＰＬＬ回路は、
請求項１に記載のように、基準信号と比較信号の位相差
を比較しその比較結果に基づいて正負のパルスを選択的
に出力する位相比較器と、この比較器の出力を平滑化し
て出力する反転型と非反転型の複数のフィルタを備える
ループフィルタと、このフィルタの出力電圧に応じた周
波数のクロック信号を発生する電圧制御発振器と、この
発振器のクロック信号を分周して前記比較信号とする分
周器とを備えたＰＬＬ回路において、前記比較器はその
出力の正負の極性を切替える切替手段を備えていること
を特徴とする。
請求項１に記載のように、基準信号と比較信号の位相差
を比較しその比較結果に基づいて正負のパルスを選択的
に出力する位相比較器と、この比較器の出力を平滑化し
て出力する反転型と非反転型の複数のフィルタを備える
ループフィルタと、このフィルタの出力電圧に応じた周
波数のクロック信号を発生する電圧制御発振器と、この
発振器のクロック信号を分周して前記比較信号とする分
周器とを備えたＰＬＬ回路において、前記比較器はその
出力の正負の極性を切替える切替手段を備えていること
を特徴とする。
【０００５】本発明のＰＬＬ回路は、請求項２に記載の
ように、電圧制御発振器と、この発振器が出力するクロ
ック信号を分周する分周器と、水平同期信号と前記分周
器の分周信号の位相差を比較して出力する位相比較器
と、この比較器の出力を平滑化するとともに前記電圧制
御発振器に電圧を与えるループフィルタとを備えるライ
ンロック型のＰＬＬ回路において、前記比較器はその出
力の正負を切替える切替手段を備えているとともに、前
記ループフィルタは、反転型と非反転型の複数のフィル
タを備えてそれらを切替え自在としていることを特徴と
する。
ように、電圧制御発振器と、この発振器が出力するクロ
ック信号を分周する分周器と、水平同期信号と前記分周
器の分周信号の位相差を比較して出力する位相比較器
と、この比較器の出力を平滑化するとともに前記電圧制
御発振器に電圧を与えるループフィルタとを備えるライ
ンロック型のＰＬＬ回路において、前記比較器はその出
力の正負を切替える切替手段を備えているとともに、前
記ループフィルタは、反転型と非反転型の複数のフィル
タを備えてそれらを切替え自在としていることを特徴と
する。
【０００６】
【発明の実施の形態】以下本発明の実施例について、テ
レビの水平同期信号に同期したクロック信号を発生する
ラインロック型のＰＬＬ回路を例にとり図面を参照して
説明する。
レビの水平同期信号に同期したクロック信号を発生する
ラインロック型のＰＬＬ回路を例にとり図面を参照して
説明する。
【０００７】ＰＬＬ回路１は、基準信号と比較信号の位
相を比較してその位相差を求めて出力する位相比較器２
と、この比較器の出力を平滑して出力するループフィル
タ３と、クロック信号ＣＬ１を発生する電圧制御発振器
４と、クロック信号ＣＬ１を分周してクロック信号ＣＬ
２を発生する分周器５を備えている。
相を比較してその位相差を求めて出力する位相比較器２
と、この比較器の出力を平滑して出力するループフィル
タ３と、クロック信号ＣＬ１を発生する電圧制御発振器
４と、クロック信号ＣＬ１を分周してクロック信号ＣＬ
２を発生する分周器５を備えている。
【０００８】位相比較器２は、基準信号として同期信号
分離回路（図示せず）から与えられる水平同期信号ＨＳ
が入力され、比較信号として分周器５が出力する分周ク
ロック信号ＣＬ２が入力され、それらの信号の位相を比
較する位相比較部６と出力段７を備えている。比較部６
は位相差に応じたパルス状の信号をＵＰ、ＤＯＷＮの２
つの出力端子から出力段７に出力する。出力段７は、Ｕ
Ｐ、ＤＯＷＮの出力端子から出力されるパルス状出力の
一方の極性を反転させた後に両者を合成して出力する構
成としている。さらに、出力段７は、比較部６の2出力
の極性をコントロール信号ＬＰＦＣＯＮＴによって切替
えるための極性切替え回路を備えている。この切替え回
路を含む出力段７は、2つのスリーステートバッファＢ
Ｆ１，ＢＦ２の各々の制御端子に比較部６の2つの出力
を接続し、一方のスリーステートバッファＢＦ１の入力
にコントロール信号ＬＰＦＣＯＮＴを、他方のバッファ
ＢＦ２の入力にインバータＩＮＶを介してコントロール
信号ＬＰＦＣＯＮＴを接続した構成としている。スリー
ステートバッファＢＦ１，ＢＦ２は、制御端子に信号が
与えられていない間は、開放状態（ハイインピーダンス
状態）に保持されるが、制御端子に信号が与えられると
その間に、入力信号をそのまま出力する。
分離回路（図示せず）から与えられる水平同期信号ＨＳ
が入力され、比較信号として分周器５が出力する分周ク
ロック信号ＣＬ２が入力され、それらの信号の位相を比
較する位相比較部６と出力段７を備えている。比較部６
は位相差に応じたパルス状の信号をＵＰ、ＤＯＷＮの２
つの出力端子から出力段７に出力する。出力段７は、Ｕ
Ｐ、ＤＯＷＮの出力端子から出力されるパルス状出力の
一方の極性を反転させた後に両者を合成して出力する構
成としている。さらに、出力段７は、比較部６の2出力
の極性をコントロール信号ＬＰＦＣＯＮＴによって切替
えるための極性切替え回路を備えている。この切替え回
路を含む出力段７は、2つのスリーステートバッファＢ
Ｆ１，ＢＦ２の各々の制御端子に比較部６の2つの出力
を接続し、一方のスリーステートバッファＢＦ１の入力
にコントロール信号ＬＰＦＣＯＮＴを、他方のバッファ
ＢＦ２の入力にインバータＩＮＶを介してコントロール
信号ＬＰＦＣＯＮＴを接続した構成としている。スリー
ステートバッファＢＦ１，ＢＦ２は、制御端子に信号が
与えられていない間は、開放状態（ハイインピーダンス
状態）に保持されるが、制御端子に信号が与えられると
その間に、入力信号をそのまま出力する。
【０００９】ループフィルタ３は、入出力の信号極性が
反転しない非反転型ローパスフィルタＬＰＦ１と、信号
極性が反転する反転型ローパスフィルタＬＰＦ２の2種
類のフィルタを備えている。そして、これらのフィルタ
ＬＰＦ１，ＬＰＦ２は、切替え回路８によってその一方
が選択できるようになっている。切替え回路８は、コン
トロール信号ＬＰＦＣＯＮＴによって前記出力段７の極
性切替えと連動してフィルタの切替え制御を実行する構
成としている。ここで、非反転型としては、図2（ａ）
に示すようなローパスフィルタを、反転型としては図2
（ｂ）に示すようなローパスフィルタを採用している
が、これ以外の形態のものを採用することもできる。図
2（ａ）（ｂ）に示すローパスフィルタは、出力段７の
出力がハイインピーダンス状態の場合に所定の中間電圧
を与えるバイアス回路ＶＢを備えている。
反転しない非反転型ローパスフィルタＬＰＦ１と、信号
極性が反転する反転型ローパスフィルタＬＰＦ２の2種
類のフィルタを備えている。そして、これらのフィルタ
ＬＰＦ１，ＬＰＦ２は、切替え回路８によってその一方
が選択できるようになっている。切替え回路８は、コン
トロール信号ＬＰＦＣＯＮＴによって前記出力段７の極
性切替えと連動してフィルタの切替え制御を実行する構
成としている。ここで、非反転型としては、図2（ａ）
に示すようなローパスフィルタを、反転型としては図2
（ｂ）に示すようなローパスフィルタを採用している
が、これ以外の形態のものを採用することもできる。図
2（ａ）（ｂ）に示すローパスフィルタは、出力段７の
出力がハイインピーダンス状態の場合に所定の中間電圧
を与えるバイアス回路ＶＢを備えている。
【００１０】電圧制御発振器４は、ループフィルタ３の
出力電圧に基づいて発振周波数が設定され、この例で
は、２０ＭＨｚ前後のパルス状クロック信号ＣＬ１を発
生する。この電圧制御発振器４が出力するクロック信号
ＣＬ１は、分周器５に与えられるとともに、表示回路の
デジタル基準クロック信号ＯＳＣとして利用される。分
周器５は、テレビジョンの方式、例えばＮＴＳＣとＰＡ
Ｌに応じて分周比が設定され、１５ＫＨｚ前後のクロッ
ク信号ＣＬ２を発生させる。
出力電圧に基づいて発振周波数が設定され、この例で
は、２０ＭＨｚ前後のパルス状クロック信号ＣＬ１を発
生する。この電圧制御発振器４が出力するクロック信号
ＣＬ１は、分周器５に与えられるとともに、表示回路の
デジタル基準クロック信号ＯＳＣとして利用される。分
周器５は、テレビジョンの方式、例えばＮＴＳＣとＰＡ
Ｌに応じて分周比が設定され、１５ＫＨｚ前後のクロッ
ク信号ＣＬ２を発生させる。
【００１１】次に、上記構成の動作について説明する。
まず、ループフィルタ３として、非反転型のフィルタＬ
ＰＦ１を選択する場合は、コントロール信号ＬＰＦＣＯ
ＮＴをＬレベルに保持する。この信号によって、一方の
スリーステートバッファＢＦ１にＬレベルの信号が入力
され、他方のバッファＬＰＦ２にインバータＩＮＶを介
してＨレベルの信号が供給される。ループフィルタ３
は、コントロール信号ＬＰＦＣＯＮＴによって非反転の
フィルタＬＰＦ１を選択する。電圧制御発振器４は、フ
ィルタ３から供給される電圧によって定まる周波数のク
ロック信号ＣＬ１を発生させ、それを分周器５に出力す
る。分周器５は、予め設定された分周比に基づいて分周
した後のクロック信号ＣＬ２を位相比較器２に出力す
る。位相比較器２は、この分周器５からの信号ＣＬ２と
水平同期信号ＨＳの位相差を求め、一方の出力端子から
パルス状の信号を発生する。このパルス状の信号によっ
て、出力段７のスリーステートバッファＢＦ１，ＢＦ２
の一方が能動状態となり、ＬあるいはＨレベルのパルス
信号がフィルタ3に出力される。この信号によってフィ
ルタＬＰＦ１の出力電圧が変動し、それに伴って電圧制
御発振器４の発振周波数が変動する。この様な動作が、
前記位相比較器の2つの入力信号間に位相差がなくなる
まで繰り返される。位相差がなくなると、ＰＬＬ回路１
がロック状態となり、電圧制御発振器４の周波数が一定
に保持され、これが動作用クロック信号ＯＳＣとして周
辺回路に供給される。
まず、ループフィルタ３として、非反転型のフィルタＬ
ＰＦ１を選択する場合は、コントロール信号ＬＰＦＣＯ
ＮＴをＬレベルに保持する。この信号によって、一方の
スリーステートバッファＢＦ１にＬレベルの信号が入力
され、他方のバッファＬＰＦ２にインバータＩＮＶを介
してＨレベルの信号が供給される。ループフィルタ３
は、コントロール信号ＬＰＦＣＯＮＴによって非反転の
フィルタＬＰＦ１を選択する。電圧制御発振器４は、フ
ィルタ３から供給される電圧によって定まる周波数のク
ロック信号ＣＬ１を発生させ、それを分周器５に出力す
る。分周器５は、予め設定された分周比に基づいて分周
した後のクロック信号ＣＬ２を位相比較器２に出力す
る。位相比較器２は、この分周器５からの信号ＣＬ２と
水平同期信号ＨＳの位相差を求め、一方の出力端子から
パルス状の信号を発生する。このパルス状の信号によっ
て、出力段７のスリーステートバッファＢＦ１，ＢＦ２
の一方が能動状態となり、ＬあるいはＨレベルのパルス
信号がフィルタ3に出力される。この信号によってフィ
ルタＬＰＦ１の出力電圧が変動し、それに伴って電圧制
御発振器４の発振周波数が変動する。この様な動作が、
前記位相比較器の2つの入力信号間に位相差がなくなる
まで繰り返される。位相差がなくなると、ＰＬＬ回路１
がロック状態となり、電圧制御発振器４の周波数が一定
に保持され、これが動作用クロック信号ＯＳＣとして周
辺回路に供給される。
【００１２】一方、異なる方式のテレビに対応する際な
どに、フィルタ３を一方のフィルタＬＰＦ１から他方の
フィルタＬＰＦ２に切替えて動作させる場合は、コント
ロール信号ＬＰＦＣＯＮＴをＬレベルからＨレベルに切
替える。この切替えによって、2つのスリーステートバ
ッファＢＦ１，ＢＦ２に入力される信号の極性が反転す
るとともに、ループフィルタ３が一方のフィルタＬＰＦ
１から他方のフィルタＬＰＦ２に切替えられる。このフ
ィルタＬＰＦ２は、反転型であるが、上述のように、位
相比較部６の出力が出力段７にて極性反転されるので、
フィルタ２の出力はフィルタＬＰＦ１の場合と同じ極性
で出力される。よって、非反転型のフィルタと反転型の
フィルタを切替えて使用しても、その極性の変化を気に
すること無く回路設計することができ、回路設計を容易
にすることができる。また、出力段７の切替えとループ
フィルタ３の切替えをコントロール信号ＬＰＦＣＯＮＴ
を用いて連動して行なうので、切替え作業性を良好にす
ることができる。
どに、フィルタ３を一方のフィルタＬＰＦ１から他方の
フィルタＬＰＦ２に切替えて動作させる場合は、コント
ロール信号ＬＰＦＣＯＮＴをＬレベルからＨレベルに切
替える。この切替えによって、2つのスリーステートバ
ッファＢＦ１，ＢＦ２に入力される信号の極性が反転す
るとともに、ループフィルタ３が一方のフィルタＬＰＦ
１から他方のフィルタＬＰＦ２に切替えられる。このフ
ィルタＬＰＦ２は、反転型であるが、上述のように、位
相比較部６の出力が出力段７にて極性反転されるので、
フィルタ２の出力はフィルタＬＰＦ１の場合と同じ極性
で出力される。よって、非反転型のフィルタと反転型の
フィルタを切替えて使用しても、その極性の変化を気に
すること無く回路設計することができ、回路設計を容易
にすることができる。また、出力段７の切替えとループ
フィルタ３の切替えをコントロール信号ＬＰＦＣＯＮＴ
を用いて連動して行なうので、切替え作業性を良好にす
ることができる。
【００１３】尚、上記実施例は、比較器２出力の極性反
転とフィルタ３の切替えをコントロール信号ＬＰＦＣＯ
ＮＴに連動させて行なっているが、非連動で切替える構
成とすることもできる。
転とフィルタ３の切替えをコントロール信号ＬＰＦＣＯ
ＮＴに連動させて行なっているが、非連動で切替える構
成とすることもできる。
【００１４】
【発明の効果】以上のように本発明によれば、比較器出
力の極性を切替えて出力するための構成を備えているの
で、ループフィルタとして反転型と非反転型のフィルタ
を切替えて使用する際の信号処理が容易となり、回路の
取り扱いが容易になる。
力の極性を切替えて出力するための構成を備えているの
で、ループフィルタとして反転型と非反転型のフィルタ
を切替えて使用する際の信号処理が容易となり、回路の
取り扱いが容易になる。
【図１】本発明の実施例を示す回路ブロック図である。
【図２】（ａ）（ｂ）は、同実施例のフィルタの構成例
を示す回路図である。
を示す回路図である。
１ ＰＬＬ回路
２ 位相比較器
３ ループフィルタ
４ 電圧制御発振器
５ 分周器
６ 位相比較部
７ 出力段
８ 切替え回路
フロントページの続き
(56)参考文献 特開 平５−235758（ＪＰ，Ａ)
特開 平７−226679（ＪＰ，Ａ)
特開 平６−140840（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03L 1/00 - 7/26
Claims (2)
- 【請求項１】 基準信号と比較信号の位相差を比較しそ
の比較結果に基づいて正負のパルスを選択的に出力する
位相比較器と、この比較器の出力を平滑化して出力する
反転型と非反転型の複数のフィルタを備えるループフィ
ルタと、このフィルタの出力電圧に応じた周波数のクロ
ック信号を発生する電圧制御発振器と、この発振器のク
ロック信号を分周して前記比較信号とする分周器とを備
えたＰＬＬ回路において、前記比較器はその出力の正負
の極性を切替える切替手段を備えていることを特徴とす
るＰＬＬ回路。 - 【請求項２】 電圧制御発振器と、この発振器が出力す
るクロック信号を分周する分周器と、水平同期信号と前
記分周器の分周信号の位相差を比較して出力する位相比
較器と、この比較器の出力を平滑化するとともに前記電
圧制御発振器に電圧を与えるループフィルタとを備える
ラインロック型のＰＬＬ回路において、前記比較器はそ
の出力の正負を切替える切替手段を備えているととも
に、前記ループフィルタは、反転型と非反転型の複数の
フィルタを備えてそれらを切替え自在としていることを
特徴とするラインロック型のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20472799A JP3469825B2 (ja) | 1999-07-19 | 1999-07-19 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20472799A JP3469825B2 (ja) | 1999-07-19 | 1999-07-19 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036401A JP2001036401A (ja) | 2001-02-09 |
| JP3469825B2 true JP3469825B2 (ja) | 2003-11-25 |
Family
ID=16495323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20472799A Expired - Fee Related JP3469825B2 (ja) | 1999-07-19 | 1999-07-19 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469825B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759885B1 (ko) * | 2003-05-15 | 2007-09-18 | 주식회사 만도 | 기계식 드럼 브레이크의 작동 레버 |
-
1999
- 1999-07-19 JP JP20472799A patent/JP3469825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036401A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| FI86493C (fi) | Televisionsmottagare med ett av en mikroprocessor styrt manoeverdon och med en kopplingsnaetdel. | |
| JP2001036401A (ja) | Ｐｌｌ回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| JPH10270999A (ja) | 半導体装置 | |
| JP2790152B2 (ja) | 位相同期発振回路 | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPH0718189Y2 (ja) | 位相同期ループ回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JPH02311021A (ja) | 位相同期ループ回路 | |
| JPH08181568A (ja) | フィルタ制御回路 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPH03284062A (ja) | ビデオ信号処理装置用ｐｌｌ回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 | |
| JPH06291653A (ja) | Ｐｌｌを用いた変調器 | |
| JPH04319869A (ja) | 位相同期回路 | |
| JPH0774626A (ja) | Ｐｌｌ回路 | |
| JPH08204552A (ja) | ディジタルｐｌｌ回路およびそのディジタルフィルタ | |
| JPH08139568A (ja) | フィルタ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |