JPH0914969A - 振動子駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 振動子の共振周波数が変化しても、精度の劣
化が発生しないこと。 【構成】 励振電極４ａ，４ｂに印加される信号とフィ
ードバック電極５ａ，５ｂに現われる信号との位相差を
設定するディジタル移相回路５０で設定された位相差を
入力し、所定の位相差に合せるように制御するＰＬＬ回
路３０の出力を基にする信号をスイッチドキャパシタフ
ィルタ８０のクロックパルスとし、それによってカット
オフ周波数を決定し、ＰＬＬ回路３０の出力を１／Ｎ
（Ｎ≧１）に分周した信号のフイルタとし、その出力を
円筒状圧電体２の駆動電圧が供給される励振電極４ａ，
４ｂに印加するものである。このとき、スイッチドキャ
パシタフィルタ８０はＰＬＬ回路３０の出力をクロック
パルスとし、ＰＬＬ回路３０の出力信号でカットオフ周
波数を決定するものであるから、常に同一特性を持たせ
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ジャイロ等に使用可能
な振動子の駆動装置に関し、例えば、角速度検出装置に
利用可能な振動子駆動装置に関するものである。

【０００２】

【従来の技術】例えば、振動子を用いて回転角速度を検
出する装置に関する技術が、特開平５−２４０６４９号
公報、特開平５−２８８５５５号公報、及び英国特許出
願公報ＧＢ２２６６１４９Ａに開示されている。

【０００３】上記のような回転角速度を検出する装置に
おいては、圧電素子等の振動子をその固有振動数と一致
する周波数で振動するように共振点で駆動し、振動子の
駆動用端子の信号と検出用端子の信号との位相差を測定
し、回転角速度を検出するようになっている。

【０００４】ところで、振動子の固有振動数は、周囲温
度等の影響によって変動する。したがって、温度変化の
生じる環境において一定の周波数で振動子を駆動する場
合には、振動子の振動状態を共振点に維持できない。振
動子の振動の振動状態が共振点からずれると、振動の振
幅が変動したり、位相差と角速度との関係に誤差が生じ
る。

【０００５】そこで、例えば、英国特許出願公報ＧＢ２
２６６１４９Ａにおいては、ＰＬＬ（位相ロックドルー
プ）回路を用いて、振動子の振動状態を共振点に維持す
るように制御している。即ち、振動子の駆動電圧印加端
子の信号と、振動子の帰還電圧取出端子の信号との位相
差が９０度になるように、ＶＣＯ（電圧制御発振回路）
の発振周波数を自動的に調整している。

【０００６】

【発明が解決しようとする課題】ＰＬＬ回路を用いて振
動子の駆動電圧印加端子の信号と、振動子の帰還電圧取
出端子の信号との位相差が９０度になるように制御する
ためには、１つの信号の位相を９０度ずらして、ＰＬＬ
回路の位相比較回路に印加される２つの信号の位相差を
定常状態で０にする必要がある。

【０００７】信号の位相をずらす移相回路は、例えば、
コンデンサ、抵抗回路等で構成される時定数回路によっ
て構成することができるが、この種の移相回路の位相シ
フト量は、周波数に応じて変化する。したがって、周囲
温度変化に伴って振動子の駆動周波数が大幅に変動する
と、ＰＬＬ回路が正しく機能しなくなり、駆動周波数が
振動子の共振周波数からずれることになる。

【０００８】また、ＰＬＬ回路に用いられるＶＣＯは、
一般に様々な高調波を含む方形波等の信号を出力するの
で、ＶＣＯの出力信号をそのまま振動子に印加すると、
振動子が角速度の測定に利用するモード以外の様々な振
動モードでも振動し、検出される信号に含まれるノイズ
が多くなり、測定誤差が増大する。そこで、一般的に
は、ＶＣＯの出力にローパスフィルタを接続し、正弦波
に近い波形の信号によって振動子を駆動する。しかし、
ローパスフィルタは時定数回路であるため、それを通過
する信号の位相変化量は、信号の周波数に応じて変化す
る。即ち、周囲温度変化に伴って、振動子の駆動周波数
が変動すると、ローパスフィルタでの位相変化によっ
て、ＰＬＬ回路が正しく機能しなくなり、駆動周波数が
振動子の共振周波数からずれることになる。

【０００９】そこで、出願人は、先の出願によって、駆
動電圧が供給される第１の端子と、共振状態において前
記第１の端子の信号に対し９０度位相がずれた信号が現
われる第２の端子とを含む振動子、前記振動子の第１の
端子に印加される信号と第２の端子に現われる信号との
位相差に応じた信号を出力する位相比較回路、前記位相
比較回路が出力する信号に応じた電圧を生成するループ
フィルタ、前記ループフィルタが出力する電圧に応じた
周波数の信号を生成する電圧制御発振回路を含み、信号
を前記振動子の第１の端子に供給するＰＬＬ回路及び前
記ＰＬＬ回路との出力と前記振動子の第１の端子との
間、前記ＰＬＬ回路の出力と前記位相比較回路の第１の
入力との間及び前記振動子の第２の端子と前記位相比較
回路の第２の入力との間の少なくとも１個所に介挿され
た積分回路を備える振動子駆動装置を提供した。

【００１０】この種の振動子駆動装置の動作は、次のよ
うに動作する。

【００１１】位相比較回路、ループフィルタ及び電圧制
御発振回路を含むＰＬＬ回路が、位相比較回路の２つの
入力端子に印加される信号の位相が一致するように、振
動子の第１の端子に印加する信号の周波数を自動制御す
る。また、振動子の第２の端子には共振状態において、
前記第１の端子の信号に対し９０度位相がずれた信号が
現われる。

【００１２】振動子を共振状態に維持するためには、そ
の状態において、位相比較回路の２つの入力端子に、周
波数と位相が等しい２つの信号を入力する必要がある。
振動子の第１の端子に印加する信号と第２の端子に現わ
れる信号との間には、共振状態において９０度の位相差
があるので、それらの信号を参照してＰＬＬ制御をす
る。このためには、移相回路を用いて少なくとも１つの
信号を９０度位相シフトする必要がある。信号を９０度
移相シフトするために積分回路を設け、ｓｉｎ関数を積
分すればｃｏｓ関数になるので、例えば、正弦波信号を
積分回路に入力すると、その出力には入力に比べて位相
が９０度遅れた正弦波（余弦波）が得られる。また、入
力信号が方形波の場合には、積分回路の出力には、入力
に比べて位相が９０度遅れた三角波が得られる。積分回
路による位相シフト量は、信号の周波数とは無関係で常
に９０度であるため、振動子の振動周波数が変動する場
合でも、積分回路の出力信号に位相ずれは生じない。し
たがって、ＰＬＬ回路が出力する駆動信号によって、振
動子を常時共振状態で振動させることができる。

【００１３】そして、例えば、積分回路に方形波を入力
することにより三角波が得られるが、三角波に含まれる
高調波成分の割合は、方形波よりもはるかに少ない。即
ち、積分回路を通すことによって、信号の高調波成分を
低減することができるので、積分回路を用いれば、フィ
ルタを省略してもノイズを低減することが可能になる。
フィルタの省略によって、信号周波数が変動する場合の
位相ずれの発生を低減できる。この積分回路は、ＰＬＬ
回路の出力と振動子の第１の端子との間、ＰＬＬ回路の
出力と位相比較回路の第１の入力との間、及び振動子の
第２の端子と前記位相比較回路の第２の入力との間の少
なくとも１個所に接続される。

【００１４】したがって、周囲温度の変動等によって振
動子の固有振動周波数が変動する場合であっても、振動
子の振動状態が共振状態からずれるのを防止するととも
に、振動子から検出される信号に含まれるノイズの増大
を防止できる。

【００１５】しかし、帰還信号をアナログ移送回路やフ
ィルタを用いて駆動信号に正帰還をかけ、帰還信号と駆
動信号の移相を固定するようにＰＬＬ制御しているか
ら、移送回路やフィルタの周波数特性により、振動子の
共振周波数の変化によって精度の劣化を招いていた。

【００１６】そこで、本発明は、振動子の共振周波数の
変化によっても、精度の劣化が発生しない振動子駆動装
置の提供を課題とする。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、請求項１にかかる振動子駆動装置は、駆動電圧が供
給される第１の端子と、共振状態において前記第１の端
子の信号に対し所定角度位相がずれた信号が現われる第
２の端子とを含む振動子と、前記振動子の第１の端子に
印加される信号と第２の端子に現われる信号との位相差
を設定するディジタル移相回路と、前記ディジタル移相
回路で設定された位相差で、前記振動子の第１の端子に
印加される信号と第２の端子に現われる信号とを入力
し、所定の位相差に合せるように制御するＰＬＬ回路
と、前記ＰＬＬ回路の出力を基にする信号をクロックパ
ルスとし、それによってカットオフ周波数を決定し、前
記ＰＬＬ回路の出力を１／Ｎ（Ｎ≧１）に分周した信号
のフイルタとし、その出力を前記振動子の駆動電圧が供
給される第１の端子に印加するスイッチドキャパシタフ
ィルタとを具備するものである。

【００１８】請求項２にかかる振動子駆動装置は、前記
ＰＬＬ回路の出力を基にするクロックパルスを、前記Ｐ
ＬＬ回路の出力を１／Ｍ（Ｍ≧１）に分周した信号とす
るものである。

【００１９】請求項３にかかる振動子駆動装置は、前記
ＰＬＬ回路の出力を基にするクロックパルスを、前記Ｐ
ＬＬ回路の出力を１／Ｍ（１＞Ｍ＞０）に逓倍した信号
とするものである。

【００２０】

【作用】請求項１においては、振動子を駆動する駆動電
圧が供給される第１の端子に印加される信号と、前記振
動子の共振状態において前記第１の端子の信号に対し所
定角度位相がずれた信号が現われる第２の端子に現われ
る信号との位相差をディジタル移相回路で設定し、前記
ディジタル移相回路で設定された位相差で、前記振動子
の第１の端子に印加される信号と第２の端子に現われる
信号とをＰＬＬ回路に入力し、このＰＬＬ回路で両信号
が所定の位相差になるように制御される。前記ＰＬＬ回
路の出力に基く信号をクロックパルスとし、それによっ
てカットオフ周波数を決定するスイッチドキャパシタフ
ィルタを、前記ＰＬＬ回路の出力を１／Ｎに分周した信
号のフイルタとし、そのフィルタを出力を前記振動子の
駆動電圧が供給される第１の端子に印加する。このと
き、スイッチドキャパシタフィルタは前記ＰＬＬ回路の
出力を基にした信号をクロックパルスとし、その前記Ｐ
ＬＬ回路の出力を基にした信号でカットオフ周波数を決
定するものであるから、常に同一特性を持たせることが
できる。

【００２１】請求項２においては、前記ＰＬＬ回路の出
力を基にするクロックパルスを、前記ＰＬＬ回路の出力
を１／Ｍ（Ｍ≧１）に分周した信号とし、スイッチドキ
ャパシタフィルタのカットオフ周波数を任意に決定でき
る。

【００２２】請求項３においては、前記ＰＬＬ回路の出
力を基にするクロックパルスを、前記ＰＬＬ回路の出力
を１／Ｍ（１＞Ｍ＞０）に逓倍した信号とし、スイッチ
ドキャパシタフィルタのカットオフ周波数を任意に決定
できる。

【００２３】

【実施例】図１は本発明の一実施例の振動子駆動装置の
ブロック回路図、図２は本発明の一実施例の振動子駆動
装置の具体化した回路図であり、図１の一部のブロック
の詳細な構成を示したものである。また、図３は本発明
の一実施例の振動子駆動装置におけるセンサ素子の外観
と一部断面を示す正面図、図４は本発明の一実施例の振
動子駆動装置におけるディジタル移相回路の動作説明の
タイミングチャートである。

【００２４】図３に示すように、センサ素子１０は、円
筒状圧電体２の下端で、上端が円板でその下面に丸棒状
の脚が連続した素子台１に固着されている。円筒状圧電
体２の外周面の略上半分は機回路アースに接続される基
準電位電極３で覆われているが、外周面の下半分の領域
には、４５度のピッチで８個の同一形状の電極セグメン
トが接合されている。センサ素子１０の８個の同一形状
の電極セグメントは、図１に示すように、８個の電極セ
グメントのうち、直径方向に相対向する１対の電極セグ
メント４ａ，４ｂがフィードバック電極、前記１対のフ
ィードバック電極４ａ，４ｂから所定角度離れ、直径方
向に相対向する１対の電極セグメント５ａ，５ｂは励振
電極、また、本実施例では図示していない回路に接続さ
れる直径方向に相対向し、フィードバック電極４ａ，４
ｂ及びに励振電極５ａ，５ｂから４５度離れた１対の電
極セグメント６ａ，６ｂは検出電極である。なお、この
実施例では、直径方向に相対向し、検出電極４ａ，４ｂ
から所定角度離れた１対の電極セグメント７ａ，７ｂは
使用していない。

【００２５】このセンサ素子１０は、励振電極４ａ，４
ｂに印加される信号ｅi によって円筒状圧電体２が変形
し振動する。円筒状圧電体２の振動によってフィードバ
ック電極５ａ，５ｂに現われる信号ｅo が、励振電極４
ａ，４ｂに印加される交流電圧の発生回路にフィードバ
ックされる。フィードバックされる信号ｅo を利用し
て、交流電圧の発生回路は円筒状圧電体２がその共振周
波数ｆｍと一致する周波数で振動するように、励振電極
４ａ，４ｂに印加する周波数が調整される。

【００２６】即ち、電源が投入されると、所定の電圧
が、励振電極４ａ，４ｂと基準電極３の間に加わり、こ
れにより円筒状圧電体２が励振電極４ａ，４ｂの直径方
向に拡大または縮小される。この変形によりフィードバ
ック電極５ａ，５ｂと基準電位電極３の間に、所定の電
圧が発生し、結果的に、円筒状圧電体２は、十字方向に
振動する。このように円筒状圧電体２が十字方向に振動
しているとき、検出電極６ａ，６ｂは振動の節に位置す
るので、それらと基準電位電極３との間に現われる電圧
は低い。理想状態では電圧は現われないが、円筒状圧電
体２の形状が完全円筒ではないので、ある程度の電圧は
発生する。

【００２７】ここで、円筒状圧電体２が回転すると、例
えば、時計方向に回転すると、この回転と円筒状圧電体
２の振動によりコリオリ力が発生し、円筒状圧電体２の
振動方向が、例えば、ねじれて（回転して）、検出電極
６ａ，６ｂに現われる電圧が大きくなり、前記励振電極
４ａ，４ｂに印加される信号ｅi とフィードバック電極
５ａ，５ｂに現われる信号ｅo の位相がシフトする。こ
の位相シフト量が、円筒状圧電体２に加わっている回転
角速度に対応する。

【００２８】なお、本実施例においては、検出電極６
ａ，６ｂに現われる信号の位相シフト量を測定する回路
が省略されている。

【００２９】図１及び図２において、増幅＆波形整形回
路２０は、増幅回路２１及び波形整形回路２２からな
り、励振電極４ａ，４ｂに印加する信号ｅi を増幅し、
方形波に波形整形するものである。

【００３０】ＰＬＬ回路３０は、位相比較回路３１、ル
ープフィルタ３２及びＶＣＯ（電圧制御発振回路）３３
で構成されている。位相比較回路３１は、その２つの入
力端子に入力されるパルス信号間の位相差に応じたパル
ス幅の信号を出力し、ループフィルタ３２はそのパルス
幅の信号に応じたアナログ電圧の信号を出力し、その信
号がＶＣＯ３３に入力される。ＶＣＯ３３は入力電圧に
応じた周波数の方形波信号を出力する。したがって、Ｐ
ＬＬ回路３０はその２つの入力端子に入力されるパルス
信号間の位相差が零になるように、ＰＬＬ回路３０から
出力される方形波信号の周波数を調節する。ＰＬＬ回路
３０は２つの入力の位相を０度または所定角度に合せ
る。ＰＬＬ回路３０では、その出力の振動周波数ｆo を
分周回路７０で１／Ｎに分周した信号を位相比較信号と
して入力するとき、その出力として振動周波数ｆo のＮ
倍の周波数Ｎ・ｆo が出力される。

【００３１】増幅＆波形整形回路４０は、増幅回路４１
及び波形整形回路４２からなり、フィードバック電極５
ａ，５ｂに現われる信号ｅo を増幅し、方形波に波形整
形するものである。

【００３２】ディジタル移相回路５０は、２個のＪ−Ｋ
フリップフロップ５１，５２及びインバータ５３からな
るデュティー５０％設定回路及び６個のシフトレジスタ
５４〜５９によって構成され、シフトレジスタ５４によ
って設定する移相設定スイッチ５０ＳＷによって、任意
に位相差が設定できる。ＰＬＬ回路３０は２つの入力の
位相を所定の角度、例えば、０度または９０度に合せる
ように動作するが、これ以外の位相に合せることができ
ないことから、ディジタル移相回路５０によってＰＬＬ
回路３０の２つの入力の位相のうち、一方の位相を予め
ずらせておくことで、所望の位相とする。

【００３３】ディジタル移相回路５０のクロックパルス
は、ＰＬＬ回路３０の出力として振動周波数ｆo のＮ倍
の周波数Ｎ・ｆo が使用される。図４に示すように、フ
ィードバック電極５ａ，５ｂに現われる信号ｅo は、ク
ロックパルスＮ・ｆo でシフトされ、移相設定スイッチ
５０ＳＷの設定ｎによる所定の所望移相量は３６０×ｎ
／Ｎの信号ｅo1となる。即ち、所定の移相量の信号ｅo1
はディジタル移相回路５０の移相設定スイッチ５０ＳＷ
の設定ｎによって３６０°／Ｎの分解能で設定可能とな
る。

【００３４】分周回路６０は、ＰＬＬ回路３０の出力の
周波数Ｎ・ｆo を１／Ｍ（１／Ｍ≧１）に分周する回路
であり５個のＪ−Ｋフリップフロップ６１〜６５によっ
て構成され、図２の実施例では、１／Ｍ＝１／１８に分
周している。スイッチドキャパシタフィルタ（ＳＣＦ）
８０のカットオフ周波数は、クロックパルス数に依存す
ることから、必要に応じて１＞１／Ｍ＞０としてもよ
い。即ち、逓倍してもよいし、分周回路６０を省略する
こともできる。

【００３５】分周回路７０は、ＰＬＬ回路３０の出力の
周波数Ｎ・ｆo を１／Ｎに分周する回路であり３個のシ
フトレジスタ７１〜７３によって構成され、図２の実施
例では、１／Ｍ＝１／２０４８に分周している。

【００３６】スイッチドキャパシタフィルタ（ＳＣＦ）
８０は、クロックパルスによってカットオフ周波数が決
定され、分周回路７０から出力された方形波が持つ高周
波成分を除去し、単一の所望の周波数の信号でセンサ素
子１０の円筒状圧電体２を振動させる。このスイッチド
キャパシタフィルタ（ＳＣＦ）８０では、入力と出力と
の間に位相差が生じ、その位相差が信号の周波数に応じ
て変化することがない。したがって、振動周波数が変動
しても、クロックパルスによってカットオフ周波数が可
変され、円筒状圧電体２は常時共振状態に維持される。

【００３７】このように、本実施例の振動子駆動装置に
おいては、駆動電圧が供給される励振電極４ａ，４ｂか
らなる第１の端子と、共振状態において前記第１の端子
の信号に対し９０度位相がずれた信号が現われるフィー
ドバック電極５ａ，５ｂからなる第２の端子とを含む円
筒状圧電体２からなる振動子と、前記円筒状圧電体２か
らなる振動子の励振電極４ａ，４ｂからなる第１の端子
に印加される信号とフィードバック電極５ａ，５ｂから
なる第２の端子に現われる信号との位相差を設定するデ
ィジタル移相回路５０と、ディジタル移相回路５０で設
定された位相差で、前記振動子の励振電極４ａ，４ｂか
らなる第１の端子に印加される信号とフィードバック電
極５ａ，５ｂからなる第２の端子に現われる信号とを入
力し、所定の位相差に合せるように制御するＰＬＬ回路
３０と、ＰＬＬ回路３０の出力を基にする信号をクロッ
クパルスとし、それによってカットオフ周波数を決定
し、ＰＬＬ回路３０の出力を１／Ｎ（Ｎ≧１）に分周し
た信号のフイルタとし、その出力を前記振動子の駆動電
圧が供給される励振電極４ａ，４ｂからなる第１の端子
に印加するスイッチドキャパシタフィルタ（ＳＣＦ）８
０とを具備するものであり、これを請求項１の実施例と
することができる。

【００３８】この構成によって、駆動電圧が供給される
励振電極４ａ，４ｂからなる第１の端子と、共振状態に
おいて前記第１の端子の信号に対し９０度位相がずれた
信号が現われるフィードバック電極５ａ，５ｂからなる
第２の端子とを含む振動子の、励振電極４ａ，４ｂから
なる第１の端子に印加される信号とフィードバック電極
５ａ，５ｂからなる第２の端子に現われる信号との位相
差を設定するディジタル移相回路で設定された位相差
で、前記振動子の励振電極４ａ，４ｂからなる第１の端
子に印加される信号とフィードバック電極５ａ，５ｂか
らなる第２の端子に現われる信号とを入力し、所定の位
相差に合せるように制御するＰＬＬ回路３０の出力を基
にする信号をスイッチドキャパシタフィルタ（ＳＣＦ）
８０のクロックパルスとし、それによってカットオフ周
波数を決定し、ＰＬＬ回路３０の出力を１／Ｎ（Ｎ≧
１）に分周した信号のフイルタとし、その出力を前記振
動子の駆動電圧が供給される励振電極４ａ，４ｂからな
る第１の端子に印加するものである。

【００３９】したがって、周囲温度の変動等によって円
筒状圧電体２からなる振動子の固有振動周波数が変動す
る場合であっても、円筒状圧電体２からなる振動子の振
動状態が共振状態からずれるのを防止するとともに、円
筒状圧電体２からなる振動子から検出される信号に含ま
れるノイズの増大を防止できる。また、スイッチドキャ
パシタフィルタ（ＳＣＦ）８０はＰＬＬ回路３０の出力
を基にした信号をクロックパルスとし、そのＰＬＬ回路
３０の出力を基にした信号でカットオフ周波数を決定す
るものであるから、スイッチドキャパシタフィルタ（Ｓ
ＣＦ）８０に常に同一特性を持たせることができる。喩
え、温度変化に伴なって振動子の振動周波数が変動する
場合であっても、位相ずれは生じないから、ＰＬＬ回路
３０が出力する駆動信号によって、振動子を常時共振状
態で振動させることができる。故に、正確に高調波成分
を低減することができるので、振動子の共振周波数が変
化しても、精度の劣化が発生しない。

【００４０】更に、ＰＬＬ回路３０の出力を基にするク
ロックパルスを、ＰＬＬ回路３０の出力を１／Ｍ（Ｍ≧
１）に分周した信号としたものを請求項２の実施例とす
ることができる。したがって、スイッチドキャパシタフ
ィルタ（ＳＣＦ）８０のクロックパルスの周波数に比例
するカットオフ周波数をＰＬＬ回路３０の出力の周波数
よりも高い周波数によって任意に決定でき、スイッチド
キャパシタフィルタ（ＳＣＦ）８０を同一特性で使用で
きる。

【００４１】更にまた、ＰＬＬ回路３０の出力を基にす
るクロックパルスを、ＰＬＬ回路３０の出力を１／Ｍ
（１＞Ｍ＞０）に逓倍した信号としたものを請求項３の
実施例とすることができる。したがって、スイッチドキ
ャパシタフィルタ（ＳＣＦ）８０のクロックパルスの周
波数に比例するカットオフ周波数をＰＬＬ回路３０の出
力の周波数よりも低い周波数によって任意に決定でき、
スイッチドキャパシタフィルタ（ＳＣＦ）８０を同一特
性で使用できる。

【００４２】なお、本実施例では、円筒状圧電体２から
なる振動子について説明したが、本発明を実施する場合
には、圧電体２の形状を円筒状に限定するものではな
い。

【００４３】また、上記実施例では、駆動電圧が供給さ
れる第１の端子と、共振状態において前記第１の端子の
信号に対し９０度位相がずれた信号が現われる第２の端
子とを含む振動子について説明したが、本発明を実施す
る場合には、角度を９０度に特定するものではなく、電
極配置及び回路的な位相差の遅れ進みによって決定され
るものであり、任意の位相角度とすることができる。

【００４４】

【発明の効果】以上のように、請求項１の振動子駆動装
置においては、駆動電圧が供給される第１の端子と、共
振状態において前記第１の端子の信号に対し所定角度位
相がずれた信号が現われる第２の端子とを含む振動子
の、第１の端子に印加される信号と第２の端子に現われ
る信号との位相差を設定するディジタル移相回路で設定
された位相差で、前記振動子の第１の端子に印加される
信号と第２の端子に現われる信号とを入力し、所定の位
相差に合せるように制御するＰＬＬ回路の出力を基にす
る信号をスイッチドキャパシタフィルタ（ＳＣＦ）のク
ロックパルスとし、それによってカットオフ周波数を決
定し、前記ＰＬＬ回路の出力を１／Ｎ（Ｎ≧１）に分周
した信号のフイルタとし、その出力を前記振動子の駆動
電圧が供給される第１の端子に印加するものである。

【００４５】したがって、スイッチドキャパシタフィル
タは前記ＰＬＬ回路の出力を基にした信号をクロックパ
ルスとし、その前記ＰＬＬ回路の出力を基にした信号で
カットオフ周波数を決定するものであるから、スイッチ
ドキャパシタフィルタに常に同一特性を持たせることが
できる。喩え、温度変化に伴なって振動子の振動周波数
が変動する場合であっても、位相ずれは生じないから、
ＰＬＬ回路が出力する駆動信号によって、振動子を常時
共振状態で振動させることができる。故に、正確に高調
波成分を低減することができるので、振動子の共振周波
数が変化しても、精度の劣化が発生しない効果がある。

【００４６】請求項２の振動子駆動装置においては、請
求項１の効果に加えて、前記ＰＬＬ回路の出力を基にす
るクロックパルスを、前記ＰＬＬ回路の出力を１／Ｍ
（Ｍ≧１）に分周した信号とし、スイッチドキャパシタ
フィルタのクロックパルスの周波数に比例するカットオ
フ周波数を任意に決定でき、スイッチドキャパシタフィ
ルタを同一特性で使用できる。

【００４７】請求項３の振動子駆動装置においては、請
求項１の効果に加えて、前記ＰＬＬ回路の出力を基にす
るクロックパルスを、前記ＰＬＬ回路の出力を１／Ｍ
（１＞Ｍ＞０）に逓倍した信号とし、スイッチドキャパ
シタフィルタのクロックパルスの周波数に比例するカッ
トオフ周波数を任意に決定でき、スイッチドキャパシタ
フィルタを同一特性で使用できる。

【図面の簡単な説明】

【図１】 図１は本発明の一実施例の振動子駆動装置の
ブロック回路図である。

【図２】 図２は本発明の一実施例の振動子駆動装置の
具体化した回路図である。

【図３】 図３は本発明の一実施例の振動子駆動装置に
おけるセンサ素子の外観と一部断面を示す正面図であ
る。

【図４】 図４は本発明の一実施例の振動子駆動装置に
おけるディジタル移相回路の動作説明のタイミングチャ
ートである。

【符号の説明】

２ 円筒状圧電体 ４ａ，４ｂ 励振電極 ５ａ，５ｂ フィードバック電極 １０ センサ素子 ２０，４０ 増幅＆波形整形回路 ３０ ＰＬＬ回路 ５０ ディジタル移相回路 ６０，７０ 分周回路 ８０ スイッチドキャパシタフィルタ（ＳＣ
Ｆ）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 駆動電圧が供給される第１の端子と、共
   振状態において前記第１の端子の信号に対し所定角度位
   相がずれた信号が現われる第２の端子とを含む振動子
   と、 前記振動子の第１の端子に印加される信号と第２の端子
   に現われる信号との位相差を設定するディジタル移相回
   路と、 前記ディジタル移相回路で設定された位相差で、前記振
   動子の第１の端子に印加される信号と第２の端子に現わ
   れる信号とを入力し、所定の位相差に合せるように制御
   するＰＬＬ回路と、 前記ＰＬＬ回路の出力を基にする信号をクロックパルス
   とし、それによってカットオフ周波数を決定し、前記Ｐ
   ＬＬ回路の出力を１／Ｎ（Ｎ≧１）に分周した信号のフ
   イルタとし、その出力を前記振動子の駆動電圧が供給さ
   れる第１の端子に印加するスイッチドキャパシタフィル
   タとを具備することを特徴とする振動子駆動装置。
2. 【請求項２】 前記ＰＬＬ回路の出力を基にする信号の
   クロックパルスは、 前記ＰＬＬ回路の出力を１／Ｍ（Ｍ≧１）に分周した信
   号とすることを特徴とする請求項１に記載の振動子駆動
   装置。
3. 【請求項３】 前記ＰＬＬ回路の出力を基にする信号の
   クロックパルスは、 前記ＰＬＬ回路の出力を１／Ｍ（１＞Ｍ＞０）に逓倍し
   た信号とすることを特徴とする請求項１に記載の振動子
   駆動装置。