JP2012209426A - 半導体素子の作製方法 - Google Patents
半導体素子の作製方法 Download PDFInfo
- Publication number
- JP2012209426A JP2012209426A JP2011074041A JP2011074041A JP2012209426A JP 2012209426 A JP2012209426 A JP 2012209426A JP 2011074041 A JP2011074041 A JP 2011074041A JP 2011074041 A JP2011074041 A JP 2011074041A JP 2012209426 A JP2012209426 A JP 2012209426A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- etching
- opening
- semiconductor
- diffraction grating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
【解決手段】開口部幅の異なる領域毎に、半導体のエッチングの進行、またはポリマーの生成のどちらか一方のみが発現するように前記開口部幅が設定された開口部を有するマスク1900を半導体表面に形成すると共に、マスクの周辺に周辺窓1701を有する周辺マスク1700を形成する第1の工程と、メタンプラズマおよび水素プラズマをマスクが形成された半導体表面に照射する第2の工程を有し、マスク1900が、第1のパターンを有す第1のマスク部1910と、第1のマスク部上に形成され、第1のマスク部のマスク厚よりも厚く、第1のパターンの開口部幅を画定する第2のパターンを有す第2のマスク部1920とからなり、周辺マスクの窓領域が第1のパターンの回折格子方向周辺に配されるようにした。
【選択図】図1
Description
図1(a)は、本発明の第1の実施例に係る半導体素子の作製方法により作製される同一面内で層厚が変化する回折格子を作製するために使用するマスクの開口部へ供給される水素プラズマ濃度を制御するための周辺窓の説明図であって、回折格子領域の回折格子方向(X方向)周辺に周辺窓(開口部)を配した周辺マスクを形成した場合を示す図である。参考のため、図1(b)にウエハの表面において、マスクの周辺に周辺窓が無い周辺マスクを形成した場合を示す。
初めに、InP基板上のInPクラッド層1310の表面に30nm厚の酸化シリコン(SiO2)膜を形成する。SiO2膜上にレジストを塗布した後に電子ビーム露光法により回折格子作製マスク用および周辺窓作製用のレジストパターンを作製する。レジストパターンをマスクとしてフッ化炭素系(CF4,C2F8など)を用いた反応性イオンエッチング(Reactive Ion Etching,RIE)によってSiO2膜を加工することにより、レジストパターンをSiO2膜に転写する。レジストパターンを除去することにより、InP上に回折格子部分1311aが形成された回折格子部分作製用のSiO2マスク1311が形成される。
図4(a)に示すように、試料(InP)1801の表面に上述のマスク1900を形成する。ここで、図中には示さないが、マスク1900の周辺には、図2(a)に示すような周辺窓1701を有する周辺マスク1700が素子ごと(マスクごと)に配される。マスク1900は、マスク厚(膜厚)が薄く、格子状に複数のマスク開口部が形成された回折格子部分のマスク(格子状マスク)1910(図2参照)と、回折格子部分のマスク1910の上に形成され、回折格子部分のマスク1910よりもマスク厚(膜厚)が厚く、回折格子部分のマスク1910のマスク開口部の開口部幅を画定する回折格子外部のマスク(開口部調整マスク)1920(図1参照)とで構成される。ここで、マスク1900はマスク開口部を有する。マスク開口部は、第一の開口部1902と、これよりも幅広の第二の開口部1903と、これよりも幅広の第三の開口部1904を備える。第一の開口部1902の開口部幅は1.8μmとし、第二の開口部1903の開口部幅は3.7μmとし、第三の開口部1904の開口部幅は7.5μmとする。
図5は、本実施例に係る半導体素子の作製方法により作製される同一面内で層厚が変化する回折格子を用いたDBR半導体レーザの構造を示す図であって、上述の図1(a)に示す周辺マスクを用いて作製された回折格子を有するDBR半導体レーザの断面図である。
83,84 エッチング種
150 n型InP基板
151 n型InPバッファ層
152 回折格子
153 InGaAsP(組成波長:1.1μm)ガイド層
154 活性層(発光波長:1.55μm、活性層長:400μm)
155 DBR回折格子領域InGaAsP(組成波長:1.4μm)ガイド層
156 InGaAsP(組成波長:1.3μm)ガイド層
157 p型InPクラッド層
158 p型InGaAs(組成波長:1.85μm)コンタクト層
411 半導体
412 エッチング種
511 半導体
512 エッチング種
513 マスク
610 InP
621 メタンプラズマ
622 水素プラズマ
631 ポリマー
710 InP
711 マスク
721 メタンプラズマ
722 水素プラズマ
731 ポリマー
1010,1020 半導体
1011,1021 マスク
1012,1022 エッチング種
1110 半導体
1120,1130 マスク
1310 InPクラッド層
1311 SiO2マスク
1321,1341 窒化シリコン(SiNx)膜
1331 レジストパターン
1591 n型オーミック電極
1592 p型オーミック電極
1700,1710 周辺マスク
1701 周辺窓(開口部)
1702 幅
1801 試料(InP)
1811,1812 ポリマー
1900 マスク
1902 第一の開口部
1903 第二の開口部
1904 第三の開口部
1905 マスク開口部の格子幅(マスク開口部幅)
1906 マスク幅
1907 回折格子の長さ
1910 回折格子部分のマスク(格子状マスク)
1920 回折格子外部のマスク(開口部幅調整マスク)
Claims (3)
- 炭化水素系プラズマと水素プラズマを、開口部幅が変化する開口部を有するマスクが形成された半導体表面に照射して、半導体表面を異なる複数の深さにエッチングする半導体素子の作製方法であって、
前記開口部幅の異なる領域毎に、前記半導体表面のエッチングが進行する第1の状態、または前記半導体表面にポリマーが生成される第2の状態のどちらか一方のみが発現するように前記開口部幅が設定された開口部を有するマスクを前記半導体表面に形成すると共に、前記マスクの周辺に前記マスクの開口部に供給される水素プラズマ濃度を制御するための窓領域を有する周辺マスクを形成する第1の工程と、
前記炭化水素系プラズマおよび前記水素プラズマを前記マスクが形成された前記半導体表面に照射する第2の工程を有し、
前記マスクが、前記半導体表面に形成された第1のパターンを有する第1のマスク部と、前記第1のマスク部上に形成され、前記第1のマスク部のマスク厚よりも厚く、前記第1のパターンの開口部幅を画定する第2のパターンを有する第2のマスク部とからなり、
前記周辺マスクの前記窓領域が、前記第1のパターンの回折格子方向周辺に配される
ことを特徴とする半導体素子の作製方法。 - 請求項1に記載の半導体素子の作製方法において、
前記第1の工程において前記半導体表面に堆積した前記ポリマーを、酸素を有するプラズマ照射により除去する第3の工程を有する
ことを特徴とする半導体素子の作製方法。 - 請求項2に記載の半導体素子の作製方法において、
前記第2の工程における、前記開口部幅の異なる領域のうち少なくとも1つの領域において発現する前記状態を、前記第1の状態および前記第2の状態のいずれかに変化させるように、プラズマ条件を変化させる第4の工程をさらに有し、
前記第4の工程の後に前記第2の工程をさらに行う
ことを特徴とする半導体素子の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011074041A JP5681016B2 (ja) | 2011-03-30 | 2011-03-30 | 半導体素子の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011074041A JP5681016B2 (ja) | 2011-03-30 | 2011-03-30 | 半導体素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012209426A true JP2012209426A (ja) | 2012-10-25 |
| JP5681016B2 JP5681016B2 (ja) | 2015-03-04 |
Family
ID=47188927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011074041A Expired - Fee Related JP5681016B2 (ja) | 2011-03-30 | 2011-03-30 | 半導体素子の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5681016B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302425A (ja) * | 1991-03-29 | 1992-10-26 | Nikon Corp | 半導体装置の製造方法 |
| JPH05283393A (ja) * | 1992-03-30 | 1993-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 回折格子パタ―ン溝列形成法 |
| JP2005079200A (ja) * | 2003-08-28 | 2005-03-24 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2011018870A (ja) * | 2009-06-10 | 2011-01-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体表面におけるパターンの作製方法 |
| JP2012199310A (ja) * | 2011-03-18 | 2012-10-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の作製方法 |
-
2011
- 2011-03-30 JP JP2011074041A patent/JP5681016B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302425A (ja) * | 1991-03-29 | 1992-10-26 | Nikon Corp | 半導体装置の製造方法 |
| JPH05283393A (ja) * | 1992-03-30 | 1993-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 回折格子パタ―ン溝列形成法 |
| JP2005079200A (ja) * | 2003-08-28 | 2005-03-24 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2011018870A (ja) * | 2009-06-10 | 2011-01-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体表面におけるパターンの作製方法 |
| JP2012199310A (ja) * | 2011-03-18 | 2012-10-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5681016B2 (ja) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102017064B (zh) | 半导体掩埋型光栅制造方法 | |
| JP5254174B2 (ja) | 半導体表面におけるパターンの作製方法 | |
| CN109167253B (zh) | 一种小发散角掩埋异质结dfb激光器的制作方法 | |
| US9153942B2 (en) | Method of manufacturing semiconductor device | |
| JP2012054367A (ja) | 半導体素子およびその作製方法 | |
| JP4260480B2 (ja) | 光学装置を製造する方法及び関係する改良 | |
| US9577142B2 (en) | Process for forming semiconductor laser diode implemented with sampled grating | |
| JP2012199310A (ja) | 半導体素子の作製方法 | |
| JP4007609B2 (ja) | 半導体素子の作製方法 | |
| JP5681016B2 (ja) | 半導体素子の作製方法 | |
| JP5499920B2 (ja) | 半導体光デバイスの製造方法 | |
| JP3240159B2 (ja) | パターン形成方法および半導体素子の製造方法 | |
| JP5551575B2 (ja) | 半導体素子の作製方法 | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2013016600A (ja) | 半導体レーザ素子の製造方法 | |
| JP2004247710A (ja) | 半導体素子の作製方法及び半導体素子 | |
| JP2012186406A (ja) | 半導体素子の作製方法 | |
| CN1287424C (zh) | 制造光学器件的方法以及相关改进 | |
| US20070057202A1 (en) | Method for making reproducible buried heterostructure semiconductor devices | |
| JP2006054317A (ja) | 半導体素子の作製方法及び半導体素子 | |
| JP2012230985A (ja) | 半導体素子の作製方法 | |
| JP2012124387A (ja) | 半導体素子の作製方法 | |
| JP5254266B2 (ja) | 半導体表面におけるパターンの作製方法 | |
| JP2012199309A (ja) | 半導体素子の作製方法 | |
| JP2012160516A (ja) | 半導体素子の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20130304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5681016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |