JP2014123768A - 炭化珪素半導体素子の製造方法および炭化珪素半導体素子 - Google Patents

炭化珪素半導体素子の製造方法および炭化珪素半導体素子 Download PDF

Info

Publication number
JP2014123768A
JP2014123768A JP2014040546A JP2014040546A JP2014123768A JP 2014123768 A JP2014123768 A JP 2014123768A JP 2014040546 A JP2014040546 A JP 2014040546A JP 2014040546 A JP2014040546 A JP 2014040546A JP 2014123768 A JP2014123768 A JP 2014123768A
Authority
JP
Japan
Prior art keywords
trench
semiconductor element
silicon carbide
shape
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014040546A
Other languages
English (en)
Other versions
JP5935821B2 (ja
Inventor
Yasuyuki Kawada
泰之 河田
Takeshi Tawara
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014040546A priority Critical patent/JP5935821B2/ja
Publication of JP2014123768A publication Critical patent/JP2014123768A/ja
Application granted granted Critical
Publication of JP5935821B2 publication Critical patent/JP5935821B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】素子不良を低減することができる炭化珪素半導体素子の製造方法および炭化珪素半導体素子を提供する。
【解決手段】炭化珪素半導体素子100には、トレンチ直線部2にトレンチ連結部5が接続された構成のトレンチ1が設けられている。トレンチ直線部2は、第1直線構成部2aと第2直線構成部2bが平行に配置された構成となっている。トレンチ連結部5は、トレンチ直線部2に垂直な第1連結構成部3、第1直線構成部2aと第1連結構成部3をつなぐ第2連結構成部4a、および第2直線構成部2bと第1連結構成部3をつなぐ第3連結構成部4bで構成されている。第2連結構成部4aと第1直線構成部2aの延長とのなす角度は30度である。第3連結構成部4bと第2直線構成部2bの延長とのなす角度は30度である。
【選択図】図1

Description

この発明は、炭化珪素半導体素子の製造方法および炭化珪素半導体素子に関し、特に、トレンチ構造を有する炭化珪素半導体素子の製造方法および炭化珪素半導体素子に関する。
トレンチ構造のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの半導体素子は、半導体基板の表面から、例えば直線形状のトレンチがストライプ形状に形成されている。
直線形状のトレンチ構造を有する半導体素子では、半導体素子に高電圧が印加された場合、トレンチの終端部に電界が集中してしまう。また、ドライエッチングによってトレンチの終端部が尖った形状になった場合には、トレンチの終端部に電界集中が起こりやすくなってしまう。トレンチの終端部に電界が集中し、半導体素子の耐圧を超えてしまった場合、半導体素子が破壊されてしまう可能性がある。
図43は、従来のトレンチ構造のMOSFETのリーク解析結果を示す電子顕微鏡写真である。MOSFETの観察には、エミッション顕微鏡(EMS:Emission Microscopy)を用いている。図43に示すMOSFETでは、炭化珪素(SiC)半導体基板を用いた半導体素子(以下、SiC半導体素子とする)に、直線形状のトレンチ101が設けられている。トレンチの終端部102(二点差線丸印部分)には、電流リークに伴う発光が観察された。このように発光した部分は、電界集中が起こりやすく破壊する可能性がある。
上述したような問題を回避するために、シリコン(Si)半導体基板を用いた半導体素子では、トレンチの終端部を丸くするか、またはトレンチの終端部を繋げてなくす技術が公知である。
トレンチの終端コーナー部を丸くしたトレンチ構造の半導体素子として、次のような半導体素子が提案されている。トレンチを、その終端近傍部分の幅がそれよりも中央寄りの胴部分の幅よりも狭い平面形状とし、ドライエッチングによって終端近傍部分を胴部分よりも浅く形成するとともに、トレンチ終端コーナー部を丸くする。それによって、トレンチ終端コーナー部におけるゲート酸化膜やゲート電極の特異点をなくし、トレンチ終端コーナー部への電界集中を緩和するか、またはなくし、トレンチ終端コーナー部での耐圧低下を防止する(例えば、下記特許文献1参照。)。
また、半導体基板に形成された半導体層の互いに隣接する第1のセル領域および第2のセル領域のそれぞれの領域内に、前記第1のセル領域から前記第1のセル領域と前記第2のセル領域との境界部分を横切って前記第2のセル領域に抜ける方向を正方向とし、前記方向に沿って互いに平行に設けられたストライプ状の複数のトレンチラインと、隣接する前記トレンチラインにおける前記正方向側の第1終端部同士の一部を接続するように設けられた第1接続トレンチと、前記第1終端部と反対側の第2終端部同士の一部を接続するように設けられた第2接続トレンチと、前記トレンチライン内と、前記第1および第2接続トレンチ内に、それぞれ形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して、前記トレンチライン内と、前記第1および第2接続トレンチ内に、それぞれ埋め込まれたゲート電極と、前記第1のセル領域と前記第2のセル領域との前記境界部分の前記半導体層に設けられ、前記ゲート電極に電気的に接続されたゲート配線と、前記隣接するトレンチラインの間の前記半導体層に形成された第1電極と、前記半導体基板の前記半導体層と反対側の面に形成された第2電極と、を有し、前記第1のセル領域における前記第1接続トレンチの少なくとも1つが、前記第2のセル領域における前記第2接続トレンチと相対向していない半導体素子が提案されている(例えば、下記特許文献2参照。)。
また、隣り合うトレンチ同士をU字形の曲線部で接続したトレンチ構造の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの内の一方の端とを結ぶ、大きな曲率をもつ連結部を、pウェル領域の中に設けてなる半導体素子が提案されている(例えば、下記特許文献3参照。)。
また、隣り合うトレンチ同士をU字形の曲線部で接続したトレンチ構造の別の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの端とを、幅が直線部のトレンチの幅より大きい連結部で結んだ半導体素子が提案されている(例えば、下記特許文献4参照。)。
特開2003−188379号公報 特許第4130356号公報 特開2001−168329号公報 特開2001−332727号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、上述した技術をSiC半導体素子に適用した場合、次に示すような問題が生じることがわかった。例えば、SiC半導体素子に、特許文献3の技術を適用した場合で説明する。図36は、熱処理前における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。SiC半導体素子の観察には、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いている(以下、図1〜図31および図33においても同様)。SiC半導体素子の表面層には、トレンチ111が設けられている。トレンチ111は、直線形状の隣り合うトレンチ(以下、トレンチ直線部とする)112と、トレンチ直線部112を構成する各トレンチ部のそれぞれの端部を半円形状の曲線で接続した連結部(以下、トレンチ連結部とする)113とで構成されている。
図36に示すSiC半導体素子において、トレンチ111は、ドライエッチングにより形成されている。トレンチ連結部113の一部には、トレンチ幅が狭くなったり、トレンチの側壁に凹凸が生じたりしている部分(以下、トレンチエッチング形状不良とする)114が発生していることが確認できる。トレンチエッチング形状不良114は、ドライエッチング速度がSiC半導体素子の結晶面に依存して異なること(面方位依存性)により発生すると推測される。
図37は、熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。アルゴン(Ar)ガス中にモノシラン(SiH4)をアルゴンに対する
流量比0.4%で添加し、圧力80Torrおよび温度1700℃で60分間の熱処理を行っている。また、SiC半導体素子の観察には、収束イオンビーム装置(FIB:Forcused Ion Beam)を用いている(以下、図38〜図42においても同様)。上述したSiC半導体素子に熱処理を行ったことにより、トレンチ連結部113の一部に、トレンチが埋まっている部分(以下、トレンチ形成不良とする)115が発生していることが確認できる。
トレンチ形成不良115の状態を、SiC半導体素子の断面を切り出して観察した。図38、図39、図40、図41および図42は、それぞれ、図37の切断線A−A’、切断線B−B’、切断線C−C’、切断線D−D’および切断線E−E’の各断面を観察した電子顕微鏡写真である。SiC半導体素子の表面には、FIBにおいて特定微小領域を微細加工する際に、半導体素子の表面を保護するためのタングステン(W)保護膜が堆積されている。図38、図40および図42に示すSiC半導体素子では、トレンチが残っていることがわかる。それに対して、図39および図41に示すSiC半導体素子では、トレンチが埋まってしまっており、殆ど残っていないことがわかる。
トレンチ構造の半導体素子を作製する場合、トレンチを形成した後に、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのために、半導体素子に1500℃以上の熱処理を行う。上述したように、SiC半導体素子では、このような熱処理により、トレンチ連結部の一部で、トレンチ幅が狭くなったり、トレンチが浅くなるなどの変形が生じてしまう。また、トレンチ連結部の曲率によって、熱処理によりトレンチ連結部に生じる狭くなったり浅くなるなどの変形の大きさやその発生する部分が異なることがわかった。トレンチ連結部の曲率は、トレンチ直線部を構成する各トレンチ部の間隔(セルピッチ)によって決まる。つまり、セルピッチにより、トレンチ連結部の側壁面および底面の異なる部分に、異なる大きさの凹凸が生じてしまうことがわかった。トレンチ連結部の、トレンチエッチングによって幅が狭くなった部分(図36参照)が熱処理によってさらに狭くなったり浅くなると、トレンチ連結部の一部が埋まってしまう恐れがある。また、熱処理によって発生した凹凸によりトレンチ連結部の一部が大きく変形してしまった場合、この凹凸自体が、トレンチ形成不良となってしまう恐れがある。
このように、SiC半導体素子では、トレンチ連結部でトレンチ直線部を接続しても、1500℃以上の熱処理により、トレンチ連結部の一部が埋まってしまうことがある。トレンチ連結部の一部が埋まると、トレンチに終端部ができるか、またはトレンチの終端部が尖った形状となる。そのため、トレンチの終端部に電界が集中し、SiC半導体素子が劣化したり、破壊する恐れがある。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体素子の不良を低減することができる炭化珪素半導体素子の製造方法および炭化珪素半導体素子を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる炭化珪素半導体素子の製造方法は、以下の特徴を有する。六方晶炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法である。前記炭化珪素半導体素子上に、前記トレンチを、隣り合う直線形状の第1トレンチ部の側壁の面方位を(1−100)面および(−1100)面、あるいは(11−20)面および(−1−120)面のいずれかとなるように形成し、前記第1トレンチ部の端部同士を、前記第1トレンチ部に対して30度の角度をなす直線形状の第2トレンチ部と前記第1トレンチ部に垂直な直線形状の第3トレンチ部とでつなぐ、前記第1トレンチ部に対して60度の角度をなす直線形状の第4トレンチ部と前記第3トレンチ部をつなぐ、または前記第2トレンチ部および前記第4トレンチ部と前記第3トレンチ部とでつなぐいずれかの多角形状に形成し、前記トレンチの形成後1500℃以上の熱処理を行う。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
また、請求項2の発明にかかる炭化珪素半導体素子の製造方法は、請求項1に記載の発明において、前記第1トレンチ部の端部同士を、前記第2トレンチ部または前記第4トレンチ部と前記第3トレンチ部とでつなぐ前記トレンチの、前記第1トレンチ部同士の間隔は1.7〜2.5μmであることを特徴とする。
また、請求項3の発明にかかる炭化珪素半導体素子の製造方法は、請求項1に記載の発明において、前記第1トレンチ部の端部同士を、前記第2トレンチ部および前記第4トレンチ部と前記第3トレンチ部とでつなぐ前記トレンチの、前記第1トレンチ部同士の間隔は4〜5.6μmであることを特徴とする。
また、請求項4の発明にかかる炭化珪素半導体素子の製造方法は、請求項1〜3のいずれか一つに記載の発明において、前記トレンチを、ドライエッチングにより形成することを特徴とする。
また、請求項5の発明にかかる炭化珪素半導体素子は、六方晶炭化珪素半導体でできた基体の表面において、側壁の面方位が(1−100)面および(−1100)面、あるいは(11−20)面および(−1−120)面のいずれかであり端部を内角が鈍角の多角形状に繋いだトレンチと、前記トレンチに隣接して設けられ、前記基体と異なる導電型のベース領域と、前記ベース領域内に設けられ、該ベース領域と異なる導電型のソース領域と、前記トレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、を備えることを特徴とする。
上述した発明によれば、炭化珪素半導体素子に、第1トレンチ部の端部と、第1トレンチ部に垂直なトレンチ部との間を、第1トレンチ部に対して30度の角度をなすトレンチ部、第1トレンチ部に対して60度の角度をなすトレンチ部、またはその両方のトレンチ部で接続した構造を有するトレンチを形成することができる。また、第1トレンチ部同士の間隔(セルピッチ)に応じて、第1トレンチ部の端部同士をつなぐトレンチ部を、熱処理により変形しにくい面方位の側壁面を有する多角形状(例えば六角形の半分の外周形状を有する形状、十二角形の半分の外周形状を有する形状、十八角形の半分の外周形状を有する形状または三十二角形の半分の外周形状を有する形状)で形成することができる。従って、炭化珪素半導体素子に、1500℃以上の熱処理を行っても、トレンチの側壁が変形しにくく、トレンチが埋まってしまうことを防ぐことができる。また、トレンチの終端部をなくしたトレンチ構造の炭化珪素半導体素子を作製することができるため、トレンチの終端部に電界集中が発生することを防止することができる。これにより、炭化珪素半導体素子が劣化したり、破壊することを防止することができる。
本発明にかかる炭化珪素半導体素子の製造方法によれば、炭化珪素半導体素子の不良を低減することができるという効果を奏する。
実施の形態1にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態1にかかる炭化珪素半導体素子の別の一例の表面を観察した電子顕微鏡写真である。 円形形状を有するトレンチを設けた炭化珪素半導体素子の熱処理前の表面を観察した電子顕微鏡写真である。 図3に示す炭化珪素半導体素子の熱処理後の表面を観察した電子顕微鏡写真である。 比較例の炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態2にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 図6に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。 実施の形態3にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 図8に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。 実施の形態4にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態4にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態4にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態4にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 図21に示すトレンチの一部の表面を観察した電子顕微鏡写真である。 図14に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図15に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図16に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図17に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図18に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図19に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図20に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図21に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図30に示すトレンチの一部の表面を観察した電子顕微鏡写真である。 円形トレンチの曲率と熱処理前後のトレンチ形状との関係を示す特性図である。 本発明にかかる炭化珪素半導体素子の一例を模式的に示す電子顕微鏡写真である。 図33の切断線X−X’の断面を示す図である。 図33の切断線Y−Y’の断面を示す図である。 熱処理前における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。 熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。 図37の切断線A−A’の断面を観察した電子顕微鏡写真である。 図37の切断線B−B’の断面を観察した電子顕微鏡写真である。 図37の切断線C−C’の断面を観察した電子顕微鏡写真である。 図37の切断線D−D’の断面を観察した電子顕微鏡写真である。 図37の切断線E−E’の断面を観察した電子顕微鏡写真である。 従来のトレンチ構造のMOSFETのリーク解析結果を示す電子顕微鏡写真である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、以下では、特に断りがない限り、炭化珪素の四層周期六方晶(4H−SiC)とする。
(実施の形態1)
図1は、実施の形態1にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図1に示す炭化珪素(SiC)半導体素子100は、例えばSiC単結晶基板、またはSiC単結晶基板の表面にSiCエピタキシャル膜が積層された基板(以下、SiC基板とする)の表面層に、トレンチ1が設けられている。トレンチ1は、直線形状の隣り合うトレンチ(以下、トレンチ直線部とする)2と、トレンチ直線部2を構成する各トレンチ部のそれぞれの端部を接続する連結部(以下、トレンチ連結部とする)5とで構成されている。SiC基板には、複数のトレンチ1が、トレンチ直線部2にほぼ平行に、例えばストライプ状に設けられている。トレンチ直線部2は、第1トレンチ部に相当する。
トレンチ直線部2は、例えばSiC半導体素子100のチャネル領域に設けられている。トレンチ直線部2を構成する一方のトレンチ部(以下、第1直線構成部とする)2aと、他方のトレンチ部(以下、第2直線構成部とする)2bは、ほぼ平行に配置されている。第1直線構成部2aの側壁の面方位は、例えば(1−100)面および(−1100)面である。第2直線構成部2bの側壁も、同様である。
トレンチ連結部5は、例えばSiC半導体素子100のチャネル領域の外側の領域(以下、端部領域とする)に設けられている。トレンチ直線部2に垂直な直線形状のトレンチ部(以下、第1連結構成部とする)3、第1直線構成部2aの端部と第1連結構成部3の端部をつなぐ直線形状のトレンチ部(以下、第2連結構成部とする)4a、および第2直線構成部2bの端部と第1連結構成部3の端部をつなぐ直線形状のトレンチ部(以下、第3連結構成部とする)4bで構成されている。これらのトレンチ部により、トレンチ連結部5は、多角形状となる。第1連結構成部3は、第3トレンチ部に相当する。第2連結構成部4aおよび第3連結構成部4bは、第2トレンチ部に相当する。
第2連結構成部4aは、第1直線構成部2aの延長とのなす角度(以下、第1の連結角度とする)が、第1直線構成部2aからトレンチ直線部2の内側方向に30度となるように設けられている。第3連結構成部4bは、第2直線構成部2bの延長とのなす角度(以下、第2の連結角度とする)が、第2直線構成部2bからトレンチ直線部2の内側方向に30度となるように設けられている。
第1の連結角度および第2の連結角度を30度とすることで、例えば1500℃以上の熱処理によって、トレンチ連結部5の一部が埋められてなくなったり、浅くなったりすることを防止することができる。その理由は、後述する。
図2は、実施の形態1にかかる炭化珪素半導体素子の別の一例の表面を観察した電子顕微鏡写真である。図2に示すように、SiC半導体素子110に、第1の連結角度および第2の連結角度を60度としたトレンチ1を形成しても良い。その理由は、後述する。このときの第2連結構成部4aおよび第3連結構成部4bは、第4トレンチ部に相当する。SiC半導体素子110のその他の構成は、図1に示すSiC半導体素子100と同様である。
次に、上述したSiC半導体素子の製造方法について説明する。SiC基板として、例えば4H−SiCの(0001)C面から8度傾けたオフ基板、またはSiCエピタキシャル膜を積層した4H−SiCの(0001)C面から8度傾けたオフ基板を用いる。まず、SiC基板を洗浄し、SiC基板の表面に付着するパーティクルや有機物等を除去する。次いで、SiC基板の(0001)C面上に、例えばプラズマCVD(PECVD:Plasma−Enhanced Chemical Vapor Deposition)法により、二酸化珪素(SiO2)膜を成膜する。SiO2膜の成膜には、原料ガスとして例えばモノシラン(SiH4)、酸素(O2)およびアルゴンを用いる。CVD装置には、プラズマを生成する電力として例えば超高周波(VHF:Very High Frequency)電力を供給する。
次いで、SiC基板を洗浄後、例えばコーターなどの装置を用いて、SiO2膜の表面にフォトレジストを塗布する。次いで、ステッパー装置を用いて、トレンチパターンが形成されたレチクルのパターンを、フォトレジストに転写する。トレンチパターンは、トレンチ直線部を構成する各トレンチ部の端部をトレンチ連結部でつないだ形状のトレンチが例えばストライプ状に配置された形状とする。次いで、現像を行い、フォトレジストにトレンチパターンを形成する。次いで、トレンチパターンの形状を例えば顕微鏡などで確認し、フォトレジストに第1のべークを行う。次いで、フォトレジストに例えばオーブンで第2のベークを行い、フォトレジストを焼き固める。
次いで、例えば反応性イオンエッチング(RIE:Reactive Ion Etching)装置を用い、フォトレジストをマスクとして、SiO2膜をドライエッチングする。SiO2膜のエッチングには、反応ガスとして例えばトリフルオロメタン(CHF3)およびアルゴンの混合ガスを用いる。また、RIE装置には、高周波(RF:Radio Frequency)電力を供給する。
次いで、例えば反応性ガスのプラズマでアッシングし、SiC基板上のフォトレジストを分解し除去する。アッシングには、反応ガスとして例えばトリフルオロメタンおよび酸素の混合ガスを用いる。アッシング装置には、RF電力を供給する。次いで、アッシング後のSiC基板を例えばフォトレジスト剥離液に浸し、SiC基板上に残るフォトレジストを完全に除去する。次いで、SiC基板を、イソプロピルアルコール(IPA)に浸して洗浄した後、純水で水洗して乾燥させる。
次いで、SiO2膜をマスクにしてドライエッチングを行い、SiC基板の表面層にトレンチを形成する。エッチングには、例えば誘導結合プラズマ(ICP:Inductively Coupled Plasma)を利用したエッチング装置を用いる。反応ガスとして例えば六フッ化硫黄(SF6)、酸素およびアルゴンを用いる。エッチング装置には、プラズマ生成用電源のICP電力およびバイアス電源用の電力を供給する。
次いで、SiC基板を、例えばフッ酸(HF)に30分間以上浸し、SiO2膜をすべて除去する。次いで、SiC基板に、例えば1500℃以上の熱処理を行う。例えばアルゴンガス中にモノシランをアルゴンに対する流量比0.4%で添加し、圧力80Torrおよび温度1700℃で60分間の熱処理を行う。次いで、イオン注入により、SiC基板上に例えばソース領域やドレイン領域を形成し、SiC基板上に例えばMOSFET構造を形成することによってSiC半導体素子が完成する。
第2のベークでは、フォトレジストの、例えば反応性イオンエッチングに対する耐性を向上させることができる。また、トレンチ形成後に、SiC基板に熱処理を行うことで、例えばトレンチ内の微小欠陥や側壁の凹凸などを解消し、トレンチ形状を整えることができる。
上述した製造方法に従い、以下のようにして図1または図2に示すSiC半導体素子を作製した。4H−SiCの(0001)C面から8度傾けたオフ基板を用いた。SiO2膜の成膜には、プラズマCVD法を用いた。SiO2膜の膜厚を2.5μmとした。SiO2膜の成膜にあたっては、CVDチャンバー内の圧力を50Paとし、原料ガスとしてモノシラン、酸素およびアルゴンを導入し、プラズマを生成する電力として、周波数60MHzおよび電力500WのVHF電力を供給した。成膜中の基板温度を400℃とした。露光には、1.5μm幅のトレンチパターンが形成されたレチクルを用いた。第1のベークを、100℃の温度で1分間行った。第2のベークを120℃の温度で15分間行った。第2のベーク後におけるレジストの膜厚は約2.5μmであった。
SiO2膜のパターニングには、RIE装置を用いた。エッチングチャンバー内の圧力を3Paとし、反応ガスとしてトリフルオロメタン流量10sccmおよびアルゴン流量10sccmの混合ガスを導入し、電力75WのRF電力を供給した。また、例えば、アッシングチャンバー内の圧力を150Paとし、トリフルオロメタン流量4sccmおよび酸素流量100sccmの混合ガスを導入し、電力150WのRF電力を供給して、アッシングを行った。
SiC基板に対するトレンチエッチングには、ICPエッチング装置を用いた。エッチングチャンバー内の圧力を2Paとし、反応ガスとして六フッ化硫黄8.5sccm、酸素1.5sccmおよびアルゴン50sccmの流量比で導入し、プラズマ生成用電源のICP電力450Wおよびバイアス電源用の電力8Wを供給した。トレンチの深さを、3.5μm〜4.5μmとした。サイドエッチングも起きるのでトレンチ幅は2μmとなる。SiC基板のオリエンテーションフラットを、(1−100)面または(−1100)面に設けた。トレンチ直線部がオリエンテーションフラットと平行になるようにトレンチを形成した。トレンチ直線部の側壁の面方位を、(1−100)面および(−1100)面とした。トレンチ形成後、アルゴンガス中にモノシランをアルゴンに対する流量比0.4%で添加し、圧力80Torrおよび温度1700℃で60分間の熱処理を行った。
次に、1700℃の熱処理により、SiC半導体素子上に設けられたトレンチの形状が、どのように変形するかを検証した。図3は、円形形状を有するトレンチを設けた炭化珪素半導体素子の熱処理前の表面を観察した電子顕微鏡写真である。また、図4は、図3に示す炭化珪素半導体素子の熱処理後の表面を観察した電子顕微鏡写真である。図3に示すように、SiC基板120の(0001)C面上に、ほぼ円形の形状を有するトレンチ(以下、円形トレンチとする)10を形成した。円形トレンチ10は、例えば[11−20]方向、[1−100]方向、[−1100]方向および[−1−120]方向などのいずれの方向にも一様な曲線形状を有している。このようなSiC基板120に、1700℃の熱処理を60分間行った。SiC半導体素子の製造方法およびトレンチ形成条件は、上述した図1に示すSiC半導体素子100と同様である。
図4に示すように、1700℃の熱処理により、円形トレンチ10の形状が変形することがわかった。[11−20]方向、[1−100]方向、[−1100]方向および[−1−120]方向に対して15度、45度および75度の角度をなす方向に位置する円形トレンチ10の側壁は変形し、円形トレンチ10の側壁に頂点ができている。それに対して、[11−20]方向、[1−100]方向、[−1100]方向および[−1−120]方向に対して30度、60度および90度の角度をなす方向に位置する円形トレンチ10の側壁は、ほぼ変形していない。つまり、円形トレンチ10は、1700℃の熱処理により、ほぼ十二角形形状を有するトレンチ(以下、多角形トレンチとする)11になることがわかる。
その理由は、熱処理時にトレンチの側壁の面方位によって、シリコンや炭素(C)の蒸発、凝集または表面拡散の程度が異なることによって、トレンチ側壁の変形の程度が異なるからと推測される。
図5は、比較例の炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。比較例として、第1の連結角度および第2の連結角度が45度となるSiC半導体素子130を形成し、熱処理を行った。SiC半導体素子130の製造方法およびトレンチ形成条件は、上述した図1に示すSiC半導体素子と同様である。SiC半導体素子130では、トレンチ直線部2とトレンチ連結部5の接続部分6において、トレンチが埋まってしまうことが確認できる。つまり、図4に示す多角形トレンチ11の頂点となる部分では、トレンチが埋まってしまうことがわかる。
これにより、トレンチ連結部5の形状を、トレンチ直線部に対して30度の角度をなす直線形状のトレンチ部、トレンチ直線部に対して60度の角度をなす直線形状のトレンチ部、またはその両方のトレンチ部と、トレンチ直線部に対して90度の角度をなす直線形状のトレンチ部とを組み合わせた形状にすることで、1500℃以上の熱処理によりトレンチの側壁が変形してしまうことを防止することができることがわかった。
以上、説明したように、実施の形態1によれば、SiC半導体素子に、トレンチ直線部2を構成する各トレンチ部の端部と、第1連結構成部3とを、トレンチ直線部2に対して30度もしくは60度の角度をなすトレンチで接続した構造を有するトレンチ1を形成している。これにより、SiC半導体素子に、1500℃以上の熱処理を行っても、トレンチの側壁が変形しにくく、トレンチが埋まってしまうことを防ぐことができる。また、トレンチの終端部をなくしたトレンチ構造のSiC半導体素子を作製することができるため、トレンチの終端部に電界集中が発生することを防止することができる。これにより、SiC半導体素子が劣化したり、破壊することを防止することができる。
(実施の形態2)
図6は、実施の形態2にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。また、図7は、図6に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。実施の形態1において、トレンチ連結部5に、さらに第4連結構成部および第5連結構成部を設けても良い。
SiC半導体素子140では、第2連結構成部4aは、第1直線構成部2aの端部と第4連結構成部7aの一端をつないでいる。第4連結構成部7aの他端は、第1連結構成部3の一端につながっている。第3連結構成部4bは、第2直線構成部2bの端部と第5連結構成部7bの一端をつないでいる。第5連結構成部7bの他端は、第1連結構成部3の他端につながっている。第4連結構成部7aおよび第5連結構成部7bは、第4トレンチ部に相当する。
第1の連結角度および第2の連結角度は、30度である。第4連結構成部7aは、第1直線構成部2aの延長とのなす角度(以下、第3の連結角度とする)が、第1直線構成部2aからトレンチ直線部2の内側方向に60度となるように設けられている。第5連結構成部7bは、第2直線構成部2bの延長とのなす角度(以下、第4の連結角度とする)が、第2直線構成部2bからトレンチ直線部2の内側方向に60度となるように設けられている。つまり、トレンチ連結部5の形状は、十二角形の半分の外周形状を有する形状となる。それ以外のSiC半導体素子140の構成は、実施の形態1のSiC半導体素子100と同様である。
SiC半導体素子140の製造にあたり、露光には、1.5μm幅のトレンチパターンが形成されたレチクルを用いた。サイドエッチングによりトレンチ幅は2μmとなる。その他のSiC半導体素子140の製造方法は、実施の形態1と同様である。
以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。
(実施の形態3)
図8は、実施の形態3にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。また、図9は、図8に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。図8および図9に示すSiC半導体素子150の製造方法およびトレンチ形成条件は、実施の形態1と同様である。実施の形態1において、トレンチ連結部5に代えて、トレンチ直線部2に垂直な直線形状のトレンチ部(以下、垂直直線部とする)を設けても良い。このとき、トレンチ直線部2と垂直直線部とで形成されるトレンチ1の内側の終端部形状を多角形状とする。また、トレンチ直線部2を構成する各トレンチ部の端部のトレンチ幅を、トレンチ直線部2から垂直直線部にかけて徐々に広くする構成とする。
トレンチ直線部2は、例えばストライプ状に設けられている。トレンチ直線部2に垂直に、垂直直線部21が設けられている。例えば全てのトレンチ直線部2は、垂直直線部21によって接続されている。トレンチ直線部2の側壁とこれに連続する垂直直線部21の内側壁とで形成されるトレンチ1の内側の終端部形状は、多角形状である。トレンチ直線部2を構成する各トレンチ部の端部のトレンチ幅は、トレンチ直線部2側から垂直直線部21側にかけて徐々に広くなっている。それ以外の構成は、実施の形態1と同様である。垂直直線部21は、第5トレンチ部に相当する。
トレンチ1の内側の終端部形状は、実施の形態1または実施の形態2におけるトレンチ連結部(例えば図1参照)と同様の形状としても良い。
SiC半導体素子150の製造にあたり、露光には、1.5μm幅のトレンチパターンが形成されたレチクルを用いた。トレンチ幅はサイドエッチングにより約2μmで形成される。その他のSiC半導体素子150の製造方法は、実施の形態1と同様である。
図8に示すSiC半導体素子では、1700℃の熱処理を行った場合でも、トレンチ1が埋まることを防ぐことができる。その理由は、トレンチ1の終端部形状が多角形状であることと、トレンチ直線部2を構成する各トレンチ部の幅がトレンチ直線部2側から垂直直線部21側にかけて徐々に広くなっているからである。例えば、図9に示す熱処理前のSiC半導体素子150では、トレンチ直線部2と垂直直線部21の接続部分の一部において、トレンチ幅が狭くなっている部分があることがわかる。それに対して、図8に示す熱処理後のSiC半導体素子150では、トレンチが埋まっていないことが確認できる。
以上、説明したように、実施の形態3によれば、実施の形態1と同様の効果を得ることができる。
(実施の形態4)
図10〜図13は、実施の形態4にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図10〜図13に示すトレンチ1は、トレンチ直線部2を構成する各トレンチ部(第1直線構成部2aおよび第2直線構成部2b)の間隔(以下、セルピッチとする)を、それぞれ3.8μm、6.5μm、10μmおよび15μmとしている。実施の形態1において、トレンチ連結部5の形状を、トレンチ直線部2のセルピッチによって異なる多角形状としても良い。
図10に示すように、SiC半導体素子160では、トレンチ連結部5の形状は、六角形の半分の外周形状を有する形状となっている。つまり、SiC半導体素子160の構成は、実施の形態1のSiC半導体素子100(図1参照)と同様である。このとき、トレンチ直線部2のセルピッチは、1.7〜2.5μmであるのが良い。その理由は、後述する。
また、図11に示すように、SiC半導体素子170では、トレンチ連結部5の形状は、十二角形の半分の外周形状を有する形状となっている。つまり、SiC半導体素子170の構成は、実施の形態2のSiC半導体素子140(図7参照)と同様である。このとき、トレンチ直線部2のセルピッチは、4〜5.6μmであるのが良い。その理由は、後述する。
また、図12に示すように、SiC半導体素子180では、トレンチ連結部5の形状は、十八角形の半分の外周形状を有する形状となっている。つまり、トレンチ連結部5の形状は、SiC半導体素子170(図11参照)よりも、さらに複数の連結構成部を設けた、九本の線分が互いにつながってなる多角形状となっている。
SiC半導体素子180において、トレンチ連結部5を構成する各連結構成部の、トレンチ直線部2に対する角度は、次に示すとおりである。第1直線構成部2aにつながる連結構成部(第2連結構成部)から、第1直線構成部2aに垂直な連結構成部(第1連結構成部)までをつなぐ各連結構成部は、第1直線構成部2aの延長とのなす角度が、第1直線構成部2aからトレンチ直線部2の内側方向に、それぞれ20度、40度、60度および80度となっている。
また、第2直線構成部2bにつながる連結構成部(第3連結構成部)から、第2直線構成部2bに垂直な連結構成部(第1連結構成部)までをつなぐ各連結構成部は、第2直線構成部2bの延長とのなす角度が、第2直線構成部2bからトレンチ直線部2の内側方向に、それぞれ20度、40度、60度および80度となっている。
それ以外のSiC半導体素子180の構成は、SiC半導体素子170と同様である。トレンチ直線部2の延長とのなす角度が20度、40度、60度および80度である各連結構成部は、それぞれ第6トレンチ部、第7トレンチ部、第4トレンチ部および第8トレンチ部に相当する。このとき、トレンチ直線部2のセルピッチは、8〜12μmであるのが良い。その理由は、後述する。
また、図13に示すように、SiC半導体素子190では、トレンチ連結部5の形状は、三十二角形の半分の外周形状を有する形状となっている。つまり、トレンチ連結部5の形状は、SiC半導体素子180(図12参照)よりも、さらに複数の連結構成部を設けた、十五本の線分が互いにつながってなる多角形状となっている。
SiC半導体素子190において、トレンチ連結部5を構成する各連結構成部の、トレンチ直線部2に対する角度は、次に示すとおりである。第1直線構成部2aにつながる連結構成部(第2連結構成部)から、第1直線構成部2aに垂直な連結構成部(第1連結構成部)までをつなぐ各連結構成部は、第1直線構成部2aの延長とのなす角度が、第1直線構成部2aからトレンチ直線部2の内側方向に、それぞれ11.25度、22.5度、33.75度、45度、56.25度、67.5度および78.75度となっている。
また、第2直線構成部2bにつながる連結構成部(第3連結構成部)から、第2直線構成部2bに垂直な連結構成部(第1連結構成部)までをつなぐ各連結構成部は、第2直線構成部2bの延長とのなす角度が、第2直線構成部2bからトレンチ直線部2の内側方向に、それぞれ11.25度、22.5度、33.75度、45度、56.25度、67.5度および78.75度となっている。
それ以外のSiC半導体素子190の構成は、SiC半導体素子180と同様である。トレンチ直線部2の延長とのなす角度が11.25度、22.5度、33.75度、45度、56.25度、67.5度および78.75度である各連結構成部は、それぞれ第9トレンチ部〜第15トレンチ部に相当する。このとき、トレンチ直線部2のセルピッチは、12μmより広いのが良い。その理由は、後述する。
実施の形態4にかかるSiC半導体素子の製造にあたり、露光には、1.5μm幅のトレンチパターンが形成されたレチクルを用いた。トレンチエッチングにより、トレンチ幅は1.5μmとなる。第1のベークは行っていない。第2のベークは、125℃の温度で15分間行った。トレンチ1を形成した後、トレンチ1に行う熱処理は、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのための、一般的な熱処理である。この熱処理は、1700℃の温度で10分間行った。その他のSiC半導体素子の製造方法は、実施の形態1と同様である。
次に、トレンチ直線部2のセルピッチが異なることにより、トレンチ連結部5が、1500℃以上の熱処理で、どのように変形するかを検証した。図14〜図21は、円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。また、図22は、図21に示すトレンチの一部の表面を観察した電子顕微鏡写真である。また、図23〜図30は、図14〜図21に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。また、図31は、図30に示すトレンチの一部の表面を観察した電子顕微鏡写真である。また、図32は、円形トレンチの曲率と熱処理前後のトレンチ形状との関係を示す特性図である。図32では、図14〜図31の結果を一覧に示している。
ここで、図32に示す円形パターンの直径にあたる距離は、トレンチ直線部2のセルピッチを想定している。また、図32に示す各トレンチ形状は、トレンチエッチング後および熱処理後におけるトレンチ連結部5の形状を想定している。
実施の形態4に示す製造方法に従い、図14〜図21に示すように、SiC基板上にそれぞれ大きさの異なるトレンチ(以下、第1試料41〜第8試料48とする)を形成した。各試料は、異なる直径を有する円形のトレンチパターン(以下、円形パターンとする)を用いて、それぞれ異なる曲率を有する円形トレンチとして形成されている。円形パターンの直径は、第1試料41〜第8試料48において、それぞれ1.7μm、2.5μm、4μm、5.6μm、8μm、12μm、26μmおよび48μmとした。なお、これらのトレンチは、図3に示すトレンチと同様の断面形状を有する。熱処理は、アルゴンガス中にモノシランをアルゴンに対する流量比0.4%で添加し、圧力80Torrおよび温度1700℃で10分間行った。
図14〜図21に示す結果より、円形トレンチとして形成された各試料の形状は、次に示す形状となることがわかった。第1試料41、第2試料42および第3試料43は、六角形状となった。第4試料44および第5試料45は、十二角形状となった。第6試料46は、十八角形状となった。第7試料47は、三十二角形状となった。第8試料48は、トレンチ開口部の端部49における拡大図(図22参照)に示すように、ほぼ円形状となった。
これにより、直径26μm以下の円形トレンチを形成する場合、エッチング後のトレンチ形状は、多角形状となることがわかった。その理由は、エッチング速度が、SiC半導体素子の結晶面に依存して異なる(面方位依存性)からである。つまり、図14〜図21に示す各資料において、トレンチ側壁の面方位が、エッチングにより変形しにくい面方位であることがわかる。また、円形トレンチの曲率が大きいほど、エッチング後のトレンチ形状は、頂点を多く有する多角形状となることがわかった。つまり、円形トレンチの曲率によって、エッチングにより変形しにくい面方位が異なることがわかる。そして、エッチングにより変形しにくい面方位は、円形トレンチの曲率が大きいほど増大することがわかった。
また、図23〜図30に示す結果より、上述した各試料の形状は、熱処理により、次に示す形状となることがわかった。第1試料41および第2試料42は、変形せず、六角形状を維持した。第3試料43は、変形して、十二角形状となった。第4試料44は、変形せず、十二角形状を維持した。第5試料45は、変形して、十八角形状となった。第6試料46は、変形せず、十八角形状を維持した。第7試料47は、変形せず、三十二角形状を維持した。第8試料48は、トレンチ開口部の端部49における拡大図(図31参照)に示すように、変形せずに、ほぼ円形状を維持した。
これにより、上述した各試料では、円形トレンチとして形成されたトレンチの形状が、熱処理により、変化しないものと、さらに頂点を増した多角形状へと変化するものがあることがわかった。トレンチ側壁が熱処理により多角形状に変形する理由は、実施の形態1と同様である。つまり、図23〜図30に示す各資料において、トレンチ側壁の面方位が、熱処理により変形しにくい面方位であることがわかる。また、円形トレンチの曲率が大きいほど、熱処理後のトレンチ形状は、頂点を多く有する多角形状となることがわかった。つまり、円形トレンチの曲率によって、熱処理により変形しにくい面方位が異なることがわかる。そして、熱処理により変形しにくい面方位は、円形トレンチの曲率が大きいほど増大することがわかった。
従って、円形トレンチの曲率に応じて、トレンチの形状を、トレンチ側壁の面方位が熱処理により変形しにくい面方位となる多角形状にすることで、トレンチが熱処理により変形することを防ぐことができることがわかった。例えば、円形トレンチの直径が4μmの場合、エッチング後のトレンチ形状は、熱処理後のトレンチ形状である十二角形状とするのが良いことがわかる。
また、エッチング後のトレンチ形状と、熱処理後のトレンチ形状とが同様の形状となるように、トレンチの多角形状を決定するのが良い。これにより、SiC半導体素子にトレンチを形成する工程を通して、さらに、トレンチが変形することを低減することができる。例えば、円形トレンチの直径が1.7μmの場合、六角形状でトレンチを形成することで、トレンチ形状が、熱処理を行う前と後とで変化しないことがわかる。
以上の結果より、トレンチ直線部2のセルピッチが1.7〜2.5μmの場合、トレンチ連結部5の形状を六角形の半分の外周形状を有する形状とすることで、トレンチ連結部5の形状を、熱処理によって変形しにくい形状とすることができることがわかった。トレンチ直線部2のセルピッチが4〜5.6μmであり、トレンチ連結部5の形状を十二角形の半分の外周形状を有する形状とした場合についても同様である。トレンチ直線部2のセルピッチが8〜12μmであり、トレンチ連結部5の形状を十八角形の半分の外周形状を有する形状とした場合についても同様である。トレンチ直線部2のセルピッチが12μmより広く、トレンチ連結部5の形状を三十二角形の半分の外周形状を有する形状とした場合についても同様である。
以上、説明したように、実施の形態4によれば、実施の形態1と同様の効果を得ることができる。また、セルピッチに応じて、トレンチ連結部5を、熱処理により変形しにくい面方位の側壁面を有する多角形状(六角形の半分の外周形状を有する形状、十二角形の半分の外周形状を有する形状、十八角形の半分の外周形状を有する形状または三十二角形の半分の外周形状を有する形状)で形成することができる。従って、セルピッチが異なる場合において、炭化珪素半導体素子に、1500℃以上の熱処理を行っても、トレンチの側壁が変形しにくく、トレンチが埋まってしまうことを防ぐことができる。
本発明にかかるトレンチ形状を有するSiC半導体素子上に、例えばn+ソース領域などの半導体領域を設けた半導体素子の一例について示す。図33は、本発明にかかる炭化珪素半導体素子の一例を模式的に示す電子顕微鏡写真である。また、図34は、図33の切断線X−X’の断面を示す図である。また、図35は、図33の切断線Y−Y’の断面を示す図である。ここでは、実施の形態2に示すSiC半導体素子を例に説明する。図33に示すように、SiC半導体素子の表面の一部には、p+ベース領域32の一部を残して、n+ソース領域33が設けられている。n+ソース領域33が設けられている領域が活性領域となり、活性領域の外側の、n+ソース領域33が設けられていない領域が端部領域となる。活性領域には、トレンチ直線部2が設けられている。トレンチ直線部2を構成する各トレンチ部の側壁の面方位は、(1−100)面および(−1100)面である。端部領域には、トレンチ連結部5が設けられている。トレンチ直線部2とトレンチ連結部5は接続されており、トレンチ1が構成されている。トレンチ1の形状は、例えば実施の形態2と同様である。チャネル領域に設けられたp+ベース領域32は、トレンチ1の内側に設けられている。
図34に示すように、切断線X−X’の断面構成においては、n-ドリフト領域31となるSiC基板の表面に、p+ベース領域32が設けられている。トレンチ連結部5は、p+ベース領域32を貫通し、n-ドリフト領域31に達するように設けられている。図示省略するトレンチ直線部も同様にn-ドリフト領域31に達するように設けられている。チャネル領域のp+ベース領域32の表面層の一部には、n+ソース領域33が設けられている。
図35に示すように、切断線Y−Y’の断面構成においては、チャネル領域のp+ベース領域32の表面層に、n+ソース領域33が設けられている。それ以外の構成は、切断線X−X’の断面と同様である。トレンチ1内に図示しないゲート酸化膜を形成し、更にゲート酸化膜上にゲート電極を形成することで、縦型のMOSFETとなる。
以上において本発明では、トレンチ直線部を構成する各トレンチ部の側壁の面方位を、(1−100)面および(−1100)面としているが、上述した実施の形態に限らず、熱処理によってトレンチ側壁の変形が殆ど起こらないような他の結晶面でもよい。例えば(11−20)面および(−1−120)面としても良い。また、本発明にかかるトレンチ形状を有する炭化珪素半導体素子を用いて形成される半導体素子は一例であり、用途に合わせて種々変更可能である。
なお、図32に示すように、トレンチ直線部2のセルピッチが48μm以上の場合には、トレンチ連結部5の形状を円形形状で形成することも可能である。その場合は、図32に示す結果より、熱処理後において、トレンチ連結部5の形状は、ほぼ円形形状となることがわかった。
以上のように、本発明にかかる炭化珪素半導体素子は、トレンチ構造を有するパワー半導体素子に有用である。
1 トレンチ
2 トレンチ直線部
2a 直線構成部(第1)
2b 直線構成部(第2)
3 連結構成部(第1)
4a 連結構成部(第2)
4b 連結構成部(第3)
5 トレンチ連結部
100 炭化珪素半導体素子

Claims (5)

  1. 六方晶炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法であって、
    前記トレンチを、
    隣り合う直線形状の第1トレンチ部の側壁の面方位を(1−100)面および(−1100)面、あるいは(11−20)面および(−1−120)面のいずれかとなるように形成し、
    前記第1トレンチ部の端部同士を、前記第1トレンチ部に対して30度の角度をなす直線形状の第2トレンチ部と前記第1トレンチ部に垂直な直線形状の第3トレンチ部とでつなぐ、前記第1トレンチ部に対して60度の角度をなす直線形状の第4トレンチ部と前記第3トレンチ部とでつなぐ、または前記第2トレンチ部および前記第4トレンチ部と前記第3トレンチ部とでつなぐいずれかの多角形状に形成し、
    前記トレンチの形成後1500℃以上の熱処理を行うことを特徴とする炭化珪素半導体素子の製造方法。
  2. 前記第1トレンチ部の端部同士を、前記第2トレンチ部または前記第4トレンチ部と前記第3トレンチ部とでつなぐ前記トレンチの、前記第1トレンチ部同士の間隔は1.7〜2.5μmであることを特徴とする請求項1に記載の炭化珪素半導体素子の製造方法。
  3. 前記第1トレンチ部の端部同士を、前記第2トレンチ部および前記第4トレンチ部と前記第3トレンチ部とでつなぐ前記トレンチの、前記第1トレンチ部同士の間隔は4〜5.6μmであることを特徴とする請求項1に記載の炭化珪素半導体素子の製造方法。
  4. 前記トレンチを、ドライエッチングにより形成することを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体素子の製造方法。
  5. 六方晶炭化珪素半導体でできた基体の表面において、
    側壁の面方位が(1−100)面および(−1100)面、あるいは(11−20)面および(−1−120)面のいずれかであり端部を内角が鈍角の多角形状に繋いだトレンチと、
    前記トレンチに隣接して設けられ、前記基体と異なる導電型のベース領域と、
    前記ベース領域内に設けられ、該ベース領域と異なる導電型のソース領域と、
    前記トレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、
    を備えることを特徴とする炭化珪素半導体素子。
JP2014040546A 2008-12-01 2014-03-03 炭化珪素半導体素子の製造方法および炭化珪素半導体素子 Expired - Fee Related JP5935821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014040546A JP5935821B2 (ja) 2008-12-01 2014-03-03 炭化珪素半導体素子の製造方法および炭化珪素半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008306870 2008-12-01
JP2008306870 2008-12-01
JP2014040546A JP5935821B2 (ja) 2008-12-01 2014-03-03 炭化珪素半導体素子の製造方法および炭化珪素半導体素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009087895A Division JP5531436B2 (ja) 2008-12-01 2009-03-31 炭化珪素半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014123768A true JP2014123768A (ja) 2014-07-03
JP5935821B2 JP5935821B2 (ja) 2016-06-15

Family

ID=51403962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014040546A Expired - Fee Related JP5935821B2 (ja) 2008-12-01 2014-03-03 炭化珪素半導体素子の製造方法および炭化珪素半導体素子

Country Status (1)

Country Link
JP (1) JP5935821B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344603A (zh) * 2021-12-22 2023-06-27 比亚迪半导体股份有限公司 场效应晶体管及具有其的半导体功率模块和车辆
WO2024185539A1 (ja) * 2023-03-09 2024-09-12 ローム株式会社 半導体装置
KR102987895B1 (ko) 2022-09-19 2026-07-08 이태복 SiC 전력용 반도체 장치의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199724A (ja) * 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
JPH10290010A (ja) * 1997-02-14 1998-10-27 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001217419A (ja) * 2000-02-03 2001-08-10 Denso Corp 半導体装置
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Mosデバイス
JP2003318394A (ja) * 2002-04-19 2003-11-07 Denso Corp 半導体装置及び半導体装置の製造方法
WO2006035877A1 (ja) * 2004-09-29 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2008135653A (ja) * 2006-11-29 2008-06-12 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199724A (ja) * 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
JPH10290010A (ja) * 1997-02-14 1998-10-27 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001217419A (ja) * 2000-02-03 2001-08-10 Denso Corp 半導体装置
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Mosデバイス
JP2003318394A (ja) * 2002-04-19 2003-11-07 Denso Corp 半導体装置及び半導体装置の製造方法
WO2006035877A1 (ja) * 2004-09-29 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP2008135653A (ja) * 2006-11-29 2008-06-12 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344603A (zh) * 2021-12-22 2023-06-27 比亚迪半导体股份有限公司 场效应晶体管及具有其的半导体功率模块和车辆
KR102987895B1 (ko) 2022-09-19 2026-07-08 이태복 SiC 전력용 반도체 장치의 제조 방법
WO2024185539A1 (ja) * 2023-03-09 2024-09-12 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5935821B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
JP5531436B2 (ja) 炭化珪素半導体素子の製造方法
JP5662367B2 (ja) 窒化物半導体装置およびその製造方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
US20170011891A1 (en) Etch rate and critical dimension uniformity by selection of focus ring material
CN101399194A (zh) 在半导体器件中制造凹陷栅极的方法
KR20230113402A (ko) 고종횡비 탄소 층 에칭 동안 측벽 패시베이션 층을형성하는 비원자층 증착(ald) 방법
JP6525452B6 (ja) 高密度低エネルギープラズマによる半導体表面の界面処理
JP2018113421A (ja) 半導体装置の製造方法
WO2013038862A1 (ja) 炭化珪素半導体装置の製造方法
JP5935821B2 (ja) 炭化珪素半導体素子の製造方法および炭化珪素半導体素子
CN113314469A (zh) 位线接触结构及其形成方法、半导体结构和半导体器件
US9368394B1 (en) Dry etching gas and method of manufacturing semiconductor device
TW201717313A (zh) 碳化矽基板上的溝槽結構以及其製作方法
CN114267727A (zh) 具有低接触电阻率的晶体管及其制作方法
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
JP5556053B2 (ja) 炭化珪素半導体素子の製造方法
JP5303965B2 (ja) 半導体装置の製造方法
KR20080040884A (ko) 반도체 소자의 리세스패턴 형성방법
KR20050035674A (ko) 실리콘 이방성 식각 방법
CN116110788B (zh) 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
JP2004253576A (ja) 半導体装置の製造方法
JP4206803B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2012204472A (ja) SiC基板のドライエッチング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees