JP2014146652A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2014146652A
JP2014146652A JP2013013244A JP2013013244A JP2014146652A JP 2014146652 A JP2014146652 A JP 2014146652A JP 2013013244 A JP2013013244 A JP 2013013244A JP 2013013244 A JP2013013244 A JP 2013013244A JP 2014146652 A JP2014146652 A JP 2014146652A
Authority
JP
Japan
Prior art keywords
solder
plating film
plating
wiring board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013013244A
Other languages
English (en)
Inventor
Tetsuyuki Tsuchida
徹勇起 土田
Riichi Okubo
利一 大久保
Ikuo Shoji
郁夫 荘司
Akihiro Hirata
晃大 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gunma University NUC
Toppan Inc
Original Assignee
Gunma University NUC
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gunma University NUC, Toppan Printing Co Ltd filed Critical Gunma University NUC
Priority to JP2013013244A priority Critical patent/JP2014146652A/ja
Priority to CN201480005816.1A priority patent/CN104956779B/zh
Priority to PCT/JP2014/051581 priority patent/WO2014115858A1/ja
Priority to EP14743400.5A priority patent/EP2950623B1/en
Priority to TW103102638A priority patent/TWI635788B/zh
Publication of JP2014146652A publication Critical patent/JP2014146652A/ja
Priority to US14/808,275 priority patent/US9883586B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Soldering of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/008Soldering within a furnace
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/19Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400°C
    • B23K35/262Sn as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】融点が140℃未満のはんだを用いても、高いはんだ実装信頼性が得られる配線基板、およびその製造方法を提供する。
【解決手段】CuまたはCu合金からなる電極12と、電極12上に加熱接合された、融点が140℃未満のはんだ26とを有する配線基板1は、はんだ26にPdが溶解しており、電極12とはんだ26との間にPd濃縮層が存在しないことを特徴とする。
【選択図】図3

Description

本発明は、配線基板、より詳しくは、低融点のはんだが接合された配線基板、およびその製造方法に関する。
CuあるいはCu合金からなる電極を備えた半導体チップ搭載基板やプリント配線基板等の配線基板には、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が広く採用されるようになっている。そして、製品の小型化、薄型化、軽量化を実現するために電子機器メーカー各社が競って高密度実装に取り組み、パッケージの多ピン狭ピッチ化の急速な技術進歩がなされている。具体的には、プリント配線基板への実装は、従来のQFP(Quad Flat Package)から、エリア表面実装であるBGA(Ball Grid Array)/CSP(ChiP Size Package)実装へと発展している。
中でも、プリント配線基板にインターポーザを介して半導体チップを実装し、それらプリント配線基板とインターポーザに設けられたCu電極同士をはんだボールによって電気的に接続するFC−BGA(Flip Chip−Ball Grid Array)技術は、Au線を用いたワイヤーボンディングによる実装と比較して低コスト化が可能であるため注目されている。
インターポーザとプリント配線板に設けられたCu電極には、それらを高い信頼性で接続する目的で表面処理が施される。前記表面処理としては、例えば、電極表面をNi(ニッケル)めっき処理した後にAu(金)めっき処理するNi/Auめっき処理が挙げられる。また、近年は、はんだボールによる実装信頼性が良好なことから、Niめっき処理、Pd(パラジウム)めっき処理、Auめっき処理を順次施すNi/Pd/Auめっき処理が普及しつつある。
一方、はんだ実装材料としては、RoHS規制の対象となる従来のSn−Pb系はんだから、鉛(Pb)を含有しないはんだへの移行が進んでいて、具体的には、Sn−3Ag−0.5CuといったSn−Ag−Cu系のはんだが普及している。しかし、Sn−Ag−Cu系はんだの採用によって、リフロー温度が上昇したことから、耐熱性の低い部品を実装する場合に生じる部品の熱劣化や、薄い基板上にはんだを接合する場合に熱によって基板が反るなどの問題が発生していた。特に、FC−BGA用途では、積層する基板の数などによって、複数回リフローが行われるため、前記問題により、実装可能な部品や基板の厚みに制約が加わっている。さらに、リフロー温度の上昇により、電極上に形成しためっき皮膜とはんだ接合界面に形成される金属間化合物層が厚く成長し、耐衝撃性が低下するという問題からも、実装温度の低温度化が望まれている。
実装温度の低温度化を図るためには、融点の低いはんだを採用する必要がある。その候補がSn−58wt%Bi、Sn−57wt%Bi−1wt%Agはんだである。Sn−58wt%Biはんだ、Sn−57wt%Bi−1wt%Agはんだは、融点が139℃と低く、実装温度はピーク時でも170℃程度であり、Sn−Ag−Cu系等の他の鉛フリーはんだ採用時よりも約60℃、Sn−37wt%Pbはんだ採用時よりも約30℃低くすることができる。
しかし、Sn−58wt%Bi、Sn−57wt%Bi−1wt%Agは、はんだの硬くて脆い性質により、耐衝撃性が劣るため普及していない。このような中、Sn−BiにSbを加えたSn−57wt%Bi−0.5wt%Sbはんだが提案されていて、これにより、はんだの延性が改善されたとの報告がある。
このように、低融点はんだへの要求が高まっていることから、低融点はんだとめっき皮膜間での高いはんだ実装信頼性が求められていて、特に、FC−BGAなどの用途においては、複数回リフロー後も高いはんだ実装信頼性を維持する耐リフロー性が求められている。
Cu上にPdおよびNiの少なくとも一方を含む薄膜が形成された後に、はんだを接合した後、前記薄膜が消失した接合体が提案されている(例えば、特許文献1)。
しかし、前記はんだは、Biを80wt%〜100wt%含むものであり、接合温度が270℃以上となるため、耐熱性の低い部品への適用は困難である。
特許第4822526号公報
上記事情を踏まえ、本発明は、融点が140℃未満のはんだを用いても、高いはんだ実装信頼性が得られる配線基板、およびその製造方法を提供することを目的とする。
本発明の第一の態様は、CuまたはCu合金からなる電極と、前記電極上に加熱接合された、融点が140℃未満のはんだとを有する配線基板であって、前記はんだにPdが溶解しており、前記めっき皮膜と前記はんだとの間にPd濃縮層が存在しないことを特徴とする。
前記はんだは、少なくともSn、Bi、Sbを含んでなるものでもよい。
本発明の第二の態様は、CuまたはCu合金からなる電極と、前記電極上に加熱接合された、融点が140℃未満のはんだとを有する配線基板の製造方法であって、前記電極上に、少なくともPdからなる皮膜を含むめっき皮膜を形成するめっき皮膜形成工程と、前記めっき皮膜上に所定の熱条件ではんだを接合し、前記Pdを前記はんだ中に溶解させるはんだ接合工程とを備えることを特徴とする。
前記所定の熱条件は、
(1)前記はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満であり、このリフロー処理を同条件で1回以上行うこと、
(2)前記はんだを接合した後に139℃以上で90秒以上保持する加熱処理を行うこと
(3)前記はんだを接合する際に、条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上であるリフロー処理を少なくとも1回実施すること
のいずれかであってもよい。
前記めっき皮膜形成工程において、前記Pdからなる皮膜の厚みが0.01μm以上5μm以下とされてもよい。
本発明の配線基板およびその製造方法によれば、融点が140℃未満のはんだを用いても、高いはんだ実装信頼性を得ることができる。
本発明の一実施形態に係る配線基板の製造に用いられるプレ基板を示す断面図である。 図1の要部拡大図である。 同プレ基板に対してはんだ実装を行った同配線基板のめっき皮膜周辺を示す断面図である。 本発明の実施例および比較例の配線基板において、それぞれはんだ実装後における電極とはんだとの間の部位を各元素について元素マッピングした画像と反射電子像である。
<配線基板の基本構造>
本発明の配線基板は、低融点はんだを用いた接合に適しており、CuまたはCu合金からなる電極と、前記電極上に形成されためっき皮膜とを有するプレ基板を用いて製造される。このめっき皮膜には、様々な態様があり、Niめっき皮膜とPdめっき皮膜とAuめっき皮膜とを有する積層皮膜、Pdめっき皮膜とAuめっき皮膜とを有する積層皮膜、Niめっき皮膜とPdめっき皮膜とを有する積層皮膜、Pdめっき皮膜からなる単層皮膜のいずれかである。
また、本発明の配線基板は、上述のめっき皮膜を有する電極上に、融点が140℃未満で、少なくともSn、Biを含んでなるはんだが接合されている。はんだを接合する際のリフロー処理、および前記リフローによる加熱接合後の更なる加熱処理によって、電極とはんだとの間に後述するPd濃縮層を存在させないように、積層するPdめっき皮膜厚みとリフロー条件が管理されたものである。
具体的には、本発明の配線基板においては、
(1)はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満であり、このリフロー処理を同条件で1回以上行うこと、
(2)(1)での接合後に139℃以上での保持時間が90秒以上の加熱処理を実施すること
(3)前記はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上であり、このリフロー処理を少なくとも1回実施すること
のいずれかによって、電極とはんだとの間にPd濃縮層を存在させなくしている。
「Pd濃縮層」とは、Pdめっき皮膜を含んでなる単層もしくは積層のめっき皮膜上にはんだを接合した際に、すべてのPdがはんだ中に溶解せず、めっき皮膜とはんだとの接合により形成される金属間化合物層との界面に残留したPdの層状の集合体を指す。Pd濃縮層が電極とはんだとの間に形成された場合、衝撃が加わった際のクラックの起点となりうるため、実装信頼性が低下し、問題である。
発明者らは、はんだ接合工程において、このPd濃縮層を存在しなくすることができる熱条件を見出した。すなわち、リフロー条件のピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満で、このリフロー処理を同条件で1回以上行うこと、または、接合後に実施する139℃以上での保持時間が90秒以上の加熱処理によって、めっき皮膜中のPdははんだバルク中に一様に溶解し、消失する。また、めっき皮膜中のPdは、はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上の加熱処理条件であれば、リフローが1回でもはんだバルク中に一様に溶解し、Pd濃縮層が生じない場合があることも見出した。
Pd濃縮層が存在しないことによって、電極とはんだとの間において、安定的な接合が可能になり、はんだ実装信頼性が向上する。
以下、本発明の配線基板の一実施形態を示して詳細に説明する。図1は、本発明の一実施形態の配線基板を製造するのに用いるプレ基板1aを示した断面図である。プレ基板1aは、無電解めっき処理用の基板である。
プレ基板1aは、図1に示すように、絶縁樹脂基板10と、絶縁樹脂基板10上に形成された電極12と、電極12上に形成されためっき皮膜14と、電極12を保護するソルダーレジスト層16と、を有している。
めっき皮膜14は、電極12におけるはんだ接合部分であるパッド24の表面に形成されている。本実施形態において、めっき皮膜14は、図2に示すように、電極12側から順に、Niめっき皮膜18と、Pdめっき皮膜20と、Auめっき皮膜22が積層された積層皮膜である。上述のように、めっき皮膜としては、様々な態様を取りうる。例えば、Pdめっき皮膜とAuめっき皮膜との2層構成とする場合は、電極12側から順に、Pdめっき皮膜20と、Auめっき皮膜22が積層され、Pdめっき皮膜のみの単層皮膜とする場合は、電極12上にPdめっき皮膜20のみが形成される。いずれの場合も、本発明において、めっき皮膜14は、Pdめっき皮膜20を含むように構成される。
プレ基板1a上に施されためっき皮膜14上に、後述するようにはんだ26(図3参照)を加熱接合すると、Pdめっき皮膜20とAuめっき皮膜22は、はんだ26中に溶解し、Niめっき皮膜18とはんだ26との接合界面には図3に示すように金属間化合物層28が形成される。
絶縁樹脂基板10を形成する絶縁樹脂としては、例えば、ガラスエポキシ樹脂、紙エポキシ樹脂、紙フェノール樹脂、ポリイミドフィルム、ポリエステルフィルム等が挙げられる。
電極12は、CuまたはCu合金からなる電極であり、所定の電気回路を形成している。Cu合金としては、例えば、Zn、Ni、Sn、Fe、Cr、Mg、Si、P等とCuとの合金等が挙げられる。
電極12は、サブトラクティブ法、セミアディティブ法、アディティブ法等の公知の方法で形成できる。
また、電極12は、はんだ接合部分であるパッド24以外の部分がソルダーレジスト層16で保護されている。ソルダーレジスト層16は、スクリーン印刷法、フォトリソグラフィー法等の公知の方法で形成することができる。
なお、電解めっき処理用の配線基板とする場合は、絶縁樹脂層下の電極は独立せず、導通化されたものを使用する。
Niめっき皮膜18は、無電解めっき皮膜、電解めっき皮膜のいずれを用いて形成してもよい。無電解Niめっき皮膜を用いる場合、めっき皮膜中の共析物がPb、S、Pを含んでなるものか、Bi、S、Pを含んでなるものか、もしくはS、Pを含んでなるいずれかのものを用いてもよい。Bi、S、Pを含んでなる無電解Niめっき皮膜は鉛フリー無電解Niめっき浴を、S、Pを含んでなる無電解Niめっき皮膜は重金属フリー無電解Niめっき浴を用いて形成される。また、共析物は、Pb、Bi、S、Pに限定されず、BやC、Hが共析してもよく、Pb、Bi、S、P、B、C、Hのいずれかが共析する形態をとってもよく、前記各成分の皮膜中濃度は特に規定されない。
電解Niめっき皮膜を用いる場合、無光沢めっき皮膜、半光沢めっき皮膜、光沢めっき皮膜のいずれを用いてもよく、前記めっき皮膜は、ワット浴、ワイズベルグニッケルめっき浴、黒色ニッケルめっき浴、ストライクニッケルめっき浴、スルファミン酸ニッケルめっき浴をベースとしたいずれかのめっき浴を用いて形成される。
Niめっき皮膜18の厚さは、0.5μm以上が好ましく、より好ましくは、3〜5μmである。
Niめっき皮膜18の厚さが下限値以上であれば、形成されるめっき皮膜14の厚さが均一になりやすい。そのため、めっき皮膜とはんだ接合界面に形成される金属間化合物層28の厚みが、より均一になりやすく、耐衝撃性が向上する。これはNiめっき皮膜の厚みを3〜5μmに厚くすることで、より効果が大きくなる。また、Niめっき皮膜18の厚さを5μmより厚くしても、それ以上効果は大きくならないので、厚さを5μm以下とすることでめっき時間を短縮することができる。
Pdめっき皮膜20は、無電解めっき皮膜、電解めっき皮膜のいずれを用いて形成してもよい。無電解Pdめっき皮膜を用いる場合、例えば、公知の無電解Pd−Pめっき皮膜、無電解純Pdめっき皮膜のいずれを用いてもよく、例えば、P以外の他の元素を含んでもよい。
電解Pdめっき皮膜を用いる場合、無光沢めっき皮膜、半光沢めっき皮膜、光沢めっき皮膜のいずれを用いてもよく、異種金属が共析してなるPd‐Ni、Pd‐Co、Pd‐Cu、Pd‐Inめっき皮膜を用いてもよい。
Pdめっき皮膜20の厚さは、0.01μm以上、5μm以下が好ましく、より好ましくは、0.05μm以上、1μm以下である。Pdめっき皮膜の厚みが0.01μm未満の場合、Cuからなる電極上に、Ni/Pd/Auめっき皮膜を形成し、リフローにて融点が140℃未満で、少なくともSn、Biを含んでなるはんだを139℃以上が90秒未満となるようなリフロー条件下で加熱接合した場合、前記加熱接合過程でPdめっき皮膜がはんだ中にすべて溶解すると、Pdめっき皮膜が薄いため、Pdめっき皮膜下のNiがはんだ中へ多量に溶解反応する。このとき、例えばNiめっき皮膜が、Pが共析してなる無電解Niめっき皮膜である場合、前記Niめっき皮膜とはんだ接合界面にPリッチ層が形成され、実装信頼性が低下するため好ましくない。
一方、Pdめっき皮膜20の厚みが5μmより厚い場合は、Pd濃縮層を存在しなくするために過剰な熱条件が必要となる場合がある。
Auめっき皮膜22は、無電解めっき皮膜、電解めっき皮膜のいずれを用いて形成してもよい。無電解Auめっき皮膜を用いる場合、置換Auめっき、置換還元Auめっき、還元Auめっき等の方法で形成されるめっき皮膜が挙げられる。
電解Auめっき皮膜を用いる場合、無光沢めっき皮膜、半光沢めっき皮膜、光沢めっき皮膜のいずれを用いてもよい。
Auめっき皮膜22の厚さは、充分なはんだ濡れ性を確保するために、0.5μm以下が好ましく、0.05μm以下がより好ましい。Auめっき皮膜22の厚さが上限値以下であれば、めっき皮膜14とはんだ26との接合界面に金属間化合物が偏析することを抑制しやすく、はんだ実装信頼性が向上する。
めっき皮膜14を複数層からなる積層皮膜とする場合、各層の形成方法に特に制限はない。すなわち、すべての皮膜が電解めっき皮膜、無電解めっき皮膜のいずれかに揃えられてもよいし、電解めっき皮膜と無電解めっき皮膜とが混在していてもよい。
プレ基板1aのめっき皮膜14上に所定の熱条件ではんだ26を接合すると、本実施形態の配線基板1となる
本発明におけるはんだ26は、融点が140℃未満で、少なくともSn、Biを含有している。具体例としては、Sn−58wt%Bi、Sn−57wt%Bi−1wt%Ag、Sn−57wt%Bi−0.5wt%Sb等が挙げられる。
はんだ26を接合する際の熱条件について説明する。まず、リフロー条件のピーク温度を139℃以上に保持する必要がある。139℃以上での保持時間は、Pdめっき皮膜18の厚みが0.1μm以上の場合で、1回リフローにて、電極12とはんだ26との間にPd濃縮層を生じさせない場合は、90秒以上にする必要がある。また、1回リフローにて加熱接合後に実施する加熱処理によってPd濃縮層を消失させる場合は、前記リフローにおける139℃以上の保持時間を90秒未満にする必要がある。
なお、Pdめっき皮膜18の厚みが0.1μm未満の場合は、139℃以上の保持時間が90秒未満のリフロー1回でもPd濃縮層を生じさせないことも可能である。
例えばはんだ26をNi/Pd/Auめっき皮膜またはNi/Pdめっき皮膜上に加熱接合したとき、電極とはんだとの間には(Cu、Ni)Sn、NiSnなどの金属間化合物層が形成される。また、はんだ26をPd/Auめっき皮膜またはPdめっき皮膜上に加熱接合したとき、電極とはんだとの間にはCuSn、CuSnからなる金属間化合物層が形成される。
PdおよびAuは、はんだ26を加熱接合した際に、はんだ26中に溶解する。Pdめっき皮膜20はAuめっき皮膜22よりもはんだ中への溶解速度が遅い。したがって、例えばPdめっき皮膜20の厚みが0.1μmの場合で、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満のリフロー条件にて、1回リフローにて接合した場合では、めっき皮膜14とはんだ26との接合界面にPd濃縮層が形成され、はんだ実装信頼性が低下するが、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上のリフロー条件にて、1回リフローにて接合した場合では、電極12とはんだ26との間にPd濃縮層は形成されず、はんだ実装信頼性は向上する。
一方、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満のリフロー条件にて、1回リフローにて接合した時点では、Pd濃縮層が電極12とはんだ26との間に形成されることがある。これに対し、繰り返しリフローを行うか、もしくは、接合後の加熱処理を139℃以上で90秒以上の時間行うことで、Pdがはんだ26中にすべて溶解し、Pd濃縮層は消失する。そして、めっき皮膜14とはんだ26との接合界面に一様に金属間化合物層が形成され、安定的な接合が可能となり、はんだ実装信頼性が向上する。
そのため、例えば、FC−BGAといった繰り返しリフローを行うことが要求される基板に適用することができ、繰り返しリフロー後に、電極とはんだとの間に一様に金属間化合物層を形成して安定的な接合が可能になる。その結果、高いはんだ実装信頼性を有する配線基板を提供することができる。
なお、完成した配線基板においてはんだが硬くなることを防ぐ観点からは、リフローの総回数は5回以下(すなわち、繰り返し回数は4回以下)とされるのが好ましく、リフローを含む加熱処理時間の合計は300秒以下とされるのが好ましい。
<配線基板の製造方法>
以下、本実施形態の配線基板1の製造方法について、図1から3を参照して説明する。
この製造方法は、電極12上にめっき皮膜14を形成するめっき皮膜形成工程と、めっき皮膜上に所定の熱条件ではんだ26を接合するはんだ接合工程とを備えている。
(めっき皮膜形成工程)
本実施形態では、めっき皮膜14が三層構成であるため、以下の3つの工程からなる。
Niめっき工程:無電解Niめっき処理または電解Niめっき処理により、電極12上にNiめっき皮膜18を形成する工程。
Pdめっき工程:無電解Pdめっき処理または電解Pdめっき処理により、Niめっき皮膜18上にPdめっき皮膜20を形成する工程。
Auめっき工程:無電解Auめっき処理または電解Auめっき処理によって、Pdめっき皮膜20上にAuめっき皮膜22を形成する工程。
以上により、電極12上にめっき皮膜14が形成される。なお、本工程の詳細は、めっき皮膜の具体的構成により適宜変更されるのは当然である。
(はんだ接合工程)
はんだ接合工程では、電極12にめっき皮膜上に上述した融点が140℃未満の少なくともSn、Biを含むはんだが接合される。
はんだ接合工程を上述の熱条件下で行うことにより、Pd濃縮層はそもそも形成されないか一度形成された後に消失し、製造された配線基板1には認められなくなる。そして、めっき皮膜14とはんだ26の接合界面には金属間化合物層28が形成される。
以下に、めっき皮膜形成工程中の各めっき工程の概要について記す。
(Niめっき工程)
Niめっきとしては、特に限定されず、めっき皮膜中にPbを含んでなる無電解Niめっき皮膜、Bi、Sを含んでなる鉛フリー無電解Niめっき皮膜、Sを含んでなる重金属フリー無電解Niめっき皮膜を形成させる方法が挙げられる。このとき、Pbを含んでなる無電解Niめっき皮膜、前記鉛フリー無電解Niめっき皮膜、前記重金属フリー無電解Niめっき皮膜においては、前記各無電解Niめっき浴中に、絶縁樹脂基板10上の電極12表面にPd触媒を付与したものを浸漬し、電極12上に前記各無電解Niめっき皮膜18を形成することができる。電解Niめっきの場合は、被めっき基板に通電することで電解Niめっき皮膜を形成することができる。
(Pdめっき工程)
Pdめっきとしては、特に限定されず、無電解Pdリンめっき皮膜、無電解純Pdめっき皮膜、電解Pdめっき皮膜等を形成させる方法が挙げられる。このとき、無電解Pdリンめっき、無電解純Pdめっきにおいては、無電解Pdめっき浴中に、絶縁樹脂基板10上の電極12表面に無電解Niめっき皮膜18を形成したものを浸漬し、無電解Niめっき皮膜18上に無電解Pdめっき皮膜20を形成することができる。電解Pdめっきの場合は、被めっき基板に通電することで電解Pdめっき皮膜を形成することができる。なお、無電解Pdめっき、電解Pdめっきのいずれの場合においてもCuまたはCu合金上に直接形成することができる。
(Auめっき工程)
Auめっきとしては、特に限定されず、置換Auめっき皮膜、置換還元Auめっき皮膜、還元Auめっき皮膜、電解Auめっき皮膜等を形成させる方法が挙げられる。このとき、置換Auめっき、置換還元Auめっき、還元Auめっきにおいては、無電解Auめっき浴中に、絶縁樹脂基板10上の電極12表面に無電解Niめっき皮膜18と無電解Pdめっき皮膜20を順次積層したものを浸漬し、無電解Pdめっき皮膜20上に無電解Auめっき皮膜22を形成することができる。電解Auめっきの場合は、被めっき基板に通電することで電解Auめっき皮膜を形成することができる。
以下に、はんだ接合工程の各種態様の概要について例を挙げて記す。
例1:電極12上に形成しためっき皮膜14上に、フラックスを塗布して、はんだ26からなるはんだボールを載せ、ピーク温度が139℃以上、139℃以上の保持時間が90秒未満のリフロー条件にて加熱接合する。
例2:めっき皮膜14上にはんだ26のはんだペーストを印刷し、上述のリフロー条件にて加熱接合する。
これらの工程により、めっき皮膜14とはんだ接合界面にPd濃縮層が形成された配線基板が得られる。その後、同条件で繰り返しリフローを行うと、Pd濃縮層が消失し、本実施形態の配線基板1が完成する。
他の態様として、上述のリフロー条件に代えて、ピーク温度139℃以上、139℃以上の保持時間が90秒以上のリフローを1回だけ行ってもよい。このようにすると、Pdがすべてはんだバルク中に溶解し、Pd濃縮層が生じない。
さらに他の態様として、はんだ26の接合後に139℃以上での保持時間が90秒以上となる加熱処理を行ってPd濃縮層を消失させてもよい。
このように形成された配線基板1では、溶解したPdがはんだ26中に含まれており、はんだ26と電極12との間にはPd濃縮層が存在しない構造となっている。
以上説明したように、本実施形態の配線基板および配線基板の製造方法では、めっき皮膜14中のPdめっき皮膜の厚みを所定の範囲とし、かつはんだ26を接合する際の熱条件を上述の通りとしている。その結果、低融点のはんだを用いながらもPdをはんだバルク中に溶解させてPd濃縮層を存在させない構造を確保することができ、接合信頼性の高い配線基板を提供することができる。
また、熱条件が比較的低温度であるので、耐熱性のあまり高くない材料を用いても好適に配線基板を製造することができる。
次に、本発明の配線基板およびその製造方法について、実施例および比較例を用いてさらに説明する。なお、以下の記載はあくまでも例示であり、本発明は以下の記載のよって限定されない。
まず、プレ基板の製造に用いる基本基板について説明する。
(基本基板の製造)
ガラスエポキシ樹脂からなる厚さ0.8mmの銅張積層板に対して電解Cuめっきを施し、ソルダーレジスト(商品名「AUS308」、太陽インキ社製)でパッド(パッド径:直径300μm)以外の部分を被覆し、Cuからなる電極12を有する基本基板を得た。
(プレ基板1)
硫酸Ni(20g/L)と、還元剤である次亜リン酸ナトリウム(20g/L)と、錯化剤である乳酸(30g/L)、鉛塩である硝酸鉛と、硫黄系化合物であるチオ尿素とを、水に溶解した無電解Niめっき浴(浴温81℃)を用いて、上述の基本基板の電極12上に厚さ3μmのNiめっき皮膜18を形成した。
次いで、テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、Niめっき皮膜18上に厚さ0.1μmのPdめっき皮膜20を形成した。
次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Pdめっき皮膜20上に厚さ0.05μmのAuめっき皮膜22を形成した。こうして、電極12上に無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜14を形成した。
(プレ基板2)
硫酸Ni(20g/L)と、還元剤である次亜リン酸ナトリウム(20g/L)と、錯化剤である乳酸(30g/L)、ビスマス塩である硝酸ビスマスと、硫黄系化合物であるチオ尿素とを、水に溶解した無電解Niめっき浴(浴温81℃)を用いて、基本基板の電極12上に厚さ3μmの鉛フリーのNiめっき皮膜18を形成した。
次いで、テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、Niめっき皮膜18上に厚さ0.1μmのPdめっき皮膜20を形成した。
次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Pdめっき皮膜20上に厚さ0.05μmのAuめっき皮膜22を形成した。こうして、電極12上に鉛フリー無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜14を形成した。
(プレ基板3)
硫酸Ni(20g/L)と、還元剤である次亜リン酸ナトリウム(20g/L)と、錯化剤である乳酸(30g/L)、ビスマス塩である硝酸ビスマスと、硫黄系化合物であるチオ尿素とを、水に溶解した無電解Niめっき浴(浴温81℃)を用いて、基本基板の電極12上に厚さ3μmの鉛フリーのNiめっき皮膜を形成した。
次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Niめっき皮膜上に厚さ0.05μmのAuめっき皮膜を形成した。こうして、電極12上に鉛フリー無電解Niめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜を形成した。
(プレ基板4)
テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、基本基板の電極12上に、厚さ2.7μmのPdめっき皮膜20を形成した。
次いで、シアン化Auカリウム(Auとして1.0g/L)、チオ硫酸(1mg/L)、クエン酸(25g/L)、およびリン酸(10g/L)を含む無電解Auめっき浴(浴温86℃)を用いて、Pdめっき皮膜20上に厚さ0.06μmのAuめっき皮膜22を形成した。こうして、電極12上に無電解Pdめっき皮膜/無電解Auめっき皮膜が積層されためっき皮膜14を形成した。
(プレ基板5)
テトラアンミンPd(Pdとして0.8g/L)、次亜リン酸ナトリウム(10g/L)、硝酸ビスマス(2mg/L)、およびリン酸(10g/L)を含む無電解Pdめっき浴(浴温43℃)を用いて、基本基板の電極12上に、厚さ2.7μmのPdめっき皮膜を形成した。こうして、電極12上に無電解Pdめっき皮膜単層からなるめっき皮膜14を形成した。
(プレ基板6)
スルファミン酸Ni(600g/L)、塩化Ni(5g/L)、ホウ酸(40g/L)を含むスルファミン酸Niめっき浴(浴温50℃)、市販のPdめっき浴(浴温25℃)、シアン化Auカリウム(10g/L)、リン酸第一水素カリウム(45g/L)、キレート剤(45g/L)を含む光沢Auめっき浴(浴温60℃)を用いて、基本基板の電極12上にNiめっき皮膜18の厚みが4.4μm、Pdめっき皮膜20の厚みが0.33μm、Auめっき皮膜22の厚みが0.07μmとなるように、積層構造のめっき皮膜14を形成した。
(実施例1)
上述したプレ基板1のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例1の配線基板を作製した。実施例1の供試材を10個作製した。
(比較例1)
プレ基板1のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例1の配線基板を作製した。比較例1の供試材を10個作製した。
(実施例2)
プレ基板1のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例2の配線基板を作製した。実施例2の供試材を10個作製した。
(比較例2)
プレ基板1のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例2の配線基板を作製した。比較例2の供試材を10個作製した。
(実施例3)
プレ基板2のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例3の配線基板を作製した。実施例3の供試材を10個作製した。
(比較例3)
プレ基板2のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例3の配線基板を作製した。比較例3の供試材を10個作製した。
(実施例4)
プレ基板2のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例4の配線基板を作製した。実施例4の供試材を10個作製した。
(比較例4)
プレ基板2のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例4の配線基板を作製した。比較例4の供試材を10個作製した。
(比較例4−1)
プレ基板3のめっき皮膜上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、比較例4−1の配線基板を作製した。比較例4−1の供試材を10個作製した。
(比較例4−2)
プレ基板3のめっき皮膜上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例4−2の配線基板を作製した。比較例4−2の供試材を10個作製した。
(比較例4−3)
プレ基板3のめっき皮膜上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、比較例4−3の配線基板を作製した。比較例4−3の供試材を10個作製した。
(比較例4−4)
プレ基板3のめっき皮膜上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例4−4の配線基板を作製した。比較例4−4の供試材を10個作製した。
(実施例5)
プレ基板4のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例5の配線基板を作製した。実施例5の供試材を10個作製した。
(比較例5)
プレ基板4のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例5の配線基板を作製した。比較例5の供試材を10個作製した。
(実施例6)
プレ基板4のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例6の配線基板を作製した。実施例6の供試材を10個作製した。
(比較例6)
プレ基板4のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例6の配線基板を作製した。比較例6の供試材を10個作製した。
(実施例7)
プレ基板5のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例7の配線基板を作製した。実施例7の供試材を10個作製した。
(比較例7)
プレ基板5のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例7の配線基板を作製した。比較例7の供試材を10個作製した。
(実施例8)
プレ基板5のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例8の配線基板を作製した。実施例8の供試材を10個作製した。
(比較例8)
プレ基板5のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例8の配線基板を作製した。比較例8の供試材を10個作製した。
(実施例9)
プレ基板6のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例9の配線基板を作製した。実施例9の供試材を10個作製した。
(比較例9)
プレ基板6のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例9の配線基板を作製した。比較例9の供試材を10個作製した。
(実施例10)
プレ基板6のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて5回リフローし、実施例10の配線基板を作製した。実施例10の供試材を10個作製した。
(比較例10)
プレ基板6のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を60秒にて1回リフローし、比較例10の配線基板を作製した。比較例10の供試材を10個作製した。
(実施例11)
プレ基板1のめっき皮膜14上に、Sn−58wt%Biからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を90秒にて1回リフローし、実施例11の配線基板を作製した。実施例11の供試材を10個作製した。
(実施例12)
プレ基板1のめっき皮膜14上に、Sn−57wt%Bi−0.5wt%Sbからなる直径350μmのはんだボールを設置し、ピーク温度169℃、139℃以上の保持時間を90秒にて1回リフローし、実施例12の配線基板を作製した。実施例12の供試材を10個作製した。
(評価方法)
実施例1〜4、比較例1〜4、および比較例4−1〜4−4の供試材について、Bonding Tester (Model:PTR−1102、株式会社レスカ製)を用いて、低速シェア試験を実施し、はんだ破壊モードからはんだ実装信頼性を評価した。破壊モードは、電極12の平面視における面積に対し、はんだ残り量が70%以上のものを「はんだ破壊モード」、30〜70%のものを「はんだ+IMC破壊モード」、30%以下のものを「IMC破壊モード」とし、「はんだ破壊モード」の割合が高いほど、はんだ実装信頼性が良好であるとした。
また、実施例5〜12および比較例5〜10の供試材に関しては、上述の要領で行った低速シェア試験において、はんだ破壊モードの割合に差異が認められなかったため、低速シェア試験時の接合強度からはんだ実装信頼性を評価した。
(評価結果)
表1に、実施例1〜4、比較例1〜4、および比較例4−1〜4−4の評価結果を示す。なお、低速シェア試験時の接合強度も併せて示す。
表1に示すように、無電解Ni/Pd/Auめっきからなる積層構造のめっき皮膜を用いた場合、5回リフロー後の方が、はんだ破壊モードの割合が高く、各実施例とも対応する比較例(リフロー1回のみ)に比して高いはんだ実装信頼性を示した。また、この効果は、実施例3〜4および比較例3〜4に示すように、Niめっき皮膜18が鉛フリー無電解Niめっき皮膜の場合でも認められた。
一方、鉛フリー無電解Ni/Auからなる積層構造のめっき皮膜を用いた比較例4−1から4−4では、5回リフロー後において、はんだ破壊モードの割合が30%以下に低下し、低いはんだ実装信頼性を示した。
以上より、Pdめっき皮膜を含むめっき皮膜を用いた本発明の配線基板において、繰り返しリフロー後に、高いはんだ実装信頼性を獲得できることが示された。本発明は、耐リフロー性が要求される用途への応用展開が可能である。
図4に、Sn−58wt%Biはんだを実装した実施例1と比較例1の配線基板における、接合断面の元素マッピング図を示す。図4の左側に示すように、実施例1の配線基板では、電極とはんだとの間にPd濃縮層を認めないが、右側の比較例1ではPdが層状に分布しており、Pd濃縮層が認められた。Pd濃縮層の有無とはんだ実装信頼性の評価結果とから、はんだ接合工程において、Pdが一様にはんだバルク中に溶解することで、はんだ実装信頼性が向上することが示された。
続いて、表2に、実施例5〜12および比較例5〜10の評価結果を示す。
表2に示すように、無電解Pd/Auめっきからなる積層構造のめっき皮膜、無電解Pdめっきからなる単層構造のめっき皮膜、電解Ni/Pd/Auからなる積層構造のめっき皮膜を用いた場合、5回リフロー後の方が、はんだ接合強度が高く、各実施例とも対応する比較例に比して高いはんだ実装信頼性を示した。また、実施例11〜12に示すように、139℃以上の保持時間を90秒とした場合は、リフローが1回であっても比較例1、2と比較して、接合強度の増加が認められた。
また、実施例3〜4、比較例3〜4、実施例9〜10、比較例9〜10の結果より、Niめっき皮膜種が鉛フリーNiめっき皮膜、電解Niめっき皮膜のいずれであるかによらず、5回リフロー後に接合強度の増加が認められた。
以上、本発明の各実施形態および実施例について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組合せを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。
1 配線基板
10 絶縁樹脂基板
12 電極
14 めっき皮膜
16 ソルダーレジスト
18 Niめっき皮膜
20 Pdめっき皮膜
22 Auめっき皮膜
24 パッド
26 はんだ
28 金属間化合物層

Claims (5)

  1. CuまたはCu合金からなる電極と、前記電極上に加熱接合された、融点が140℃未満のはんだとを有する配線基板であって、
    前記はんだにPdが溶解しており、
    前記電極と前記はんだとの間にPd濃縮層が存在しないことを特徴とする配線基板。
  2. 前記はんだは、少なくともSn、Bi、Sbを含んでなることを特徴とする請求項1記載の配線基板。
  3. CuまたはCu合金からなる電極と、前記電極上に加熱接合された、融点が140℃未満のはんだとを有する配線基板の製造方法であって、
    前記電極上に、少なくともPdからなる皮膜を含むめっき皮膜を形成するめっき皮膜形成工程と、
    前記めっき皮膜上に所定の熱条件ではんだを接合し、前記Pdを前記はんだ中に溶解させるはんだ接合工程と、
    を備えることを特徴とする配線基板の製造方法。
  4. 前記所定の熱条件は、
    (1)前記はんだを接合する際のリフロー処理の条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒未満であり、このリフロー処理を同条件で1回以上行うこと、
    (2)前記はんだを接合した後に139℃以上で90秒以上保持する加熱処理を行うこと
    (3)前記はんだを接合する際に、条件が、ピーク温度が139℃以上、かつ139℃以上の保持時間が90秒以上であるリフロー処理を少なくとも1回実施すること
    のいずれかであることを特徴とする請求項3に記載の配線基板の製造方法。
  5. 前記めっき皮膜形成工程において、前記Pdからなる皮膜の厚みが0.01μm以上5μm以下とされることを特徴とする請求項3または4に記載の配線基板の製造方法。
JP2013013244A 2013-01-28 2013-01-28 配線基板およびその製造方法 Pending JP2014146652A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013013244A JP2014146652A (ja) 2013-01-28 2013-01-28 配線基板およびその製造方法
CN201480005816.1A CN104956779B (zh) 2013-01-28 2014-01-24 布线基板及其制造方法
PCT/JP2014/051581 WO2014115858A1 (ja) 2013-01-28 2014-01-24 配線基板およびその製造方法
EP14743400.5A EP2950623B1 (en) 2013-01-28 2014-01-24 Wiring substrate and method for manufacturing same
TW103102638A TWI635788B (zh) 2013-01-28 2014-01-24 配線基板及其製造方法
US14/808,275 US9883586B2 (en) 2013-01-28 2015-07-24 Wiring substrate for bonding using solder having a low melting point and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013013244A JP2014146652A (ja) 2013-01-28 2013-01-28 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014146652A true JP2014146652A (ja) 2014-08-14

Family

ID=51227647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013013244A Pending JP2014146652A (ja) 2013-01-28 2013-01-28 配線基板およびその製造方法

Country Status (6)

Country Link
US (1) US9883586B2 (ja)
EP (1) EP2950623B1 (ja)
JP (1) JP2014146652A (ja)
CN (1) CN104956779B (ja)
TW (1) TWI635788B (ja)
WO (1) WO2014115858A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150037087A1 (en) * 2013-08-05 2015-02-05 Senju Metal Industry Co., Ltd. Lead-Free Solder Alloy
JP6909606B2 (ja) * 2017-03-22 2021-07-28 エスアイアイ・プリンテック株式会社 液体噴射ヘッドチップの製造方法
EP3730671A4 (en) * 2017-12-19 2021-08-18 JX Nippon Mining & Metals Corporation SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING THEREOF
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
CN109940236A (zh) * 2019-04-12 2019-06-28 大连理工大学 一种用于钛合金与不锈钢钎焊的钛-铜基钎料及其制备方法与应用
CN111730161B (zh) * 2020-06-30 2021-06-22 安徽安美半导体有限公司 一种铜粒双面预焊装置及焊接方法
TWI848498B (zh) * 2022-12-30 2024-07-11 万閎企業有限公司 具覆晶式晶片的晶片封裝結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266373A (ja) * 1996-01-25 1997-10-07 Fujitsu Ltd 電子部品及びその接合方法、並びに回路基板
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法
JP2003117681A (ja) * 2001-10-10 2003-04-23 Fujitsu Ltd はんだペースト、および端子間の接続構造
JP2006122913A (ja) * 2004-10-26 2006-05-18 Matsushita Electric Ind Co Ltd 半田ペーストおよび半田接合方法
WO2008026517A1 (en) * 2006-08-28 2008-03-06 Murata Manufacturing Co., Ltd. Conductive bonding material and electronic device
JP2013163207A (ja) * 2012-02-10 2013-08-22 Nihon Superior Co Ltd Sn−Bi系はんだ合金

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368814A (en) * 1993-06-16 1994-11-29 International Business Machines, Inc. Lead free, tin-bismuth solder alloys
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2003174254A (ja) * 2001-12-04 2003-06-20 Matsushita Electric Ind Co Ltd 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
CN1998074A (zh) * 2004-06-17 2007-07-11 德克萨斯仪器股份有限公司 具有利用电镀接触焊盘的衬底的半导体组件
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
JP4639964B2 (ja) * 2005-05-31 2011-02-23 凸版印刷株式会社 配線基板の製造方法
JP4817043B2 (ja) * 2005-08-30 2011-11-16 日立金属株式会社 セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
JP4822526B2 (ja) 2006-09-15 2011-11-24 株式会社豊田中央研究所 接合体
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
CN101491866B (zh) * 2008-01-25 2014-06-04 深圳市亿铖达工业有限公司 低温无铅焊锡膏
KR101077264B1 (ko) * 2009-02-17 2011-10-27 (주)포인트엔지니어링 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
CN102489897B (zh) * 2011-11-16 2013-08-07 苏州之侨新材料科技有限公司 一种用于锡铋系的低温无铅焊锡助焊剂
JP5929722B2 (ja) * 2011-11-30 2016-06-08 Tdk株式会社 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266373A (ja) * 1996-01-25 1997-10-07 Fujitsu Ltd 電子部品及びその接合方法、並びに回路基板
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法
JP2003117681A (ja) * 2001-10-10 2003-04-23 Fujitsu Ltd はんだペースト、および端子間の接続構造
JP2006122913A (ja) * 2004-10-26 2006-05-18 Matsushita Electric Ind Co Ltd 半田ペーストおよび半田接合方法
WO2008026517A1 (en) * 2006-08-28 2008-03-06 Murata Manufacturing Co., Ltd. Conductive bonding material and electronic device
JP2013163207A (ja) * 2012-02-10 2013-08-22 Nihon Superior Co Ltd Sn−Bi系はんだ合金

Also Published As

Publication number Publication date
CN104956779A (zh) 2015-09-30
EP2950623A1 (en) 2015-12-02
EP2950623A4 (en) 2016-09-28
WO2014115858A1 (ja) 2014-07-31
EP2950623B1 (en) 2023-12-06
CN104956779B (zh) 2018-02-13
TWI635788B (zh) 2018-09-11
US9883586B2 (en) 2018-01-30
TW201448699A (zh) 2014-12-16
US20150334828A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
CN103547408B (zh) 无铅焊料球
US9883586B2 (en) Wiring substrate for bonding using solder having a low melting point and method for manufacturing same
JP6061369B2 (ja) 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
CN103299406A (zh) 用于改善耐脆性断裂的焊接方法及相关器件
JPWO2014002283A1 (ja) 鉛フリーはんだボール
KR100567611B1 (ko) 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납
US20140183733A1 (en) Metal core solder ball and heat dissipation structure for semiconductor device using the same
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP4699704B2 (ja) 配線基板
JP5476926B2 (ja) 半導体装置の製造方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2012204476A (ja) 配線基板およびその製造方法
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
KR101154562B1 (ko) 솔더, 반도체 패키지 및 그의 제조 방법
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP6044271B2 (ja) 実装用基板へのはんだ接合材料の実装方法
JP2011211057A (ja) 鉛フリーはんだ用プリント配線基板およびその製造方法
JP2013076135A (ja) はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2005252109A (ja) 配線基板及び半田部材付き配線基板
CN119495581A (zh) 一种用于镍钯金焊盘的固晶方法
KR20240033889A (ko) 접속핀
JP2007059681A (ja) プリント基板およびその製造方法
Zolkhair Different Coating Type on Copper Substrate
JP2012019244A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314